JP4773905B2 - Apdバイアス回路 - Google Patents

Apdバイアス回路 Download PDF

Info

Publication number
JP4773905B2
JP4773905B2 JP2006196896A JP2006196896A JP4773905B2 JP 4773905 B2 JP4773905 B2 JP 4773905B2 JP 2006196896 A JP2006196896 A JP 2006196896A JP 2006196896 A JP2006196896 A JP 2006196896A JP 4773905 B2 JP4773905 B2 JP 4773905B2
Authority
JP
Japan
Prior art keywords
apd
resistor
current
circuit
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006196896A
Other languages
English (en)
Other versions
JP2008028537A (ja
Inventor
恵一 村上
雅昭 古川
直彦 馬場
秀幸 芹澤
大介 村上
Original Assignee
日本オプネクスト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本オプネクスト株式会社 filed Critical 日本オプネクスト株式会社
Priority to JP2006196896A priority Critical patent/JP4773905B2/ja
Publication of JP2008028537A publication Critical patent/JP2008028537A/ja
Application granted granted Critical
Publication of JP4773905B2 publication Critical patent/JP4773905B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Description

本発明は、受光素子であるAPD(Avalanche Photodiode;アバランシェ・フォトダイオード)を過電流による破壊から保護する技術に関する。
光伝送システムにおいて光信号を受信する装置として、APD(Avalanche Photodiode;アバランシェ・フォトダイオード)モジュールを搭載した光受信モジュールが知られている。APDモジュールは、例えば、30V前後の高いバイアス電圧を印加した状態で光信号を入力すると、内部のAPD受光素子にて電子雪崩効果よる増倍率が発生し電流が流れ、後段のトランスインピーダンスアンプで電流−電圧変換され、電気信号として出力される。
APDモジュールを光受信モジュールに搭載した場合には、光信号の入力パワーによって印加するAPDバイアス電圧を変化させ、光信号の入力パワーが弱い程APDバイアス電圧を高くして増倍率を上げ、光信号の入力パワーが強い程APDバイアス電圧を低くして増倍率を下げる制御を行うようにしている。
光ファイバーの接続や光受信モジュールの電源投入時等において瞬時的に、もしくは定常的に強いパワーの光信号Piが入力されると、APDバイアス電圧Vapdは低くなり、増倍率は下がる方向であるが、何らかの保護対策をとらないと、APD電流が最大定格を超えてAPDモジュールが破壊に至ることがある。
これに関して、特許文献1には、本来の性能を劣化させることなく、光増幅器の過渡的な応答に起因して発生する瞬時的な過大電流を制限し、過大電流から受光素子や前置増幅器を保護する光受信器が記載されている。
また、特許文献2には、光信号を入力して電流に変換するAPDバイアス回路について、光入力パワーの急変時においてもAPDを保護する技術が記載されており、特許文献3には、高電圧発生回路、APDバイアス電圧制御回路、電流検出回路、APD、電流降下回路を備えた光受信増幅装置において、APDの受光レベルが最大受光レベルを超えた場合に、高電圧発生回路の出力電圧を、バイアス電圧がAPDの増幅不能電圧になるまで降下させることが記載されている。
特開平9−93203号公報 特開2000−244419号公報 特開2004−336320号公報
特許文献1に記載された技術は、電圧比較器と引き算器とを用いて電圧源からの電圧を制御するものであり、自己バイアス抵抗を用いる方式に適用することはできない。
特許文献2に記載された技術は、瞬時的な過大電流に対する保護に関するものであり、定常的な過大電流に対する保護は考慮されていない。一方、特許文献3に記載された技術は、DC/DCコンバータを使用した高電圧発生回路の出力電圧を直接変化させる方式であり、DC/DCコンバータを構成している周辺回路部品の時定数により電圧の変化に時間を要し、その程度によっては瞬時的な光過大入力に追随してAPDを保護できない可能性がある。
本発明は、自己バイアス抵抗方式に適用可能で、光信号の瞬時的な過大入力および定常的な過大入力のいずれからもAPDモジュールを保護可能なAPDバイアス回路を実現することを目的とする。
上記課題を解決するため、本発明によれば、
APD(Avalanche Photodiode;アバランシェ・フォトダイオード)モジュールにバイアス電圧を供給するAPDバイアス回路であって、
バイアス電圧の電圧源に接続される第1の抵抗と、
前記第1の抵抗と前記APDモジュールとの間に接続される第2の抵抗と、
前記第2の抵抗に流れる電流が所定の値を超えたことを検出する過電流検出手段と、
過電流が検出された場合に前記第1の抵抗を流れる電流の一部が前記第2の抵抗を流れないようにバイパスするバイパス手段と
を備えることを特徴とするAPDバイアス回路が提供される。
過電流が検出された場合には、前記第1の抵抗を流れる電流の一部が前記第2の抵抗を流れないようにバイパスすることにより、光信号の瞬時的な過大入力および定常的な過大入力のいずれからもAPDモジュールを保護することができる。
また、本発明は、APDモジュールにバイアス電圧を供給するAPDバイアス回路であって、
バイアス電圧の電圧源に接続される第1の抵抗と、
前記第1の抵抗と前記APDモジュールとの間に接続される第2の抵抗と、
前記第2の抵抗に流れる電流をモニタするモニタ手段と、
前記第2の抵抗に流れる電流が所定の値を超えたことを検出する過電流検出手段と、
前記過電流検出手段の出力結果を入力するループフィルタと、
前記ループフィルタの出力によりオンオフが切り替えられ、オンの場合に前記第1の抵抗を流れる電流の一部が前記第2の抵抗を流れないようにバイパスするバイパス手段と
を備えることができる。
ここで、前記ループフィルタは前記バイパス手段側方向への時定数と、前記過電流検出手段方向への時定数とが異なっており、前記過電流検出手段方向への時定数の方が大きいことが望ましい。これにより、過大電流に迅速に対応することができるとともに、バイアス電圧の急激な上昇を避けることができる。
より具体的には、前記ループフィルタは、第3の抵抗と前記バイパス手段側方向を順方向とするダイオードとが接続された回路と、第4の抵抗とが並列に接続された回路を含み、第4の抵抗≫第3の抵抗とすることができる。
また、前記モニタ手段は、電流モニタICあるいはカレントミラー回路で構成することができる。
本発明によれば、信号の瞬時的な過大入力および定常的な過大入力のいずれからもAPDモジュールを保護可能なAPDバイアス回路が実現される。
本発明の実施例について図面を参照して説明する。
図1は、本発明を適用したAPDバイアス回路を含む光受信モジュール10の基本構成を示すブロック図である。
本図に示すように、光受信モジュール10は、入力した光信号を電気信号に変換(光電変換)するAPDモジュール3と、定電圧源1から供給されるAPDバイアス電圧Voに基づくAPDバイアス電流Iapdの制御を行う自己バイアス抵抗R1およびR2と、APDモジュール3に流れるAPD電流Iapdをモニタする電流モニタ部2と、電流モニタ部2がモニタした電流が所定の値を超過したことを検出する過電流検出部4と、ループフィルタ5と、オン/オフの状態が切り替えられ、オン状態において、過電流がAPDモジュール3に流れないようにバイパス電流Ibとして電流を放出するAPD電流バイパス回路6とを備えて構成される。ここで、ループフィルタ5は、過電流検出部4の検出結果に基づいてAPD電流バイパス回路6のオンオフを切り替える役割を担っている。通常動作、すなわち、過電流が発生していない状況においては、APD電流バイパス回路6はオフ状態にあり、バイパス電流Ibは流れないようになっている。
図2は、APDモジュール3の構成の一例を示す図である。本図に示すようにAPDモジュール3は、APD受光素子とトランスインピーダンスアンプTIAとを備えて構成される。APDモジュール3は、APDバイアス電圧Vapdが印加された状態で光信号piを入力すると、APD受光素子にて電子雪崩効果よる増倍率が発生し電流が流れる。そして、後段のトランスインピーダンスアンプTIAで電流−電圧変換され、電気信号Vppとして出力される。
図1に戻って、光信号Piが入力されると、APDモジュール3にて光電変換され、光信号Piのパワーに対応したAPD電流Iapdが流れる。上述のように通常動作においてはバイパス電流Ibは流れないため、APD電流Iapdは、定電圧源1から自己バイアス抵抗R1およびR2を介してAPDモジュール3に流れ、光−電気変換出力Vppとして取り出される。
APDバイアス電圧Vapdは、自己バイアス抵抗R2により光信号Piの入力パワーに対応して制御され、APDモジュール3はそのAPDバイアス電圧Vapdを供給されることにより、光送受信モジュールとしての性能を得る。通常動作時では、過電流検出部4は過電流を検出しないため、APD電流バイパス回路6はオフ状態である。
一方、光信号Piの過大入力により過電流が流れ始めると、APD電流Iapdをモニタする過電流検出部4が過電流を検出する。この検出に基づいて、ループフィルタ5がAPD電流バイパス回路6をオンにする。その結果、APDモジュール3に流れるAPD電流Iapdは、強制的に抵抗R3に流される。APD電流バイパス回路6に強制的に流される電流により自己バイアス抵抗R1に大きな電圧降下が発生し、APDバイアス電圧Vapdは十分低い電圧となって過電流が解消される。
ここで、ループフィルタ5のAPD電流バイパス回路6方向への応答速度を速くするようにループフィルタ5の時定数を設定することで、過電流が検出されたときのAPD電流バイパス回路6の応答速度を速めることができる。また、反対方向(過電流検出部4方向)への応答速度を遅くするようにループフィルタ5の時定数を設定することで、過電流が解消したときのAPDバイアス電圧Vapdの急激な上昇を避けることができる。
図3は、光受信モジュール10を具体的な回路構成例で示したブロック図である。
本図の例では、電流モニタ部2として電流モニタIC2aを用い、APD電流Iapdに連動したモニタ電流Imを過電流検出部4に出力するようになっている。
過電流検出部4は、抵抗R4とコンパレータCompにより構成される。電流モニタIC2aからのモニタ電流Imは、抵抗R4を流れ、電圧V1(=R4×Im)を生じさせる。コンパレータCompは、定電圧Vrefを基準として、V1≦Vrefの場合はLow出力となり、V1>Vrefの場合はHigh出力となる。
過電流検出部4がLow出力の時は、ループフィルタ5の出力電圧VbがLowとなるため、APD電流バイパス回路6はオフである。このため、通常動作となる。一方、過電流検出部4がHigh出力の時は、ループフィルタ5の出力電圧VbがHighとなるため、APD電流バイパス回路6はオンである。このため、バイパス電流Ibが流れることになる。
ループフィルタ5は、「抵抗R5+ダイオードD1」回路と「抵抗R6」回路の並列回路とし、その後段にコンデンサC1を配置して構成している。
過電流検出部4の出力がLowからHighに変化したときには「抵抗R5+ダイオードD1」回路とコンデンサC1のフィルタを機能させる。一方、過電流検出部4の出力がHighからLowに変化したときにはコンデンサC1と抵抗R6のフィルタが機能させる。
過電流検出部4の出力がLowからHighに変化したときに素早い応答速度を得るには、時定数を小さくすればよいため、抵抗R5を小さくする。一方、過電流検出部4の出力がHighからLowに変化したときにゆっくりとした応答速度とするには、時定数を大きくすればよいため、抵抗R6を大きくする。
つまり、本実施例において、抵抗R5は抵抗R6に比べ十分小さい値(R6≫R5)とするのが望ましい。図4は、抵抗R5を抵抗R6に比べ十分小さい値とした場合のコンパレータCompの出力と、ループフィルタ5の出力電圧Vbの関係を示した図である。本図に示すように、コンパレータCompがLowからHighに変化した場合には、小さい時定数により、素早くVbが増加し、コンパレータCompがHighからLowに変化した場合には、大きい時定数により、ゆっくりとVbが減少するようになっている。
過電流を放出するAPD電流バイパス回路6は、トランジスタTR1と抵抗R3により構成している。ループフィルタ5の出力電圧VbがHighのときは、トランジスタTR1がオンとなり、コレクタからエミッタへバイパス電流Ibが強制的に流れ、抵抗R3を介してGNDへ放出される。ループフィルタ5の出力電圧VbがLowのときは、トランジスタTR1がオフとなり、バイパス電流Ibは流れず、光受信モジュール10として通常動作となる。
すなわち、光信号入力Piが通常動作範囲内の場合、光信号Piの入力パワーに対応したAPD電流Iapdが流れ、APDモジュール3には定電圧源Voから自己バイアス抵抗R1およびR2を介した電圧降下により制御されたAPDバイアス電圧Vapdが供給される。
一方、光信号Piが過大入力となった場合、APD電流バイパス回路6がオンとなり、上記の保護動作をする。このとき、ループフィルタの5の抵抗R5を小さくしているため、素早く保護動作を行なうことができる。保護動作においては、バイパス電流Ibにより自己バイアス抵抗R1に電圧降下が発生し、APDバイアス電圧Vapdは充分低い電圧とすることができる。APDバイアス電圧Vapdが低くなると、V1≦Vrefとなるので、APD電流バイパス回路6はオフとなる。
すると、APDモジュール3に流れるAPD電流Iapdは増加し、APDバイアス電圧Vapdも高くなるが、ループフィルタ5の抵抗R6を大きくしているため、ゆっくりと解除させることができ、APDモジュール3に急激な負荷を与えないようにすることができる。
定常的な光信号Piの過大入力の場合は、解除とほぼ同時に再度APD電流バイパス回路6がオンとなり、素早い保護動作とゆっくりとした解除とが繰り返されることになる。このように、本実施例によれば、光信号Piの瞬時的および定常的な過大入力からAPDモジュールを保護可能なAPDバイアス回路を実現することができる。
瞬時的な光過大入力に対しては、少なくとも「抵抗R5+ダイオードD1」回路とコンデンサC1により構成されたループフィルタ5での時定数と過電流検出部4のコンパレータCompの応答時間以上の瞬時的な光信号の過大入力の速度に対応することができる。これにより定電圧源1としてDC/DCコンバータを使用した場合にも、DC/DCコンバータの電圧を直接変化させずに、DC/DCコンバータを構成している周辺回路部品の時定数に関係なく、素早い応答速度で瞬時的な光過大入力に対応するAPDバイアス回路とすることができる。
図5は、光信号入力Piに対するAPD電流IapdおよびAPDバイアス電圧Vapdの変化の一例を示す図である。
本図では、時刻t1からt2にかけて光信号Piが急激に増加し、過大入力となり時刻t3まで過大入力の状態が続いた場合を例としている。
光信号Piが急激に増加すると、APD電流バイパス回路6がオンとなるため、APD電流Iapdは、ある一定の電流Ithで頭打ちとなる。このため、APD最大定格の超過を防ぐことができる。
APDバイアス電圧Vapdは、APD電流バイパス回路がオンとなり、抵抗R3に電流が流れ込むため、自己バイアス抵抗R1の電圧降下により十分低くなる。t1からt2間の速度は、過電流検出部4の応答時間とループフィルタ5の時定数により最小値が決まる。
時刻t3において光信号入力Piが通常動作範囲内に戻ると、APD電流IapdはIth以下となり、APDバイアス電圧Vapdは光信号入力Piに対応した制御電圧となる。時刻t3直後のAPD電流Iapd、APDバイアス電圧Vapdは、ループフィルタ5の時定数によりゆっくりとした解除とすることができる。
図6は、カレントミラー回路で電流モニタ部2を構成した場合を示す図である。図3に示した回路では、電流モニタ部2として電流モニタICを用いていたため電源を必要とするが、電流モニタ部2としてカレントミラー回路を用いるとトランジスタと抵抗で構成することができるため、回路をシンプルにすることができる。その他の構成、機能は図3に示した回路図と同様とすることができる。
なお、本発明は上述した実施の形態の例に限られるものではなく、本発明の要旨を逸脱することなく、種々の構成を取り得ることはもちろんである。
図1は、光受信モジュール10の基本構成を示すブロック図である。 図2は、APDモジュール3の構成の一例を示す図である。 図3は、光受信モジュール10を具体的な回路構成例で示したブロック図である。 図4は、コンパレータCompの出力と、ループフィルタ5の出力電圧Vbの関係を示した図である。 図5は、光信号入力Piに対するAPD電流IapdおよびAPDバイアス電圧Vapdの変化の一例を示す図である。 図6は、カレントミラー回路で電流モニタ部2を構成した場合を示す図である。
符号の説明
1…定電圧源
2…電流モニタ部
3…APDモジュール
4…過電流検出部
5…ループフィルタ
6…電流バイパス回路

Claims (3)

  1. APD(Avalanche Photodiode;アバランシェ・フォトダイオード)モジュールにバイアス電圧を供給するAPDバイアス回路であって、
    バイアス電圧の電圧源に接続される第1の抵抗と、
    前記第1の抵抗と前記APDモジュールとの間に接続される第2の抵抗と、
    前記第2の抵抗に流れる電流をモニタするモニタ手段と、
    前記第2の抵抗に流れる電流が所定の値を超えたことを検出する過電流検出手段と、
    前記過電流検出手段の出力結果を入力するループフィルタと、
    前記ループフィルタから過電流が検出された旨の入力があった場合にオンとなって、前記第1の抵抗を流れる電流の一部が前記第2の抵抗を流れないようにバイパスするバイパス手段と、
    を備え、
    前記ループフィルタは、前記バイパス手段をオフからオンにする時定数と、前記バイパス手段をオンからオフにする時定数とが異なっており、
    前記バイパス手段をオンからオフにする時定数の方が大きいこと
    を特徴とするAPDバイアス回路。
  2. 請求項に記載のAPDバイアス回路であって、
    前記ループフィルタは、第3の抵抗と前記バイパス手段側方向を順方向とするダイオードとが直列に接続された回路と、当該回路に第4の抵抗が並列に接続された回路と、を含み、第4の抵抗≫第3の抵抗であること
    を特徴とするAPDバイアス回路。
  3. 請求項に記載のAPDバイアス回路であって、
    前記モニタ手段は、電流モニタICあるいはカレントミラー回路で構成されること
    を特徴とするAPDバイアス回路。
JP2006196896A 2006-07-19 2006-07-19 Apdバイアス回路 Active JP4773905B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006196896A JP4773905B2 (ja) 2006-07-19 2006-07-19 Apdバイアス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006196896A JP4773905B2 (ja) 2006-07-19 2006-07-19 Apdバイアス回路

Publications (2)

Publication Number Publication Date
JP2008028537A JP2008028537A (ja) 2008-02-07
JP4773905B2 true JP4773905B2 (ja) 2011-09-14

Family

ID=39118772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006196896A Active JP4773905B2 (ja) 2006-07-19 2006-07-19 Apdバイアス回路

Country Status (1)

Country Link
JP (1) JP4773905B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686343B2 (en) 2008-08-20 2014-04-01 Telefonaktiebolaget L M Ericsson (Publ) Avalanche photodiode circuits with protection against damage from sudden increases in incident light level
JP2010287947A (ja) * 2009-06-09 2010-12-24 Mitsubishi Electric Corp Apdバイアス電圧制御回路
JP6075547B2 (ja) * 2013-06-17 2017-02-08 三菱電機株式会社 光パワーモニタ用回路、光モジュール、局側装置及び光パワーモニタ方法
JP6241243B2 (ja) * 2013-12-09 2017-12-06 三菱電機株式会社 Apd回路
CN106786453B (zh) * 2016-12-07 2019-09-17 深圳市共进电子股份有限公司 一种光模块apd保护电路
CN111342433B (zh) * 2020-03-03 2022-08-16 武汉光迅科技股份有限公司 一种apd保护装置
CN112179490B (zh) * 2020-09-01 2023-02-17 北京九辰智能医疗设备有限公司 一种宽变化频率及范围的光强度检测电路和方法
CN112117743B (zh) * 2020-10-12 2022-08-30 武汉海达数云技术有限公司 Apd保护电路和激光扫描仪
CN112260247A (zh) * 2020-12-23 2021-01-22 深圳市迅特通信技术有限公司 Apd保护电路及装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3766950B2 (ja) * 1999-02-19 2006-04-19 富士通株式会社 Apdバイアス回路
JP2005072376A (ja) * 2003-08-26 2005-03-17 Ntt Electornics Corp アバランシェフォトダイオードの制御回路

Also Published As

Publication number Publication date
JP2008028537A (ja) 2008-02-07

Similar Documents

Publication Publication Date Title
JP4773905B2 (ja) Apdバイアス回路
KR101391657B1 (ko) 반도체장치
KR100829549B1 (ko) 전력공급원의 출력제어장치
JP4590974B2 (ja) 光受信回路
US20050146905A1 (en) DC/DC converter
US9246023B2 (en) Optical receiver with fast recovery time
US4872080A (en) Protective circuit for a semiconductor laser
US20090245807A1 (en) Optical power monitoring circuit, optical transceiver, optical module, optical receiver, amplifier circuit, and integrated circuit
WO2006098278A1 (ja) 光検出回路
US20050001150A1 (en) Light-receiving circuit that protects breakdown of the avalanche photodiode by the photo current generated thereby
US7259363B2 (en) Circuit arrangement and methods for a remote control receiver having a photodiode
JP2010199953A (ja) 光受信回路、光受信装置、及び光受信回路の保護方法
KR20200009421A (ko) 차량에서의 과전압 보호 회로
EP2549248B1 (en) Rain drop detection device having a state detecting unit
US4731529A (en) Light measuring circuit having circuitry for bypassing a low frequency component in the output of a photoelectric conversion element
KR101030958B1 (ko) 저전압 레귤레이터의 과전류 보호회로
US8218976B2 (en) Optical receiver with trans-impedance responding in bit-by-bit to input signal
JP2010287947A (ja) Apdバイアス電圧制御回路
CN210404735U (zh) 一种apd保护电路
JP2005175725A (ja) 光受信装置及びそれを備えるデータ通信装置
JP6797533B2 (ja) Led電源装置
JP2005072376A (ja) アバランシェフォトダイオードの制御回路
JPH05259544A (ja) レーザダイオード駆動回路
JP2007166096A (ja) バイアス制御回路
KR890004460B1 (ko) 전광 변환회로에서 레이저 다이오드 보호회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110317

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110512

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4773905

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250