JP5566934B2 - 電圧出力回路、及びアクティブケーブル - Google Patents
電圧出力回路、及びアクティブケーブル Download PDFInfo
- Publication number
- JP5566934B2 JP5566934B2 JP2011065021A JP2011065021A JP5566934B2 JP 5566934 B2 JP5566934 B2 JP 5566934B2 JP 2011065021 A JP2011065021 A JP 2011065021A JP 2011065021 A JP2011065021 A JP 2011065021A JP 5566934 B2 JP5566934 B2 JP 5566934B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- amplifier
- average
- current
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/25—Arrangements specific to fibre transmission
Description
上述した機能を実現するために、様々な方法が考えられているが、光受信回路の面積の増大や、消費電力の増大を招く等の問題がある。
<光ケーブルの概要>
図1を用いて、第1の実施形態に係るアクティブケーブルの基本的な構成について概略的に説明する。図1は、第1の実施形態に係るアクティブケーブルの基本的な構成を模式的に示した図である。
次に、図2を用いて、コネクタモジュール10内の光受信回路100について概略的に説明する。図2は、第1の実施形態に係る光受信回路100を模式的に示したブロック図である。
図示するように、フォトダイオード11は、光ファイバケーブル20を介して入力された光信号を、該光信号の強度に応じた電気信号に変換し、入力電流Iinを供給する。
トランスインピーダンス増幅器110は、入力電流Iinを入力電圧Vopに変換する。この際、トランスインピーダンス増幅器110は、平均・積分電圧出力回路120から与えられる積分電圧Vdcocに基づいて、入力電流Iinの直流成分を減少させる。すなわちトランスインピーダンス増幅器110は、入力電流IinにつきDCオフセットキャンセルを行うことで、入力電流Iinのバイアス電流が変動することによって生じる電圧Vopのバイアス電圧の変動を除去する。
平均・積分電圧出力回路120は、入力電圧Vop及び参照電圧Vrefに基づいて、入力電圧Vopの積分電圧Vdcoc及び平均電圧Vomを発生する。
リミッタ増幅器130は、入力電圧Vop及び平均電圧Vomを用いて、単相差動変換を行う。
上記構成において、電圧Vopのバイアス電圧が参照電圧Vrefにほぼ一致するような負帰還がかかっている。
次に、図3を用いて、光受信回路100の平均・積分電圧出力回路120の構成について説明する。図3は、第1の実施形態に係る平均・積分電圧出力回路120の構成を模式的に示した回路図である。
図3に示すように、平均・積分電圧出力回路120は、抵抗素子R1、容量素子(コンデンサ)C1、演算増幅器(単に増幅器、オペアンプまたはAmpとも称す)121、及び増幅器122を備えている。
抵抗素子R1は、その一端に電圧Vopが印加され、他端はコンデンサC1の一方電極、演算増幅器121の反転入力端子(−)、及び増幅器122の入力端子に接続されている。
次に、図4を用いて、光受信回路100の平均・積分電圧出力回路120の動作について説明する。ところで、伝達関数は、Vout/Vin=K(1/1+sτ)と表される。Kは、通過領域の利得であり、sはラプラス変換の変数であり、τは時定数である。また、この際の角周波数ωcは、ωc=1/τである。
図4に示すように、入力電圧Vopから電圧Vomへの伝達特性は、Vom/Vop=1/{1+s(1+Adc)C1R1}となる。これにより、抵抗素子R1、演算増幅器121、及びコンデンサC1は、時定数が(1+Adc)C1R1(=τ)のローパスフィルタ(LPF)となる(図中(1)の矢印を参照)。このため、電圧Vomは入力電圧Vopの平均電圧(以後、単に平均電圧Vomと称す)となる。
次に、入力電圧Vopから積分電圧Vdcocへの伝達特性は、Vdcoc/Vop=A0/{1+s(1+Adc)C1R1}となる(図中(2)の矢印を参照)。ここで、A0、Adc>>1と近似すると、Vdcoc/Vop≒1/{sAdcC1R1/A0}となり、単位利得角周波数ωがω=A0/(AdcC1R1)の積分器を実現できる。
上述した第1の実施形態によれば、平均・積分電圧出力回路(電圧出力回路)120は、入力電圧Vopが入力される一端、及び入力電圧Vopの平均電圧Vomを出力する他端を備える抵抗素子R1と、抵抗素子R1の他端に接続される反転入力端子、及び参照電圧Vrefが入力される非反転入力端子を備える第1の演算増幅器121と、第1の演算増幅器121からの出力が入力される一端、及び抵抗素子R1の他端が接続される他端を備えるコンデンサC1と、を備える。そして、第1の増幅器121の出力、または抵抗素子R1の他端に接続される第2の増幅器122の出力は、第1の電圧Vopの積分値である第4の電圧Vdcoc(またはV´dcoc)であり、コンデンサC1、及び第1の増幅器121で構成されるミラー容量と、抵抗素子R1とによって、ローパスフィルタが構成される。
さらに、コンデンサC1の容量Cはミラー効果により、実効的に(1+Adc)倍されて見えるため、低い単位利得角周波数や大きな時定数を実現したい場合は、コンデンサC1の容量をより小さくすることができ、より低コスト化することができる。
その結果、面積及び消費電力を低減し、高精度に単相差動変換をすることができる電圧出力回路を提供することができる。
次に、図5を用いて、第2の実施形態に係る平均・積分電圧出力回路120の構成について説明する。図5は、第2の実施形態に係る平均・積分電圧出力回路120の構成を模式的に示した回路図である。尚、基本的な構成及び基本的な動作は、上述した第1の実施形態と同様である。従って、上述した第1の実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。また、第2の実施形態は、主に、増幅器を削除し、演算増幅器を全差動型に変えた点で、第1の実施形態とは異なっている。
図5に示すように、平均・積分電圧出力回路120は、抵抗素子R2、コンデンサC2、C3、及び演算増幅器123を備えている。
抵抗素子R2は、その一端に電圧Vopが印加され、他端は容量素子C2の一方電極、及び演算増幅器123の反転入力端子(−)に接続されている。
演算増幅器123は、その非反転入力端子(+)に参照電圧Vrefが入力される。そして演算増幅器123は、反転入力端子及び非反転入力端子の電圧を比較・増幅し、その比較結果を出力する。以下では、演算増幅器123の直流利得をAdcとする。
コンデンサC2は、その他方電極に、演算増幅器123の非反転出力(+)が与えられる。
コンデンサC3は、一方の電極に、演算増幅器123の非反転出力(−)が与えられ、他方の電極に、接地電位(Vss)が与えられる。
以上の構成において、抵抗素子R2、コンデンサC2、及び演算増幅器123によって積分回路が構成される。また、演算増幅器123の反転入力端子には、ミラー効果によってC2・(1+Adc)の容量のミラー容量Cmirrorが見える。従って、このミラー容量Cmirrorと抵抗素子R2とによって、ローパスフィルタLPFが構成される。
次に、図6を用いて、光受信回路100の平均・積分電圧出力回路120の動作について説明する。
図6に示すように、平均・積分電圧出力回路120は、トランスインピーダンス増幅器110から供給された入力電圧Vopに基づいて、平均電圧Vom、及び積分電圧Vdcocを生成する。
入力電圧Vopから平均電圧Vomへの伝達特性は、コンデンサC2と演算増幅器123から成るミラー効果よりVom/Vop=1/{1+s(1+Adc)C2R2}となる。これにより、抵抗素子R2、演算増幅器123、及びコンデンサC2は、時定数が(1+Adc)C2R2(=τ)のローパスフィルタとなる(図中(1)の矢印を参照)。
次に、入力電圧Vopから積分電圧Vdcocへの伝達特性は、Vdcoc/Vop=1/{sC2R2}となり、積分器の特性となる(図中(2)の矢印を参照)。ただし、演算増幅器123の利得Adcを、Adc>>1としている。
また、入力電圧Vopから積分電圧V´dcocへの伝達特性は、V´dcoc/Vop=−1/{sC2R2}である(図中(3)の矢印を参照)。
上述した第2の実施形態では、第1の実施形態と比較して、増幅器が1つ減っているため、第1の実施形態に比べて消費電力を低減することができる。また、演算増幅器が、全差動型であるため、差動入出力端子間(入力、出力それぞれの+/−間)での対称性が良い。このため、同相除去比CMRR(Common-Mode Rejection Ration)特性が第1の実施形態に比べて良好になる。そのため、精度よく入力電圧Vopのバイアス電圧を任意の参照電圧Vrefに設定することが可能となる。
次に、図7を用いて、第3の実施形態に係る平均・積分電圧出力回路120の構成について説明する。図7は、第3の実施形態に係る平均・積分電圧出力回路120の構成を模式的に示した回路図である。尚、基本的な構成及び基本的な動作は、上述した第1、及び第2の実施形態と同様である。従って、上述した第1、及び第2の実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。また、第3の実施形態は、主に、抵抗素子を追加した点で、第2の実施形態とは異なっている。
図7に示すように、平均・積分電圧出力回路120は、抵抗素子R3、R4、コンデンサC4、C5、及び演算増幅器124を備えている。
コンデンサC4は、その他方電極に、演算増幅器124の非反転出力(+)が与えられる。
コンデンサC5は、他方の電極に、演算増幅器123の非反転出力(−)が与えられる。
以上の構成において、抵抗素子R3、コンデンサC4、及び演算増幅器124によって積分回路が構成される。また、演算増幅器124の反転入力端子には、ミラー効果によってC4・(1+Adc)の容量のミラー容量Cmirrorが見える。従って、このミラー容量Cmirrorと抵抗素子R3とによって、ローパスフィルタLPFが構成される。
次に、図8を用いて、光受信回路100の平均・積分電圧出力回路120の動作について説明する。
図8に示すように、平均・積分電圧出力回路120は、トランスインピーダンス増幅器110から供給された入力電圧Vopに基づいて、平均電圧Vom、積分電圧Vdcoc、及びV´dcocを生成する。
入力電圧Vopから平均電圧Vomへの伝達特性は、コンデンサC4と演算増幅器124から成るミラー効果よりVom/Vop=1/{1+s(1+Adc)C4R3}となる。これにより、抵抗素子R3、演算増幅器124、及びコンデンサC4は、時定数が(1+Adc)C4R3(=τ)のローパスフィルタとなる(図中(1)の矢印を参照)。
次に、入力電圧Vopから積分電圧Vdcocへの伝達特性は、Vdcoc/Vop=1/{sC4R3}となり、積分器の特性となる(図中(2)の矢印を参照)。ただし、演算増幅器124の利得Adcを、Adc>>1としている。
また、入力電圧Vopから積分電圧V´dcocへの伝達特性は、V´dcoc/Vop=−1/{sC4R3}である(図中(3)の矢印を参照)。
上述した第3の実施形態は、第2の実施形態と比較すると、抵抗素子R4が追加されている。これにより、面積が増加するが、ミラー容量の効果でコンデンサの大きさを抑えることができる。また、演算増幅器周りの対称性がより良くなるため、CMRRが良好になり精度が向上する。
次に、図9を用いて、第4の実施形態に係るトランスインピーダンス増幅器110及び平均・積分電圧出力回路120の構成について説明する。図9は、第4の実施形態に係るトランスインピーダンス増幅器110及び平均・積分電圧出力回路120の構成を模式的に示した回路図である。尚、基本的な構成及び基本的な動作は、上述した第1の実施形態と同様である。従って、上述した第1の実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。
図9に示すように、トランスインピーダンス増幅器110は、演算増幅器125、抵抗素子RL、及び電圧電流変換器M1を備えている。
演算増幅器125は、その反転入力端子(−)に入力電流Iinが入力され、非反転入力端子(+)に接地電位が印加される。そして、演算増幅器125は、反転入力端子及び非反転入力端子の電圧を比較・増幅し、その比較結果を出力する。
抵抗素子RLは、その一端に演算増幅器125の反転入力端子(−)が接続され、他端に演算増幅器125の出力端子、及び平均・積分電圧出力回路120に接続される。
電圧電流変換器M1は、その一端に演算増幅器125の反転入力端子(−)が接続され、他端に接地電位が接続される。そして、電圧電流変換器M1は、平均・積分電圧出力回路120から積分電圧Vdcocが入力される。電圧電流変換器M1は、積分電圧Vdcocに基づいて、入力電流Iinの直流成分を減少させる。
抵抗素子R5は、その一端に電圧Vopが印加され、他端はコンデンサC6の一方電極、及び演算増幅器126の反転入力端子(−)に接続されている。
演算増幅器126は、その非反転入力端子(+)に参照電圧Vrefが入力される。そして演算増幅器126は、反転入力端子及び非反転入力端子の電圧を比較・増幅し、その比較結果を出力する。以下では、演算増幅器126の直流利得をAdcとする。
コンデンサC6は、その他方電極に、演算増幅器126の出力が与えられる。
次に、図10を用いて、トランスインピーダンス増幅器110及び平均・積分電圧出力回路120の動作について説明する。
図10に示すように、演算増幅器125及び抵抗素子RLの構成により、フォトダイオード11の電流Iinは電圧Vopに変換される。そして、この伝達特性はVop/Iin=−RLであり、Iinに対して極性が反転した出力電圧Vopとなる。
ところで、電圧電流変換器M1の電流が一定であった場合を考える。フォトダイオード11の入力電流Iinのバイアス電流(DCオフセット)が変動した場合、トランスインピーダンス増幅器110の出力電圧Vopのバイアス電圧も変動し、出力電圧Vopが所望の動作範囲を逸脱してしまう可能性がある。
ここで、図10に示すように、出力電圧Vopの積分電圧Vdcocを電圧電流変換器M1へと帰還して、電圧電流変換器M1の電流を適応的に変化させる構成にする。具体的には、平均・積分電圧出力回路120は、抵抗素子R5、コンデンサC6、及び演算増幅器126からなる積分器を有している。そして、出力電圧Vopの直流成分を検出して増幅する該積分器を介して得られる積分電圧Vdcocを電圧電流変換器M1に出力する(図中の矢印(1)参照)。
これにより、たとえ入力電流Iinのバイアス電流が増えて、出力電圧Vopのバイアス電圧が上昇しても、これに比例して積分電圧Vdcocも増大し、電圧電流変換器M1が入力電流Iinのバイアス電流を引き込む(吸収する)ように動作(負帰還)する。このため、出力電圧Vopのバイアス電圧は、参照電圧Vrefへと収束する。ここで、VopからVdcocへの伝達特性はVdcoc/Vop=−1/{sR5C6}となる(反転積分器)ただし、演算増幅器126の利得Adcを、Adc>>1としている。
この負帰還の流れの一例としては、例えば、
i)入力電流Iinのバイアス電流上昇により増幅器125の反転入力端子(−)の電圧も上昇
ii)出力電圧Vopのバイアス電圧低下
iii)積分電圧Vdcoc上昇
iv)電圧電流変換器M1の電流増加
v)増幅器125の反転入力端子(−)の電圧低下
となる。
上述した第4の実施形態によれば、トランスインピーダンス増幅器110は、入力電流Iinを入力電圧Vopに変換し、反転入力端子に入力電流Iinが入力される第3の演算増幅器125と、第3の演算増幅器125の反転入力端子及び出力端子の間に接続される第2の抵抗素子RLと、を備える電流電圧変換部と、積分電圧Vdcocによって入力電流Iinを制御する電圧電流変換部M1と、を備えている。
次に、図11を用いて、第5の実施形態に係るトランスインピーダンス増幅器110及び平均・積分電圧出力回路120の構成について説明する。図11は、第5の実施形態に係るトランスインピーダンス増幅器110及び平均・積分電圧出力回路120の構成を模式的に示した回路図である。尚、基本的な構成及び基本的な動作は、上述した第1〜3の実施形態と同様である。従って、上述した第1〜3の実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。
図11に示すように、トランスインピーダンス増幅器110は、電圧電流変換器M1、MOSトランジスタM2、及び負荷ZLを備えている。
電圧電流変換器M1は、その電流経路の一端に入力電流Iinが入力され、電流経路の他端に接地電位が接続され、平均・積分電圧出力回路120から積分電圧Vdcocが入力される。
MOSトランジスタM2は、電流経路の一端に入力電流Iinが入力され、電流経路の他端に平均・積分電圧出力回路120が接続され、ゲートに所定の電圧Vbが与えられるNMOSトランジスタである。
負荷ZLは、電流経路の一端にMOSトランジスタM2の他端、及び平均・積分電圧出力回路120が接続され、他端に電源VDDが供給されるノードN1が接続される。
このように、トランスインピーダンス増幅器110は、NMOSトランジスタM2、任意のコンダクタンスを有する電流電圧変換器M1、負荷ZLから構成されるゲート接地型の構成となっている。
一方、平均・積分電圧出力回路120は、第1〜3の実施形態で説明した回路構成(図3〜8)を用いる。
次に、図11を用いて、トランスインピーダンス増幅器110及び平均・積分電圧出力回路120の動作について説明する。
トランスインピーダンス増幅器110におけるDCオフセットキャンセルは電圧電流変換器M1を介して行われる。
出力電圧Vopの積分電圧Vdcocを電圧電流変換器M1へと帰還して、電圧電流変換器M1の電流を適応的に変化させる構成にする。具体的には、平均・積分電圧出力回路120は、出力電圧Vopの直流成分を検出して増幅する該積分器を介して得られる積分電圧Vdcocを電圧電流変換器M1に出力する。
これにより、たとえ入力電流Iinのバイアス電流が増えて、出力電圧Vopのバイアス電圧が上昇しても、これに比例して積分電圧Vdcocも増大し、電圧電流変換器M1が入力電流Iinのバイアス電流を引き込むよう動作するため、出力電圧Vopの意図しない上昇を抑えることができる。このとき、出力電圧Vopのバイアス電圧は任意の参照電圧Vrefとほぼ一致する。
上述した第5の実施形態によれば、トランスインピーダンス増幅器110は、MOSトランジスタM2をNMOSトランジスタとすることで、MOSトランジスタM2を増幅器の変わりと見なすことができるため、増幅器の利得を低減して電力を節約することができる。
次に、図12を用いて、比較例1に係る平均・積分電圧出力回路120の構成について説明する。図12は、比較例1に係る平均・積分電圧出力回路120の構成を模式的に示した回路図である。
次に、図13を用いて、比較例2に係る光受信回路100の構成について説明する。図13は、比較例1に係る光受信回路100の構成を模式的に示した回路図である。
トランスインピーダンス増幅器110は、入力電流Iinが入力され、出力電圧Vopを出力する。
20…光ファイバ、 100…光受信回路
110…トランスインピーダンス増幅器、 120…平均・積分電圧出力回路
121、123、124、1125、126…演算増幅器、 122…増幅器
130…リミッタ増幅器。
Claims (6)
- 第1の電流を第1の電圧に変換する単相信号出力のトランスインピーダンス増幅器と、
前記第1の電圧が入力される一端、及び第2の電圧を出力する他端を備える第1の抵抗素子と、
前記第1の抵抗素子の他端に接続される反転入力端子、及び第3の電圧が入力される非反転入力端子を備える第1の増幅器と、
前記第1の増幅器からの出力が入力される一端、及び前記第1の抵抗素子の他端が接続される他端を備えるコンデンサと、
前記第1の電圧及び前記第2の電圧が入力されるリミッタ増幅器と、
を備え、
前記第1の増幅器の出力、または前記反転入力端子の信号を増幅して得られる出力は、前記第1の電圧の積分値である第4の電圧であり、
前記トランスインピーダンス増幅器は、前記第4の電圧に基づいて前記第1の電流のバイアス電流が変動することによって生じる前記第1の電圧のバイアス電圧の変動を除去し、
前記コンデンサ、及び前記第1の増幅器で構成されるミラー容量と、前記第1の抵抗素子とによって、ローパスフィルタが構成され、
前記ローパスフィルタは前記第1の電圧の平均電圧である前記第2の電圧を生成し、前記リミッタ増幅器は、前記第1の電圧と前記平均電圧を用いて単相差動変換を行うことを特徴とする電圧出力回路。 - 受信した光信号を第1の電流として出力する光検出器を更に備えることを特徴とする請求項1記載の電圧出力回路。
- 前記トランスインピーダンス増幅器は、前記第1の電流を前記第1の電圧に変換する電流電圧変換部と、前記第4の電圧によって前記第1の電流を制御する電圧電流変換部と、を備えることを特徴とする請求項1または2記載の電圧出力回路。
- 前記電流電圧変換部は、反転入力端子に前記第1の電流が入力される第3の増幅器と、前記第3の増幅器の前記反転入力端子及び出力端子の間に接続される第2の抵抗素子と、を備えることを特徴とする請求項3記載の電圧出力回路。
- 前記第1の抵抗素子の他端に接続される第2の増幅器を更に備え、
前記第4の電圧は、前記第1の増幅器の出力、または前記第2の増幅器の出力であることを特徴とする、請求項1乃至4のいずれか一項に記載の電圧出力回路。 - 請求項1乃至5の何れか一項の電圧出力回路を備えるコネクタ部と、
前記コネクタ部に接続される光ファイバケーブルと、
を備えることを特徴とするアクティブケーブル。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011065021A JP5566934B2 (ja) | 2011-03-23 | 2011-03-23 | 電圧出力回路、及びアクティブケーブル |
US13/308,646 US8835830B2 (en) | 2011-03-23 | 2011-12-01 | Voltage output circuit, connector module, and active cable |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011065021A JP5566934B2 (ja) | 2011-03-23 | 2011-03-23 | 電圧出力回路、及びアクティブケーブル |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012204885A JP2012204885A (ja) | 2012-10-22 |
JP5566934B2 true JP5566934B2 (ja) | 2014-08-06 |
Family
ID=46876524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011065021A Expired - Fee Related JP5566934B2 (ja) | 2011-03-23 | 2011-03-23 | 電圧出力回路、及びアクティブケーブル |
Country Status (2)
Country | Link |
---|---|
US (1) | US8835830B2 (ja) |
JP (1) | JP5566934B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140010555A1 (en) * | 2012-07-06 | 2014-01-09 | Alcatel-Lucent Usa Inc. | PON Video Overlay Amplifier Circuit |
JP6011273B2 (ja) * | 2012-11-26 | 2016-10-19 | 住友電気工業株式会社 | 増幅器 |
JP6450318B2 (ja) * | 2013-10-02 | 2019-01-09 | 技術研究組合光電子融合基盤技術研究所 | 光受信回路及びその製造方法 |
JP2015194457A (ja) | 2014-03-19 | 2015-11-05 | 株式会社東芝 | 電流検出回路及びパイルアップ検出回路 |
EP3208939B1 (en) | 2014-10-15 | 2018-09-26 | Fujikura Ltd. | Optical receiver, active optical cable, and control method for optical receiver |
US10044447B2 (en) * | 2016-04-04 | 2018-08-07 | Biosense Webster (Israel) Ltd. | Linear isolation amplifier with output DC voltage cancellation |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000174567A (ja) * | 1998-12-10 | 2000-06-23 | Toshiba Corp | 自動弁別型光受信回路および光送受信モジュール |
JP2003283266A (ja) * | 2002-03-26 | 2003-10-03 | Toshiba Corp | オフセットキャンセラー回路 |
US6831521B1 (en) * | 2003-06-11 | 2004-12-14 | Intel Corporation | Method and apparatus for detecting interruption of an input signal with cancellation of offset level |
US7265631B2 (en) * | 2005-03-12 | 2007-09-04 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Transimpedance amplifier with signal amplification circuit that performs power signal regulation |
JP2009071608A (ja) * | 2007-09-13 | 2009-04-02 | Sumitomo Electric Ind Ltd | オフセットキャンセル回路及び差動増幅回路 |
JP2010093353A (ja) * | 2008-10-03 | 2010-04-22 | Sumitomo Electric Ind Ltd | 光受信器 |
JP2010178256A (ja) * | 2009-02-02 | 2010-08-12 | Nippon Telegr & Teleph Corp <Ntt> | 光受信器の増幅器 |
JP2010193229A (ja) * | 2009-02-19 | 2010-09-02 | Nippon Telegr & Teleph Corp <Ntt> | トランスインピーダンスアンプおよびトランスインピーダンスアンプ接続回路 |
JP5066134B2 (ja) * | 2009-05-28 | 2012-11-07 | 株式会社東芝 | 光配線ケーブル |
US8760631B2 (en) * | 2010-01-27 | 2014-06-24 | Intersil Americas Inc. | Distance sensing by IQ domain differentiation of time of flight (TOF) measurements |
-
2011
- 2011-03-23 JP JP2011065021A patent/JP5566934B2/ja not_active Expired - Fee Related
- 2011-12-01 US US13/308,646 patent/US8835830B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012204885A (ja) | 2012-10-22 |
US8835830B2 (en) | 2014-09-16 |
US20120241599A1 (en) | 2012-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5566934B2 (ja) | 電圧出力回路、及びアクティブケーブル | |
US7453322B2 (en) | Transimpedance amplifier using negative impedance compensation | |
US8766728B2 (en) | Trans-impedance amplifier with enhanced dynamic range but invariable input impedance | |
US20170026011A1 (en) | Transimpedance Amplifier with Bandwidth Extender | |
JP5906818B2 (ja) | 差動増幅回路および光受信装置 | |
US9590738B2 (en) | Current voltage conversion circuit, light receiving apparatus, and light transmission system | |
JP5459424B2 (ja) | 光受信回路用信号増幅器 | |
US7477109B2 (en) | Process and temperature-compensated transimpedance amplifier | |
JP4503624B2 (ja) | 電子回路 | |
US20150195046A1 (en) | Optical receiver for compensating dc offset | |
Dong et al. | A 4-Gbps POF receiver using linear equalizer with multi-shunt-shunt feedbacks in 65-nm CMOS | |
US20150311871A1 (en) | Receiver circuit | |
JP2010136169A (ja) | 前置増幅器 | |
ITMI20120640A1 (it) | Amplificatore a trans-impedenza per interfaccia ottico-elettrica ad alta velocità | |
JP6024412B2 (ja) | 利得可変差動増幅器 | |
US7221229B2 (en) | Receiver circuit having an optical reception device | |
KR20180115854A (ko) | 직류 오프셋 감소 회로 및 이를 포함하는 트랜스임피던스 증폭기 모듈 | |
ITMI20120736A1 (it) | Amplificatore a trans-impedenza per interfaccia ottico-elettrica ad alta velocità | |
JP2007159020A (ja) | 電流電圧変換回路 | |
JP2015207923A (ja) | トランスインピーダンス増幅器 | |
JP5090318B2 (ja) | 受信モジュール | |
US8018286B2 (en) | Low power integrated circuit | |
WO2018230229A1 (ja) | 増幅器 | |
GB2540822A (en) | Burst-mode receiver | |
US10020784B1 (en) | Broadband differential trans-impedance amplifier (TIA) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131212 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131219 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131226 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140618 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5566934 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |