IT201900001847A1 - Un'interfaccia di amplificazione, e relativo sistema di misura e procedimento per calibrare un'interfaccia di amplificazione - Google Patents
Un'interfaccia di amplificazione, e relativo sistema di misura e procedimento per calibrare un'interfaccia di amplificazione Download PDFInfo
- Publication number
- IT201900001847A1 IT201900001847A1 IT102019000001847A IT201900001847A IT201900001847A1 IT 201900001847 A1 IT201900001847 A1 IT 201900001847A1 IT 102019000001847 A IT102019000001847 A IT 102019000001847A IT 201900001847 A IT201900001847 A IT 201900001847A IT 201900001847 A1 IT201900001847 A1 IT 201900001847A1
- Authority
- IT
- Italy
- Prior art keywords
- current
- signal
- current generator
- duration
- output
- Prior art date
Links
- 230000003321 amplification Effects 0.000 title claims description 58
- 238000003199 nucleic acid amplification method Methods 0.000 title claims description 58
- 238000005259 measurement Methods 0.000 title claims description 43
- 238000000034 method Methods 0.000 title claims description 10
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000012545 processing Methods 0.000 claims description 13
- 238000005070 sampling Methods 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 claims 1
- 230000006870 function Effects 0.000 description 15
- 238000012937 correction Methods 0.000 description 9
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0046—Arrangements for measuring currents or voltages or for indicating presence or sign thereof characterised by a specific application or detail not covered by any other subgroup of G01R19/00
- G01R19/0069—Arrangements for measuring currents or voltages or for indicating presence or sign thereof characterised by a specific application or detail not covered by any other subgroup of G01R19/00 measuring voltage or current standards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
- G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45641—Measuring at the loading circuit of the differential amplifier
- H03F3/4565—Controlling the common source circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
- Paper (AREA)
- Investigating Or Analysing Materials By Optical Means (AREA)
Description
DESCRIZIONE dell’invenzione industriale dal titolo:
“Un’interfaccia di amplificazione, e relativo sistema di misura e procedimento per calibrare un’interfaccia di amplificazione”
TESTO DELLA DESCRIZIONE
Campo Tecnico
Le forme di attuazione della presente descrizione si riferiscono a sistemi di misura.
Descrizione della tecnica relativa
La Figura 1 mostra un tipico sistema di misura. In generale il sistema di misura comprende un sensore 10 ed un circuito di elaborazione 40.
In particolare, il sensore 10 è configurato per fornire un segnale di misura MS indicativo di una grandezza da misurare. Ad esempio, il sensore 1 può essere un sensore ambientale, quale ad esempio un sensore di temperatura, di luminosità, etc. Invece, il circuito di elaborazione 40 è configurato per elaborare il segnale di misure MS.
Tipicamente, il segnale di misura MS non viene fornito direttamente al circuito di elaborazione 40, ma si utilizza un circuito di amplificazione 20 configurato per genare un segnale di misura amplificato AS. In generale, il circuito di amplificazione 20 può effettuare diverse operazioni. Ad esempio, con sensori che producono in uscita un segnale di corrente, il circuito di amplificazione 20 può fornire in uscita un segnale di tensione. Inoltre, il circuito di amplificazione 20 può essere configurato per amplificare soltanto la variazione del segnale di misura MS in modo tale da coprire, preferibilmente con la sua variazione massima, la dinamica di ingresso del successivo circuito.
Ad esempio, spesso il circuito di elaborazione 40 è un circuito digitale, quale ad esempio un microprocessore programmato tramite codice software. In questo caso, il circuito di elaborazione 40 ha associato un convertitore analogico-digitale (A/D) 30 configurato per ricevere in ingresso il segnale amplificato AS e per fornire in uscita un segnale digitale DS che comprende sample digitali del segnale amplificato AS. Pertanto, in questa architettura sarebbe opportuno che il circuito di amplificazione 20 sia configurato per amplificare la variazione del segnale di misura MS in modo tale da coprire la dinamica di ingresso del convertitore A/D 30.
Un problema molto comune che si incontra quando si vuole progettare una tale interfaccia elettronica di amplificazione 20 per un sensore 10 è che la variazione massima del segnale di misura MS prodotto dal sensore 10 a causa della variazione della grandezza da misurare spesso può essere paragonabile (o addirittura anche ben inferiore) all’offset del sensore stesso a causa delle variazioni di processo e/o dei mismatch. Questo problema viene poi accentuato dal fatto che il segnale MS prodotto dal sensore 10 spesso deve essere amplificato di un fattore di amplificazione molto elevato. Per questo motivo la correzione dell’offset assume un ruolo fondamentale quando si vuole progettare un’interfaccia elettronica di amplificazione 20 per un sensore 10.
Ad esempio, la Figura 2 mostra un esempio di un’interfaccia elettronica di amplificazione in cui il sensore 10 è un fotodiodo D1, ma possono essere utilizzati anche altri sensori 10 che producono una corrente di misura.
In generale, un fotodiodo è un dispositivo a semiconduttore che converte la luce (o similmente un’altra radiazione elettromagnetica) in una corrente elettrica. In particolare, in un fotodiodo la conversione in un segnale di corrente è effettuata da una giunzione pn, poiché i fotoni assorbiti producono una coppia elettrone-lacuna nella regione di svuotamento.
Quando si vuole progettare un’interfaccia elettronica per amplificare la corrente prodotta da un fotodiodo D1 si dovrebbe tenere in considerazione la corrente di leakage del fotodiodo D1. Ad esempio, sarebbe opportuno che il circuito di amplificazione sia configurato in modo tale che il contributo indesiderato prodotto dalla corrente di leakage sia molto inferiore al contributo prodotto dai fotoni assorbiti. In particolare, la corrente di leakage è sostanzialmente un offset nel segnale di misura MS che il circuito di amplificazione dovrebbe compensare in modo tale da amplificare principalmente il contributo prodotto dai fotoni assorbiti.
In Figura 2 è mostrato anche un possibile schema circuitale che può essere utilizzato per amplificare il segnale di corrente prodotto da un sensore 10/fotodiodo D1.
In particolare, nell’esempio considerato, il circuito di amplificazione è configurato per ricevere in ingresso un segnale di corrente e fornire in uscita un segnale di tensione Vout. Sostanzialmente, nell’esempio considerato, l’amplificazione è realizzata tramite un integratore analogico 20. Ad esempio, nell’esempio considerata, tale integratore analogico 20 è implementato con:
- un amplificatore operazionale 202, in cui un primo terminale di ingresso (tipicamente il terminale negativo) è collegato al sensore 10/fotodiodo D1 e il secondo terminale di ingresso (tipicamente il terminale positivo) è collegato ad una tensione di riferimento Vref; e
- un circuito di retroazione collegato tra il primo terminale di ingresso e il terminale di uscita dell’amplificatore operazionale 202, in cui il circuito di retroazione comprende un condensatore Cfb.
Pertanto, nell’esempio considerato, la corrente fornita dal sensore 10/fotodiodo D1 carica il condensatore Cfb e la tensione Vout al terminale di uscita dell’amplificatore operazionale 202 corrisponde alla somma della tensione di riferimento Vref e della tensione al condensatore Cfb. Pertanto, tale tensione di uscita Vout (che rappresenta il segnale amplificato AS) incrementa/decrementa in funzione dell’ampiezza della corrente fornita dal sensore 10/fotodiodo D1 (che rappresenta quindi il segnale di misura MS).
Nell’esempio considerato, un interruttore elettronico SWRST è collegato in parallelo con il condensatore Cfb. Sostanzialmente, tale interruttore elettronico SWRST permette di scaricare/resettare il condensatore Cfb. Pertanto, nel caso in cui il circuito di elaborazione 40, ad esempio mediante il convertitore A/D 30, legge il valore della tensione Vout dopo un intervallo di tempo definito (da un reset effettuato mediante l’interruttore SWRST) il valore del segnale di uscita amplificato Vout/AS corrisponde al valore assunto dalla rampa alla fine dell’intervallo di tempo, che a sua volta è indicativo della corrente fornita dal sensore 10. Alla fine di ciascun intervallo di tempo, il condensatore Cfb può poi essere resettato/scaricato di nuovo tramite lo switch SWRST.
Nella Figura 2 è mostrato schematicamente anche il contributo di offset, indicato con I<D1off>. Come spiegato in precedenza, tale contributo/offset del segnale MS è presente anche in assenza di luce. Inoltre, spesso tale contributo I<D1off >è variabile da pezzo a pezzo a causa delle variazioni di processo del sensore 10. Similmente, anche l’amplificatore operazionale 202 stesso può avere una tensione di offset all’ingresso. Quindi, tale contributo di offset si aggiunge al contributo utile dovuto alla grandezza da misurare, e in molti casi l’entità del suddetto contributo utile può essere addirittura inferiore rispetto al contributo di offset. Quindi l’offset dovrebbe essere rimosso o almeno in parte compensato, ad esempio attraverso un’opportuna procedura di calibrazione, se si vuole assicurare il corretto funzionamento all’interno della dinamica di funzionamento della tensione di uscita Vout e/o della dinamica di ingresso del successivo circuito, ad esempio del convertitore A/D 30.
Una prima soluzione secondo l’arte nota adottabile per calibrare l’offset della tensione Vout è presentata in Figura 3.
Nell’esempio considerato, l’offset viene corretto all’interno del circuito di elaborazione nel dominio digitale, ovvero dopo la conversione nel dominio digitale mediante il convertitore A/D 30. Ad esempio, a tale scopo, il circuito di elaborazione 40 può comprendere una memoria 406 in cui è memorizzata una variabile DOFFSET che identifica l’offset che deve essere cancellato dal segnale digitale DS. Tale variabile DOFFSET viene letta da un circuito e/o modulo software 402 che è configurato per sottrarre il valore DOFFSET dal valore del sample digitale DS. Infine, il segnale risultante può essere elaborato da un ulteriore circuito e/o modulo software 404.
Pertanto, in questa soluzione, il contributo di offset del segnale di misura MS viene amplificato insieme con il contributo utile. Di conseguenza, questa soluzione comporta il rischio di uscire fuori dalla dinamica di funzionamento della tensione di uscita Vout, oppure in alternativa è necessario un sovradimensionamento della dinamica di uscita della catena di amplificazione.
Una seconda soluzione secondo l’arte nota adottabile per calibrare l’offset della tensione Vout è presentata in Figura 4.
Nell’esempio considerato, l’offset viene corretto in modo analogico mediante un generatore di corrente 50. In particolare, tale generatore di corrente 50 è configurato per generare una corrente di compensazione iCOMP che viene applicata all’ingresso del circuito di amplificazione 20, che nell’esempio considerato corrisponde al primo terminale dell’amplificatore operazionale 202. Pertanto, nell’esempio considerato, la corrente di compensazione iCOMP si somma alla corrente fornita dal sensore 10/fotodiodo D1. Quindi impostando il valore della corrente di compensazione iCOMP è possibile eliminare (o almeno ridurre) il contributo di offset ID1off dal segnale di misura MS che viene fornito al circuito di amplificazione 20
Ad esempio, questo è schematicamente mostrato in Figura 4, in cui un circuito di retroazione 60 genera un segnale di retroazione/controllo FB per il generatore di corrente 50 in funzione del segnale amplificato AS fornito dal circuito di amplificazione 20, ad esempio della tensione Vout. Ad esempio, una soluzione di questo tipo è descritta nella domanda di brevetto US 2018/0131342 A1, il cui contenuto è incorporato qui per riferimento. Ad esempio, in questa soluzione, il generatore di corrente 50 può essere un generatore di corrente che riceve un segnale analogico (riferimento 328 nel documento citato) e/o un generatore di corrente che riceve un segnale digitale (riferimento 42 nel documento citato).
Ad esempio, nella Figura 4 è mostrato un generatore di corrente 50 che riceve in ingresso un segnale digitale, cosiddetto convertitore digitale/analogico a corrente (Current Digital to Analog Converter, IDAC). Ad esempio, come schematicamente mostrato in Figura 4, un tale generatore di corrente 50 può comprendere un primo set di un numero N di generatori di corrente 521..52N configurati per fornire la stessa corrente IFS/N. Ciascuno di tali generatori di corrente 521..52N ha associato un rispettivo interruttore elettronico 541..54N che permette di abilitare il rispettivo generatore di corrente 521..52N. In particolare, i generatori di corrente 521..52N sono configurati per applicare una corrente positiva al terminale d’uscita del generatore di corrente 50. Similmente, il generatore di corrente 50 può comprendere un secondo set di un numero N di generatori di corrente 581..58N configurati per fornire la stessa corrente -I<FS>/N. Ciascuno di tali generatori di corrente 581..58<N >ha associato un rispetto interruttore elettronico 561..56N che permette di abilitare il rispettivo generatore di corrente 581..58N. In particolare, i generatori di corrente 581..58N sono configurati per applicare una corrente negativa al terminale d’uscita del generatore di corrente 50.
Pertanto, chiudendo uno o più degli interruttori elettronici 541..54N o 561..56N può essere scelto il valore della corrente iCOMP fornita dal generatore di corrente 50. In particolare, nell’esempio considerato, il generatore di corrente 50 è configurato per generare una corrente che può essere positiva o negativa. Tuttavia, conoscendo il segno dell’offset nel segnale di misura MS, il generatore di corrente 50 potrebbe anche supportare soltanto correnti positive o negative.
Pertanto, nell’esempio considerato, l’integratore analogico 20 può essere resettato periodicamente, campionando il rispettivo valore di “fine rampa” ovvero il valore assunto dalla tensione Vout poco prima dell’inizio del reset.
Invece, il segnale di retroazione FB può essere determinato solo una volta, ad esempio durante una fase di calibrazione, in cui il sensore 10 è in una condizione statica e genera soltanto il contributo di offset ID1off, ad esempio in assenza di luce. Pertanto, conoscendo il segnale FB possono essere scelti i segnali di controllo per gli interruttori elettronico 541..54N o 561..56N che sono necessari per generare una corrente iCOMP in grado di compensare tale contributo di offset I<D1off>. Pertanto, i rispettivi segnali di controllo possono anche essere memorizzati, ovvero il circuito di retroazione 60 può essere utilizzato soltanto durante la fase di calibrazione. Pertanto, tali segnali di controllo possono essere fissati da una logica combinatoria e possono rimanere invariati nel tempo.
Ad esempio, nel caso più semplice può essere memorizzato un segnale digitale BCTRL che indica il numero di generatori di corrente 521..52N e 581..58N che debbono essere abilitati. Ad esempio la corrente fornita dal generatore di corrente 50 può corrispondere a:
(1)
in cui il valore BCTRL è un numero intero (compreso tra –N e N).
Di conseguenza, nell’esempio considerato ed in assenza di un segnale applicato all’sensore 10, la tensione V<out corrisponde a:>
(2)
dove T corrisponde al periodo di misura utilizzato dal circuito di amplificazione 20.
Pertanto, durante la fase di calibrazione (in assenza di segnale applicato all’sensore), il valore B<CTRL >può essere scelto e fissato al valore che rende più vicino possibile allo zero l’equazione (2). Quindi la corrente di offset può essere corretta all’interno di un intervallo di variazione tra –IFS e IFS con una risoluzione di correzione uguale a IFS/N. Pertanto, per ridurre tale errore residuo dalla correzione di offset, la corrente unitaria (ovvero IFS/N) fornita dai generatori di corrente 52 e 58 deve essere diminuita. Tuttavia, in alcuni casi, tale corrente dovrebbe essere intorno o anche inferiore a 1 nA. Tuttavia correnti così basse non possono essere ottenute facilmente in modo accurato.
Scopo e sintesi
In considerazione di quanto precede, uno scopo di varie forme di attuazione della presente descrizione è di fornire soluzioni in grado di superare uno o più dei limiti delle soluzioni note.
Secondo una o più forme di attuazione, uno o più degli scopi precedenti sono raggiunti per mezzo di un’interfaccia di amplificazione avente gli elementi distintivi esposti specificamente nelle rivendicazioni che seguono. Le forme di attuazione concernono inoltre un relativo sistema di misura e procedimento per calibrare un’interfaccia di amplificazione.
Le rivendicazioni sono parte integrante dell’insegnamento tecnico della descrizione qui fornita.
Come menzionato in precedenza, varie forme di attuazione della presente descrizione riguardano un’interfaccia di amplificazione. In particolare, in varie forme di attuazione, l’interfaccia di amplificazione comprende un terminale di ingresso configurato per essere collegato ad un sensore che fornisce una corrente, ed un terminale di uscita per fornire una tensione di uscita.
In varie forme di attuazione l’interfaccia di amplificazione comprende un integratore analogico, un generatore di corrente che genera una corrente di compensazione ed un circuito di controllo che controlla il funzionamento dell’integratore analogico e del generatore di corrente.
In particolare, in varie forme di attuazione, l’ingresso dell’integratore analogico è connesso al terminale di ingresso dell’interfaccia di amplificazione, ovvero il sensore, e l’uscita dell’integratore analogico fornisce la tensione di uscita. Ad esempio, simile a quanto descritto in precedenza, l’integratore analogico può essere configurato per essere resettato o attivato mediante un segnale di reset. Ad esempio, quando l’integratore analogico è resettato, la tensione di uscita corrisponde ad una tensione di riferimento, e quando l’integratore analogico è attivato, la tensione di uscita varia in funzione di una corrente ricevuta all’ingresso dell’integratore analogico. Ad esempio, in varie forme di attuazione, l’integratore analogico è implementato mediante un amplificatore operazionale, in cui un primo terminale di ingresso dell’amplificatore operazionale è collegato attraverso un condensatore al terminale di uscita dell’amplificatore operazionale e un secondo terminale di ingresso dell’amplificatore operazionale è collegato ad una tensione di riferimento. In questo caso, l’integratore analogico può essere resettato mediante un interruttore elettronico collegato in parallelo con il condensatore.
In varie forme di attuazione, il generatore di corrente è configurato per generare una corrente di compensazione in funzione di almeno un segnale di controllo fornito dal circuito di controllo. In particolare, in varie forme di attuazione, l’uscita del generatore di corrente è connesso all’ingresso dell’integratore analogico, ovvero l’integratore analogico riceve la somma della corrente fornito dal sensore e della corrente di compensazione.
Pertanto, il circuito di controllo può generare il segnale di reset, in modo tale che l’integratore analogico è periodicamente resettato durante un intervallo di reset e attivato durante un intervallo di misura. Inoltre, il circuito di controllo può generare l’almeno un segnale di controllo per il generatore di corrente in funzione di un segnale di controllo indicativo di un offset nella corrente fornita dal sensore.
Tuttavia, mentre nelle soluzioni note il generatore di corrente deve essere implementato con un IDAC di elevata risoluzione, varie forme di attuazione della presente descrizione utilizzano soltanto un generatore di corrente configurato per fornire alternativamente, in funzione di un segnale di pilotaggio, una corrente positiva o una corrente negativa. In particolare, in varie forme di attuazione, la corrente positiva e la corrente negativa hanno la stessa ampiezza ma segno opposto. Ad esempio a tale scopo, il generatore di corrente può comprendere un primo generatore di corrente che genera la corrente positiva e un secondo generatore di corrente che generare la corrente negativa. Inoltre, il generatore di corrente può comprendere mezzi per abilitare selettivamente il primo generatore di corrente o il secondo generatore di corrente in funzione del segnale di pilotaggio e/o mezzi per collegare selettivamente il primo generatore di corrente o il secondo generatore di corrente all’uscita del generatore di corrente in funzione del segnale di pilotaggio.
Con un generatore di corrente di questo tipo, il circuito di controllo può quindi non variare l’ampiezza della corrente positiva e della corrente negativa, ma può determinare per ciascun intervallo di misura una prima durata in cui il generatore di corrente dovrebbe fornire la corrente positiva ed una seconda durata in cui il generatore di corrente dovrebbe fornire la corrente negativa, ovvero, in varie forme di attuazione, il circuito di controllo determina tale durate in funzione del segnale di controllo indicativo dell’offset nella corrente fornita dal sensore. Pertanto, la somma della prima durata e della seconda durata corrisponde alla durata dell’intervallo di misura.
Ad esempio, in varie forme di attuazione, il circuito di controllo è configurato per generare il segnale di reset e il segnale di pilotaggio mediante un circuito contattore in maniera sincrono in risposta ad un segnale di clock. In questo caso, l’intervallo di misura può corrispondere ad un numero, preferibilmente pari, di sotto-intervalli, in cui la durata di ciascun sotto-intervallo corrisponde ad un multiplo del periodo del segnale di clock. In questo caso, il segnale di controllo indicativo dell’offset nella corrente fornita dal sensore può quindi essere un numero intero che indica il numero di sotto-intervalli in cui il generatore di corrente dovrebbe fornire la corrente positiva e/o il numero di sotto-intervalli in cui il generatore di corrente dovrebbe fornire la corrente negativa.
Breve descrizione delle rappresentazioni annesse
Le forme di attuazione della presente descrizione saranno ora descritte con riferimento ai disegni annessi, che sono forniti puramente a titolo di esempio non limitativo, e nei quali:
- la Figura 1 mostra un sistema di misura;
- la Figura 2 mostra un esempio di un’interfaccia di amplificazione;
- la Figura 3 mostra un primo esempio di una compensazione dell’offset per l’interfaccia di amplificazione della Figura 2;
- la Figura 4 mostra un secondo esempio di una compensazione dell’offset per l’interfaccia di amplificazione della Figura 2;
- la Figura 5 mostra una forma di attuazione di una compensazione dell’offset per l’interfaccia di amplificazione della Figura 2; e
- le Figure 6 e 7 mostrano forme di attuazione del pilotaggio dell’interfaccia di amplificazione della Figura 5.
Descrizione particolareggiata di forme di attuazione Nella seguente descrizione sono illustrati vari dettagli specifici finalizzati ad un’approfondita comprensione delle forme di attuazione. Le forme di attuazione possono essere realizzate senza uno o più dei dettagli specifici, o con altri metodi, componenti, materiali ecc. In altri casi, strutture, materiali o operazioni noti non sono mostrati o descritti in dettaglio per evitare di rendere oscuri vari aspetti delle forme di attuazione.
Il riferimento ad “una forma di attuazione” nell’ambito di questa descrizione sta ad indicare che una particolare configurazione, struttura o caratteristica descritte in relazione alla forma di attuazione è compresa in almeno una forma di attuazione. Quindi, frasi come “in una forma di attuazione”, eventualmente presenti in diversi luoghi di questa descrizione, non sono necessariamente riferite alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinati in un modo adeguato in una o più forme di attuazione.
I riferimenti qui utilizzati sono soltanto per comodità e non definiscono dunque l’ambito di tutela o la portata delle forme di attuazione.
Nelle Figure da 5 a 7 a seguire, parti, elementi o componenti che siano stati già descritti con riferimento alle Figure da 1 a 4 sono indicati dagli stessi riferimenti precedentemente utilizzati in tali Figure; la descrizione di tali elementi descritti in precedenza non verrà ripetuta in quanto segue al fine di non appesantire la presente descrizione dettagliata.
Come spiegato in precedenza, varie forme di attuazione della presente descrizione riguardano un’interfaccia elettronica di amplificazione per un sensore 10, in particolare un sensore 10 configurato per fornire un segnale di misura di corrente indicativo di una grandezza da misurare.
La Figura 5 mostra una prima forma di attuazione di un’interfaccia elettronica di amplificazione in accordo con la presente descrizione.
In particolare, nella forma di attuazione considerata, l’interfaccia elettronica di amplificazione comprende un terminale di ingresso IN per ricevere una corrente di ingresso iIN e un terminale di uscita OUT per fornire una tensione di uscita Vout. Pertanto, in linea con quanto descritto con riferimento alla Figura 1, il terminale di ingresso IN può essere collegato ad un sensore 10 e il terminale OUT può essere collegato ad un convertitore A/D 30 o direttamente un circuito di elaborazione 40. In generale, l’interfaccia di amplificazione e il convertitore A/D 30 e/o il circuito di elaborazione 40 possono essere integrati anche in un unico circuito integrato.
Nella forma di attuazione considerata, l’interfaccia elettronica di amplificazione comprende un integratore analogico 20. Il funzionamento di un tale integratore analogico 20 è stato già descritto con riferimento alla Figura 2 e la relativa descrizione si applica interamente.
In generale, l’integratore analogico 20 comprendente un ingresso connesso (ad esempio direttamente) al terminale di ingresso IN ed un’uscita che fornisce la tensione di uscita Vout. In particolare, l’integratore analogico 202 è configurato per fornire una tensione V<out >indicativa dell’integrale della corrente iINT ricevuta all’ingresso dell’integratore analogico 20.
Ad esempio, nella forma di attuazione considerata, l’integratore analogico 20 è implementato con:
- un amplificatore operazionale 202, in cui un primo terminale di ingresso dell’amplificatore operazionale 202 (tipicamente il terminale negativo) è collegato all’ingresso dell’integratore analogico 20, ovvero il terminale IN, e il secondo terminale di ingresso dell’amplificatore operazionale 202 (tipicamente il terminale positivo) è collegato ad una tensione di riferimento Vref; ed
- un condensatore Cfb collegato (ad esempio direttamente) tra il primo terminale di ingresso dell’amplificatore operazionale 202 e il terminale di uscita dell’amplificatore operazionale 202.
Quindi, nella forma di attuazione considerata, l’integratore analogico 202 è configurato per caricare il condensatore Cfb in funzione della corrente iINT ricevuta all’ingresso dell’integratore analogico 20. Inoltre, poiché la tensione di uscita Vout corrisponde alla somma della tensione di riferimento Vref (che è costante e potenzialmente anche nullo) e la tensione al condensatore Cfb, la tensione di uscita Vout è indicativo dell’integrale della corrente iINT.
Nella forma di attuazione considerata, l’integratore analogico comprende inoltre un circuito di reset configurato per scaricare selettivamente il condensatore Cfb. Ad esempio, nella forma di attuazione considerata, il circuito di reset è implementato con un interruttore elettronico SWRST collegato in parallelo con il condensatore Cfb.
In varie forme di attuazione, l’integratore analogico può comprendere anche un circuito di “sample-and-hold” 80. In particolare, tale circuito rappresenta una memoria analogica configurata per memorizzare il valore della tensione Vout in funzione di un segnale di controllo SAMPLE. Ad esempio, nel caso più semplice, un tale circuito 80 può essere implementato con un condensatore che viene collegato selettivamente, ad esempio attraverso uno o più interruttori elettronici, alla tensione Vout in funzione del segnale SAMPLE.
Ad esempio, a tale scopo il segnale di reset RST e il segnale SAMPLE vengono generati da un unico circuito di controllo 70 che imposta il segnale di reset RST per un primo tempo T1 su un primo livello logico (tipicamente alto) per resettare l’integratore analogico e per un secondo tempo T2 su un secondo livello logico (tipicamente basso) per attivare l’integratore analogico. Pertanto, la durata T2 rappresenta un intervallo di misura che corrisponde al periodo di integrazione utilizzato dall’integratore analogico 20. In varie forme di attuazione, i tempi T1 e T2 sono costanti.
In generale, in base all’implementazione del circuito 80, il segnale SAMPLE può anche corrispondere al segnale di reset RST o alla sua versione invertita. Tuttavia, preferibilmente il circuito di controllo 70 è configurato per generare il segnale di SAMPLE, in modo da garantire un campionamento della tensione Vout attraverso il circuito 80 prima che il segnale di reset RST viene impostato per scaricare il condensatore Cfb, ovvero rispetto all’attivazione dell’integratore analogico 20 (commutazione del segnale RST dal secondo livello logico al primo livello), il segnale SAMPLE viene impostato dopo una durata T3, che è inferiore alla durata T2, ovvero T3 < T2.
Nella forma di attuazione considerata, l’interfaccia elettronica di amplificazione comprende inoltre un generatore di corrente 50a. In particolare, in varie forme di attuazione, il generatore di corrente 50a comprende un’uscita per fornire una corrente iCOMP, in cui l’uscita del generatore di corrente 50a è collegato al terminale di ingresso IN, ovvero l’ingresso dell’integratore analogico 20. Pertanto, la corrente iINT ricevuta all’ingresso <dell’integratore analogico 20 corrisponde a:>
In varie forme di attuazione, il generatore di corrente 50a è configurato per generare la corrente iCOMP in funzione di almeno un segnale di controllo. Ad esempio, nella forma di attuazione considerata, si utilizza un singolo segnale di controllo SW, in cui il generatore di corrente 50a è configurato per fornire:
- una corrente positiva iCOMP = i1, con i1 > 0, quando il segnale di controllo SW ha un primo livello logico; ed
- una corrente negativa iCOMP = i2, con i2 < 0, quando il segnale di controllo SW ha un secondo livello logico.
Ad esempio, nella forma di attuazione considerata, il generatore di corrente 50a comprende:
- un primo generatore di corrente 52 configurato per fornire la corrente i1;
- un primo interruttore elettronico 54 configurato per collegare il primo generatore di corrente 52 all’uscita del generatore di corrente 50a, ovvero all’ingresso dell’integratore 20, quando il segnale di controllo SW ha il primo livello logico;
- un secondo generatore di corrente 58 configurato per fornire la corrente i2; ed
- un secondo interruttore elettronico 56 configurato per collegare il secondo generatore di corrente 52 all’uscita del generatore di corrente 50a, ovvero all’ingresso dell’integratore 20, quando il segnale di controllo SW ha il secondo livello logico.
Pertanto, nella forma di attuazione considerata, il generatore di corrente 50a fornisce alternativamente la corrente i1 o i2 in funzione del segnale di controllo SW. In varie forme di attuazione, le correnti i1 o i2 hanno la stessa ampiezza ma segno opposto, ovvero i1 = -i2. Inoltre, in varie forme di attuazione, le correnti i1 e i2 sono costanti.
Quindi, rispetto alla soluzione descritta con riferimento alla Figura 4, il generatore di corrente 50a fornisce soltanto due possibili livelli di corrente. Invece, nella Figura 4, il generatore di corrente 50 supportava N livelli sia per correnti positive sia per correnti negative. Quindi apparentemente la soluzione mostrata in Figura 5 ha una risoluzione notevolmente inferiore. Tuttavia, come verrà descritto in seguito, la soluzione descritta in seguito permette di calibrare l’offset con un’alta risoluzione di correzione (e quindi basso errore residuo) e senza la necessita di dover usare delle basse correnti unitarie.
In particolare, come descritto in precedenza, il generatore di corrente 50a presente solo un ramo configurato per fornire una corrente positiva (i1) o una corrente negativa (i2). Preferibilmente, le correnti hanno la stessa ampiezza, indicata in seguito con IFS che rappresenta il valore di corrente di fondo scala, ovvero la massima corrente di offset che si può correggere.
La differenza principale rispetto alla soluzione mostrata in Figura 4 risiede nel fatto che la corrente iCOMP fornita dal generatore di corrente non viene impostata su un valore fisso, ma il segnale di controllo SW viene utilizzato per commutare la corrente iCOMP fornita dal generatore di corrente tra i valori i1/I<FS >e i2/-I<FS>, in modo tale da raggiungere in media (per ciascun intervallo di misura) un valore richiesto.
A tale scopo, il circuito di controllo 70 è anche configurato per generare il segnale di controllo SW per il generatore di corrente 50a in modo tale da sincronizzare il segnale di controllo SW con la commutazione del segnale di reset RST per l’integratore analogico 20.
La Figura 6 mostra un possibile funzionamento del circuito di controllo 70.
In particolare, come spiegato in precedenza, il circuito di controllo 70 genera il segnale di reset RST, in particolare il circuito di controllo 70 è configurate per ripetere periodicamente le seguenti operazioni:
- ad un’istante t0, il segnale RST viene impostato ad un primo livello logico (alto) per resettare l’integratore analogico 20; e
- ad un’istante t1, il segnale RST viene impostato ad un secondo livello logico (basso) determinando la fine della fase di reset, mentre il segnale SAMPLE viene impostato ad un livello logico (alto) determinando l’inizio della fase di integrazione.
Pertanto, il tempo tra gli istanti t0 e t1 corrisponde all’intervallo di reset T1, mentre il tempo tra l’istante t1 e il successivo istante t0‘ corrisponde all’intervallo di misura T2. In varie forme di attuazione, tra l’istante t0 e t1 il segnale SW viene impostato sul primo livello logico (alto).
Nella forma di attuazione considerata è mostrato anche un esempio del segnale SAMPLE. In particolare, come spiegato in precedenza, il segnale SAMPLE memorizza il valore della tensione Vout prima che l’integratore analogico 20 viene resettato. Ad esempio, a tale scopo il segnale SAMPLE può essere impostato rispetto all’inizio dell’intervallo di misura T2 (ovvero rispetto all’istante t1) per un tempo di sampling T3 ad un primo valore logico, in cui il circuito 80 memorizza il valore del segnale Vout, e per un tempo di hold (T2 – T3) non memorizza il valore del segnale Vout e mantiene il valore memorizzato alla fine dell’intervallo T3. Pertanto, per permettere un confronto di diversi valori misurati, non è particolarmente rilevante la durate dell’intervallo di misura T2 ma il tempo di sampling T3 dovrebbe essere costante.
Come spiegato in precedenza, il circuito di controllo 70 genera anche il segnale di controllo SW per il generatore di corrente 50a. In particolare, durante ciascun intervallo di misura T2, il circuito di controllo 70 imposta il segnale SW sul primo livello logico (generazione della corrente i1/IFS) per una durata T4 e sul secondo livello logico (generazione della corrente i2/-IFS) per una durata T5 = T2 – T4. In generale, non è particolarmente rilevante la commutazione durante l’intervallo di reset T1, poiché l’integratore analogico è disattivato durante questa fase.
Pertanto, il segnale di controllo SW è caratterizzato dal fatto che (all’interno di ciascun periodo di integrazione T2) attiva la corrente i1/I<FS >per un tempo T4 e attiva la corrente i2/-IFS per un tempo T5.
In particolare, nella forma di attuazione mostrata in Figura 6, si utilizza un unico intervallo T4 all’inizio dell’intervallo di misura T2 e un unico intervallo T5 alla fine dell’intervallo di misura T2. Invece, la Figura 7 mostra una forma di attuazione, in cui il tempo T4 e il tempo T5 vengono ottenuti mediante una pluralità di intervalli che complessivamente hanno rispettivamente le durate T4 e T5.
Pertanto, nella forma di attuazione considerata, la durata T2 può essere diviso in un numero pari di sottointervalli, indicati in seguito con 2N, ovvero ciascun sottointervallo ha una durata T2/(2N).
Ad esempio, in varie forme di attuazione, il circuito di controllo 70 genera il segnale di reset RST mediante un contatore/timer 702 configurato per incrementare un valore di conteggio in funzione di un segnale di clock CLK (vedere anche Figura 5) e per impostare il livello logico del segnale di reset RST confrontando il valore di conteggio con almeno una soglia che identifica la durata dell’intervallo di misura T2. Pertanto, in questo caso, il periodo TCLK del segnale di clock CLK corrisponde alla durata minima di ciascuno degli 2N sotto-intervalli. Tuttavia, in generale, ciascun sottointervallo può avere anche una durata T2/(2N) che corrisponde ad un multiplo del tempo TCLK.
Pertanto, la durata T4 può essere determinata mediante un segnale di controllo COMP che identifica il numero di sotto-intervalli per cui il segnale di controllo SW dovrebbe <avere il primo livello logico, ovvero:>
(4)
Invece la durata T5 può essere calcolata dalla durata <T4, ovvero:>
(5)
In generale, quando il sensore 10 non comprende nessun offset, ad esempio in assenza di un sensore 10 collegato al terminale di ingresso IN dell’interfaccia elettronica di amplificazione, il tempo T4 dovrebbe corrispondere al tempo <T4, ovvero>
(6)
Pertanto, in varie forme di attuazione, la durata T2/2 può corrispondere ad una durata di default e il segnale COMP può anche indicare il numero di sotto-intervalli che tale durata di default dovrebbe essere aumentata o diminuita, ad esempio:
(7)
(8)
Ad esempio, nel caso in cui il segnale COMP ha il valore -N, T4 è pari a T2 e T5 è pari a zero. Invece, nel caso in cui il segnale COMP ha il valore N, T4 è pari a zero e T5 è pari a T2. Comunque, tipicamente i tempi T4 e T5 non sono nulli.
In varie forme di attuazione, la tensione di uscita Vout <può quindi corrispondere a:>
(9)
Ad esempio, utilizzando la definizione del segnale COMP mostrato nelle equazioni (7) e (8), la tensione di uscita <Vout corrisponde a:>
(10)
Da un punto di vista matematico, il risultato dell’equazione (9) è quindi uguale al risultato dell’equazione (2), ovvero il sistema proposto è in grado di fornire la stessa correzione del sistema mostrato in Figura 4. Anche in questo caso, la parola di controllo COMP è un numero intero (compreso tra –N a N). Quindi, analogamente a quanto descritto con riferimento alla Figura 4, la corrente di offset può essere corretta all’interno di un intervallo di variazione tra –IFS e IFS con una risoluzione di correzione uguale a IFS/N. L’errore residuo dalla correzione di offset sarà compreso tra -0.5*(IFS/N) e 0.5*(IFS/N), e questo errore residuo porterà ad un segnale di uscita che non sarà nullo dopo la calibrazione dell’offset ma sarà compreso tra -0.5*(T2/Cfb)*(IFS/N) e 0.5*(T2/Cfb)*(IFS/N).
Tuttavia, mentre la soluzione mostrata in Figura 4 si basa su una pluralità di generatori di correnti che richiedono un’elevata precisione, la presente soluzione si basa sulla commutazione nel tempo che può essere controllato più facilmente. Se ad esempio (T2/C<fb>) = 100*10^6 e si vuole limitare l’errore residuo dalla correzione a /-0.05Volt, supponendo che la corrente IFS sia 100nA, allora si deve avere che il numero N dovrebbe essere uguale a 100.
Viene quindi superato il principale limite della soluzione mostrata in Figura 4, in cui per ridurre ulteriormente l’errore residuo dalla correzione di offset, l’unica strada percorribile è quella di diminuire la corrente unitaria del ramo del DAC (IFS/N). Nella soluzione proposta per aumentare la risoluzione è sufficiente aumentare il numero dei sotto-intervalli del segnale SW, e ciò è facilmente ottenibile considerando una frequenza di clock CLK sufficientemente alta in funzione della risoluzione desiderata.
Come mostrato in Figura 5, in fase di calibrazione ed in assenza di segnale applicato, la parola COMP può essere scelta e fissata al valore che rende più vicino possibile allo zero l’equazione (8). Ad esempio, nelle forme di attuazione mostrata in Figura 5, si utilizza un circuito 90 configurato per misurare la tensione di uscita Vout e per variare il segnale COMP. In generale, tale circuito 90 può essere implementato mediante un circuito che è esterno all’interfaccia di amplificazione o può essere anche integrato nell’interfaccia di amplificazione. Ad esempio, a tale scopo può essere utilizzato il circuito di elaborazione 40, che potrebbe anche implementare direttamente il circuito di controllo 70.
Mentre la soluzione è stata descritta con riferimento ad un sensore 10 che fornisce un segnale di corrente del tipo single-ended, la soluzione potrebbe essere utilizzata anche quando il sensore fornisce un segnale di corrente del tipo differenziale. Ad esempio, il sensore 10 può fornire un tale segnale differenziale quando il sensore comprende in realtà due sensori:
- un primo sensore che fornisce una prima corrente, in cui tale primo sensore è esposto alla grandezza da misurare; e
- un secondo sensore che fornisce una secondo corrente, in cui tale secondo sensore non è esposto alla grandezza da misurare, ovvero tale sensore rappresenta un sensore di riferimento.
In questo caso, il circuito mostrato in Figura 5 può quindi essere raddoppiato, in cui il primo circuito viene utilizzato per il primo sensore e il secondo circuito viene utilizzato per il secondo sensore, e il segnale d’uscita può corrispondere alla tensione tra i terminali di uscita OUT dei due circuiti. Alternativamente può anche essere utilizzato direttamente un integratore differenziale di corrente come descritto ad esempio nel documento A. Youssef, Mohamed & Soliman, A.M., “A Novel CMOS Realization of the Differential Input Balanced Output Current Operational Amplifier and its Applications”, Analog Integrated Circuits and Signal Processing 44(1):37-53, Luglio 2005, DOI: 10.1007/s10470-005-1613-2.
Naturalmente, fermo restando il principio dell’invenzione, i particolari di costruzione e le forme di realizzazione potranno essere ampiamente variati rispetto a quanto descritto ed illustrato a puro titolo di esempio, senza per questo uscire dall'ambito della presente invenzione, così come definito dalle rivendicazioni che seguono.
Claims (12)
- RIVENDICAZIONI 1. Un’interfaccia di amplificazione comprendente: - un terminale di ingresso (IN) configurato per essere collegato ad un sensore (10) che fornisce una corrente (iIN) ed un terminale di uscita (OUT) per fornire una tensione di uscita (Vout); - un integratore analogico (20), in cui un ingresso di detto integratore analogico (20) è connesso al terminale di ingresso (IN), in cui un’uscita di detto integratore analogico (20) fornisce detta tensione di uscita (Vout), in cui detto integratore analogico (20) è configurato per essere resettato o attivato mediante un segnale di reset (RST), in cui: - quando detto integratore analogico (20) è resettato, detta tensione di uscita (Vout) corrisponde ad una tensione di riferimento (Vref), e - quando detto integratore analogico (20) è attivato, detta tensione di uscita (Vout) varia in funzione di una corrente (iINT) ricevuta all’ingresso di detto integratore analogico (20); - un generatore di corrente (50a), in cui un’uscita di detto generatore di corrente (50a) è connesso all’ingresso di detto integratore analogico (20), in cui detto generatore di corrente (50a) è configurato per generare all’uscita di detto generatore di corrente (50a) una corrente di compensazione (iCOMP) in funzione di almeno un segnale di controllo (SW); - un circuito di controllo (70) configurato per: - generare detto segnale di reset (RST), in modo tale che detto integratore analogico (20) è periodicamente resettato durante un intervallo di reset (T1) e attivato durante un intervallo di misura (T2), - ricevere un segnale di controllo (COMP) indicativo di un offset in detta corrente (iIN) fornita da detto sensore (10), e - generate detto almeno un segnale di controllo (SW) in funzione di detto segnale di controllo (COMP) indicativo di un offset in detta corrente (iIN) fornita da detto sensore (10); caratterizzato dal fatto che detto almeno un segnale di controllo comprende un segnale di pilotaggio (SW), in cui detto generatore di corrente (50a) è configurato per: - quando detto segnale di pilotaggio (SW) ha un primo valore logico, generare all’uscita di detto generatore di corrente (50a) una corrente positiva, e - quando detto segnale di pilotaggio (SW) ha un secondo valore logico, generare all’uscita di detto generatore di corrente (50a) una corrente negativa; e in cui detto circuito di controllo (70) è configurato per: - determinare una prima durata (T4) ed una seconda durata (T5) in funzione di detto segnale di controllo (COMP) indicativo di un offset in detta corrente (iIN) fornita da detto sensore (10), in cui la somma di detta prima durata (T<4>) e detta seconda durata (T<5>) corrisponde alla durata di detto intervallo di misura (T2), e - durante detto intervallo di misura (T2), impostare detto segnale di pilotaggio (SW) a detto primo valore logico per detta prima durata (T4) e impostare detto segnale di pilotaggio (SW) a detto secondo valore logico per detta seconda durata (T5).
- 2. Interfaccia di amplificazione secondo la rivendicazione 1, in cui detta corrente positiva e detta corrente negativa hanno la stessa ampiezza ma segno opposto.
- 3. Interfaccia di amplificazione secondo la rivendicazione 1 o la rivendicazione 2, in cui detto generatore di corrente (50a) comprende: - un primo generatore di corrente (52) configurato per generare detta corrente positiva; e - un secondo generatore di corrente (58) configurato per generare detta corrente negativa.
- 4. Interfaccia di amplificazione secondo la rivendicazione 3, in cui detto generatore di corrente (50a) comprende: - mezzi per abilitare selettivamente detto primo generatore di corrente (52) o detto secondo generatore di corrente (58) in funzione di detto segnale di pilotaggio (SW); o - mezzi per collegare selettivamente detto primo generatore di corrente (52) o detto secondo generatore di corrente (58) all’uscita di detto generatore di corrente (50a) in funzione di detto segnale di pilotaggio (SW).
- 5. Interfaccia di amplificazione secondo una delle precedenti rivendicazioni, in cui detto circuito di controllo (70) è configurato per generare detto segnale di reset (RST) e detto segnale di pilotaggio (SW) mediante un circuito contattore in maniera sincrono in risposta ad un segnale di clock (CLK).
- 6. Interfaccia di amplificazione secondo la rivendicazione 5, in cui detto intervallo di misura corrisponde ad un numero pari di 2N sotto-intervalli, in cui la durata di ciascun sotto-intervallo corrisponde ad un multiplo del periodo di detto segnale di clock (CLK).
- 7. Interfaccia di amplificazione secondo la rivendicazione 6, in cui detto circuito di controllo (70) è configurato per determinare detta prima durata, T4, e detta <seconda durata, T5, con le seguenti equazioni:>dove T2 è la durata di detto intervallo di misura, e COMP è un numero intero tra -N e N e corrisponde a detto segnale di controllo indicativo di un offset in detta corrente (iIN) fornita da detto sensore (10).
- 8. Interfaccia di amplificazione secondo una delle precedenti rivendicazioni, in cui detto integratore analogico (20) comprende un amplificatore operazionale (202), in cui un primo terminale di ingresso di detto amplificatore operazionale (202) è collegato attraverso un condensatore (CFB) ad un terminale di uscita di detto amplificatore operazionale (202) e un secondo terminale di ingresso di detto amplificatore operazionale (202) è collegato ad una tensione di riferimento (VRef).
- 9. Interfaccia di amplificazione secondo la rivendicazione 8, in cui detto integratore analogico (20) comprende un interruttore elettronico (SWRST) collegato in parallelo con detto condensatore (CFB), ed in cui detto interruttore elettronico (SWRST) è configurato per: - quando detto segnale di reset (RST) ha un primo valore logico, chiudere detto interruttore elettronico (SWRST), e - quando detto segnale di reset (RST) ha un secondo valore logico, aprire detto interruttore elettronico (SWRST).
- 10. Interfaccia di amplificazione secondo una delle precedenti rivendicazioni, comprendente un circuito sampleand-hold (80) configurato per: - quando un segnale di sampling (SAMPLE) ha un primo valore logico, memorizzare detta tensione di uscita (Vout) all’uscita di detto integratore analogico (20), e - quando detto segnale di sampling (SAMPLE) ha un secondo valore logico, mantenere memorizzata detta tensione di uscita (Vout) all’uscita di detto integratore analogico (20), in cui detto circuito di controllo (70) è configurato per, durante detto intervallo di misura (T2), impostare detto segnale di sampling (SAMPLE) a detto primo valore logico per una durata di sampling (T3) e impostare detto segnale di sampling (SAMPLE) a detto secondo valore logico per una durata di hold.
- 11. Un sistema di misura comprendente: - un’interfaccia di amplificazione secondo una delle precedenti rivendicazioni; - un sensore (10) collegato al terminale di ingresso (IN) di detta interfaccia di amplificazione; e - un circuito di elaborazione (40) collegato al terminale di uscita (OUT) di detta interfaccia di amplificazione.
- 12. Un procedimento per calibrare un’interfaccia di amplificazione secondo una delle precedenti rivendicazioni da 1 a 10, comprendente: - collegare un sensore al terminale di ingresso (IN) di detta interfaccia di amplificazione; - monitorare, alla fine di detto intervallo di misura (T2), la tensione di uscita (Vout) al terminale di uscita (OUT) di detta interfaccia di amplificazione; e - variare detto segnale di controllo (COMP) in modo tale che detta tensione di uscita (Vout) monitorata corrisponda a detta tensione di riferimento (Vref).
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102019000001847A IT201900001847A1 (it) | 2019-02-08 | 2019-02-08 | Un'interfaccia di amplificazione, e relativo sistema di misura e procedimento per calibrare un'interfaccia di amplificazione |
| US16/781,598 US11275100B2 (en) | 2019-02-08 | 2020-02-04 | Amplification interface, and corresponding measurement system and method for calibrating an amplification interface |
| US17/670,858 US11709185B2 (en) | 2019-02-08 | 2022-02-14 | Amplification interface, and corresponding measurement system and method for calibrating an amplification interface |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102019000001847A IT201900001847A1 (it) | 2019-02-08 | 2019-02-08 | Un'interfaccia di amplificazione, e relativo sistema di misura e procedimento per calibrare un'interfaccia di amplificazione |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| IT201900001847A1 true IT201900001847A1 (it) | 2020-08-08 |
Family
ID=66589668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT102019000001847A IT201900001847A1 (it) | 2019-02-08 | 2019-02-08 | Un'interfaccia di amplificazione, e relativo sistema di misura e procedimento per calibrare un'interfaccia di amplificazione |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US11275100B2 (it) |
| IT (1) | IT201900001847A1 (it) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021129259A (ja) * | 2020-02-17 | 2021-09-02 | 株式会社東芝 | 光受信回路 |
| IT202000007021A1 (it) | 2020-04-02 | 2021-10-02 | St Microelectronics Srl | Circuito convertitore, dispositivo e procedimento di compensazione dell'offset corrispondenti |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090290626A1 (en) * | 2008-05-23 | 2009-11-26 | Arm Limited | Programmable duty cycle distortion generation circuit |
| US8284090B2 (en) * | 2010-03-22 | 2012-10-09 | Analog Devices, Inc. | Method and apparatus for analog to digital conversion of small signals in the presence of a large DC offset |
| US20180131342A1 (en) | 2016-11-09 | 2018-05-10 | Stmicroelectronics S.R.L. | Transimpedance amplifier circuit, related integrated circuit, receiver circuit and method of operating a transimpedance amplifier circuit |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9929501D0 (en) * | 1999-12-14 | 2000-02-09 | Koninkl Philips Electronics Nv | Image sensor |
| TW556409B (en) | 2001-09-03 | 2003-10-01 | Faraday Tech Corp | Resistor-capacitor oscillation circuit having stable output frequency |
| US6693485B1 (en) | 2002-08-29 | 2004-02-17 | Micron Technology, Inc. | Differential amplifiers with increased input ranges |
| US7489024B2 (en) | 2003-02-20 | 2009-02-10 | Technion Research & Development Foundation Ltd. | TMOS-infrared uncooled sensor and focal plane array |
| US7268338B2 (en) * | 2005-07-06 | 2007-09-11 | Fairchild Imaging | Imaging array having variable conversion gain |
| US7233203B2 (en) | 2005-08-05 | 2007-06-19 | Realtek Semiconductor Corp. | Differential amplifier |
| US8159206B2 (en) | 2008-06-10 | 2012-04-17 | Analog Devices, Inc. | Voltage reference circuit based on 3-transistor bandgap cell |
| EP2384425B1 (en) | 2008-12-31 | 2020-03-11 | Technion Research & Development Foundation Ltd. | Teramos-terahertz thermal sensor and focal plane array |
| CN102244501B (zh) | 2010-05-12 | 2014-06-11 | 四川和芯微电子股份有限公司 | 共模反馈电路 |
| US8542066B2 (en) * | 2012-02-09 | 2013-09-24 | Analog Devices, Inc. | Apparatus and methods for reducing output noise of a signal channel |
| US8866554B2 (en) | 2013-03-14 | 2014-10-21 | Linear Technology Corporation | Translinear slew boost circuit for operational amplifier |
| FR3015666B1 (fr) * | 2013-12-19 | 2017-02-03 | Commissariat Energie Atomique | Circuit de mesure pour detecteur bolometrique |
| WO2015177794A1 (en) | 2014-05-21 | 2015-11-26 | Technion Research And Development Foundation Ltd. | Gas sensing device and a method for sensing gas |
| US9924904B2 (en) | 2014-09-02 | 2018-03-27 | Medtronic, Inc. | Power-efficient chopper amplifier |
| US9778804B2 (en) * | 2015-06-04 | 2017-10-03 | Synaptics Incorporated | Calibrating charge mismatch in a baseline correction circuit |
| US9774811B1 (en) * | 2016-09-27 | 2017-09-26 | Omnivision Technologies, Inc. | Ramp signal generator for double ramp analog to digital converter |
-
2019
- 2019-02-08 IT IT102019000001847A patent/IT201900001847A1/it unknown
-
2020
- 2020-02-04 US US16/781,598 patent/US11275100B2/en active Active
-
2022
- 2022-02-14 US US17/670,858 patent/US11709185B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090290626A1 (en) * | 2008-05-23 | 2009-11-26 | Arm Limited | Programmable duty cycle distortion generation circuit |
| US8284090B2 (en) * | 2010-03-22 | 2012-10-09 | Analog Devices, Inc. | Method and apparatus for analog to digital conversion of small signals in the presence of a large DC offset |
| US20180131342A1 (en) | 2016-11-09 | 2018-05-10 | Stmicroelectronics S.R.L. | Transimpedance amplifier circuit, related integrated circuit, receiver circuit and method of operating a transimpedance amplifier circuit |
Non-Patent Citations (1)
| Title |
|---|
| A. YOUSSEF, MOHAMEDSOLIMAN, A.M.: "A Novel CMOS Realization of the Differential Input Balanced Output Current Operational Amplifier and its Applications", ANALOG INTEGRATED CIRCUITS AND SIGNAL PROCESSING, vol. 44, no. 1, July 2005 (2005-07-01), pages 37 - 53, XP019204030, DOI: doi:10.1007/s10470-005-1613-2 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11275100B2 (en) | 2022-03-15 |
| US20220163572A1 (en) | 2022-05-26 |
| US11709185B2 (en) | 2023-07-25 |
| US20200256898A1 (en) | 2020-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6847319B1 (en) | Temperature-to-digital converter | |
| KR100473813B1 (ko) | 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및그 방법 | |
| US10826523B2 (en) | Analog-to-digital converter, measurement arrangement and method for analog-to-digital conversion | |
| US7889111B2 (en) | Analog digital converter, A/D conversion stage, method for generating digital signal corresponding to analog signal, and method for generating signal indicating conversion error in the A/D conversion stage | |
| US7332940B2 (en) | Voltage hold circuit and clock synchronization circuit | |
| US11709185B2 (en) | Amplification interface, and corresponding measurement system and method for calibrating an amplification interface | |
| US8223058B2 (en) | Switched-capacitor circuit having a capacitor array circuit, and analog-to-digital converter using said switched-capacitor circuit | |
| US11409045B2 (en) | Photonics stabilization circuitry | |
| US20150381192A1 (en) | Semiconductor device | |
| ATE308823T1 (de) | Komparator and da-umsetzer mit geschalteten kapazitäten | |
| JP2020018162A (ja) | 外部電力段を備えるｄｃ／ｄｃコンバータの出力電流検出 | |
| CN108964664B (zh) | 自激振荡多斜率变换器以及用于将电容变换为数字信号的方法 | |
| US20160274546A1 (en) | Analog/digital conversion circuit | |
| CN106169934B (zh) | 一种用于压力传感器的温度补偿电路及其模拟结果的量化方法及其温度传感器工作方法 | |
| US20140340249A1 (en) | Time-interleaved single input dual output sigma-delta modulator | |
| US6906648B1 (en) | Circuit and method of multi-channel dual slope ADC with offset cancellation and hysteresis input | |
| TWI522601B (zh) | Analog - to - digital conversion circuit with temperature sensing and its electronic device | |
| US11057041B1 (en) | Self-calibrating single slope analog-to-digital converter | |
| US11330216B2 (en) | Sensor arrangement and method for dark count cancellation | |
| US11057047B2 (en) | Ratiometric gain error calibration schemes for delta-sigma ADCs with capacitive gain input stages | |
| US9112523B1 (en) | Multiplying digital to analog converter (MDAC) with error compensation and method of operation | |
| KR101800205B1 (ko) | 광화학 센서 리드아웃을 위한 아날로그 연산증폭기 기반의 펄스폭변조 회로 및 이를 포함하는 광화학 센서 시스템 | |
| WO2006000987A1 (en) | Device for converting analog signals to digital signals with non-uniform accuracy | |
| US20050046604A1 (en) | Reducing Droop In a Reference Signal Provided to ADCs | |
| CN112015223B (zh) | 用于半导体集成电路的基准电流源 |