CN109933117A - 基准电压发生器 - Google Patents

基准电压发生器 Download PDF

Info

Publication number
CN109933117A
CN109933117A CN201811306576.5A CN201811306576A CN109933117A CN 109933117 A CN109933117 A CN 109933117A CN 201811306576 A CN201811306576 A CN 201811306576A CN 109933117 A CN109933117 A CN 109933117A
Authority
CN
China
Prior art keywords
voltage
terminal
circuit
input terminal
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811306576.5A
Other languages
English (en)
Other versions
CN109933117B (zh
Inventor
金泰逵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109933117A publication Critical patent/CN109933117A/zh
Application granted granted Critical
Publication of CN109933117B publication Critical patent/CN109933117B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using an operational amplifier as final control device
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45534—Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

一种基准电压发生器可包括：差分放大电路，所述差分放大电路包括联接至电源电压以从所述电源电压接收电压的正输入端子以及与所述差分放大电路的输出端子联接的负输入端子，所述差分放大电路被构造为在复位时段期间基于从所述电源电压接收到的电压来执行复位操作，并且在基准电压产生时段期间对施加到所述正输入端子的第一初始电压与施加到所述负输入端子的第二初始电压之间的差值进行放大；以及第一电压存储电路和第二电压存储电路，所述第一电压存储电路和所述第二电压存储电路分别联接至所述正输入端子和所述负输入端子，并且分别被构造为存储所述第一初始电压和所述第二初始电压。

Description

基准电压发生器
技术领域
所公开的技术的示例性实施方式涉及基准电压发生器。
背景技术
通常，在集成电路的制造期间，由于各种原因而发生工艺变化。工艺变化对电路性能产生负面影响，因此，已经进行了许多努力来减少工艺变化并且使电路如最初设计的那样精确地操作。
发明内容
本专利文档中的公开的技术包括提供基准电压发生器的电路或装置及其在电子设备或系统中的应用。所公开的技术的各种实施方式涉及一种基准电压发生器，其能够通过使工艺变化的影响最小化来改进基准电压的精度或使基准电压的精度最大化。
在一实施方式中，一种基准电压发生器可包括：差分放大电路，所述差分放大电路包括联接至电源电压以从所述电源电压接收电压的正输入端子以及与所述差分放大电路的输出端子联接的负输入端子，所述差分放大电路被构造为在复位时段期间基于从所述电源电压接收到的电压来执行复位操作，并且在基准电压产生时段期间对施加到所述正输入端子的第一初始电压与施加到所述负输入端子的第二初始电压之间的差值进行放大；以及第一电压存储电路和第二电压存储电路，所述第一电压存储电路和所述第二电压存储电路分别联接至所述正输入端子和所述负输入端子，并且分别被构造为存储所述第一初始电压和所述第二初始电压。
该基准电压发生器还可包括：输出电路，所述输出电路联接至所述差分放大电路并且被构造为使从所述差分放大电路输出的输出电压稳定。所述输出电路可包括：开关，所述开关在基准电压稳定时段中接通，以将所述差分放大电路的输出端子与所述输出电路的输出节点联接；以及电容器，所述电容器联接在所述输出节点与地电压之间。该基准电压发生器还可包括：输入电路，所述输入电路联接至电源电压并且在所述复位时段期间联接至所述差分放大电路的所述正输入端子，以将来自所述电源电压的电压施加到所述差分放大电路。所述输入电路可包括：第一电阻器，所述第一电阻器的一个端子联接到所述电源电压；第一开关，所述第一开关在所述复位时段中接通，并且联接在所述第一电阻的另一端子与所述差分放大电路的所述正输入端子之间；第二电阻器，所述第二电阻器的一个端子联接到所述第一电阻器的另一端子；以及第二开关，所述第二开关联接在所述第二电阻器的另一端子与地电压之间。在复位时段期间：所述第一电压存储电路可根据所述差分放大电路的复位操作存储所述第一初始电压，并将所存储的第一初始电压提供给所述差分放大电路的正输入端子，并且所述第二电压存储电路根据所述差分放大电路的复位操作存储所述第二初始电压，并将所存储的第二初始电压提供给所述差分放大电路的负输入端子。在所述基准电压产生时段期间，所述差分放大电路还可将被施加到所述差分放大电路的所述输出端子的输出电压作为基准电压输出。所述差分放大电路可包括：差分放大器，所述差分放大器对施加到所述正输入端子的第一初始电压与施加到所述负输入端子的第二初始电压之间的差值进行放大；第一开关，所述第一开关在所述复位时段期间接通，以将所述差分放大电路的输出端子联接到所述差分放大电路的负输入端子；以及第二开关，所述第二开关在所述基准电压产生时段期间接通，以将所述差分放大电路的输出端子联接到所述第一电压存储电路和所述第二电压存储电路。所述第一电压存储电路可在所述复位时段中存储所述第一初始电压，并且在所述基准电压产生时段中将所存储的第一初始电压提供给所述差分放大电路的正输入端子。所述第一电压存储电路可包括：电容器，所述电容器联接在所述差分放大电路的正输入端子与第一节点之间，所述第一节点位于所述正输入端子与地电压之间；以及开关，所述开关在所述复位时段中接通，以将所述第一节点联接到地电压。所述第一电压存储电路可包括：电阻器，所述电阻器联接在所述差分放大电路的输出端子与所述第一节点之间；以及PNP晶体管，所述PNP晶体管的发射极端子联接到所述第一节点，并且其基极端子和集电极端子联接到地电压。所述第一电压存储电路可包括：电阻器，所述电阻器联接在所述差分放大电路的输出端子与所述第一节点之间；以及PMOS晶体管，PMOS晶体管的源极端子联接到所述第一节点，并且其栅极端子和漏极端子联接到地电压。所述第二电压存储电路可在所述复位时段中存储所述第二初始电压，并且在所述基准电压产生时段中将所存储的第二初始电压提供给所述差分放大电路的负输入端子。所述第二电压存储电路可包括：电容器，所述电容器联接在所述差分放大电路的负输入端子与第二节点之间，所述第二节点位于所述负输入端子与地电压之间；以及开关，所述开关在所述复位时段中接通，以将所述第二节点联接到地电压。所述第二电压存储电路可包括：第一电阻器，所述第一电阻器联接在所述差分放大电路的输出端子与所述第二节点之间；第二电阻器，所述第二电阻器联接在所述第二节点与PNP晶体管的发射极端子之间；以及PNP晶体管，所述PNP晶体管的发射极端子联接到所述第二电阻器，并且其基极端子和集电极端子联接到地电压。所述第二电压存储电路可包括：第一电阻器，所述第一电阻器联接在所述差分放大电路的输出端子与所述第二节点之间；第二电阻器，所述第二电阻器联接在所述第二节点与PMOS晶体管的源极端子之间；以及PMOS晶体管，所述PMOS晶体管的源极端子联接到所述第二节点，并且其栅极端子和漏极端子联接到地电压。可由工艺失配引起差分放大器偏移。所述复位时段和所述基准电压产生时段可周期性地重复。
在一实施方式中，一种基准电压发生器可包括：差分放大器，所述差分放大器被构造为对施加到该差分放大器的正输入端子的电压与施加到该差分放大器的负输入端子的电压之间的差值进行差分放大；第一开关，所述第一开关在复位时段中接通，并且联接在所述差分放大器的输出端子和所述差分放大器的负输入端子之间；第二开关，所述第二开关在所述基准电压产生时段中接通，并且所述第二开关的一个端子联接到所述差分放大器的输出端子；第一电阻器，所述第一电阻器联接在所述第二开关的另一端子与第一节点之间；第一PNP晶体管，所述第一PNP晶体管的发射极端子联接到所述第一节点，并且其基极端子和集电极端子联接到地电压；第一电容器，所述第一电容器联接在所述差分放大器的正输入端子与所述第一节点之间，并且适于存储施加到所述差分放大器的正输入端子的包含差分放大器偏移的初始电压，并且将所存储的电压施加到所述差分放大器的正输入端子；第三开关，所述第三开关在所述复位时段中接通，并且联接在所述第一节点与地电压之间；第二电阻器，所述第二电阻器联接在所述第二开关的另一端子与第二节点之间；第三电阻器，所述第三电阻器的一个端子联接到所述第二节点；第二PNP晶体管，所述第二PNP晶体管的发射极端子联接到所述第三电阻器的另一端子，并且其基极端子和集电极端子联接到地电压；第二电容器，所述第二电容器联接在所述差分放大器的负输入端子与所述第二节点之间，并且适于存储施加到所述差分放大器的负输入端子的包含差分放大器偏移的初始电压，并将所存储的电压施加到所述差分放大器的负输入端子；以及第四开关，所述第四开关在所述复位时段中接通，并且联接在所述第二节点与地电压之间。
该基准电压发生器还可包括：输入电路，所述输入电路联接到所述正输入端子，以将电源电压施加到所述差分放大器的正输入端子；以及输出电路，所述输出电路联接到所述输出端子，以使通过所述第二开关从所述差分放大器输出的基准电压稳定，并且输出稳定的基准电压。该基准电压发生器还可包括：在所述复位时段中通过接通所述第一开关形成的、从所述差分放大器的所述输出端子到所述差分放大器的所述负输入端子的第一负反馈回路。该基准电压发生器还可包括：在所述基准电压产生时段中通过接通所述第二开关形成的、从所述差分放大器的所述输出端子到所述差分放大器的所述负输入端子的第二负反馈回路，其中，所述第二负反馈回路被形成为通过所述第二电阻器和所述第二电容器。
附图说明
图1是用于帮助理解实施方式的基准电压发生器的电路图。
图2A是根据实施方式的基准电压发生器的示例的电路图。
图2B是图2A中所示的基准电压发生器的定时图。
图3A例示了图2A的基准电压发生器取决于电源电压的基准电压输出特性的示例。
图3B例示了图2A的基准电压发生器的取决于温度的基准电压输出特性的示例。
图4A例示了常规基准电压发生器的模拟结果。
图4B例示了根据所公开的技术的一个实现方式的基准电压发生器的示例的仿真结果。
具体实施方式
在以下描述中，将去除与公知功能或配置有关的详细描述，以免不必要地模糊本公开的主题。此后，将参照附图在下面更详细地描述各种实施方式，使得本公开的技术构思可被本公开所属领域的普通技术人员容易地实施。
在整个说明书中，当一个元件被称为“连接到”或“联接到”另一元件时，这可指示前一元件直接连接或直接联接至后一元件或者在它们之间插置又一元件。此外，当一元件“包括”或“具有”一组件时，除非相反地指出，否则这可指示该元件不排除另一组件，而是还可包括另一组件。此外，除非相反地指出，否则单数形式的术语可包括复数形式。
图1是例示用于帮助理解实施方式的基准电压发生器的示例的电路图。基准电压发生器是被设计为产生恒定电压输出的电子电路或电路元件，该恒定电压输出是用于进行测量的标准。由基准电压发生器产生的电压输出被用于与另一信号电平进行比较。基准电压发生器广泛用于电源、模数转换器、数模转换器和其它各种应用中。
如图1所示，用于帮助理解实施方式的基准电压发生器可包括差分放大器10、第一PNP晶体管11和第二PNP晶体管12。差分放大器10具有分别连接到第一节点N1和第二节点N2的正输入端子(+)与负输入端子(-)。差分放大器10可对施加到正输入端子(+)的第一节点N1处的电压与施加到负输入端子(-)的第二节点N2处的电压之间的差值进行放大。第一PNP晶体管11和第二PNP晶体管12中的每一个可具有三个端子，这三个端子包括发射极端子、集电极端子和基极端子。第一PNP晶体管11的发射极端子可联接到第一节点N1，并且第一PNP晶体管11的基极端子和集电极端子可联接到地电压VSS。第二PNP晶体管12的发射极端子可联接到第二节点N2，并且第二PNP晶体管12的基极端子和集电极端子可联接到地电压VSS。在一些实现方式中，第一PNP晶体管11的数目与第二PNP晶体管12的数目的比率可被设置为1:N，其中，N是自然数。
用于帮助理解实施方式的基准电压发生器还可包括：电阻器13，其联接在基准电压输出节点(比较器输出端子)VOUT与第一节点N1之间；电阻器14，其联接在基准电压输出节点VOUT与第二节点N2之间；以及电阻器15，其联接在第二节点N2与第二PNP晶体管12的发射极端子之间。电阻器13和电阻器14用于确定流经第一节点N1和第二节点N2的电流。
具有上述结构的常规基准电压发生器的操作将被简要描述如下。
差分放大器10可对施加到其正输入端子(+)的第一节点N1的电压与施加到其负输入端子(-)的第二节点N2的电压之间的差值进行放大，并且在基准电压输出节点VOUT处输出经放大的电压值作为基准电压VREF。
流经第一节点N1和第二节点N2的电流是第一PNP晶体管11和第二PNP晶体管12的发射极电流。第一PNP晶体管11和第二PNP晶体管12的基极和集电极连接到地端子，从而使第一节点N1和第二节点N2处的电压值稳定。然而，即使使用第一PNP晶体管11和第二PNP晶体管12，在改进差分放大器10的性能方面也存在其它限制。例如，已经观察到在基准电压发生器的制造期间可从基准电压发生器的各种元件发生的工艺变化对差分放大器的操作产生负面影响。因此，为了进一步提高基准电压发生器的操作的精确度，存在减少或避免工艺变化的需要。要注意的是，由电阻器等引起的工艺变化可能不对基准电压输出具有显著影响，但是由差分放大器引起的工艺变化会对基准电压输出具有显著影响。虽然已经在本领域中讨论了用于减少由差分放大器引起的工艺变化的一些方法，用于减少工艺变化的那些常规方法可在一定程度上减少工艺变化，但是显著增加了电路的复杂度，从而导致诸如面积增加之类的问题。
认识到这一点，所公开的技术提供了一种新的电路或装置来减少由差分放大器引起的工艺变化并且使工艺变化最小化。因此，所公开的技术的各种实现方式提供了一种能够提高基准电压的精度以便使工艺变化的影响最小化的基准电压发生器。将参照图2A和图2B详细描述该基准电压发生器。
图2A是基于所公开的技术的一种实现方式的基准电压发生器的电路图的示例，并且图2B是图2A中所示的基准电压发生器的定时图。
如图2A所示，根据本文的实施方式的基准电压发生器可包括差分放大电路210、第一电压存储电路220和第二电压存储电路230。根据本文的实施方式的基准电压发生器还可包括联接到差分放大电路210的输入电路250。差分放大电路210具有正输入端子VIP和负输入端子VIN。差分放大电路210的正输入端子VIP可联接到输入电路250以在复位时段期间当输入电路250中的S1开关252和254接通时执行复位操作。另外，差分放大电路210可在基准电压产生时段期间操作，以通过对施加到正输入端子VIP的电压和施加到负输入端子VIN的电压之间的差值进行放大来去除差分放大电路210的差分放大器偏移VOFFSET。在复位时段和基准电压产生时段期间的详细操作将在随后参照图2B进一步讨论。
当第一电压存储电路220中的S1开关222接通时，第一电压存储电路220可根据差分放大电路210的复位操作存储施加到正输入端子VIP的电压。当第一电压存储电路220中的S1开关222断开时，第一电压存储电路220可将存储的电压提供给差分放大电路210的正输入端子VIP。当S1开关232接通时，第二电压存储电路230可根据差分放大电路210的复位操作来存储施加到负输入端子VIN的电压，而当S1开关232断开时，第二电压存储电路230可将存储的电压施加到差分放大电路210的负输入端子VIN。
根据本文的实施方式的基准电压发生器还可包括输出电路240，其用于使从差分放大电路210输出的电压VOUT稳定，并输出稳定后的电压作为基准电压VREF。当S2开关213和S3开关241接通时，输出电路240可联接到差分放大电路210的输出端子。
根据本文的实施方式的基准电压发生器还可包括输入电路250，其用于将根据电源电压VDD的初始电压稳定地施加到差分放大电路210。输入电路250根据电源电压VDD产生可变为“VDD*(R251/(R251+R253))”的初始电压。当S1开关252和254接通时，输入电路250可联接到差分放大电路210的正输入端子VIP。
接下来，参照图2A和图2B，下面将更详细地描述各个组件的配置和操作。
图2B例示了用于控制S1开关252、254、222、232和212，S2开关213以及S3开关241的三个定时图。S1开关252、254、222、232和212在复位时段t1期间接通，S2开关213在基准电压产生时段t2期间接通，并且S3开关241在基准电压稳定时段t3期间接通。首先，当S1开关252、254、222、232和212接通并且S2开关213和S3开关241断开时，差分放大电路210可在复位时段t1期间执行复位操作。返回参照图2A所示，S1开关252、254、222、232和212被包括在差分放大电路210、第一电压存储电路220、第二电压存储电路230和输入电路250中。在复位时段t1期间，输入电路250中的S1开关252和254接通，以将输入电路250联接到正输入端子VIP。因此，来自输入电路250的根据电源电压VDD的初始电压“VDD*(R251/(R251+R253))”被施加到正输入端子VIP。差分放大器211对施加到正输入端子VIP的电压和施加到负输入端子VIN的电压之间的差值进行放大。由于电路中的工艺变化和/或失配(mismatch)，导致差分放大器211的差分放大器偏移VOFFSET也被施加到正输入端子VIP。因此，施加到正输入端子的电压可变为来自输入电路250的初始电压和差分放大器211的差分放大器偏移VOFFSET之和，这被称为“第一初始电压(VIP+VOFFSET)”。
在复位时段t1期间，由于差分放大电路210中的S1开关212接通以将负输入端子VIN联接到差分放大器211的输出端子，因此差分放大器211的输出电压被反馈到负输入端子VIN以形成第一负反馈回路①。第一负反馈回路①通过在复位时段t1期间接通S1开关212而从差分放大器的输出端子到差分放大器211的负输入端子VIN。由于电路中的工艺变化和/或失配，差分放大器211的差分放大器偏移VOFFSET也被施加到负输入端子VIN，这被称为“第二初始电压(VIN+VOFFSET)”。施加到负输入端子VIN的电压可以不与施加到正输入端子VIP的电压完全相同。
在复位时段t1期间，可使第一电压存储电路220中所包括的S1开关222接通以将第一节点VP联接到地电压VSS，并且可使第二电压存储电路230中所包括的S1开关232接通以将第二节点VN联接到地电压VSS。因此，施加到正输入端子VIP的“第一初始电压(VIP+VOFFSET)”被存储在第一电压存储电路220中，并且施加到负输入端子VIN的“第二初始电压(VIN+VOFFSET)”被存储在第二电压存储电路230中。然后，在基准电压产生时段t2期间，当S1开关252、254、222、232和212断开并且S2开关213接通时，差分放大电路210可通过将施加到正输入端子VIP的第一初始电压和施加到负输入端子VIN的第二初始电压之间的差值(VIP+VOFFSET-(VIN+VOFFSET))放大，来去除或减小差分放大器偏移VOFFSET。
差分放大电路210可包括差分放大器211、S1开关212以及S2开关213。差分放大器211可对施加到正输入端子VIP的第一初始电压和施加到负输入端子VIN的第二初始电压之间的差值进行放大。S1开关212可在复位时段t1中接通，以将差分放大器211的输出端子联接到差分放大器211的负输入端子VIN。S2开关213可在基准电压产生时段t2中接通，以将差分放大器211的输出端子联接到第一电压存储电路220和第二电压存储电路230。
在复位时段t1期间，第一电压存储电路220可存储根据差分放大电路210的复位操作产生的第一初始电压(VIP+VOFFSET)。在基准电压产生时段t2期间，在复位时段t1期间存储在第一电压存储电路220中的第一初始电压(VIP+VOFFSET)被施加到差分放大电路210的正输入端子VIP。
第一电压存储电路220可包括电容器221和S1开关222。电容器221可联接在差分放大电路210的正输入端子VIP与第一节点VP之间，存储施加到差分放大电路210的正输入端子VIP的第一初始电压(VIP+VOFFSET)，并将所存储的第一初始电压(VIP+VOFFSET)施加到差分放大电路210的正输入端子VIP。S1开关222可在复位时段t1中接通，以将第一节点VP联接到地电压VSS。第一电压存储电路220还可包括电阻器223和第一PNP晶体管224。电阻器223可联接在差分放大电路210的输出端子与第一节点VP之间，并且第一PNP晶体管224可具有联接到第一节点VP的发射极端子以及联接到地电压VSS的基极端子和集电极端子。第一PNP晶体管224可利用其源极端子联接到第一节点VP并且其栅极端子和漏极端子联接到地电压VSS的PMOS晶体管来实现。
在复位时段t1期间，第二电压存储电路230可存储根据差分放大电路210的复位操作产生的“第二初始电压(VIN+VOFFSET)。在基准电压产生时段t2期间，在复位时段t1期间存储在第二电压存储电路230中的第二初始电压(VIN+VOFFSET)被施加到差分放大电路210的负输入端子VIN。
第二电压存储电路230可包括电容器231和S1开关232。电容器231可联接在差分放大电路210的负输入端子VIN与第二节点VN之间，存储施加到差分放大电路210的负输入端子VIN的第二初始电压(VIP+VOFFSET)，并将所存储的第二初始电压(VIP+VOFFSET)施加到差分放大电路210的负输入端子VIN。S1开关232可在复位时段t1中接通，以将第二节点VN联接到地电压VSS。第二电压存储电路230还可包括电阻器233、电阻器234和第二PNP晶体管235。电阻器233可联接在差分放大电路210的输出端子与第二节点VN之间，电阻器234可联接在第二节点VN与第二PNP晶体管235的发射极端子之间，第二PNP晶体管235可具有联接到电阻器234的发射极端子以及联接到地电压VSS的基极端子和集电极端子。第二PNP晶体管235可利用其源极端子联接到电阻器234，并且其栅极端子和漏极端子联接到地电压VSS的PMOS晶体管来实现。在基准电压产生时段t2期间，由于差分放大电路210中的S2开关213接通，以将负输入端子VIN联接到差分放大器211的输出端子。差分放大器211的输出电压被反馈到负输入端子VIN以形成第二负反馈回路②。第二负反馈回路②从差分放大器211的输出端子经由电阻器233和电容器231到差分放大器211的负输入端子VIN。
在基准电压稳定时段t3期间，使输出电路240中所包括的开关S3接通，以将差分放大器211的输出端子联接到输出电路240。如图2B所示，S3开关241在S2开关213接通的同时接通。基准电压稳定时段t3可以比基准电压产生时段t2短。输出电路240可在基准电压稳定时段t3中使从差分放大电路210输出的基准电压稳定，并输出稳定后的电压。
输出电路240可包括S3开关241和电容器242。S3开关241可在基准电压稳定时段t3中接通，以将差分放大电路210的输出端子联接到输出节点VOUT，电容器242可联接在输出节点VOUT与地电压VSS之间。
输入电路250可将电源电压VDD稳定地施加到差分放大电路210的正输入端子VIP，从而基于电源电压VDD执行复位操作。
输入电路250可包括电阻器251、S1开关252、电阻器253和S1开关254。电阻器251的一个端子可联接到电源电压VDD，S1开关252可在复位时段t1中接通以将电阻器251的另一端子联接到差分放大电路210的正输入端子VIP，电阻器253的一个端子联接到电阻器251的另一端子，并且S1开关254可在复位时段t1中接通，以将电阻器253的另一端子联接到地电压VSS。
在复位时段t1期间，所有S1开关252、254、222、232和212都可接通，并且S2开关213和S3开关241可断开。因此，来自输入电路250的根据电源电压VDD的初始电压(更具体地，电源电压VDD的一部分)可被施加到差分放大器211的正输入端子VIP，并且差分放大器211可执行复位操作。如所讨论的，第一初始电压和第二初始电压可被分别存储在第一电压存储电路220的电容器和第二电压存储电路230的电容器中。在复位时段t1期间，第一节点VP和第二节点VN可联接到例如0V的地电压VSS。
在基准电压产生时段t2期间，所有S1开关252、254、222、232和212都可断开，并且S2开关213可接通。因此，第一电压存储电路220和第二电压存储电路230中的各个组件可以以这样的方式操作：电容器221和电容器231允许第一节点VP和第二节点VN以保持它们的如存储在第一电压存储电路220和第二电压存储电路230中的电压，即，第一初始电压(VIP+VOFFSET)和第二初始电压(VIN+VOFFSET)。在基准电压产生时段t2期间，存储在第一电压存储电路220和第二电压存储电路230中的第一初始电压和第二初始电压被提供给差分放大器的正输入端子VIP和负输入端子VIN。
在基准电压稳定时段t3期间，在所有S1开关252、254、222、232和212都断开并且S2开关213接通的同时，S3开关241可接通。如下所述，可使基准电压VREF稳定。
由于第一电压存储电路220和第二电压存储电路230的电容器通常具有漏电流，因此电容器不会持续保持提供给正输入端子VIP和负输入端子VIN的所需电压，这会影响基准电压VREF。因此，在基准电压发生器的整个操作期间无法使基准电压VREF保持。因此，可提供例如定时发生器的外部控制器(未示出)，以如图2B所示周期性地控制开关的接通或断开。外部控制器能够保持基准电压而不受漏电流等的影响。因此，可周期性地操作基准电压发生器以保持基准电压。
图3A例示了图2A的基准电压发生器取决于电源电压VDD的基准电压输出特性。图3A示出了当施加约2V的电源电压VDD时，稳定地产生约1.2V的基准电压。
图3B例示了图2A的基准电压发生器的取决于温度的基准电压输出特性。图3B示出了基准电压发生器在约45℃的温度下具有最大基准电压输出。
图4A例示了常规基准电压发生器的模拟结果，其示出标准偏差(σ)约为27.407mV。纵轴上的“计数”表示模拟数，横轴上的“VREF”表示根据模拟结果的基准电压。
图4B例示了根据本文的实施方式的基准电压发生器的模拟结果，其示出标准偏差(σ)约为0.5432mV，这表明该模拟结果远远优于图4A中的常规基准电压发生器的模拟结果。也就是说，由于本发明的基准电压VREF的标准偏差(σ)小于常规基准电压的标准偏差(σ)，因此根据本文的实施方式的基准电压发生器的性能非常优异。
根据本文的实施方式的上述基准电压发生器可应用于需要基准电压的各种电子设备，诸如具有响应于入射光而产生电荷的CMOS光学感测元件阵列的CMOS图像传感器(CIS)。
根据本文的实施方式，基准电压发生器可使工艺变化的影响最小化，从而提高基准电压的精确度。
此外，与常规方法相比，基准电压发生器可降低电路的复杂性，从而减小面积。
尽管出于例示性目的描述了各种实施方式，但是对于本领域技术人员来说显而易见的是，在不脱离所附权利要求限定的本发明的精神和范围的情况下，可进行各种改变和修改。
相关申请的交叉引用
本专利文档要求于2017年12月15日提交的韩国专利申请No.10-2017-0173035的优先权，该韩国专利申请的全部内容通过引用合并于本文中。

Claims (22)

1.一种基准电压发生器，该基准电压发生器包括：
差分放大电路，所述差分放大电路包括联接至电源电压以从所述电源电压接收电压的正输入端子以及与所述差分放大电路的输出端子联接的负输入端子，所述差分放大电路被构造为在复位时段期间基于从所述电源电压接收到的所述电压来执行复位操作并且在基准电压产生时段期间对施加到所述正输入端子的第一初始电压与施加到所述负输入端子的第二初始电压之间的差值进行放大；以及
第一电压存储电路和第二电压存储电路，所述第一电压存储电路和所述第二电压存储电路分别联接至所述正输入端子和所述负输入端子，并且分别被构造为存储所述第一初始电压和所述第二初始电压。
2.根据权利要求1所述的基准电压发生器，该基准电压发生器还包括输出电路，所述输出电路联接至所述差分放大电路并且被构造为使从所述差分放大电路输出的输出电压稳定。
3.根据权利要求2所述的基准电压发生器，其中，所述输出电路包括：
开关，所述开关在基准电压稳定时段中接通以将所述差分放大电路的所述输出端子与所述输出电路的输出节点联接；以及
电容器，所述电容器联接在所述输出节点与地电压之间。
4.根据权利要求1所述的基准电压发生器，该基准电压发生器还包括输入电路，所述输入电路联接至所述电源电压并且在所述复位时段期间联接至所述差分放大电路的所述正输入端子，以将来自所述电源电压的所述电压施加到所述差分放大电路。
5.根据权利要求4所述的基准电压发生器，其中，所述输入电路包括：
第一电阻器，所述第一电阻器具有联接到所述电源电压的一个端子；
第一开关，所述第一开关在所述复位时段中接通，并且联接在所述第一电阻的另一端子与所述差分放大电路的所述正输入端子之间；
第二电阻器，所述第二电阻器具有联接到所述第一电阻器的另一端子的一个端子；以及
第二开关，所述第二开关联接在所述第二电阻器的另一端子与地电压之间。
6.根据权利要求1所述的基准电压发生器，其中，在所述复位时段期间：
所述第一电压存储电路根据所述差分放大电路的所述复位操作存储所述第一初始电压，并将所存储的第一初始电压提供给所述差分放大电路的所述正输入端子，并且
所述第二电压存储电路根据所述差分放大电路的所述复位操作存储所述第二初始电压，并将所存储的第二初始电压提供给所述差分放大电路的所述负输入端子。
7.根据权利要求1所述的基准电压发生器，其中，在所述基准电压产生时段期间，所述差分放大电路还将被施加到所述差分放大电路的所述输出端子的输出电压作为基准电压输出。
8.根据权利要求1所述的基准电压发生器，其中，所述差分放大电路包括：
差分放大器，所述差分放大器对施加到所述正输入端子的所述第一初始电压与施加到所述负输入端子的所述第二初始电压之间的差值进行放大；
第一开关，所述第一开关在所述复位时段期间接通以将所述差分放大电路的所述输出端子联接到所述差分放大电路的所述负输入端子；以及
第二开关，所述第二开关在所述基准电压产生时段期间接通以将所述差分放大电路的所述输出端子联接到所述第一电压存储电路和所述第二电压存储电路。
9.根据权利要求1所述的基准电压发生器，其中，所述第一电压存储电路在所述复位时段中存储所述第一初始电压，并且在所述基准电压产生时段中将所存储的第一初始电压提供给所述差分放大电路的所述正输入端子。
10.根据权利要求1所述的基准电压发生器，其中，所述第一电压存储电路包括：
电容器，所述电容器联接在所述差分放大电路的所述正输入端子与第一节点之间，所述第一节点位于所述正输入端子与地电压之间；以及
开关，所述开关在所述复位时段中接通以将所述第一节点联接到所述地电压。
11.根据权利要求10所述的基准电压发生器，其中，所述第一电压存储电路还包括：
电阻器，所述电阻器联接在所述差分放大电路的所述输出端子与所述第一节点之间；以及
PNP晶体管，所述PNP晶体管具有联接到所述第一节点的发射极端子以及联接到所述地电压的基极端子和集电极端子。
12.根据权利要求10所述的基准电压发生器，其中，所述第一电压存储电路还包括：
电阻器，所述电阻器联接在所述差分放大电路的所述输出端子与所述第一节点之间；以及
PMOS晶体管，所述PMOS晶体管具有联接到所述第一节点的源极端子以及联接到所述地电压的栅极端子和漏极端子。
13.根据权利要求1所述的基准电压发生器，其中，所述第二电压存储电路在所述复位时段中存储所述第二初始电压，并且在所述基准电压产生时段中将所存储的第二初始电压提供给所述差分放大电路的所述负输入端子。
14.根据权利要求1所述的基准电压发生器，其中，所述第二电压存储电路包括：
电容器，所述电容器联接在所述差分放大电路的所述负输入端子与第二节点之间，所述第二节点位于所述负输入端子与地电压之间；以及
开关，所述开关在所述复位时段中接通以将所述第二节点联接到所述地电压。
15.根据权利要求14所述的基准电压发生器，其中，所述第二电压存储电路还包括：
第一电阻器，所述第一电阻器联接在所述差分放大电路的所述输出端子与所述第二节点之间；
第二电阻器，所述第二电阻器联接在所述第二节点与PNP晶体管的发射极端子之间；以及
所述PNP晶体管，所述PNP晶体管具有联接到所述第二电阻器的发射极端子以及联接到所述地电压的基极端子和集电极端子。
16.根据权利要求14所述的基准电压发生器，其中，所述第二电压存储电路还包括：
第一电阻器，所述第一电阻器联接在所述差分放大电路的所述输出端子与所述第二节点之间；
第二电阻器，所述第二电阻器联接在所述第二节点与PMOS晶体管的源极端子之间；以及
所述PMOS晶体管，所述PMOS晶体管具有联接到所述第二节点的源极端子以及联接到所述地电压的栅极端子和漏极端子。
17.根据权利要求1所述的基准电压发生器，其中，由工艺失配引起差分放大器偏移。
18.根据权利要求1所述的基准电压发生器，其中，所述复位时段和所述基准电压产生时段周期性地重复。
19.一种基准电压发生器，该基准电压发生器包括：
差分放大器，所述差分放大器被构造为对施加到所述差分放大器的正输入端子的电压与施加到所述差分放大器的负输入端子的电压之间的差值进行差分放大；
第一开关，所述第一开关在复位时段中接通，并且联接在所述差分放大器的输出端子和所述差分放大器的所述负输入端子之间；
第二开关，所述第二开关在所述基准电压产生时段中接通，并且具有联接到所述差分放大器的所述输出端子的一个端子；
第一电阻器，所述第一电阻器联接在所述第二开关的另一端子与第一节点之间；
第一PNP晶体管，所述第一PNP晶体管具有联接到所述第一节点的发射极端子以及联接到地电压的基极端子和集电极端子；
第一电容器，所述第一电容器联接在所述差分放大器的所述正输入端子与所述第一节点之间，并且被设置为存储施加到所述差分放大器的所述正输入端子的包含差分放大器偏移的初始电压，并且将所存储的电压施加到所述差分放大器的所述正输入端子；
第三开关，所述第三开关在所述复位时段中接通，并且联接在所述第一节点与所述地电压之间；
第二电阻器，所述第二电阻器联接在所述第二开关的另一端子与第二节点之间；
第三电阻器，所述第三电阻器具有联接到所述第二节点的一个端子；
第二PNP晶体管，所述第二PNP晶体管具有联接到所述第三电阻器的另一端子的发射极端子以及联接到所述地电压的基极端子和集电极端子；
第二电容器，所述第二电容器联接在所述差分放大器的所述负输入端子与所述第二节点之间，并且被设置为存储施加到所述差分放大器的所述负输入端子的包含差分放大器偏移的初始电压，并将所存储的电压施加到所述差分放大器的所述负输入端子；以及
第四开关，所述第四开关在所述复位时段中接通，并且联接在所述第二节点与所述地电压之间。
20.根据权利要求19所述的基准电压发生器，该基准电压发生器还包括：
输入电路，所述输入电路联接到所述正输入端子以将电源电压施加到所述差分放大器的所述正输入端子；以及
输出电路，所述输出电路联接到所述输出端子以使通过所述第二开关从所述差分放大器输出的基准电压稳定，并且输出稳定后的基准电压。
21.根据权利要求19所述的基准电压发生器，该基准电压发生器还包括：在所述复位时段中通过接通所述第一开关形成的、从所述差分放大器的所述输出端子到所述差分放大器的所述负输入端子的第一负反馈回路。
22.根据权利要求19所述的基准电压发生器，该基准电压发生器还包括：
在所述基准电压产生时段中通过接通所述第二开关形成的、从所述差分放大器的所述输出端子到所述差分放大器的所述负输入端子的第二负反馈回路，
其中，所述第二负反馈回路被形成为通过所述第二电阻器和所述第二电容器。
CN201811306576.5A 2017-12-15 2018-11-05 基准电压发生器 Active CN109933117B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170173035A KR102384104B1 (ko) 2017-12-15 2017-12-15 기준 전압 발생 장치
KR10-2017-0173035 2017-12-15

Publications (2)

Publication Number Publication Date
CN109933117A true CN109933117A (zh) 2019-06-25
CN109933117B CN109933117B (zh) 2021-05-11

Family

ID=66814451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811306576.5A Active CN109933117B (zh) 2017-12-15 2018-11-05 基准电压发生器

Country Status (3)

Country Link
US (1) US10520961B2 (zh)
KR (1) KR102384104B1 (zh)
CN (1) CN109933117B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200128924A (ko) * 2019-05-07 2020-11-17 삼성전자주식회사 신호 측정 장치 및 방법
US11962278B2 (en) 2020-06-29 2024-04-16 Qualcomm Incorporated Programmable baseband filter for selectively coupling with at least a portion of another filter

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060874A (en) * 1999-07-22 2000-05-09 Burr-Brown Corporation Method of curvature compensation, offset compensation, and capacitance trimming of a switched capacitor band gap reference
US20100321103A1 (en) * 2009-06-23 2010-12-23 Stmicroelectronics S.R.L. Reference signal generator circuit for an analog-to-digital converter of a microelectromechanical acoustic transducer, and corresponding method
CN102176188A (zh) * 2011-03-30 2011-09-07 上海北京大学微电子研究院 带隙基准电压产生电路
US20130293289A1 (en) * 2009-12-02 2013-11-07 Texas Instruments Incorporated Electronic Device and Method Providing a Voltage Reference
CN204215303U (zh) * 2014-12-01 2015-03-18 无锡中星微电子有限公司 带隙基准电压产生电路
CN104460803A (zh) * 2014-12-01 2015-03-25 无锡中星微电子有限公司 带隙基准电压产生电路
US9319033B1 (en) * 2015-06-22 2016-04-19 Freescale Semiconductor, Inc. Ramp voltage generator and method for testing an analog-to-digital converter
CN105937916A (zh) * 2015-03-05 2016-09-14 精工半导体有限公司 比较电路及传感器装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010076727A (ko) 2000-01-27 2001-08-16 김덕중 모스펫의 산포 관리를 위한 테스트 장치
KR100709353B1 (ko) 2005-10-21 2007-04-20 삼성전자주식회사 회로소자의 공정 및 온도변화에 따른 산포를 자동으로보정할 수 있는 집적회로 및 방법
JP5251541B2 (ja) * 2009-01-26 2013-07-31 富士通セミコンダクター株式会社 定電圧発生回路およびレギュレータ回路
US8330536B1 (en) * 2010-12-20 2012-12-11 Xilinx, Inc. Differential reference interface with low noise offset cancellation
US8599053B2 (en) * 2010-12-22 2013-12-03 Microchip Technology Incorporated Switched-capacitance gain amplifier with improved input impedance
KR102221061B1 (ko) * 2014-03-17 2021-02-26 에스케이하이닉스 주식회사 노이즈 제거 기능을 가지는 램프 신호 발생 장치
US10024729B2 (en) * 2016-03-04 2018-07-17 Sandisk Technologies Llc High accuracy temperature sensor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060874A (en) * 1999-07-22 2000-05-09 Burr-Brown Corporation Method of curvature compensation, offset compensation, and capacitance trimming of a switched capacitor band gap reference
US20100321103A1 (en) * 2009-06-23 2010-12-23 Stmicroelectronics S.R.L. Reference signal generator circuit for an analog-to-digital converter of a microelectromechanical acoustic transducer, and corresponding method
US20130293289A1 (en) * 2009-12-02 2013-11-07 Texas Instruments Incorporated Electronic Device and Method Providing a Voltage Reference
CN102176188A (zh) * 2011-03-30 2011-09-07 上海北京大学微电子研究院 带隙基准电压产生电路
CN204215303U (zh) * 2014-12-01 2015-03-18 无锡中星微电子有限公司 带隙基准电压产生电路
CN104460803A (zh) * 2014-12-01 2015-03-25 无锡中星微电子有限公司 带隙基准电压产生电路
CN105937916A (zh) * 2015-03-05 2016-09-14 精工半导体有限公司 比较电路及传感器装置
US9319033B1 (en) * 2015-06-22 2016-04-19 Freescale Semiconductor, Inc. Ramp voltage generator and method for testing an analog-to-digital converter

Also Published As

Publication number Publication date
KR102384104B1 (ko) 2022-04-08
US20190187734A1 (en) 2019-06-20
US10520961B2 (en) 2019-12-31
CN109933117B (zh) 2021-05-11
KR20190072021A (ko) 2019-06-25

Similar Documents

Publication Publication Date Title
US11035739B2 (en) Integrated electronic device comprising a temperature sensor and sensing method
CN105027209B (zh) 用于交叉点存储器的高度分布式电流基准的低功率、高精度电流基准
CN106134072A (zh) 用于对电流进行积分的高动态范围装置
CN109088537B (zh) 电荷泵
CN105743340A (zh) 雪崩光电二极管的偏压产生电路及相关的控制电路
CN212343738U (zh) 漂移电压校正电路、集成电路和电子设备
CN208656732U (zh) 用于实施多功能输出发生器的电路
KR20160108525A (ko) 램프파 발생 회로 및 이것의 d/a 변환 회로, 지문 인식 시스템
US20210159866A1 (en) Switched capacitor amplifier circuit, voltage amplification method, and infrared sensor device
CN109933117A (zh) 基准电压发生器
CN104035469B (zh) 带隙基准电路、集成电路和带隙基准电压生成方法
CN102339084B (zh) 用于巨磁阻生物传感器的模拟前端检测电路
CN203909654U (zh) 带隙基准电路和集成电路
CN104266764A (zh) 一种用于红外面阵型探测器的读出电路
Nguyen et al. An energy efficient inverter based readout circuit for capacitive sensor
JPH11161352A (ja) 部分的に温度補正された低ノイズ電圧基準
CN110597346A (zh) 一种低温漂带隙基准电压源电路
TWI488023B (zh) 電流電壓轉換器及其電子裝置
CN106339025A (zh) 一种应用于物联网节点的低电压高精度带隙基准电路
RU2396699C1 (ru) Каскодный дифференциальный усилитель с повышенным входным дифференциальным сопротивлением
CN210377197U (zh) 一种低温漂带隙基准电压源电路
JP2015122635A (ja) 増幅回路
US9500501B2 (en) Startup circuit, capacitive sensor amplification device having startup circuit, and startup method for amplification device
RU2396698C1 (ru) Дифференциальный усилитель
CN105300464B (zh) 能带隙参考电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant