JP2015122635A - 増幅回路 - Google Patents

Abstract

【課題】温度の影響を補正して所定の帰還抵抗値を有し、消費電力の小さい増幅回路を提供する。
【解決手段】増幅回路１０は、反転入力端子と、非反転入力端子と、出力端子を有する演算増幅器１１と、反転入力端子にドレイン端子が接続され、出力端子にソース端子が接続された電界効果トランジスタ１２と、電界効果トランジスタ１２との温度差が１０℃以下の位置に配置され、温度変化に対して線形に変化する電圧又は電流を出力する温度検出部１４を有し、温度検出部１４が出力する電流又は電圧に基づいて、電界効果トランジスタ１２のゲート電圧としきい値電圧との差が所定の値になるように、電界効果トランジスタ１２のゲート端子に対して、しきい値電圧以下のゲート電圧を印加する抵抗補正部１５と、を備える。
【選択図】図３

Description

本発明は、増幅回路に関する。

従来、センサ等の被増幅回路からの微小信号を増幅して出力する増幅回路が用いられている。

例えば、加速度を検出する微小電気機械センサ、又はエネルギー粒子を検出する光半導体センサが、航空宇宙の分野で用いられている。また、脳波等を検出する微小電気機械センサが医療の分野で用いられている。

微小電気機械センサは、例えば、容量変化に伴う電荷量の変化を出力する。また、光半導体センサは、例えば、光エネルギーを電気エネルギーに変換した電流を出力する。

このようなセンサの出力信号の大きさは非常に小さく、また、センサの出力インピーダンスが非常に高いので、低い出力インピーダンスを有する増幅回路を用いてセンサの出力信号を増幅することが行われている。

そのため、増幅回路に対して、非常に低い、低雑音の入力換算雑音特性が求められる。一般に、増幅回路の入力換算雑音は、初段トランジスタの入力換算雑音と、利得等を決定する帰還抵抗による雑音により決定される。

帰還抵抗の雑音電流の大きさは、（４ｋＴ／Ｒ）^１／２で表される。ここで、ｋはボルツマン定数であり、Ｔは温度であり、Ｒは帰還抵抗値である。

帰還抵抗の雑音電流を低減するためには、帰還抵抗値Ｒを数Ｇオームから数Ｔオームにすることが求められる場合がある。

図１は、従来例の増幅回路を示す図である。

図１に示す増幅回路の構成は、例えば、非特許文献１に開示されている。

図１に示す増幅回路１１０は、被増幅回路１２０から入力した信号を増幅する。被増幅回路１２０は、微小電気機械である可変容量センサ１２１と、可変容量センサ１２１に所定の電圧を印加する定電圧源１２２を有する。増幅回路１１０は、可変容量センサ１２１が出力する電荷変化信号を入力して、増幅された電圧信号を出力する。

増幅回路１１０は、反転入力端子１１１ａと、非反転入力端子１１１ｂと、出力端子１１１ｃを有する演算増幅器１１１と、帰還容量としてのコンデンサ１１３と、帰還抵抗としての電界効果トランジスタ１１２を有する。コンデンサ１１３は、出力端子１１１ｃと反転入力端子１１１ａとの間に配置され、電荷を検出するために用いられる。電界効果トランジスタ１１２のソース端子は、出力端子１１１ｃと接続され、電界効果トランジスタ１１２のドレイン端子は、反転入力端子１１１ａと接続される。電界効果トランジスタ１１２のドレイン・ソース間抵抗は、演算増幅器１１１の入力電位を決定するためのバイアス抵抗として用いられる。

雑音電流を低減するためには、電界効果トランジスタ１１２の帰還抵抗値を、１Ｇオーム以上にすることが好ましい。

そこで、増幅回路１１０は、電界効果トランジスタ１１２のゲート端子に対して、パルス状の信号を周期的に印加している。具体的には、増幅回路１１０は、５０回に１回の周期で電界効果トランジスタ１１２をオン状態にする信号を発生する制御部１３０を有する。このようにして、電界効果トランジスタ１１２の平均的なドレイン・ソース間抵抗値を２．５Ｇオームまで高めることが提案されている。

通常の抵抗素子を用いて１Ｇオーム以上の抵抗値を有する抵抗素子を形成すると、抵抗素子の寸法が大きくなり、増幅回路を集積化することは一般に困難である。そこで、帰還抵抗として電界効果トランジスタを用いることにより、増幅回路を集積化することを可能にしている。また、電界効果トランジスタのオン抵抗は、温度変化による影響が小さい。

図２は、従来例の他の増幅回路を示す図である。

図２に示す増幅回路の構成は、例えば、非特許文献２に開示されている。

非特許文献２は、１００から１０００個の脳神経細胞の神経信号電圧を検出する増幅回路を開示している。微小電気機械センサを用いて、検出した神経信号を差動電圧信号に変換し、この差動電圧信号が増幅回路に入力される。

図２に示す増幅回路２１０は、被増幅回路２２０から入力した信号を増幅する。被増幅回路２２０は、差動電圧信号を出力する微小電気機械センサ２２１を有する。増幅回路２１０は、１００から１０００の入力チャネルを有する集積回路として形成される。ここで、図２は、説明を簡単にするため１チャネルの被増幅回路２２０を示している。被増幅回路２２０の出力信号は、コンデンサ２２２を介して、増幅回路２１０に入力される。

増幅回路２１０の利得は、Ｃ_１／Ｃ_２で表される。ここで、Ｃ_１は、コンデンサ２２２の入力容量値であり、Ｃ_２は、コンデンサ１１３の帰還容量値である。

図２に示す増幅回路では、神経信号電圧を検出する利得が４０ｄＢであり、入力容量は、集積回路の寸法及びチャネル数により２０ｐＦに制限されるので、帰還容量は２００ｆＦとなる。

増幅回路２１０の低域遮断周波数は、１／（２πＣ_２Ｒ）で表される。ここで、Ｒは、電界効果トランジスタ１１２の帰還抵抗値である。

図２に示す増幅回路では、低域遮断周波数が約２５ｍＨｚであるので、帰還抵抗値Ｒは、約３０Ｔオームという大きさになる。

増幅回路２１０では、電界効果トランジスタ１１２のドレイン端子とゲート端子を短絡させて、ゲート端子にしきい値電圧以下の電圧を印加することにより、オフ状態のドレイン・ソース間抵抗を帰還抵抗として用いることにより、約３０Ｔオームの値を得ている。

Ｊｏｈｎ Ａ． Ｇｒｅｅｎ,ｅｔ ａｌ．，"Ｓｉｎｇｌｅ−Ｃｈｉｐ Ｓｕｒｆａｃｅ Ｍｉｃｒｏｍａｃｈｉｎｅｄ Ｉｎｔｅｇｒａｔｅｄ Ｇｙｒｏｓｃｏｐｅ Ｗｉｔｈ ５０°／ｈ Ａｌｌａｎ Ｄｅｖｉａｔｉｏｎ"，ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ｖｏｌ．３７， Ｎｏ．１２，Ｄｅｃｅｍｂｅｒ ２００２，ｐ１８６０−１８６６ Ｒｅｉｄ Ｒ． Ｈａｒｒｓｏｎ，ｅｔ ａｌ．，"Ａ Ｌｏｗ−Ｐｏｗｅｒ Ｌｏｗ−Ｎｏｉｓｅ ＣＭＯＳ Ａｍｐｌｉｆｉｅｒ ｆｏｒ Ｎｅｕｒａｌ Ｒｅｃｏｒｄｉｎｇ Ａｐｐｌｉｃａｔｉｏｎｓ"，ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ｖｏｌ．３８，Ｎｏ．６，Ｊｕｎｅ ２００３，ｐ９５８−９６５

上述した図１に示す増幅回路は、電界効果トランジスタのゲート端子に信号を供給する制御部を設ける必要がある。また、ゲート端子に供給する信号は、高周波数の信号なので、制御部が消費する電力は大きい。

また、図２に示す増幅回路では、オフ状態のドレイン・ソース間抵抗を帰還抵抗として用いているが、このオフ状態のドレイン・ソース間抵抗は、温度の影響を受けて変化するので、帰還抵抗値が温度によって大きく変動する問題がある。

本明細書では、温度の影響を補正して所定の帰還抵抗値を有し、消費電力の小さい増幅回路を提供することを課題とする。

本明細書に開示する増幅回路によれば、反転入力端子と、非反転入力端子と、出力端子を有する演算増幅器と、上記反転入力端子にドレイン端子が接続され、上記出力端子にソース端子が接続された第１電界効果トランジスタと、上記第１電界効果トランジスタとの温度差が１０℃以下の位置に配置され、温度変化に対して線形に変化する電圧又は電流を出力する温度検出部を有し、上記温度検出部が出力する電流又は電圧に基づいて、上記第１電界効果トランジスタのドレイン・ソース間抵抗が所定の値になるように、上記第１電界効果トランジスタのゲート端子に対して、しきい値電圧以下のゲート電圧を印加する抵抗補正部と、を備える。

また、本明細書に開示する増幅回路によれば、反転入力端子と、非反転入力端子と、出力端子を有する演算増幅器と、上記反転入力端子にドレイン端子が接続され、上記出力端子にソース端子が接続された第１電界効果トランジスタと、上記第１電界効果トランジスタとの温度差が１０℃以下の位置に配置され、温度変化に対して線形に変化する電圧又は電流を出力する温度検出部を有し、上記温度検出部が出力する電流又は電圧に基づいて、上記第１電界効果トランジスタのゲート電圧としきい値電圧との差が所定の値になるように、上記第１電界効果トランジスタのゲート端子に対して、しきい値電圧以下のゲート電圧を印加する抵抗補正部と、を備える。

上述した本明細書に開示する増幅回路によれば、温度の影響を補正して所定の帰還抵抗値を有し、消費電力が小さい。

従来例の増幅回路を示す図である。 従来例の他の増幅回路を示す図である。 本明細書に開示する増幅回路の第１実施形態を示す図である。 電界効果トランジスタのドレイン・ソース間電流とゲート・ソース間電圧との関係を示す図である。 電界効果トランジスタのドレイン・ソース間抵抗値とゲート・ソース間電圧との関係を示す図である。 電界効果トランジスタのドレイン・ソース間電流とドレイン・ソース間電圧との関係を示す図である。 温度検出部を示す図である。 他の温度検出部を示す図である。 本明細書に開示する増幅回路の第２実施形態を示す図である。 本明細書に開示する増幅回路の第３実施形態を示す図である。 本明細書に開示する増幅回路の他の実施形態を示す図である。 本明細書に開示する増幅回路の更に他の実施形態の要部を示す図である。

以下、本明細書で開示する配線の好ましい増幅回路態を、図を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。

図３は、本明細書に開示する増幅回路の第１実施形態を示す図である。

本実施形態の増幅回路１０は、被増幅回路２０から入力した信号を増幅して出力する。

被増幅回路２０は、微小電気機械である可変容量センサ２１と、可変容量センサ２１に所定の電圧を印加する定電圧源２２を有する。可変容量センサ２１としては、例えば、加速度計又はジャイロスコープ等を用いることができる。外力を受けた可変容量センサ２１の容量が変化すると、可変容量センサ２１に蓄えられる電荷量が変化する。増幅回路１０は、可変容量センサ２１が出力する電荷変化信号を入力して、増幅された電圧信号を出力する。

増幅回路１０は、反転入力端子１１ａと、非反転入力端子１１ｂと、出力端子１１ｃを有する演算増幅器１１と、帰還容量としてのコンデンサ１３と、帰還抵抗としての電界効果トランジスタ１２を備える。被増幅回路２０の出力信号は、反転入力端子１１ａに入力されて、演算増幅器１１の出力信号は出力端子１１ｃから出力される。非反転入力端子１１ｂは接地される。本実施形態の電界効果トランジスタ１２は、Ｐチャネルであるが、Ｎチャネルであっても良い。

コンデンサ１３は、出力端子１１ｃと反転入力端子１１ａとの間に配置され、電荷を検出するために用いられる。電界効果トランジスタ１２のソース端子は、出力端子１１ｃと接続され、電界効果トランジスタ１２のドレイン端子は、反転入力端子１１ａと接続される。電界効果トランジスタ１２のドレイン・ソース間抵抗は、演算増幅器１１の入力電位を決定するためのバイアス抵抗として用いられる。

次に、増幅回路１０の基本的な動作を以下に説明する。

定電圧源２２の電圧をＶ_０として、可変容量センサ２１の容量がΔＣ変化すると、可変容量センサ２１に蓄えられる電荷量は、ΔＱ＝ΔＣ×Ｖ_０だけ変化する。コンデンサ１３の容量をＣｆとすると、可変容量センサ２１の容量がΔＣ変化することにより、コンデンサ１３の端子間の電位差の変化ΔＶｆは、ΔＶｆ＝ΔＱ／Ｃｆ＝ΔＣ×Ｖ_０／Ｃｆとなる。

演算増幅器１１の非反転入力端子１１ｂは接地されており、非反転入力端子１１ｂと反転入力端子１１ａとは仮想短絡しているので、反転入力端子１１ａの電位もゼロとなるため、出力端子１１ｃの電圧は、ΔＣ×Ｖ_０／Ｃｆとなる。このようにして、可変容量センサ２１の容量変化ΔＣが、演算増幅器１１の出力電圧として取り出される。

ここで、演算増幅器１１の反転入力端子１１ａが直流的に開放されていると、リーク電流の流入によってコンデンサ１３が充電されるので、演算増幅器１１の出力電圧が変動する。そこで、帰還抵抗としての電界効果トランジスタ１２を、出力端子１１ｃと反転入力端子１１ａとの間に配置して、直流分をバイアスしている。具体的には、電界効果トランジスタ１２のドレイン・ソース間抵抗が、帰還抵抗として用いられる。なお、電界効果トランジスタ１２によりバイアスされる直流分には、低い周波数の交流成分も含まれる。可変容量センサ２１の容量変化の周期は、例えば、数ｋＨｚの大きさであり、この周波数以上の交流成分は、可変容量センサ２１を通って帰還される。

可変容量センサ２１の出力信号のレベルは非常に小さく、また、可変容量センサ２１の出力インピーダンスが非常に高い。そのため、増幅回路１０は、非常に低い、低雑音の入力換算雑音電流特性が求められる。そこで、増幅回路１０では、帰還抵抗値を大きくすることにより、低雑音の入力換算雑音特性を実現している。増幅回路１０は、可変容量センサ２１の電荷変化信号を増幅するので、帰還抵抗値が高いと帰還抵抗を流れる電流は少なくなるので、雑音電流を低減できる。

また、増幅回路１０は、集積回路として形成されることが好ましい。

そこで、本実施形態では、帰還抵抗として電界効果トランジスタのオフ状態のドレイン・ソース間抵抗を用いていることにより、増幅回路１０の集積化を可能にしている。

以下、電界効果トランジスタのオフ状態のドレイン・ソース間抵抗について、説明する。

図４は、電界効果トランジスタのドレイン・ソース間電流とゲート・ソース間電圧との関係を示す図である。図５は、電界効果トランジスタのドレイン・ソース間抵抗値とゲート・ソース間電圧との関係を示す図である。

図４に示すように、ドレイン・ソース間電圧Ｖ_ＤＳが一定の下では、しきい値電圧Ｖ_ＴＨよりも低いゲート・ソース間電圧Ｖ_ＧＳが印加された状態では、電界効果トランジスタのドレイン・ソース間電流Ｉ_ＤＳは非常に小さい。

これは、図５に示すように、電界効果トランジスタのオフ状態の抵抗（以下、オフ抵抗ともいう）であるドレイン・ソース間抵抗Ｒ_ＤＳが、数十Ｍオーム〜数百Ｇオームの大きさを有するためである。

増幅回路１０では、このオフ状態のドレイン・ソース間抵抗Ｒ_ＤＳを、帰還抵抗として用いることにより、非常に低い、低雑音の入力換算雑音特性を実現している。

このオフ状態のドレイン・ソース間抵抗Ｒ_ＤＳは、ゲート・ソース間電圧Ｖ_ＧＳとしきい値電圧Ｖ_ＴＨとの差（Ｖ_ＧＳ−Ｖ_ＴＨ）の指数関数の逆数に比例して変化する。

ここで、電界効果トランジスタのしきい値電圧Ｖ_ＴＨは温度に対して線形に変化する。温度が高くなると、しきい値電圧Ｖ_ＴＨは減少し、温度が低くなると、しきい値電圧Ｖ_ＴＨは増加する。このように、温度変化によりしきい値電圧Ｖ_ＴＨが変化すると、ゲート・ソース間電圧Ｖ_ＧＳとしきい値電圧Ｖ_ＴＨとの差（Ｖ_ＧＳ−Ｖ_ＴＨ）の逆数が変化するので、ドレイン・ソース間抵抗Ｒ_ＤＳが指数関数的に変化する。

そこで、増幅回路１０では、温度変化によるドレイン・ソース間抵抗Ｒ_ＤＳの変動を補正する抵抗補正部１５（図３参照）を有する。

図５に示すように、ゲート・ソース間電圧Ｖ_ＧＳが一定の場合、しきい値電圧Ｖ_ＴＨが変化することにより、温度が高くなると、ドレイン・ソース間抵抗Ｒ_ＤＳは低くなり、一方、温度が低くなると、ドレイン・ソース間抵抗Ｒ_ＤＳは高くなる。

そこで、抵抗補正部１５は、ゲート・ソース間電圧Ｖ_ＧＳとしきい値電圧Ｖ_ＴＨとの差（Ｖ_ＧＳ−Ｖ_ＴＨ）が一定になるように、電界効果トランジスタ１２のゲート端子に対して、しきい値電圧以下のゲート電圧Ｖ_Ｇを印加して、電界効果トランジスタ１２のドレイン・ソース間抵抗Ｒ_ＤＳが所定の値になるように制御する。図５に示す例では、ドレイン・ソース間抵抗Ｒ_ＤＳが５Ｇオームになるように、ゲート電圧を制御することを示している。

図６は、電界効果トランジスタのドレイン・ソース間電流とドレイン・ソース間電圧との関係を示す図である。

オフ状態の電界効果トランジスタでは、ドレイン・ソース間電流Ｉ_ＤＳとドレイン・ソース間電圧Ｖ_ＤＳとの間には比例関係があり、比例係数がドレイン・ソース間抵抗Ｒ_ＤＳとなる。

演算増幅器１１の反転入力端子１１ａ及び被増幅回路２０の入力抵抗は非常に大きいので、電界効果トランジスタ１２のドレイン・ソース間電圧Ｖ_ＤＳは、実質的にゼロとなり、ドレイン・ソース間電圧Ｖ_ＤＳは、しきい値電圧よりも低い値となっている。このように、電界効果トランジスタ１２のドレイン・ソース間電圧Ｖ_ＤＳは低い値なので、増幅回路１０の動作は、ドレイン・ソース間電流Ｉ_ＤＳとドレイン・ソース間電圧Ｖ_ＤＳとが線形な関係を有する領域で行われる。

そして、増幅回路１０に求められる帰還抵抗値は、このドレイン・ソース間電流Ｉ_ＤＳとドレイン・ソース間電圧Ｖ_ＤＳとの比により決定される。

次に、抵抗補正部１５について、以下に更に説明する。

抵抗補正部１５は、電界効果トランジスタ１２との温度差が１０℃以下の位置に配置され、温度変化に対して線形に変化する電圧又は電流を出力する温度検出部１４を有する。抵抗補正部１５は、温度検出部１４が出力する電流又は電圧に基づいて、電界効果トランジスタ１２のドレイン・ソース間抵抗が所定の値になるように、電界効果トランジスタ１２のゲート端子に対して、しきい値電圧以下のゲート電圧を印加する。

図７は、温度検出部を示す図である。

図７に示す温度検出部１４は、ＰＮ接合ダイオード１４ａと、ＰＮ接合ダイオード１４ａのカソードに接続する定電流源１４ｂを有する。また、抵抗補正部１５は、ＰＮ接合ダイオード１４ａのアノードに接続する定電圧源３５（図３参照）を有する。ＰＮ接合ダイオード１４ａは、電圧が順方向に印加されることにより、温度変化に対して線形に変化する電圧を出力するが、ＰＮ接合ダイオード１４ａを動作させるためには電流が流れている必要がある。定電流源１４ｂは、ＰＮ接合ダイオード１４ａに電流を流させて動作させる機能を有する。

図８は、他の温度検出部を示す図である。

図８に示す温度検出部１４は、ドレイン端子とゲート端子とが短絡された電界効果トランジスタ１４ｃと、電界効果トランジスタ１４ｃのドレイン端子に接続する定電流源１４ｄを有する。また、抵抗補正部１５は、電界効果トランジスタ１４ｃのソース端子に接続する定電圧源３５（図３参照）を有する。ドレイン端子とゲート端子とが短絡された電界効果トランジスタ１４ｃは、実質的には、図７に示すＰＮ接合ダイオード１４ａと同様の動作を行う。ただし、電界効果トランジスタは、ドレイン・ソース間電流の大きさにより、温度変化によってしきい値電圧が変化する向きが異なるので、定電流源１４ｄが生成する電流の大きさによって、温度変化によりしきい値電圧が変化する向きを制御している。本実施形態では、電界効果トランジスタ１４ｃの温度変化によってしきい値電圧が変化する向きを、電界効果トランジスタ１２と一致させている。なお、ＰＮ接合ダイオードは、電流の大きさによって、温度変化によるしきい値電圧の変化の向きは変化しない。

図７及び図８に示す例では、温度検出部は、温度変化に対して線形に変化する電圧を出力するが、温度検出部は、温度変化に対して線形に変化する電流を出力しても良い。

抵抗補正部１５は、温度検出部１４が出力する電流又は電圧に基づいて、温度検出部１４の温度を求め、求めた温度に基づいて、電界効果トランジスタ１２のゲート端子に印加するゲート電圧を決定する。

具体的には、図３に示すように、抵抗補正部１５は、温度検出部１４が出力する電流又は電圧のアナログ信号をデジタル信号に変換するＡＤコンバータ３３と、演算部３１と、記憶部３２と、演算部３１が出力するゲート電圧のデジタル信号をアナログ信号に変換するＤＡコンバータ３４を有する。

記憶部３２は、温度検出部１４が出力する電流又は電圧と温度検出部１４の温度との関係、及び温度検出部１４の温度と電界効果トランジスタ１２のゲート端子に印加するゲート電圧との関係を記憶する。

温度検出部１４が出力する電流又は電圧と温度検出部１４の温度との関係は、温度と、温度検出部１４が出力する電流又は電圧との関係を事前に測定して、記憶部３２に記憶される。温度検出部１４の温度と電界効果トランジスタ１２のゲート端子に印加するゲート電圧との関係は、各温度において、電界効果トランジスタ１２のゲート・ソース間電圧Ｖ_ＧＳとしきい値電圧Ｖ_ＴＨとの差（Ｖ_ＧＳ−Ｖ_ＴＨ）が所定の値になるゲート電圧が決定されて、記憶部３２に記憶される。

演算部３１は、記憶部３２が記憶する温度検出部１４が出力する電流又は電圧と温度検出部１４の温度との関係を参照して、温度検出部１４が出力する電流又は電圧に基づいて、温度検出部１４の温度を求める。また、演算部３１は、記憶部３２が記憶する温度検出部１４の温度と電界効果トランジスタ１２のゲート端子に印加するゲート電圧との関係を参照して、求めた温度に基づいて、電界効果トランジスタ１２のゲート端子に印加するゲート電圧を決定する。

上抵抗補正部１５は、温度検出部１４の温度が、電界効果トランジスタ１２の温度と同じであると仮定して、電界効果トランジスタ１２に印加するゲート電圧を決定する。従って、温度検出部１４の温度と、電界効果トランジスタ１２の温度との差は近いことが好ましい。

この観点から、温度検出部１４と電界効果トランジスタとの温度差は、好ましくは５℃以下、より好ましくは１℃以下、更に好ましくは０．５℃以下、より更に好ましくは０．１℃以下である。

上述した本実施形態の増幅回路１０によれば、抵抗補正部１５が温度の影響を補正して、帰還抵抗である電界効果トランジスタ１２のドレイン・ソース間抵抗が所定の値になるように制御される。

抵抗補正部１５は、温度検出部１４の温度変化に対応して、電界効果トランジスタ１２のゲート端子に印加するゲート電圧を生成するが、温度検出部１４の温度は、例えば秒単位の間隔で変化するので、抵抗補正部１５の動作に伴う消費電力は小さい。

また、本実施形態では、温度検出部１４が、ＰＮ接合ダイオード又は電界効果トランジスタを用いて形成されるので、そのような温度検出部１４を有する抵抗補正部１５を備えた増幅回路１０を、一つの集積回路として形成することができる。

次に、上述した増幅回路の第２及び第３実施形態を、図９及び図１０を参照しながら、以下に説明する。第２及び第３実施形態について特に説明しない点については、上述の第１実施形態に関して詳述した説明が適宜適用される。また、同一の構成要素には同一の符号を付してある。

図９は、本明細書に開示する増幅回路の第２実施形態を示す図である。

本実施形態の増幅回路１０の抵抗補正部１５は、上述した第１実施形態と同様に、温度検出部１４が出力する電流に基づいて、温度検出部１４の温度を求め、求めた温度に基づいて、電界効果トランジスタ１２のゲート端子に印加するゲート電圧を決定する。

また、抵抗補正部１５は、温度検出部１４に接続する定電圧源４６を有する。

抵抗補正部１５は、複数の抵抗素子が接続端子４２ａを介して直列に接続され、接続端子４２ａからタップ４２ｂを介して所定の電圧が取り出される抵抗ストリング４２を有する。また、抵抗補正部１５は、電界効果トランジスタ１２のゲート端子に接続する出力端子４４と、タップ４２ｂを介して出力端子４４と何れかの接続端子４２ａとを接続する選択スイッチ４３と、選択スイッチ４３を制御する制御部４１を有する。

抵抗ストリング４２の第１端子４２ｃには、温度検出部１４が出力する電流が入力され、抵抗ストリング４２の第２端子４２ｄは接地される。

制御部４１は、温度検出部１４の出力電圧と温度との間の比例係数、及び電界効果トランジスタ１２のしきい値電圧と温度との間の比例係数に基づいて、選択スイッチ４３を制御する。

例えば、温度検出部１４の出力電圧と温度との間の比例係数が１０ｍＶ／℃であり、電界効果トランジスタ１２のしきい値電圧と温度との間の比例係数が５ｍＶ／℃であるとする。この場合には、温度検出部１４の出力電圧の変動に対して、電界効果トランジスタ１２のゲート端子に印加するゲート電圧を、温度検出部１４の出力電圧の変動量の半分だけ変化させる接続端子４２ａが選択されて、選択された接続端子４２ａと出力端子４４とを接続するように選択スイッチ４３が制御される。

実際には、温度検出部１４の出力電圧と温度との間の比例関係、及び電界効果トランジスタ１２のしきい値電圧と温度との間の比例関係を事前に調べて、選択すべき接続端子４２ａは決定されており、制御部４１には、選択すべき接続端子４２ａが記憶されている。増幅回路１０の動作中、制御部４１は、選択された接続端子４２ａが、出力端子４４と接続するように選択スイッチ４３を制御する。

抵抗ストリング４２はオフセット抵抗を有するので、抵抗補正部１５には、このオフセット抵抗を調整するための電圧可変の定電圧源４７が配置される。

出力端子４４から出力された電圧と、定電圧源４７から出力された電圧は、電圧加算器４５で積算される。ここで、積算された電圧は、電界効果トランジスタ１２のしきい値電圧以下になるように、定電圧源４６、温度検出部１４の出力電圧、抵抗ストリング４２、定電圧源４７等は設定される。そして、電圧加算器４５から出力される積算された電圧が、電界効果トランジスタ１２のゲート端子に対して印加される。

上述した本実施形態の増幅回路によれば、上述した第１実施形態と同様の効果が奏される。

次に、本明細書に開示する第３実施形態の増幅回路を、以下に説明する。

図１０は、本明細書に開示する増幅回路の第３実施形態を示す図である。

本実施形態の増幅回路１０では、抵抗補正部１５の温度検出部は、電界効果トランジスタ１４ｅである。抵抗補正部１５は、電界効果トランジスタ１４ｅのソース端子に接続する定電圧源５３を有する。

電界効果トランジスタ１２及び電界効果トランジスタ１４ｅは、温度変化に対して線形に変化するしきい値電圧の同一の関係を有する。即ち、同じ温度変化を受けた電界効果トランジスタ１２及び電界効果トランジスタ１４ｅは、しきい値電圧が同じ量だけ、同じ方向に変化する。

本明細書では、電界効果トランジスタ１２及び電界効果トランジスタ１４ｅが、温度変化に対して線形に変化するしきい値電圧の同一の関係を有することは、電界効果トランジスタ１２のしきい値変化量に対して、電界効果トランジスタ１４ｅのしきい値変化量が、５０％以内、好ましくは５％以内、更に好ましくは０．５％以内の範囲内にあることを意味する。

抵抗補正部１５は、電界効果トランジスタ１４ｅのドレイン・ソース間電圧とドレイン・ソース間電流との比が一定になるように、電界効果トランジスタ１２のゲート端子、及び、電界効果トランジスタ１４ｅのゲート端子に対して、電界効果トランジスタ１４ｅのしきい値以下の同じゲート電圧を印加する。電界効果トランジスタ１２のしきい値電圧は、電界効果トランジスタ１４ｅと同じでなくても良いが、同じであることが、回路を設計することが容易になる観点から好ましい。

抵抗補正部１５は、反転入力端子５１ａと、非反転入力端子５１ｂと、出力端子５１ｃを有する演算増幅器５１と、演算増幅器５１の反転入力端子５１ａに接続する定電圧源５４を有する。

また、抵抗補正部１５は、第１端子５２ａが電界効果トランジスタ１４ｅのドレイン端子及び演算増幅器５１の非反転入力端子５１ｂと接続し、第２端子５２ｂが接地する抵抗素子５２を有する。

抵抗素子５２は、温度による抵抗値の変動が少ないことが、電界効果トランジスタ１４ｅのゲート電圧の制御精度を高める観点から好ましい。また、抵抗素子５２の抵抗値は、電界効果トランジスタ１４ｅのオフ状態のドレイン・ソース間抵抗Ｒ_ＤＳと近い値であることが、抵抗補正部１５の設計を容易にする観点から好ましい。

演算増幅器５１の出力端子５１ｃは、電界効果トランジスタ１２のゲート端子、及び、電界効果トランジスタ１４ｅのゲート端子と接続する。

本実施形態では、定電圧源５３が出力する電圧２Ｖ_１は、定電圧源５４が出力する電圧Ｖ_１の２倍である。

抵抗素子５２の抵抗値をＲｃとすると、電界効果トランジスタ１４ｅのドレイン・ソース間電圧Ｖ_ＤＳは、Ｖ_ＤＳ＝２Ｖ_１−Ｒｃ・Ｉ_ＤＳとなる。ここで、Ｉ_ＤＳは、電界効果トランジスタ１４ｅのドレイン・ソース間電流である。

演算増幅器５１の反転入力端子５１ａ及び非反転入力端子５１ｂは、仮想短絡しているので、実質的に同電位であるため、Ｒｃ・Ｉ_ＤＳ＝Ｖ_１である。従って、電界効果トランジスタ１４ｅのドレイン・ソース間電圧Ｖ_ＤＳは、Ｖ_ＤＳ＝２Ｖ_１−Ｒｃ・Ｉ_ＤＳ＝Ｖ_１となり、制御された状態では、定電圧源５４が出力する電圧Ｖ_１と同じになる。

演算増幅器５１の反転入力端子５１ａ及び非反転入力端子５１ｂの電位の差が生じると、演算増幅器５１は、反転入力端子５１ａ及び非反転入力端子５１ｂの電位の差を低減するような出力電圧を、出力端子５１ｃから電界効果トランジスタ１４ｅのゲート端子に出力するので、電界効果トランジスタ１４ｅのドレイン・ソース間電圧とドレイン・ソース間電流との比が一定になるように制御される。

ここで、演算増幅器５１の出力端子５１ｃから出力される電圧は、電界効果トランジスタ１４ｅ及び電界効果トランジスタ１２のしきい値電圧以下の値になるように調節される。

このようにして、電界効果トランジスタ１４ｅは、温度が変化しても、ドレイン・ソース間電流とドレイン・ソース間電圧との比、即ち、オフ状態のドレイン・ソース間抵抗Ｒ_ＤＳが一定になるように制御される。従って、電界効果トランジスタ１４ｅは、ゲート電圧Ｖ_Ｇとしきい値電圧Ｖ_ＴＨとの差（Ｖ_Ｇ−Ｖ_ＴＨ）が一定になるように制御される。

一方、帰還抵抗である電界効果トランジスタ１２にも、電界効果トランジスタ１４ｅと同じゲート電圧が供給されるので、ゲート電圧Ｖ_Ｇとしきい値電圧Ｖ_ＴＨとの差（Ｖ_Ｇ−Ｖ_ＴＨ）が一定になるように制御される。従って、電界効果トランジスタ１２は、温度が変化しても、オフ状態のドレイン・ソース間抵抗Ｒ_ＤＳが一定になるように制御される。結果として、電界効果トランジスタ１２も、そのドレイン・ソース間電圧とドレイン・ソース間電流との比が一定になるように制御される。

上述した本実施形態の増幅回路によれば、上述した第１実施形態と同様の効果が奏される。

本発明では、上述した実施形態の増幅回路は、本発明の趣旨を逸脱しない限り適宜変更が可能である。また、一の実施形態が有する構成要件は、他の実施形態にも適宜適用することができる。

例えば、温度検出部１４及び抵抗補正部１５の具体的な構成は、上述した実施形態には限定されない。

また、上述したように、電界効果トランジスタのオフ状態のドレイン・ソース間抵抗Ｒ_ＤＳは、ゲート・ソース間電圧Ｖ_ＧＳとしきい値電圧Ｖ_ＴＨとの差（Ｖ_ＧＳ−Ｖ_ＴＨ）の指数関数の逆数に比例して変化する。ここで、正確には、ドレイン・ソース間抵抗Ｒ_ＤＳは、（Ｖ_ＴＨ−Ｖ_ＧＳ）／（ζ・ｋ／ｑ・Ｔ）の指数関数の逆数に比例して変化する。ここで、ｋはボルツマン定数であり、ｑは素電荷であり、Ｔは絶対温度であり、ζは定数である。しきい値電圧Ｖ_ＴＨの温度変化割合ΔＶ_ＴＨは、約２ｍＶ／Ｋであり、分母（ζ・ｋ／ｑ・Ｔ））の温度変化割合Δ（ζ・ｋ／ｑ・Ｔ）は、通常、１．６７・ｋ／ｑ ｍＶ／Ｋ（約０．１ｍＶ／Ｋ）である。分母（ζＶ_ＴＨ）は、ΔＶ_ＴＨに比べて変化が少ないので、分子に対して定数と見なすことができる。しかしながら、ドレイン・ソース間抵抗Ｒ_ＤＳをより正確に制御する観点からは、分母（ζ・ｋ／ｑ・Ｔ）の温度変化も考慮して、電界効果トランジスタのオフ状態のドレイン・ソース間抵抗Ｒ_ＤＳを制御しても良い。

図１１は、本明細書に開示する増幅回路の他の実施形態を示す図である。

図１１に示すように、増幅回路１０は、反転入力端子１１ａと、非反転入力端子１１ｂと、出力端子１１ｃを有する演算増幅器１１と、反転入力端子１１ａにドレイン端子が接続され、出力端子１１ｃにソース端子が接続された電界効果トランジスタ１２と、電界効果トランジスタ１２との温度差が１０℃以下の位置に配置され、温度変化に対して線形に変化する電圧又は電流を出力する温度検出部１４と、温度検出部１４が出力する電流又は電圧に基づいて、電界効果トランジスタ１２のドレイン・ソース間抵抗が所定の値になるように、又は、電界効果トランジスタ１２のゲート電圧としきい値電圧との差が所定の値になるように、電界効果トランジスタ１２のゲート端子に対して、しきい値電圧以下のゲート電圧を印加する制御回路１５ａと、を有する抵抗補正部１５を備えていればよい。

上述した各実施形態では、増幅回路は、単相入力及び単相出力であったが、差動入力及び差動出力型であっても良い。

図１２は、本明細書に開示する増幅回路の更に他の実施形態の要部を示す図である。

図１２に示す実施形態では、演算増幅器１１は、差動型の信号を入力する反転入力端子１１ａ及び非反転入力端子１１ｂと、差動型の信号を出力する正出力端子１１ｄ及び負出力端子１１ｅを有する。正出力端子１１ｄと反転入力端子１１ａとの間には、第１電界効果トランジスタ１２ａが配置され、負出力端子１１ｅと非反転入力端子１１ｂとの間には、第２電界効果トランジスタ１２ｂが配置される。第１電界効果トランジスタ１２ａのソース端子は、正出力端子１１ｄと接続され、第１電界効果トランジスタ１２ａのドレイン端子は、反転入力端子１１ａと接続される。また、第２電界効果トランジスタ１２ｂのソース端子は、負出力端子１１ｅと接続され、第２電界効果トランジスタ１２ｂのドレイン端子は、非反転入力端子１１ｂと接続される。第１電界効果トランジスタ１２ａのゲート端子に対しては、抵抗補正部が、第１電界効果トランジスタ１２ａのドレイン・ソース間抵抗が所定の値になるように、又は、第１電界効果トランジスタ１２ａのゲート電圧としきい値電圧との差との差が所定の値になるように、しきい値電圧以下のゲート電圧を印加する。同様に、第２電界効果トランジスタ１２ｂのゲート端子に対しては、抵抗補正部が、第２電界効果トランジスタ１２ｂのドレイン・ソース間抵抗が所定の値になるように、又は、第２電界効果トランジスタ１２ｂのゲート電圧としきい値電圧との差が所定の値になるように、しきい値電圧以下のゲート電圧を印加する。

１０ 増幅回路
１１ 演算増幅器
１１ａ 反転入力端子
１１ｂ 非反転入力端子
１１ｃ 出力端子
１２ 電界効果トランジスタ
１３ コンデンサ
１４ 温度検出部
１４ａ ＰＮ接合ダイオード
１４ｂ 定電流源
１４ｃ 電界効果トランジスタ
１４ｄ 定電流源
１４ｅ 電界効果トランジスタ
１５ 抵抗補正部
１５ａ 制御回路
２０ 被増幅回路
２１ 可変容量センサ
２２ 定電圧源
３１ 演算部
３２ 記憶部
３３ ＡＤコンバータ
３４ ＤＡコンバータ
３５ 定電圧源
４１ 制御部
４２ 抵抗ストリング
４２ａ 接続端子
４２ｂ タップ
４３ 選択スイッチ
４４ 出力端子
４５ 電圧加算器
４６ 定電圧源
４７ 定電圧源
５１ 演算増幅器
５１ａ 反転入力端子
５１ｂ 非反転入力端子
５１ｃ 出力端子
５２ 抵抗素子
５３ 定電圧源
５４ 定電圧源

Claims (10)

1. 反転入力端子と、非反転入力端子と、出力端子を有する演算増幅器と、
   前記反転入力端子にドレイン端子が接続され、前記出力端子にソース端子が接続された第１電界効果トランジスタと、
   前記第１電界効果トランジスタとの温度差が１０℃以下の位置に配置され、温度変化に対して線形に変化する電圧又は電流を出力する温度検出部を有し、前記温度検出部が出力する電流又は電圧に基づいて、前記第１電界効果トランジスタのゲート電圧としきい値電圧との差が所定の値になるように、前記第１電界効果トランジスタのゲート端子に対して、しきい値電圧以下のゲート電圧を印加する抵抗補正部と、
   を備える増幅回路。
2. 反転入力端子と、非反転入力端子と、出力端子を有する演算増幅器と、
   前記反転入力端子にドレイン端子が接続され、前記出力端子にソース端子が接続された第１電界効果トランジスタと、
   前記第１電界効果トランジスタとの温度差が１０℃以下の位置に配置され、温度変化に対して線形に変化する電圧又は電流を出力する温度検出部を有し、前記温度検出部が出力する電流又は電圧に基づいて、前記第１電界効果トランジスタのドレイン・ソース間抵抗が所定の値になるように、前記第１電界効果トランジスタのゲート端子に対して、しきい値電圧以下のゲート電圧を印加する抵抗補正部と、
   を備える増幅回路。
3. 前記温度検出部は、ＰＮ接合ダイオードと、前記ＰＮ接合ダイオードのアノードに接続する第１定電流源を有し、
   前記抵抗補正部は、前記ＰＮ接合ダイオードのカソードに接続する第１定電圧源を有する請求項１又は２に記載の増幅回路。
4. 前記温度検出部は、ドレイン端子とゲート端子とが短絡された第２電界効果トランジスタと、前記第２電界効果トランジスタのドレイン端子に接続する第２定電流源を有し、
   前記抵抗補正部は、前記第２電界効果トランジスタのソース端子に接続する第２定電圧源を有する請求項１又は２に記載の増幅回路。
5. 前記抵抗補正部は、前記温度検出部が出力する電流又は電圧に基づいて、前記温度検出部の温度を求め、前記温度に基づいて、前記第１電界効果トランジスタのゲート端子に印加する前記ゲート電圧を決定する請求項１〜４の何れか一項に記載の増幅回路。
6. 前記抵抗補正部は、
   前記温度検出部が出力する電流又は電圧と前記温度検出部の温度との関係、及び前記温度検出部の温度と前記第１電界効果トランジスタのゲート端子に印加する前記ゲート電圧との関係を記憶する記憶部と、
   前記記憶部に記憶された前記関係を参照して、前記温度検出部が出力する電流又は電圧に基づいて、前記温度検出部の前記温度を求め、前記温度に基づいて、前記第１電界効果トランジスタのゲート端子に印加する前記ゲート電圧を決定する演算部と、を有する請求項５に記載の増幅回路。
7. 前記抵抗補正部は、複数の抵抗素子が接続端子を介して直列に接続され、接続端子から所定の電圧が取り出される抵抗ストリングと、前記第１電界効果トランジスタのゲート端子に接続する出力端子と、前記出力端子と何れかの接続端子とを接続する選択スイッチと、前記選択スイッチを制御する制御部を有し、
   前記抵抗ストリングの第１端子には、前記温度検出部が出力する電流が入力され、前記抵抗ストリングの第２端子は接地され、
   前記制御部は、前記温度検出部の出力電圧と温度との間の比例係数、及び前記第１電界効果トランジスタのしきい値電圧と温度との間の比例係数に基づいて、前記選択スイッチを制御する請求項５に記載の増幅回路。
8. 前記温度検出部は、第３電界効果トランジスタを有し、
   前記第１電界効果トランジスタ及び第３電界効果トランジスタは、温度変化に対して線形に変化するしきい値電圧の同一の関係を有し、
   前記抵抗補正部は、前記第３電界効果トランジスタのドレイン・ソース間電圧とドレイン・ソース間電流との比が一定になるように、前記第１電界効果トランジスタの前記ゲート端子、及び、前記第３電界効果トランジスタの前記ゲート端子に対して、前記ゲート電圧を印加する請求項１又は２に記載の増幅回路。
9. 前記抵抗補正部は、
   前記第３電界効果トランジスタの前記ソース端子に接続する第３定電圧源と、
   反転入力端子と、非反転入力端子と、出力端子を有する第２の演算増幅器と、
   前記第２の演算増幅器の反転入力端子に接続する第４定電圧源と、
   第１端子が前記第３電界効果トランジスタのドレイン端子及び前記第２の演算増幅器の非反転入力端子と接続し、第２端子が接地する抵抗素子と、
   を有し、
   前記第２の演算増幅器の出力端子は、前記第１電界効果トランジスタのゲート端子、及び、前記第２電界効果トランジスタのゲート端子と接続する請求項８に記載の増幅回路。
10. 前記第３定電圧源が出力する電圧は、前記第４定電圧源が出力する電圧の２倍である請求項９に記載の増幅回路。

Images