JPH07221596A - 減衰回路 - Google Patents
減衰回路Info
- Publication number
- JPH07221596A JPH07221596A JP804594A JP804594A JPH07221596A JP H07221596 A JPH07221596 A JP H07221596A JP 804594 A JP804594 A JP 804594A JP 804594 A JP804594 A JP 804594A JP H07221596 A JPH07221596 A JP H07221596A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- attenuation
- attenuator
- control
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 減衰回路において、調整をなくし、直流から
高周波まで広帯域動作を可能とし、かつ広範囲の温度に
対して正常に動作させる。 【構成】 第１の減衰器で、ＦＥＴ１２と抵抗１４によ
り入力Ｖinを分圧する。同じ特性の第２の減衰器で、Ｆ
ＥＴ１８と抵抗２０により基準電圧Ｖref を分圧する。
この分圧出力Ｖmoと減衰量制御電圧Ｖc との差電圧Ｖg
を差動増幅器３２にて生成し、このＶg によりＦＥＴ１
２，１８のゲートを制御し、ＦＥＴのオン抵抗を可変制
御する。 【効果】 第２の減衰器と差動増幅器とによる負帰還ル
ープにより、第１の減衰器の減衰特性は直線性となり、
温度特性も良くなる。
高周波まで広帯域動作を可能とし、かつ広範囲の温度に
対して正常に動作させる。 【構成】 第１の減衰器で、ＦＥＴ１２と抵抗１４によ
り入力Ｖinを分圧する。同じ特性の第２の減衰器で、Ｆ
ＥＴ１８と抵抗２０により基準電圧Ｖref を分圧する。
この分圧出力Ｖmoと減衰量制御電圧Ｖc との差電圧Ｖg
を差動増幅器３２にて生成し、このＶg によりＦＥＴ１
２，１８のゲートを制御し、ＦＥＴのオン抵抗を可変制
御する。 【効果】 第２の減衰器と差動増幅器とによる負帰還ル
ープにより、第１の減衰器の減衰特性は直線性となり、
温度特性も良くなる。
Description
【０００１】
【産業上の利用分野】本発明は減衰回路に関し、特に通
信，計測，電波応用等の広い分野に用いられる減衰回路
の改良に関するものである。
信，計測，電波応用等の広い分野に用いられる減衰回路
の改良に関するものである。
【０００２】
【従来の技術】この種の減衰回路の例として広く用いら
れているものに、ＰＩＮダイオードの可変抵抗特性を利
用した減衰回路があり、特開平２−２８０５１４号公
報，特開平３−３４０７号公報，特開平４−６１４１２
号公報等の多くの文献に開示されている。
れているものに、ＰＩＮダイオードの可変抵抗特性を利
用した減衰回路があり、特開平２−２８０５１４号公
報，特開平３−３４０７号公報，特開平４−６１４１２
号公報等の多くの文献に開示されている。
【０００３】これ等ＰＩＮダイオードを用いた従来の減
衰回路は、基本的に図２に示す如く構成されている。す
なわち、入力Ｖinと出力Ｖout との間に並列に接続され
たＰＩＮダイオード５２を可変減衰素子として用いてお
り、信号ラインに直列に挿入された抵抗５４とこのＰＩ
Ｎダイオード５２とにより分圧回路を構成し、ＰＩＮダ
イオード５２の両端電圧を減衰出力Ｖout として導出す
るものである。
衰回路は、基本的に図２に示す如く構成されている。す
なわち、入力Ｖinと出力Ｖout との間に並列に接続され
たＰＩＮダイオード５２を可変減衰素子として用いてお
り、信号ラインに直列に挿入された抵抗５４とこのＰＩ
Ｎダイオード５２とにより分圧回路を構成し、ＰＩＮダ
イオード５２の両端電圧を減衰出力Ｖout として導出す
るものである。
【０００４】そして、ＰＩＮダイオード５２に対して減
衰量制御のための制御バイアス電圧Ｖc1を印加してこの
ダイオード５２の抵抗値を変化制御せしめ、抵抗５４と
の分圧比を変えることで減衰量を制御するようになって
いる。
衰量制御のための制御バイアス電圧Ｖc1を印加してこの
ダイオード５２の抵抗値を変化制御せしめ、抵抗５４と
の分圧比を変えることで減衰量を制御するようになって
いる。
【０００５】この場合、ＰＩＮダイオードに印加する制
御電圧Ｖc1と減衰量との関係は、図３に示すごとく、非
線形特性を呈するために、関数発生器５６を設けて制御
電圧Ｖc1をＶc2に変換して図３の非線形特性を補償する
ことにより、制御電圧Ｖc1に比例した直線性の減衰特性
を得ている。
御電圧Ｖc1と減衰量との関係は、図３に示すごとく、非
線形特性を呈するために、関数発生器５６を設けて制御
電圧Ｖc1をＶc2に変換して図３の非線形特性を補償する
ことにより、制御電圧Ｖc1に比例した直線性の減衰特性
を得ている。
【０００６】尚、信号ラインに直列に設けられたコンデ
ンサ６２及び６４は、ＰＩＮダイオード５２へ印加され
る制御電圧Ｖc2（直流電圧）をカットするための直流遮
断用コンデンサである。また、制御電圧Ｖc2に対して直
列に設けられたチョークコイル５８及び並列に設けられ
たコンデンサ６０は、信号ラインと関数発生器５６との
間を交流的に遮断するためのフィルタである。
ンサ６２及び６４は、ＰＩＮダイオード５２へ印加され
る制御電圧Ｖc2（直流電圧）をカットするための直流遮
断用コンデンサである。また、制御電圧Ｖc2に対して直
列に設けられたチョークコイル５８及び並列に設けられ
たコンデンサ６０は、信号ラインと関数発生器５６との
間を交流的に遮断するためのフィルタである。
【０００７】
【発明が解決しようとする課題】この様な従来のＰＩＮ
ダイオードを用いた減衰回路では、以下の如き問題があ
る。
ダイオードを用いた減衰回路では、以下の如き問題があ
る。
【０００８】先ず、ＰＩＮダイオード５２の非線形特性
を補償する制御電圧Ｖc2を得るために、関数発生器５６
が必要であり、その調整が複雑である。
を補償する制御電圧Ｖc2を得るために、関数発生器５６
が必要であり、その調整が複雑である。
【０００９】また、ＰＩＮダイオード５２に対して制御
電圧Ｖc2を印加するためには、直流遮断用コンデンサ６
２，６４を信号ラインに直列に設ける必要があり、従っ
て直流を含む低周波域では原理的に動作できない。
電圧Ｖc2を印加するためには、直流遮断用コンデンサ６
２，６４を信号ラインに直列に設ける必要があり、従っ
て直流を含む低周波域では原理的に動作できない。
【００１０】更には、ＰＩＮダイオード５２の電圧−抵
抗特性は温度により変化し、その変化が減衰回路の特性
に直接影響するために、動作温度が狭くなる。そこで、
例えば特開昭６４−６５６３号公報に提案される様な温
度補償回路が更に必要となる。
抗特性は温度により変化し、その変化が減衰回路の特性
に直接影響するために、動作温度が狭くなる。そこで、
例えば特開昭６４−６５６３号公報に提案される様な温
度補償回路が更に必要となる。
【００１１】本発明の目的は、煩雑な調整を不要としか
つ直流から高周波までの広い帯域に亘って動作可能な直
線性の良い減衰特性を有する減衰回路を提供することで
ある。
つ直流から高周波までの広い帯域に亘って動作可能な直
線性の良い減衰特性を有する減衰回路を提供することで
ある。
【００１２】本発明の他の目的は、特別な温度補償回路
を不要として広範囲の動作温度特性を有する減衰回路を
提供することである。
を不要として広範囲の動作温度特性を有する減衰回路を
提供することである。
【００１３】
【課題を解決するための手段】本発明による減衰回路
は、制御電極を有しこの制御電極への供給電圧に応じて
導通抵抗が変化する第１の３端子素子と第１の抵抗とに
よる分圧により入力信号の減衰をなす第１の減衰手段
と、同じく第２の３端子素子と第２の抵抗とによる分圧
により基準電圧の分圧をなす第２の減衰手段と、前記第
２の減衰手段の減衰出力と減衰量制御電圧との差に応じ
て前記前記第１及び第２の３端子素子の制御電極の制御
をなす制御手段とを含むことを特徴としている。
は、制御電極を有しこの制御電極への供給電圧に応じて
導通抵抗が変化する第１の３端子素子と第１の抵抗とに
よる分圧により入力信号の減衰をなす第１の減衰手段
と、同じく第２の３端子素子と第２の抵抗とによる分圧
により基準電圧の分圧をなす第２の減衰手段と、前記第
２の減衰手段の減衰出力と減衰量制御電圧との差に応じ
て前記前記第１及び第２の３端子素子の制御電極の制御
をなす制御手段とを含むことを特徴としている。
【００１４】更に、前記第１及び第２の３端子素子を電
界効果トランジスタにて形成し、かつこれ等両トランジ
スタを同一半導体チップ上に形成することを特徴として
いる。
界効果トランジスタにて形成し、かつこれ等両トランジ
スタを同一半導体チップ上に形成することを特徴として
いる。
【００１５】
【作用】第２の減衰手段において、第２の３端子素子の
導通抵抗と第２の抵抗とにより基準電圧が分圧され、制
御手段において、当該分圧電圧が減衰量制御電圧と比較
される。このとき減衰量制御電圧を変化させると、この
制御手段によって当該分圧電圧がこの減衰量制御電圧に
比例するように第２の３端子素子の制御電極電圧が変化
することになる。つまり、減衰量制御電圧の変化に比例
して第２の３端子素子の導通抵抗が変化するのである。
導通抵抗と第２の抵抗とにより基準電圧が分圧され、制
御手段において、当該分圧電圧が減衰量制御電圧と比較
される。このとき減衰量制御電圧を変化させると、この
制御手段によって当該分圧電圧がこの減衰量制御電圧に
比例するように第２の３端子素子の制御電極電圧が変化
することになる。つまり、減衰量制御電圧の変化に比例
して第２の３端子素子の導通抵抗が変化するのである。
【００１６】ここで、第１及び第２の減衰手段を同一特
性としておけば、第１及び第２の３端子素子の制御電極
には制御手段によって同一の電圧が印加されているの
で、減衰量制御電圧に比例して第１の３端子素子の導通
抵抗も変化し、直線性の良い減衰特性が得られる。
性としておけば、第１及び第２の３端子素子の制御電極
には制御手段によって同一の電圧が印加されているの
で、減衰量制御電圧に比例して第１の３端子素子の導通
抵抗も変化し、直線性の良い減衰特性が得られる。
【００１７】また、少くとも第１及び第２の３端子素子
を同一半導体チップ上に形成すると、これ等両素子の温
度特性は一致して広範囲の動作温度特性が可能となる。
を同一半導体チップ上に形成すると、これ等両素子の温
度特性は一致して広範囲の動作温度特性が可能となる。
【００１８】
【実施例】以下に図面を用いて本発明の実施例につき詳
述する。
述する。
【００１９】図１は本発明の実施例の回路図である。本
減衰回路は、３端子素子である電界効果トランジスタ１
２のソース１２ｓ−ドレイン１２ｄ間と抵抗１４とで入
力信号Ｖinを分圧し、抵抗１４の両端の電圧を出力信号
Ｖout とする減衰器１６と、減衰器１６と同じ特性を有
すると共に電界効果トランジスタ１８のソース１８ｓ−
ドレイン１８ｄ間と抵抗２０とで基準電圧Ｖref を分圧
して、抵抗２０の両端の電圧を出力電圧Ｖmoとする減衰
器２２と、出力電圧Ｖmoが減衰量制御電圧Ｖcに比例す
るように電界効果トランジスタ１２，１８のゲート１２
ｇ，１８ｇに電圧Ｖg を印加する補正制御回路２４とを
備えたものである。
減衰回路は、３端子素子である電界効果トランジスタ１
２のソース１２ｓ−ドレイン１２ｄ間と抵抗１４とで入
力信号Ｖinを分圧し、抵抗１４の両端の電圧を出力信号
Ｖout とする減衰器１６と、減衰器１６と同じ特性を有
すると共に電界効果トランジスタ１８のソース１８ｓ−
ドレイン１８ｄ間と抵抗２０とで基準電圧Ｖref を分圧
して、抵抗２０の両端の電圧を出力電圧Ｖmoとする減衰
器２２と、出力電圧Ｖmoが減衰量制御電圧Ｖcに比例す
るように電界効果トランジスタ１２，１８のゲート１２
ｇ，１８ｇに電圧Ｖg を印加する補正制御回路２４とを
備えたものである。
【００２０】また、電界効果トランジスタ１２，１８は
同一の半導体チップ２６上に形成されている。電界効果
トランジスタ１１２，１８はｎチャネルＭＯＳ型である
とする。
同一の半導体チップ２６上に形成されている。電界効果
トランジスタ１１２，１８はｎチャネルＭＯＳ型である
とする。
【００２１】減衰器１６では、電界効果トランジスタ１
２のソース１２ｓ−ドレイン１２ｄが入出力間の信号線
３０に直列接続され、抵抗１４が電界効果トランジスタ
１２の出力側の信号線３０に並列接続されている。従っ
て、入力信号Ｖinはソース１２ｓ−ドレイン１２ｄ間と
抵抗１４とで分圧され、出力信号Ｖout は抵抗１４の両
端の電圧となる。
２のソース１２ｓ−ドレイン１２ｄが入出力間の信号線
３０に直列接続され、抵抗１４が電界効果トランジスタ
１２の出力側の信号線３０に並列接続されている。従っ
て、入力信号Ｖinはソース１２ｓ−ドレイン１２ｄ間と
抵抗１４とで分圧され、出力信号Ｖout は抵抗１４の両
端の電圧となる。
【００２２】減衰器２２は、基準電圧Ｖref が入力され
出力電圧Ｖmoが補正制御回路２４へ出力される点を除
き、減衰器１６と同じ構成である。
出力電圧Ｖmoが補正制御回路２４へ出力される点を除
き、減衰器１６と同じ構成である。
【００２３】補正制御回路２４は、差動増幅器３２と、
抵抗器３４，３６，３８，４０とから構成されている。
差動増幅器３２の−入力端子には出力電圧Ｖmo，＋入力
端子には減衰量制御電圧Ｖc が夫々入力される。差動増
幅器３２の出力端子３２o は、電界効果トランジスタ１
２，１８のゲート１２ｇ，１８ｇに接続されている。つ
まり、出力端子３２o の電圧Ｖg は、電界効果トランジ
スタ１８を介して−入力端子に負帰還されている。
抵抗器３４，３６，３８，４０とから構成されている。
差動増幅器３２の−入力端子には出力電圧Ｖmo，＋入力
端子には減衰量制御電圧Ｖc が夫々入力される。差動増
幅器３２の出力端子３２o は、電界効果トランジスタ１
２，１８のゲート１２ｇ，１８ｇに接続されている。つ
まり、出力端子３２o の電圧Ｖg は、電界効果トランジ
スタ１８を介して−入力端子に負帰還されている。
【００２４】次に、本減衰回路の動作について説明す
る。減衰量制御電圧Ｖc を変化させてＶc ＞Ｖmoにした
とする。すると、差動増幅器３２の出力端子３２o の電
圧Ｖg、すなわち電界効果トランジスタ１８のゲート電
圧Ｖg が増大することにより、電界効果トランジスタ１
８のソース１８ｓ−ドレイン１８ｄ間の抵抗値が減少
し、その結果、出力電圧Ｖmoが増大してＶc ＝Ｖmoとな
る。
る。減衰量制御電圧Ｖc を変化させてＶc ＞Ｖmoにした
とする。すると、差動増幅器３２の出力端子３２o の電
圧Ｖg、すなわち電界効果トランジスタ１８のゲート電
圧Ｖg が増大することにより、電界効果トランジスタ１
８のソース１８ｓ−ドレイン１８ｄ間の抵抗値が減少
し、その結果、出力電圧Ｖmoが増大してＶc ＝Ｖmoとな
る。
【００２５】逆に、減衰量制御電圧Ｖc を変化させてＶ
c ＜Ｖmoにしたとする。すると、ゲート電圧Ｖg が減少
することにより、ソース１８ｓ−ドレイン１８ｄ間の抵
抗値が増大し、その結果、出力電圧Ｖmoが減少してＶc
＝Ｖmoとなる。このように、制御電圧Ｖc と出力電圧Ｖ
moとは比例する。
c ＜Ｖmoにしたとする。すると、ゲート電圧Ｖg が減少
することにより、ソース１８ｓ−ドレイン１８ｄ間の抵
抗値が増大し、その結果、出力電圧Ｖmoが減少してＶc
＝Ｖmoとなる。このように、制御電圧Ｖc と出力電圧Ｖ
moとは比例する。
【００２６】また、減衰器１６，２２は同じ特性であ
り、且つ電界効果トランジスタ１２，１８のゲート１２
ｇ，１８ｇには補正制御回路２４によって同じ電圧Ｖg
が印加されている。従って、制御電圧Ｖc に比例して、
電界効果トランジスタ１２のソース１２ｓ−ドレイン１
２ｄ間の抵抗値が変化する。すなわち、制御電圧Ｖc に
比例した減衰量が得られる。
り、且つ電界効果トランジスタ１２，１８のゲート１２
ｇ，１８ｇには補正制御回路２４によって同じ電圧Ｖg
が印加されている。従って、制御電圧Ｖc に比例して、
電界効果トランジスタ１２のソース１２ｓ−ドレイン１
２ｄ間の抵抗値が変化する。すなわち、制御電圧Ｖc に
比例した減衰量が得られる。
【００２７】ここで、温度の変化により出力電圧Ｖmoが
変化しそうになると、Ｖc −Ｖmoを満たすようにゲート
電圧Ｖg がＶg ＋ΔＶg に変化する。このとき、減衰器
１６，２２は同じ特性であるため、減衰器１６の特性も
減衰器２２と同じように温度により変化する。そして、
電界効果トランジスタ１２にもゲート電圧Ｖg ＋ΔＶｇ
が印加されるので、温度変化に対しても減衰量は一定で
ある。
変化しそうになると、Ｖc −Ｖmoを満たすようにゲート
電圧Ｖg がＶg ＋ΔＶg に変化する。このとき、減衰器
１６，２２は同じ特性であるため、減衰器１６の特性も
減衰器２２と同じように温度により変化する。そして、
電界効果トランジスタ１２にもゲート電圧Ｖg ＋ΔＶｇ
が印加されるので、温度変化に対しても減衰量は一定で
ある。
【００２８】この効果をより一層高めるには、電界効果
トランジスタ１２，１８または抵抗１４，２０は、でき
るだけ近接させることにより熱的に結合させておくこと
が望ましい。できれば、本実施例のように少くともトラ
ンジスタ１２，１８を同一半導体チップ２６に形成する
ことが望ましい。
トランジスタ１２，１８または抵抗１４，２０は、でき
るだけ近接させることにより熱的に結合させておくこと
が望ましい。できれば、本実施例のように少くともトラ
ンジスタ１２，１８を同一半導体チップ２６に形成する
ことが望ましい。
【００２９】尚、電界効果トランジスタ１２，１８はＰ
チャネルＭＯＳ型、接合型電界効果トランジスタ等とし
てもよく、また同じ同一の半導体チップ２６上に形成さ
れたものでなく個別の部品としてもよい。
チャネルＭＯＳ型、接合型電界効果トランジスタ等とし
てもよく、また同じ同一の半導体チップ２６上に形成さ
れたものでなく個別の部品としてもよい。
【００３０】また、電界効果トランジスタ１２，１８に
加えて抵抗１４，２０も同一の半導体チップ２６上に形
成してもよい。この場合は、抵抗１４，２０の特性を容
易に同じにできる。
加えて抵抗１４，２０も同一の半導体チップ２６上に形
成してもよい。この場合は、抵抗１４，２０の特性を容
易に同じにできる。
【００３１】３端子素子として電界効果トランジスタを
用いているが、他の３端子素子である例えばバイポーラ
トランジスタを用いることができる。要は、制御電極を
有しこの制御電極への供給電圧に応じて導通抵抗が変化
する素子であれば良い。
用いているが、他の３端子素子である例えばバイポーラ
トランジスタを用いることができる。要は、制御電極を
有しこの制御電極への供給電圧に応じて導通抵抗が変化
する素子であれば良い。
【００３２】また、３端子素子を信号ライン３０に直列
に挿入し、抵抗を並列に挿入しているが、逆に抵抗を信
号ラインに直列に挿入し、３端子素子を並列に挿入して
も同様な効果が得られるものである。但し、この場合
は、減衰器２２においても同様な構成とする必要があ
る。
に挿入し、抵抗を並列に挿入しているが、逆に抵抗を信
号ラインに直列に挿入し、３端子素子を並列に挿入して
も同様な効果が得られるものである。但し、この場合
は、減衰器２２においても同様な構成とする必要があ
る。
【００３３】補正制御回路２４における差動増幅器２に
は抵抗３４による負帰還が施されているが、これは差動
増幅器３２の利得をこの負帰還回路のゲインにより小さ
く抑えて、減衰回路全体のフィードバックループの安定
を図るためのものである。
は抵抗３４による負帰還が施されているが、これは差動
増幅器３２の利得をこの負帰還回路のゲインにより小さ
く抑えて、減衰回路全体のフィードバックループの安定
を図るためのものである。
【００３４】
【発明の効果】この発明に係る減衰回路によれば、制御
電圧に比例した減衰量が調整を必要とせずに得られるの
で取扱いを容易にできる。また、入出力間の信号線には
直列接続されたコンデンサがないので、直流を含む低周
波でも動作できる。さらに、第１及び第２の減衰器の特
性は温度の変化により同じように変化し、しかも第１及
び第２の３端子素子の制御電極に同じ制御電圧が印加さ
れるので、広い動作温度範囲で減衰量制御電圧に比例し
た減衰量を高精度に得ることができる。
電圧に比例した減衰量が調整を必要とせずに得られるの
で取扱いを容易にできる。また、入出力間の信号線には
直列接続されたコンデンサがないので、直流を含む低周
波でも動作できる。さらに、第１及び第２の減衰器の特
性は温度の変化により同じように変化し、しかも第１及
び第２の３端子素子の制御電極に同じ制御電圧が印加さ
れるので、広い動作温度範囲で減衰量制御電圧に比例し
た減衰量を高精度に得ることができる。
【００３５】また、少くとも第１及び第２の３端子素子
を同一の半導体チップ上に形成すると、第１及び第２の
減衰器の特性を容易に同じにできる。
を同一の半導体チップ上に形成すると、第１及び第２の
減衰器の特性を容易に同じにできる。
【図１】本発明の実施例を示す回路図である。
【図２】従来の減衰回路の一例を示す回路図である。
【図３】ＰＩＮダイオードの制御電圧対減衰量特性を示
す図である。
す図である。
１２，１８ 電界効果トランジスタ １４，２０ 分圧抵抗 １６，２２ 減衰器 ２４ 補正制御回路 ２６ 半導体チップ ３２ 差動増幅器 ３４ 帰還抵抗
Claims (6)
- 【請求項１】 制御電極を有しこの制御電極への供給電
圧に応じて導通抵抗が変化する第１の３端子素子と第１
の抵抗とによる分圧により入力信号の減衰をなす第１の
減衰手段と、同じく第２の３端子素子と第２の抵抗とに
よる分圧により基準電圧の分圧をなす第２の減衰手段
と、前記第２の減衰手段の減衰出力と減衰量制御電圧と
の差に応じて前記前記第１及び第２の３端子素子の制御
電極の制御をなす制御手段とを含むことを特徴とする減
衰回路。 - 【請求項２】 前記第１及び第２の３端子素子は電界効
果トランジスタ素子であることを特徴とする請求項１記
載の減衰回路。 - 【請求項３】 前記第１及び第２の３端子素子は同一の
半導体チップ上に形成されていることを特徴とする請求
項１または２記載の減衰回路。 - 【請求項４】 前記第１及び第２の抵抗も前記半導体チ
ップ上に形成されていることを特徴とする請求項３記載
の減衰回路。 - 【請求項５】 前記制御手段は、前記第２の減衰手段の
減衰出力と前記減衰量制御電圧との差に応じて前記制御
電極への供給電圧を生成する差動増幅手段を有すること
を特徴とする請求項１〜４記載のいずれかの減衰回路。 - 【請求項６】 前記差動増幅手段には負帰還回路が設け
られていることを特徴とする請求項５記載の減衰回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP804594A JPH07221596A (ja) | 1994-01-28 | 1994-01-28 | 減衰回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP804594A JPH07221596A (ja) | 1994-01-28 | 1994-01-28 | 減衰回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07221596A true JPH07221596A (ja) | 1995-08-18 |
Family
ID=11682377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP804594A Pending JPH07221596A (ja) | 1994-01-28 | 1994-01-28 | 減衰回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07221596A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011014616A (ja) * | 2009-06-30 | 2011-01-20 | Panasonic Corp | 発光素子駆動装置および発光装置 |
| JP2015122635A (ja) * | 2013-12-24 | 2015-07-02 | 三菱プレシジョン株式会社 | 増幅回路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5227503A (en) * | 1974-11-08 | 1977-03-01 | Siemens Ag | Cooling device for rotary electric machine |
| JPS5242037B1 (ja) * | 1971-07-15 | 1977-10-21 | ||
| JPS5637723A (en) * | 1979-09-03 | 1981-04-11 | Murata Mfg Co Ltd | Elastic surface wave device |
| JPS60165822A (ja) * | 1984-02-09 | 1985-08-29 | Nec Corp | 電子式可変抵抗器 |
-
1994
- 1994-01-28 JP JP804594A patent/JPH07221596A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5242037B1 (ja) * | 1971-07-15 | 1977-10-21 | ||
| JPS5227503A (en) * | 1974-11-08 | 1977-03-01 | Siemens Ag | Cooling device for rotary electric machine |
| JPS5637723A (en) * | 1979-09-03 | 1981-04-11 | Murata Mfg Co Ltd | Elastic surface wave device |
| JPS60165822A (ja) * | 1984-02-09 | 1985-08-29 | Nec Corp | 電子式可変抵抗器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011014616A (ja) * | 2009-06-30 | 2011-01-20 | Panasonic Corp | 発光素子駆動装置および発光装置 |
| JP2015122635A (ja) * | 2013-12-24 | 2015-07-02 | 三菱プレシジョン株式会社 | 増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6492874B1 (en) | Active bias circuit | |
| US3947778A (en) | Differential amplifier | |
| US4207538A (en) | Temperature compensation circuit | |
| US4038607A (en) | Complementary field effect transistor amplifier | |
| US5343164A (en) | Operational amplifier circuit with slew rate enhancement | |
| US4045747A (en) | Complementary field effect transistor amplifier | |
| US6414547B1 (en) | Variable gain RF amplifier | |
| JPH0736498B2 (ja) | バツフア回路 | |
| US6271652B1 (en) | Voltage regulator with gain boosting | |
| US4849710A (en) | Temperature compensated high gain FET amplifier | |
| JP3574546B2 (ja) | 高周波可変利得増幅器 | |
| KR900008761B1 (ko) | 정확한 가변이득 제어 기능을 갖고 있는 캐스케이드식 내부 임피던스 종속 증폭기 | |
| US5610505A (en) | Voltage-to-current converter with MOS reference resistor | |
| US4137466A (en) | Controllable electronic resistance device | |
| JP3113401B2 (ja) | 広帯域増幅器 | |
| JP3081210B2 (ja) | 線形利得増幅回路 | |
| JPH07221596A (ja) | 減衰回路 | |
| JP3075635B2 (ja) | 温度補償型増幅器 | |
| US6967533B2 (en) | Arrangement for saving energy in transmitter | |
| JP2827947B2 (ja) | 減衰回路 | |
| US6104249A (en) | Highly linear transconductance circuit and filter using same | |
| US6177827B1 (en) | Current mirror circuit and charge pump circuit | |
| US5239208A (en) | Constant current circuit employing transistors having specific gate dimensions | |
| JP2924483B2 (ja) | 可変減衰器 | |
| JP2001057511A (ja) | 線形増幅回路 |