JP2001057511A - 線形増幅回路 - Google Patents
線形増幅回路Info
- Publication number
- JP2001057511A JP2001057511A JP11232140A JP23214099A JP2001057511A JP 2001057511 A JP2001057511 A JP 2001057511A JP 11232140 A JP11232140 A JP 11232140A JP 23214099 A JP23214099 A JP 23214099A JP 2001057511 A JP2001057511 A JP 2001057511A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- transistor
- signal
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】利得の低下を最小限に抑え、低雑音特性も併せ
持つ線形化増幅器を実現する。 【解決手段】レプリカＦＥＴのオン抵抗を基準抵抗と一
致させるゲートバイアスをエミッタデジェネレーション
用ＦＥＴに印加することで感度の高いエミッタデジェネ
レーション抵抗を性格に設定できる。 【効果】６Ωの抵抗で２０Ωのインダクタと同等な入力
歪特性の改善が出来る。
持つ線形化増幅器を実現する。 【解決手段】レプリカＦＥＴのオン抵抗を基準抵抗と一
致させるゲートバイアスをエミッタデジェネレーション
用ＦＥＴに印加することで感度の高いエミッタデジェネ
レーション抵抗を性格に設定できる。 【効果】６Ωの抵抗で２０Ωのインダクタと同等な入力
歪特性の改善が出来る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体回路のソー
ス接地型増幅回路において線形性を改善する方法および
その回路に関する。
ス接地型増幅回路において線形性を改善する方法および
その回路に関する。
【０００２】
【従来の技術】増幅器の線形性の改善は、集積回路の分
野においては広く共通して要求される課題である。とく
に移動体通信の分野においては妨害波受信時の感度を確
保するため線形性の改善要求が強い。増幅器の線形性の
改善としては図２に示すトランジスタ２１のエミッタ
を、インピーダンス素子２４を介して接地する、エミッ
タデジェネレーション法がよくしられている。端子２２
に印加された電圧に応じた電流が端子２３より供給され
る。エミッタデジェネレーション法の中では抵抗を使用
するものがもっとも広く適用されており１９８４年ジョ
ン・ウイリーアンドサンズ社より出版されたポール・グ
レー、ロバート・メイヤー著による、アナログ集積回路
設計技術（P.R.Gray and R. G. Meyer; Analysis and d
esign of analog integrated circuits, John Wiley &
Sons, Inc. 1990.）等にその詳細が記載されている。増
幅器の伝達コンダクタンスをトランジスタの相互コンダ
クタンスｇｍと抵抗のアドミタンスの合成により決定す
ることで大信号動作時のｇｍ変動の影響を抑圧できる。
インダクタを用いたものはフォング等によりアイ、イ
ー、イー、イー、ジャーナル、オブ、ソリッド、ステー
ト、サーキット、第３２巻、第８号、１１６６頁から１
１７１頁に記載された９００ＭＨｚ帯応用ＡＢ級集積化
ミキサ回路 (K. L. Fong, C. D. Hull and R. G. Meyer
A Class AB Monolithic Mixer for 900-MHz Applicati
ons, IEEE J oｆ Solid-State Circuits, Vol. 32, No.
8, August 1997)により報告されており、容量を適用し
たものはラザビによりアイ、イー、イー、イー、主催の
１９９６年国際固体回路会議録、４８頁から４９頁に記
載された１．５Ｖ、９００ＭＨｚ帯ダウンコンバージョ
ンミキサ回路(B. Razavi A 1.5V 900MHz Downconversio
n, IEEE ISSCC96 Dig. Tec. Paper pp.48-49, 1996)J o
ｆ Solid-State Circuits, Vol. 32, No. 8, August 19
97)により報告されている。
野においては広く共通して要求される課題である。とく
に移動体通信の分野においては妨害波受信時の感度を確
保するため線形性の改善要求が強い。増幅器の線形性の
改善としては図２に示すトランジスタ２１のエミッタ
を、インピーダンス素子２４を介して接地する、エミッ
タデジェネレーション法がよくしられている。端子２２
に印加された電圧に応じた電流が端子２３より供給され
る。エミッタデジェネレーション法の中では抵抗を使用
するものがもっとも広く適用されており１９８４年ジョ
ン・ウイリーアンドサンズ社より出版されたポール・グ
レー、ロバート・メイヤー著による、アナログ集積回路
設計技術（P.R.Gray and R. G. Meyer; Analysis and d
esign of analog integrated circuits, John Wiley &
Sons, Inc. 1990.）等にその詳細が記載されている。増
幅器の伝達コンダクタンスをトランジスタの相互コンダ
クタンスｇｍと抵抗のアドミタンスの合成により決定す
ることで大信号動作時のｇｍ変動の影響を抑圧できる。
インダクタを用いたものはフォング等によりアイ、イ
ー、イー、イー、ジャーナル、オブ、ソリッド、ステー
ト、サーキット、第３２巻、第８号、１１６６頁から１
１７１頁に記載された９００ＭＨｚ帯応用ＡＢ級集積化
ミキサ回路 (K. L. Fong, C. D. Hull and R. G. Meyer
A Class AB Monolithic Mixer for 900-MHz Applicati
ons, IEEE J oｆ Solid-State Circuits, Vol. 32, No.
8, August 1997)により報告されており、容量を適用し
たものはラザビによりアイ、イー、イー、イー、主催の
１９９６年国際固体回路会議録、４８頁から４９頁に記
載された１．５Ｖ、９００ＭＨｚ帯ダウンコンバージョ
ンミキサ回路(B. Razavi A 1.5V 900MHz Downconversio
n, IEEE ISSCC96 Dig. Tec. Paper pp.48-49, 1996)J o
ｆ Solid-State Circuits, Vol. 32, No. 8, August 19
97)により報告されている。
【０００３】
【発明が解決しようとする課題】上記従来の技術では線
形性を向上するために伝達コンダクタンスを減少させる
ため利得の低下が問題であった。また抵抗を用いたエミ
ッタデジェネレーション法では抵抗による雑音の低下も
問題となる。本発明の課題は利得の低下を最小限に抑
え、低雑音特性も併せ持つ線形化増幅器を実現すること
にある。
形性を向上するために伝達コンダクタンスを減少させる
ため利得の低下が問題であった。また抵抗を用いたエミ
ッタデジェネレーション法では抵抗による雑音の低下も
問題となる。本発明の課題は利得の低下を最小限に抑
え、低雑音特性も併せ持つ線形化増幅器を実現すること
にある。
【０００４】
【課題を解決するための手段】上記課題は、抵抗の最適
値を選びエミッタデジェネレーション法に適用すること
で達成される。また入力信号の大きさに応じてエミッタ
デジェネレーション用の受動素子を切り替えて使用する
ことで達成される。
値を選びエミッタデジェネレーション法に適用すること
で達成される。また入力信号の大きさに応じてエミッタ
デジェネレーション用の受動素子を切り替えて使用する
ことで達成される。
【０００５】
【発明の実施の形態】トランジスタのエミッタにインピ
ーダンスを接続した線形化電圧電流変換器（エミッタデ
ジェネレーション回路）は増幅器をはじめ多くの回路の
線形化手法として広く適用されている。典型的な例とし
て抵抗を用いた場合について紹介する。電圧電流変換器
の伝達コンダクタンスＧｍは以下の式で与えられる。
ーダンスを接続した線形化電圧電流変換器（エミッタデ
ジェネレーション回路）は増幅器をはじめ多くの回路の
線形化手法として広く適用されている。典型的な例とし
て抵抗を用いた場合について紹介する。電圧電流変換器
の伝達コンダクタンスＧｍは以下の式で与えられる。
【０００６】
【数１】
【０００７】ここでｇｍはトランジスタの相互コンダク
タンス、 ＲEはエミッタに接続される抵抗を示し、ｉC
は出力信号電流、ｖiは入力信号電圧を示す。(数１）式
内の１／ｇmは、トランジスタのエミッタ抵抗ｒEに相当
する。 ｒEを線形項ｒE0と非線形項ｒENLの和で示し、
（数１）式に代入すると
タンス、 ＲEはエミッタに接続される抵抗を示し、ｉC
は出力信号電流、ｖiは入力信号電圧を示す。(数１）式
内の１／ｇmは、トランジスタのエミッタ抵抗ｒEに相当
する。 ｒEを線形項ｒE0と非線形項ｒENLの和で示し、
（数１）式に代入すると
【０００８】
【数２】
【０００９】となる。 （数２）式より明らかなように
ＲEの値が大きくなると相対的にｒENLの影響が小さくな
り非線形項の影響が小さくなる。以上が良く知られてい
るエミッタデジェネレーションの原理である。この効果
は負帰還としても理解される。（数２）式のＲE を一般
的なインピーダンスＺE に置き換えても同様な議論が期
待される。事実Ｌ、Ｒ，Ｃどのインピーダンス素子を用
いても線形性の向上が確認される。ところがその効果に
は大きな差違が存在する。図３にＬ，Ｒ，Ｃを用いた電
圧電流変換器の伝達コンダクタンスの入力電圧振幅依存
性のシミュレーション結果を示す。評価回路はトランジ
スタ、エミッタに接続されるインピーダンス素子より構
成され、コレクタは３Ｖに固定し、ベースにはコレクタ
ＤＣ電流を３ｍＡに設定するＤＣバイアスと信号周波数
１．９ＧＨｚのｓｉｎ関数の電圧源を接続した。トラン
ジスタパラメータは０．３５μｍＳＯＩＢｉＣＭＯＳプ
ロセスのデバイスパラメータを元にベース、コレクタ電
流増幅率βfを１００、アーリ電圧ＶAを３０Ｖに設定し
適用した。容量をエミッタに接続した場合はＤＣ電流を
供給するため、容量と並列に理想電流源を接続した。
（数１）式で定義した伝達コンダクタンスＧｍは小信号
を対象としたものであり、大信号向けに以下のをＧ
m-fundを定義をする。
ＲEの値が大きくなると相対的にｒENLの影響が小さくな
り非線形項の影響が小さくなる。以上が良く知られてい
るエミッタデジェネレーションの原理である。この効果
は負帰還としても理解される。（数２）式のＲE を一般
的なインピーダンスＺE に置き換えても同様な議論が期
待される。事実Ｌ、Ｒ，Ｃどのインピーダンス素子を用
いても線形性の向上が確認される。ところがその効果に
は大きな差違が存在する。図３にＬ，Ｒ，Ｃを用いた電
圧電流変換器の伝達コンダクタンスの入力電圧振幅依存
性のシミュレーション結果を示す。評価回路はトランジ
スタ、エミッタに接続されるインピーダンス素子より構
成され、コレクタは３Ｖに固定し、ベースにはコレクタ
ＤＣ電流を３ｍＡに設定するＤＣバイアスと信号周波数
１．９ＧＨｚのｓｉｎ関数の電圧源を接続した。トラン
ジスタパラメータは０．３５μｍＳＯＩＢｉＣＭＯＳプ
ロセスのデバイスパラメータを元にベース、コレクタ電
流増幅率βfを１００、アーリ電圧ＶAを３０Ｖに設定し
適用した。容量をエミッタに接続した場合はＤＣ電流を
供給するため、容量と並列に理想電流源を接続した。
（数１）式で定義した伝達コンダクタンスＧｍは小信号
を対象としたものであり、大信号向けに以下のをＧ
m-fundを定義をする。
【００１０】
【数３】
【００１１】ここで、ｉC-fundは出力信号電流をフーリ
エ解析した場合の１次の電流成分を示し、Ｇm-fundはこ
の１次の成分に関する伝達コンダクタンスを示す。なお
ｖiは直接ベースに印加される三角関数波形であるた
め、フーリエ解析の必要はない。ＲEは１０Ωとし、
ＬE，ＣEはＲE＝１０Ωの場合と同じ伝達コンダクタン
スを得られる条件
エ解析した場合の１次の電流成分を示し、Ｇm-fundはこ
の１次の成分に関する伝達コンダクタンスを示す。なお
ｖiは直接ベースに印加される三角関数波形であるた
め、フーリエ解析の必要はない。ＲEは１０Ωとし、
ＬE，ＣEはＲE＝１０Ωの場合と同じ伝達コンダクタン
スを得られる条件
【００１２】
【数４】
【００１３】を満足するように選んだ。図３中の破線で
囲まれた領域は電力利得変動＜±０．５ｄＢに対応する
Ｇm-fundの変動許容領域９４．４％〜１０５．９％を示
す。図３より明らかにエミッタデジェネレーションイン
ピーダンスとしてインダクタを適用すると抵抗、容量を
適用した場合に対して２０ｄB以上大きな入力に対応で
きることが分かる。ここで容量ＣE、抵抗ＲEを適用した
場合には入力電圧が大きくなるに連れて伝達コンダクタ
ンスが減少するのに対してインダクタＬEを適用した場
合は逆に上昇する傾向が見られる。素子値を変化させた
場合の性能比較をするために±０．５ｄＢ利得変動が起
こる±０．５ｄＢgain compression / expansion point
のエミッタデジェネレーションインピーダンス依存性
を調べた。結果を図４に示す。横軸は１.９ＧＨｚにおけ
るインピーダンスの絶対値Ｚeであり、縦軸は±０.５ｄ
Ｂgain compression / expansion point （電力利得換
算）に対応する入力電圧（dBrmsV）である。図中の○印
は図３で適用したパラメータ値に対応する。インピーダ
ンスが７Ω以下の領域では抵抗を適用した場合が線形性
に優れる。特に抵抗値を適当に選べば（約６Ω）大きな
改善が得られる点も存在する。７Ω以上の領域ではイン
ダクタ適用により明らかに他の素子に比べ、大きな改善
が見られる。容量に関してはインダクタ、抵抗と比較し
て改善効果が小さい。インダクタを適用した場合、Ｚe
が２３Ω以上、入力電圧７.０[ｄＢＶ]以上の領域では
入力信号のピーク電圧が３.５Ｖ以上になりトランジス
タが非飽和動作をすることでgain compressionが発生し
ている。電源電圧を３.６Ｖに増加すると更に０．５ｄ
Ｂgain compressionレベルが向上するので、上記領域で
の実質的な最大入力電圧レベルは７.０「ｄＢＶ」以上
となる。
囲まれた領域は電力利得変動＜±０．５ｄＢに対応する
Ｇm-fundの変動許容領域９４．４％〜１０５．９％を示
す。図３より明らかにエミッタデジェネレーションイン
ピーダンスとしてインダクタを適用すると抵抗、容量を
適用した場合に対して２０ｄB以上大きな入力に対応で
きることが分かる。ここで容量ＣE、抵抗ＲEを適用した
場合には入力電圧が大きくなるに連れて伝達コンダクタ
ンスが減少するのに対してインダクタＬEを適用した場
合は逆に上昇する傾向が見られる。素子値を変化させた
場合の性能比較をするために±０．５ｄＢ利得変動が起
こる±０．５ｄＢgain compression / expansion point
のエミッタデジェネレーションインピーダンス依存性
を調べた。結果を図４に示す。横軸は１.９ＧＨｚにおけ
るインピーダンスの絶対値Ｚeであり、縦軸は±０.５ｄ
Ｂgain compression / expansion point （電力利得換
算）に対応する入力電圧（dBrmsV）である。図中の○印
は図３で適用したパラメータ値に対応する。インピーダ
ンスが７Ω以下の領域では抵抗を適用した場合が線形性
に優れる。特に抵抗値を適当に選べば（約６Ω）大きな
改善が得られる点も存在する。７Ω以上の領域ではイン
ダクタ適用により明らかに他の素子に比べ、大きな改善
が見られる。容量に関してはインダクタ、抵抗と比較し
て改善効果が小さい。インダクタを適用した場合、Ｚe
が２３Ω以上、入力電圧７.０[ｄＢＶ]以上の領域では
入力信号のピーク電圧が３.５Ｖ以上になりトランジス
タが非飽和動作をすることでgain compressionが発生し
ている。電源電圧を３.６Ｖに増加すると更に０．５ｄ
Ｂgain compressionレベルが向上するので、上記領域で
の実質的な最大入力電圧レベルは７.０「ｄＢＶ」以上
となる。
【００１４】以上のことから利得を上げるためエミッタ
デジェネレーション用の受動素子を小さく選ぶ場合は抵
抗を適用し、利得を下げて大きな線形性の改善を狙う場
合はインダクタの適用が望ましい。ただし抵抗値につい
ては高い精度が要求される。このため半導体プロセス上
で生じる素子値変動を補償する必要がある。
デジェネレーション用の受動素子を小さく選ぶ場合は抵
抗を適用し、利得を下げて大きな線形性の改善を狙う場
合はインダクタの適用が望ましい。ただし抵抗値につい
ては高い精度が要求される。このため半導体プロセス上
で生じる素子値変動を補償する必要がある。
【００１５】図１に本発明の１実施例としての補償回路
を設けた抵抗適用エミッタデジェネレーション回路を示
す。回路はトランジスタ（１）と可変抵抗として機能す
るＦＥＴ（２）、補償用回路（３）からなる。バイアス
発生回路（１１）よりベースバイアスを与えられるベー
スを共通に接続したトランジスタ（４，５）のうちトラ
ンジスタ（５）に外付け基準抵抗（６）を接続し、トラ
ンジスタ（５）のエミッタには可変抵抗用のＦＥＴと同
じ電流密度が流れるようにサイズを選んだレプリカ用Ｆ
ＥＴ（７）を接続する。トランジスタ（４，５）のコレ
クタと電源間にそれぞれ抵抗（８，９）を接続し、電位
差により両者を流れる電流差を検出し、オペレーション
アンプ（１０）にてＦＥＴ（７）のゲートバイアスに帰
還をかける。オペレーションアンプの出力は同時に可変
抵抗用のＦＥＴ（２）のゲート電圧も制御し、電源電圧
変動、温度変動、素子値変動があっても常に正確なエミ
ッタデジェネレーション抵抗を実現する。
を設けた抵抗適用エミッタデジェネレーション回路を示
す。回路はトランジスタ（１）と可変抵抗として機能す
るＦＥＴ（２）、補償用回路（３）からなる。バイアス
発生回路（１１）よりベースバイアスを与えられるベー
スを共通に接続したトランジスタ（４，５）のうちトラ
ンジスタ（５）に外付け基準抵抗（６）を接続し、トラ
ンジスタ（５）のエミッタには可変抵抗用のＦＥＴと同
じ電流密度が流れるようにサイズを選んだレプリカ用Ｆ
ＥＴ（７）を接続する。トランジスタ（４，５）のコレ
クタと電源間にそれぞれ抵抗（８，９）を接続し、電位
差により両者を流れる電流差を検出し、オペレーション
アンプ（１０）にてＦＥＴ（７）のゲートバイアスに帰
還をかける。オペレーションアンプの出力は同時に可変
抵抗用のＦＥＴ（２）のゲート電圧も制御し、電源電圧
変動、温度変動、素子値変動があっても常に正確なエミ
ッタデジェネレーション抵抗を実現する。
【００１６】ここで２つのＦＥＴ（２、７）はゲート長
を同じに設定し、ゲート幅はトランジスタ（１，６）に
流れる電流比と同じに設定する。ゲート幅の比、つまり
トランジスタ（１，６）の電流比が５の場合に６Ωのエ
ミッタデジェネレーション抵抗を実現するには３０Ωの
基準抵抗が必要となる。本実施例により正確で最適なエ
ミッタデジェネレーション抵抗値を設定できる。６Ωの
抵抗では図４より２０Ωのインダクタと同等な入力歪を
実現できる。０．３５μｍ ＢｉＣＭＯＳプロセスの、
ゲート長０.４μｍ、ゲート幅５００μｍのｎ形ＭＯＳ
ＦＥＴをＦＥＴ（２，７）に適用したとするとゲートバ
イアス約２Ｖでオン抵抗はおよそ６Ωとなる。このとき
のＦＥＴのドレイン電極での総寄生容量は０．７ｐＦと
なり１．９ＧＨｚでのインピーダンスは１１９Ωとな
る。寄生容量はオン抵抗に比べて十分大きく、本実施例
は現在存在する半導体プロセスで容易に実現できる。
を同じに設定し、ゲート幅はトランジスタ（１，６）に
流れる電流比と同じに設定する。ゲート幅の比、つまり
トランジスタ（１，６）の電流比が５の場合に６Ωのエ
ミッタデジェネレーション抵抗を実現するには３０Ωの
基準抵抗が必要となる。本実施例により正確で最適なエ
ミッタデジェネレーション抵抗値を設定できる。６Ωの
抵抗では図４より２０Ωのインダクタと同等な入力歪を
実現できる。０．３５μｍ ＢｉＣＭＯＳプロセスの、
ゲート長０.４μｍ、ゲート幅５００μｍのｎ形ＭＯＳ
ＦＥＴをＦＥＴ（２，７）に適用したとするとゲートバ
イアス約２Ｖでオン抵抗はおよそ６Ωとなる。このとき
のＦＥＴのドレイン電極での総寄生容量は０．７ｐＦと
なり１．９ＧＨｚでのインピーダンスは１１９Ωとな
る。寄生容量はオン抵抗に比べて十分大きく、本実施例
は現在存在する半導体プロセスで容易に実現できる。
【００１７】図５に本発明第２の実施形態を示す。これ
は必要に応じて利得を切り替える増幅器に本発明を適用
したものである。インダクタ５１をFET２のドレイン・
ソース間に並列に接続する。スイッチにより、利得が高
い場合はFET2の抵抗によるエミッタデジェネレーション
を適用し、利得が低くなる場合はインダクタ５１による
エミッタデジェネレーションを適用する。インダクタ５
１を適用すると図３，４で示した通り抵抗に比べて大き
な線形性の改善が得られるとともに雑音源となる抵抗を
用いないため低雑音特性が実現できる。本実施例により
線形性と低雑音特性に優れた利得切り替え形増幅器が実
現できる。
は必要に応じて利得を切り替える増幅器に本発明を適用
したものである。インダクタ５１をFET２のドレイン・
ソース間に並列に接続する。スイッチにより、利得が高
い場合はFET2の抵抗によるエミッタデジェネレーション
を適用し、利得が低くなる場合はインダクタ５１による
エミッタデジェネレーションを適用する。インダクタ５
１を適用すると図３，４で示した通り抵抗に比べて大き
な線形性の改善が得られるとともに雑音源となる抵抗を
用いないため低雑音特性が実現できる。本実施例により
線形性と低雑音特性に優れた利得切り替え形増幅器が実
現できる。
【００１８】図６に本発明第３の実施形態を示す。本実
施例は基準抵抗の変わりに基準信号を用いるものでトラ
ンジスタ（６１）とＦＥＴ（６２）で分圧回路を作り基
準信号を減衰させた後Ａ倍増幅器（６３）にて増幅し、
基の基準信号との振幅比較（６４）を行い、振幅がそろ
うようにＦＥＴのゲートバイアスに負帰還をかける。こ
れによりエミッタ微分抵抗のＡ/２倍の抵抗をＦＥＴに
より実現できる。このゲートバイアスを第１の実施例同
様エミッタデジェネレーション用のＦＥＴに印加するこ
とでトランジスタのエミッタ微分抵抗に対して正確な比
を持つエミッタデジェネレーション抵抗を設定できる。
施例は基準抵抗の変わりに基準信号を用いるものでトラ
ンジスタ（６１）とＦＥＴ（６２）で分圧回路を作り基
準信号を減衰させた後Ａ倍増幅器（６３）にて増幅し、
基の基準信号との振幅比較（６４）を行い、振幅がそろ
うようにＦＥＴのゲートバイアスに負帰還をかける。こ
れによりエミッタ微分抵抗のＡ/２倍の抵抗をＦＥＴに
より実現できる。このゲートバイアスを第１の実施例同
様エミッタデジェネレーション用のＦＥＴに印加するこ
とでトランジスタのエミッタ微分抵抗に対して正確な比
を持つエミッタデジェネレーション抵抗を設定できる。
【００１９】図７に本発明の第４の実施形態を示す。本
実施形態は第１〜第３の実施例で紹介したエミッタデジ
ェネレーション回路を無線受信機の初段増幅器に適用し
た例である。初段増幅器（７１）の線形性を改善するこ
とで微弱な受信信号を大きな妨害波と同時に受けても感
度が劣化しない受信機を実現できる。第２の実施形態を
適用した場合は利得制御回路（７２）を追加することで
利得切り替え機構を追加することもできる。本発明は最
適線形動作を与える抵抗値を発生させるもので、ここで
紹介した無線受信機の初段増幅器に限らず、ミキサ（７
３）、段間増幅器（７４）、低周波増幅器（７５）にも
適用できる。ミキサに適用した回路例はたとえば図８の
ようになる。これはダブルバランスミキサに適用した例
である。ダブルバランスミキサは電圧電流変換部（８
１）と周波数変換部（８２）で構成されるが、電圧電流
変換部に本発明のエミッタデジェネレーション回路（８
３）を２回路適用している。
実施形態は第１〜第３の実施例で紹介したエミッタデジ
ェネレーション回路を無線受信機の初段増幅器に適用し
た例である。初段増幅器（７１）の線形性を改善するこ
とで微弱な受信信号を大きな妨害波と同時に受けても感
度が劣化しない受信機を実現できる。第２の実施形態を
適用した場合は利得制御回路（７２）を追加することで
利得切り替え機構を追加することもできる。本発明は最
適線形動作を与える抵抗値を発生させるもので、ここで
紹介した無線受信機の初段増幅器に限らず、ミキサ（７
３）、段間増幅器（７４）、低周波増幅器（７５）にも
適用できる。ミキサに適用した回路例はたとえば図８の
ようになる。これはダブルバランスミキサに適用した例
である。ダブルバランスミキサは電圧電流変換部（８
１）と周波数変換部（８２）で構成されるが、電圧電流
変換部に本発明のエミッタデジェネレーション回路（８
３）を２回路適用している。
【００２０】
【発明の効果】本発明により感度の高いエミッタデジェ
ネレーション抵抗の最適値を電源電圧温度等のばらつき
の影響を受けることなく設定することができる。またエ
ミッタデジェネレーションにインダクタを併用すること
で線形性と低雑音特性に優れた利得切り替え形増幅器が
実現できる。
ネレーション抵抗の最適値を電源電圧温度等のばらつき
の影響を受けることなく設定することができる。またエ
ミッタデジェネレーションにインダクタを併用すること
で線形性と低雑音特性に優れた利得切り替え形増幅器が
実現できる。
【図１】本発明に係るエミッタデジェネレーション増幅
器の第１の実施形態を示す回路図。
器の第１の実施形態を示す回路図。
【図２】エミッタデジェネレーション回路。
【図３】エミッタデジェネレーション用素子に抵抗、イ
ンダクタ、容量を適用した場合の伝達コンダクタンスの
入力電圧依存性。
ンダクタ、容量を適用した場合の伝達コンダクタンスの
入力電圧依存性。
【図４】エミッタデジェネレーション用素子に抵抗、イ
ンダクタ、容量を適用した場合の±0.5 dB変動入力レベ
ル比較。
ンダクタ、容量を適用した場合の±0.5 dB変動入力レベ
ル比較。
【図５】本発明に係るエミッタデジェネレーション増幅
器の第２の実施形態を示す回路図。
器の第２の実施形態を示す回路図。
【図６】本発明に係るエミッタデジェネレーション増幅
器の第３の実施形態を示す回路図。
器の第３の実施形態を示す回路図。
【図７】本発明に係るエミッタデジェネレーション増幅
器を無線受信機の初段増幅器に適用した第４の実施形態
を示す回路図。
器を無線受信機の初段増幅器に適用した第４の実施形態
を示す回路図。
【図８】本発明に係るエミッタデジェネレーション増幅
器をダブルバランスミキサに適用した回路図。
器をダブルバランスミキサに適用した回路図。
１、２１…増幅器用トランジスタ ２…エミッタデジェネレーション抵抗用ＦＥＴ ３…補償用回路 ４、５、６１…トランジスタ ６…基準抵抗 ７、６２…レプリカＦＥＴ ８，９…抵抗 １０…オペレーショナル増幅器 １１…バイアス発生回路 ２２…入力端子 ２３…出力端子 ２４…エミッタデジェネレーション素子 ５１…エミッタデジェネレーションインダクタ ６３…Ａ倍増幅器 ６４…振幅比較器 ７１…初段増幅器 ７２…利得制御回路 ７３…ミキサ ７４…段間増幅器 ７５…低周波増幅器 ７６…アンテナ ７７…帯域通過フィルタ ８１…ダブルバランスミキサ電圧電流変換部 ８２…ダブルバランスミキサ周波数変換部 ８３…エミッタデジェネレーション回路 ８４…局部発振信号入力端子 ８５…出力端子 ８６…信号入力端子 ８７…バイアス端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小久保 優 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 5J090 AA01 AA42 AA51 CA02 CA04 CA21 CA35 CA41 CA72 CA81 CN01 FA07 FA10 FA18 FN01 FN06 GN02 GN05 HA02 HA09 HA18 HA25 HA27 HA33 HN14 KA02 KA12 KA28 KA47 KA53 MA21 SA01 TA01 TA02 5J092 AA01 AA42 AA51 CA02 CA04 CA21 CA35 CA41 CA72 CA81 FA07 FA10 FA18 HA02 HA09 HA18 HA25 HA27 HA33 KA02 KA12 KA28 KA47 KA53 MA21 SA01 TA01 TA02 VL02 VL07
Claims (8)
- 【請求項１】第1のＦＥＴと、該第1のＦＥＴのゲートに
そのゲートが接続された第2のFETと、該第2のFETのドレ
イン・ソース間に電圧を印加するバイアス電圧印加手段
と、該バイアス電圧印加手段により上記第2のFETのドレ
イン・ソース間に印加される電圧と同一の電圧がその両
端に印加される第1の抵抗と、上記第2のFETのドレイン
・ソース間に流れる電流と上記第1の抵抗に流れる電流
との電流差を検出するとともにその出力が上記第1のFET
のゲートに接続された検出手段と、上記第1のFETのドレ
インにその第1の端子が接続されその制御端子を信号入
力としその第2の端子を信号出力とする第1のトランジス
タとを有することを特徴とする線形増幅回路。 - 【請求項２】請求項１において上記第１のトランジスタ
をＦＥＴで構成したことを特徴とする線形増幅回路。 - 【請求項３】請求項１又は２において上記第１のＦＥＴ
のゲートバイアスを上記第２のゲートバイアスと同一に
設定する状態と、第１のＦＥＴを非通電状態に設定する
２状態をもち、第１のＦＥＴのドレイン・ソース間にイ
ンダクタ、抵抗、容量のいずれかを接続したことを特徴
とする線形増幅回路。 - 【請求項４】第１のトランジスタと第１のＦＥＴと第２
のトランジスタと、第２のＦＥＴと、第１の増幅回路
と、第１の信号振幅比較手段を具備する電子回路におい
て、第１のＦＥＴのソース電極を接地し、第１のＦＥＴ
のドレイン電極を第１のトランジスタのエミッタに接続
し、第１のトランジスタのベースに入力信号を印加し、
第１のトランジスタのコレクタ電極より信号を取り出
し、第２のＦＥＴのソース電極を接地し、第２のＦＥＴ
のドレイン電極を第２のトランジスタのエミッタに接続
し、第２のトランジスタのベースに校正用の交流信号を
入力し、第２のトランジスタのエミッタより信号を取り
出し、第１の増幅回路にて増幅し、増幅された信号と校
正用信号の振幅の差を第１の信号振幅比較手段にて検出
し、検出結果を第１、２両方のＦＥＴのゲートに入力し
たことを特徴とする線形増幅器。 - 【請求項５】請求項５において第１、２のトランジスタ
をＦＥＴとしたことを特徴とする線形増幅回路。 - 【請求項６】請求項４又は５において第１のＦＥＴのゲ
ートバイアスを第２のゲートバイアスと同一に設定する
状態と、第１のＦＥＴを非通電状態に設定する２状態を
もち、第１のＦＥＴのドレイン・ソース間にインダク
タ、抵抗、容量のいずれかを接続したことを特徴とする
線形増幅回路。 - 【請求項７】第１の電圧電流変換回路と第１の周波数変
換回路より構成されるミキサ回路において、第１の電圧
電流変換回路に請求項１乃至６の何れかに記載の線形増
幅回路を適用したことを特徴とするミキサ回路。 - 【請求項８】移動体通信機において、請求項１乃至７の
何れかに記載の線形増幅回路またはミキサ回路を適用し
たことを特徴とする移動体通信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11232140A JP2001057511A (ja) | 1999-08-19 | 1999-08-19 | 線形増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11232140A JP2001057511A (ja) | 1999-08-19 | 1999-08-19 | 線形増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001057511A true JP2001057511A (ja) | 2001-02-27 |
Family
ID=16934630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11232140A Pending JP2001057511A (ja) | 1999-08-19 | 1999-08-19 | 線形増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001057511A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010148057A (ja) * | 2008-12-22 | 2010-07-01 | Sharp Corp | 電力増幅器、集積回路及び通信装置 |
| JP2011517232A (ja) * | 2008-04-07 | 2011-05-26 | クゥアルコム・インコーポレイテッド | バイアシングおよび電力制御側面を有するアンプ・デザイン |
| JP2011155379A (ja) * | 2010-01-26 | 2011-08-11 | Toyota Central R&D Labs Inc | 高周波増幅回路 |
| CN107769740A (zh) * | 2016-08-23 | 2018-03-06 | 株式会社村田制作所 | 高频放大器模块 |
| US10230338B2 (en) | 2016-08-23 | 2019-03-12 | Murata Manufacturing Co., Ltd. | High-frequency amplifier module |
-
1999
- 1999-08-19 JP JP11232140A patent/JP2001057511A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011517232A (ja) * | 2008-04-07 | 2011-05-26 | クゥアルコム・インコーポレイテッド | バイアシングおよび電力制御側面を有するアンプ・デザイン |
| JP2010148057A (ja) * | 2008-12-22 | 2010-07-01 | Sharp Corp | 電力増幅器、集積回路及び通信装置 |
| JP2011155379A (ja) * | 2010-01-26 | 2011-08-11 | Toyota Central R&D Labs Inc | 高周波増幅回路 |
| CN107769740A (zh) * | 2016-08-23 | 2018-03-06 | 株式会社村田制作所 | 高频放大器模块 |
| US10218317B2 (en) | 2016-08-23 | 2019-02-26 | Murata Manufacturing Co., Ltd. | High-frequency amplifier module |
| US10230338B2 (en) | 2016-08-23 | 2019-03-12 | Murata Manufacturing Co., Ltd. | High-frequency amplifier module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6882226B2 (en) | Broadband variable gain amplifier with high linearity and variable gain characteristic | |
| US5929710A (en) | Cascode single-ended to differential converter | |
| US6172549B1 (en) | Low supply current RMS-to-DC converter | |
| US4038607A (en) | Complementary field effect transistor amplifier | |
| US5497123A (en) | Amplifier circuit having high linearity for cancelling third order harmonic distortion | |
| US7151409B2 (en) | Programmable low noise amplifier and method | |
| KR100427878B1 (ko) | 증폭회로 | |
| EP1914887B1 (en) | Differential amplifier with current source controlled through differential feedback | |
| JPH1022758A (ja) | 携帯用ｒｆ送信端末装置のための温度補償された広い動作範囲の電力検出回路 | |
| US4901031A (en) | Common-base, source-driven differential amplifier | |
| US5969545A (en) | Peak detector circuit | |
| US6556084B2 (en) | Linearized class C amplifier with dynamic biasing | |
| EP0730345B1 (en) | Variable gain circuit | |
| KR20040032589A (ko) | 자기 발진 주파수를 높이기 위한 위상 진상-지상 보상기를구비하는 디지털 오디오 증폭기 | |
| US7046089B2 (en) | Variable gain amplifier | |
| US4553108A (en) | Low noise feedback amplifier | |
| KR100413182B1 (ko) | 차동 선형 증폭기 | |
| US6437631B2 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| US6812788B2 (en) | Amplifying circuit | |
| US7298211B2 (en) | Power amplifying apparatus | |
| JP2001057511A (ja) | 線形増幅回路 | |
| US6456161B2 (en) | Enhanced slew rate in amplifier circuits | |
| US20020008582A1 (en) | Variable gain amplifier | |
| JP3081210B2 (ja) | 線形利得増幅回路 | |
| US4757275A (en) | Wideband closed loop amplifier |