KR20160108525A - 램프파 발생 회로 및 이것의 d/a 변환 회로, 지문 인식 시스템 - Google Patents
램프파 발생 회로 및 이것의 d/a 변환 회로, 지문 인식 시스템 Download PDFInfo
- Publication number
- KR20160108525A KR20160108525A KR1020167022286A KR20167022286A KR20160108525A KR 20160108525 A KR20160108525 A KR 20160108525A KR 1020167022286 A KR1020167022286 A KR 1020167022286A KR 20167022286 A KR20167022286 A KR 20167022286A KR 20160108525 A KR20160108525 A KR 20160108525A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- signal
- ramp wave
- ramp
- bidirectional switch
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
- H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
-
- G06K9/00006—
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
- G06V40/13—Sensors therefor
- G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/20—Image preprocessing
- G06V10/28—Quantising the image, e.g. histogram thresholding for discrimination between background and foreground patterns
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 램프파 발생 회로 및 이것의 D/A 변환 회로, 지문 인식 시스템을 개시하며, 지문 인식 기술분야에 속한다. 상기 램프파 발생 회로는, 램프파 신호를 출력하는 적분 회로(100); 직렬 연결된 피드백 제어 루프 회로(210)와 트랜스컨덕턴스 증폭기(220)를 포함하고, 상기 피드백 제어 루프 회로(210)는 상기 적분 회로(100)가 출력하는 램프파 신호를 감시하여, 상기 트랜스컨덕턴스 증폭기(220)에 조정 제어 신호를 출력하고, 상기 트랜스컨덕턴스 증폭기(220)에 의해 상기 조정 신호에 따라 상기 적분 회로(100)가 다음 주기에 출력하는 램프파 신호를 보정하는 신호 조정 회로(200); 상기 적분 회로(100) 및 상기 신호 조정 회로(200)에 각각 기준 전압 신호를 출력하는 전압 생성 회로(300)를 포함한다. 본 발명의 지문 인식 시스템은, 종래기술에서 램프파 발생 회로와 클록 발생기가 PVT의 영향을 받아 지문 시스템의 성능을 악화시키는 문제를 해결할 수 있다.
Description
본 발명은 지문 인식 기술분야에 관한 것으로, 특히 램프파 발생 회로 및 이것의 D/A 변환 회로, 지문 인식 시스템에 관한 것이다.
안전기술의 발전에 따라, 지문 인식은 갈수록 사람들의 중시를 받고 있으며, 그 응용분야도 갈수록 넓어지고 있다. 정전용량형 지문감지 시스템은 일반적으로 지문감지 화소(pixel) 회로를 기본 단위로 하고, 화소 회로는 각 화소점의 정전용량 결합된 신호를 추출한 다음, 지문감지 시스템의 다른 부분으로 송신하여 증폭, A/D 변환, 영상 정합 등 동작을 진행하여, 유효한 지문 정보를 추출한다. 종래기술은 화소 어레이 데이터 판독 문제를 처리할 때 일반적으로 글로벌 A/D 변환, 로컬 A/D 변환 또는 행/열 A/D 변환의 세 가지 방식을 사용했다. 상기 세 가지 방식은 모두 D/A 변환 회로를 사용하나, D/A 변환(Digital to Analog conversion) 회로의 램프파 발생 회로와 클록 발생기는 PVT(Process/Voltage/Temperature, 생산공정/전압/온도)의 영향을 받기 쉬워, 지문 인식 시스템의 성능 악화를 초래한다.
이를 감안하여, 본 발명은 종래기술에서 램프파 발생 회로와 클록 발생기가 PVT의 영향을 받아 지문 시스템의 성능을 악화시키는 문제를 해결하기 위해, 램프파 발생 회로 및 이것의 D/A 변환 회로, 지문 인식 시스템을 제공한다.
본 발명에 따라 제공하는 램프파 발생 회로는, 램프파 신호를 출력하는 적분 회로; 직렬 연결된 피드백 제어 루프 회로와 트랜스컨덕턴스 증폭기를 포함하고, 상기 피드백 제어 루프 회로는 상기 적분 회로가 출력하는 램프파 신호를 감시하여, 상기 트랜스컨덕턴스 증폭기에 조정 제어 신호를 출력하고, 상기 트랜스컨덕턴스 증폭기에 의해 상기 조정 신호에 따라 상기 적분 회로가 다음 주기에 출력하는 램프파 신호를 보정하는 신호 조정 회로; 상기 적분 회로 및 상기 신호 조정 회로에 각각 기준 전압 신호를 출력하는 전압 생성 회로를 포함한다.
상술한 바와 같은 램프파 발생 회로를 제공하며, 상기 적분 회로는 제1 양방향 스위치, 제2 양방향 스위치, 제3 양방향 스위치, 램프파 신호 발생 커패시터 및 제1 고이득 연산 증폭기를 포함하고, 상기 제1 양방향 스위치는 상기 제1 고이득 연산 증폭기의 음극과 출력단 사이에 연결되고, 상기 램프파 신호 발생 커패시터의 일단은 상기 제1 고이득 연산 증폭기의 음극과 연결되고, 타단은 상기 제2 양방향 스위치를 통해 상기 제1 고이득 연산 증폭기의 출력단과 연결되고, 상기 제3 양방향 스위치의 일단은 상기 전압 생성 회로와 연결되고, 타단은 상기 램프파 신호 발생 커패시터와 상기 제2 양방향 스위치 사이에 연결된다.
상술한 바와 같은 램프파 발생 회로를 제공하며, 상기 제1 양방향 스위치, 상기 제2 양방향 스위치 및 상기 제3 양방향 스위치는 각각 반전되며 중첩되지 않는 두 주기 신호에 의해 동작이 제어된다.
상술한 바와 같은 램프파 발생 회로를 제공하며, 상기 트랜스컨덕턴스 증폭기는 오차 유지 커패시터와 NMOS 트랜지스터를 포함하고, 상기 NMOS 트랜지스터의 게이트 전극은 상기 피드백 제어 루프 회로의 출력단과 연결되고, 다른 두 전극 중 하나는 접지되고 다른 하나는 상기 적분 회로의 제1 고이득 연산 증폭기의 음극과 연결되어 상기 적분 회로에 오차 보정 전류를 제공한다.
상술한 바와 같은 램프파 발생 회로를 제공하며, 상기 피드백 제어 루프 회로는 오차 증폭기를 포함하고, 상기 오차 증폭기의 양극은 상기 적분 회로의 램프파 신호 출력단과 연결되고, 음극은 상기 전압 생성 회로와 연결되고, 출력단은 상기 트랜스컨덕턴스 증폭기와 연결된다.
상술한 바와 같은 램프파 발생 회로를 제공하며, 상기 전압 생성 회로는 제2 고이득 연산 증폭기, 전류 미러 회로 및 제1 정합 저항, 제2 정합 저항, 제3 정합 저항으로 구성되고, 상기 전류 미러 회로는 2개의 전류 미러 방식으로 연결된 PMOS트랜지스터로 구성되고, 상기 전류 미러 회로의 제1 연결단은 상기 제2 고이득 연산 증폭기의 출력단, 상기 제1 정합 저항의 제1 연결단 및 적분 회로의 제1 고이득 연산 증폭기의 양극과 연결되고, 상기 전류 미러 회로의 제2 연결단은 상기 제2 정합 저항의 제1 연결단 및 상기 신호 조정 회로의 전압 입력단과 연결되고, 상기 제3 정합 저항의 제1 연결단은 상기 제2 정합 저항의 제2 연결단 및 상기 적분 회로의 제3 양방향 스위치의 제1 연결단과 연결되고, 상기 제3 정합 저항의 제2 연결단은 제1 정합 저항의 제2 연결단과 연결되며 접지되고, 상기 제2 고이득 연산 증폭기의 음극은 출력단과 연결된다.
한편, 본 발명은 상기 램프파 발생 회로를 포함하는 D/A 변환 회로를 포함하는 지문 인식 시스템을 제공한다.
또한, 본 발명에 따라 제공하는 D/A 변환 회로는, 상기 램프파 발생 회로, 제어 회로, 지문신호/유지회로, 비교기, 클록 발생기 및 N-bit 카운터를 포함하고, 상기 제어 회로는 상기 램프파 발생 회로와 상기 N-bit 카운터가 동시에 작동하도록 제어하고; 상기 램프파 발생 회로는 상기 제어 회로의 제어에 따라 비교기에 램프파 신호를 출력하고; 상기 지문신호/유지회로는 상기 비교기에 강화 처리된 화소 감지 신호를 출력하고; 상기 비교기는 상기 램프파 신호와 상기 화소 감지 신호를 비교하고, 상기 N-bit 카운터에 신호를 출력하며, 램프파 신호가 화소 감지 신호와 같으면, 상기 출력 신호를 반전시키고; 상기 N-bit 카운터는 상기 제어 회로의 제어에 따라 작동하고, 상기 비교기의 출력 신호가 반전될 때 카운터 값을 저장하여, 이번 변환 후의 ADC 출력 코드워드 신호를 얻고; 클록 발생기는 D/A 변환 회로에 타이밍 기준을 제공한다.
본 발명의 지문 인식 시스템은, 램프파 발생 회로에 신호 조정 회로가 설치되고, 신호 조정 회로의 피드백 제어 루프 회로를 통해 적분 회로에 의해 발생하는 램프파 신호를 감시하며,상기 트랜스컨덕턴스 증폭기에 조정 제어 신호를 출력하여, 상기 적분 회로가 다음 주기에 출력하는 램프파 신호에 대해 보정을 진행함으로써, 출력되는 램프파 신호의 최고점 전압 값을 자동적으로 조정할 수 있어, 출력되는 램프파 신호의 폭이 PVT 변화와 관계 없도록 하여, PVT로 인한 영향을 해소한다. 또한, 상기 회로는 간단하게 구현되고, 커패시터 재질에 대한 요구가 없으며, 생산 원가를 낮췄다. 또한, 상기 회로를 지문 인식 시스템에 응용할 경우, 시스템 클록 주파수의 변화에 자체 적응할 수 있어, 클록 주파수가 변화할 때, 램프파 신호의 기울기 변화를 발생시켜 단일 기울기 ramp ADC의 이득 오차, 해상도, INL(적분 비선형) 및 DNL(차동 비선형) 등 성능 지표에 영향을 주지 않는다.
도 1은 본 발명의 실시예에 따른 램프파 발생 회로의 연결을 나타낸 도면이다.
도 2는 도 1의 램프파 발생 회로의 다수 램프파 발생 단계 지속 시간 내에서의 자동 추적-보정 메커니즘을 나타낸 도면이다.
도 3은 단일 기울기 램프(ramp) ADC의 원리도이다.
도 4는 도 1에서 피드백 제어 루프 회로를 오차 증폭기를 사용하여 구성했을 때의 회로 연결을 나타낸 도면이다.
도 5는 본 발명의 실시예에 따른 다른 램프파 발생 회로의 연결을 나타낸 도면이다.
도 6은 본 발명의 실시예에 따른 D/A 변환 회로를 나타낸 도면이다.
도 2는 도 1의 램프파 발생 회로의 다수 램프파 발생 단계 지속 시간 내에서의 자동 추적-보정 메커니즘을 나타낸 도면이다.
도 3은 단일 기울기 램프(ramp) ADC의 원리도이다.
도 4는 도 1에서 피드백 제어 루프 회로를 오차 증폭기를 사용하여 구성했을 때의 회로 연결을 나타낸 도면이다.
도 5는 본 발명의 실시예에 따른 다른 램프파 발생 회로의 연결을 나타낸 도면이다.
도 6은 본 발명의 실시예에 따른 D/A 변환 회로를 나타낸 도면이다.
본 발명이 해결하고자 하는 기술과제, 기술수단 및 효과가 더욱 명백해지도록, 이하 도면과 실시예를 결합하여 본 발명을 더욱 상세하게 설명한다. 이하 설명하는 구체적인 실시예는 본 발명을 해석하기 위한 것일 뿐, 본 발명을 한정하기 위한 것이 아니다.
도 1을 참고하면 본 발명에 따른 램프파 발생 회로(slope wave generation circuit)로서, 이 램프파 발생 회로에 의해 생성되는 램프파 신호는 단일 기울기 램프파 신호이고, 상기 램프파 발생 회로는 적분 회로(100), 신호 조정 회로(200) 및 전압 생성 회로(300)를 포함한다.
적분 회로(100)는 램프파 신호를 출력한다. 적분 회로(100)는 제1 양방향 스위치(110), 제2 양방향 스위치(120), 제3 양방향 스위치(130), 램프파 신호 발생 커패시터(140) 및 제1 고이득 연산 증폭기(150)를 포함한다. 상기 제1 양방향 스위치(110)는 상기 제1 고이득 연산 증폭기(150)의 음극과 출력단 사이에 연결된다. 상기 램프파 신호 발생 커패시터(140)의 일단은 상기 제1 고이득 연산 증폭기(150)의 음극과 연결되고, 타단은 상기 제2 양방향 스위치(120)를 통해 상기 제1 고이득 연산 증폭기의 출력단과 연결된다. 상기 제3 양방향 스위치(130)의 일단은 상기 전압 생성 회로(300)와 연결되고, 타단은 상기 램프파 신호 발생 커패시터(140)와 상기 제2 양방향 스위치(120) 사이에 연결된다. 참고로, 상기 적분 회로에서, 제1 양방향 스위치(110), 제2 양방향 스위치(120) 및 제3 양방향 스위치(130)는 각각 반전되며 중첩되지 않는 두 주기 신호에 의해 동작이 제어된다. 즉, 이 3개의 양방향 스위치는 동시에 온 상태가 되지 않는다.
신호 조정 회로(200)는 직렬 연결된 피드백 제어 루프 회로(210)와 트랜스컨덕턴스 증폭기(220)로 구성된다. 상기 피드백 제어 루프 회로(210)는 상기 적분 회로(100)가 출력한 램프파 신호를 감시하여, 상기 트랜스컨덕턴스 증폭기(220)에 조정 제어 신호를 출력하고, 상기 트랜스컨덕턴스 증폭기(220)에 의해 상기 조정 신호에 따라 상기 적분 회로(100)가 다음 주기에 출력하는 램프파 신호를 보정한다.
전압 생성 회로는 각각 상기 적분 회로 및 상기 신호 조정 회로에 기준 전압 신호를 출력한다.
상기 램프파 발생 회로의 작동 원리는 아래와 같다.
상기 램프파 발생 회로가 작동하는 초기 단계에서, 램프파 신호 발생 커패시터(140)는 전하가 없다. 전압 생성 회로(300)의 출력 신호(301)를 로 하고, 출력 신호(302)를 로 하고, 출력 신호(303)를 로 하면, 출력되는 램프파 신호(101)는 매번 모두 전압 로부터 선형적으로 증가하는 것이 분명하다.
먼저, 분석 중점이 명확해지도록, PVT의 영향을 고려하지 않을 때의 작동 상황을 설명하면 아래와 같다.
램프파 발생 회로가 정상적으로 작동하는 단계에서, 피드백 제어 루프 회로(210)는 적분 회로(100)의 출력 램프파 신호(101)의 "종료 값"(즉, 생성된 램프파 신호의 최고점 전압 )과 전압 생성 회로(300)의 출력 신호(301)의 사이의 차이를 감시하고, 조정 제어 신호(201)를 트랜스컨덕턴스 증폭기(220)로 출력하여, 다음 주기에 램프파 신호를 발생하는 램프파 신호 발생 커패시터(140)의 충전 전류를 보정한다. 이러한 자동 추적-보정 메커니즘을 통해, 몇 번의 램프파 신호 출력 주기가 지나면, 반드시 다음의 관계를 만족시킨다:
그 중 어느 한 램프파 신호(101) 발생 과정을 예로 들어 추적-보정 메커니즘에 대해 설명한다.
램프파 신호(101) 출력 과정에서, 양방향 스위치 회로(120)는 온 상태이고, 양방향 스위치 회로(110) 및 양방향 스위치 회로(130)는 오프 상태이며, 트랜스컨덕턴스 증폭기(220)는 피드백 제어 루프 회로(210)가 출력한 조정 제어 신호(201)의 작용하에서 지속적으로 안정된 충전 전류를 출력하여 램프파 신호 발생 커패시터(140)의 양단 전압을 상승시킨다. 이전 주기의 "추적-보정" 과정을 거친 후의 트랜스컨덕턴스 증폭기(220)의 출력 전류 변화량을 라고 가정하면, 아래와 같은 관계를 갖게 된다.
본 주기 내의 램프파 출력 단계가 종료될 때,와 설정 값 사이의 차이 값이 0이 아닐 경우, 즉 상기 식 (2)가 성립되지 않을 경우, 상기 식 (3)의 , 즉 이다. 따라서, 다음 주기 램프파 출력 단계일 때 아래와 같은 관계식을 갖게 된다.
상술한 분석을 바탕으로, PVT 변화가 램프파 발생 회로의 성능에 미치는 영향을 분석하며, 편의상 매번 PVT 변화가 단일 단계에 미치는 영향만을 고려한다.
식 (4)에 따르면, PVT 변화가 트랜스컨덕턴스 증폭기(220)의 출력 전류를 커지게 할 경우, 램프파 신호 발생 커패시터(140)의 커패시턴스 및 램프파 발생 단계 지속 시간 가 모두 변화하지 않으면, 도 반드시 커진다. 즉, 이 경우 현상이 발생하게 된다.
식 (3)에 따르면, 네거티브 피드백 메커니즘의 작용하에서 피드백 제어 루프 회로(210)는 트랜스컨덕턴스 증폭기(220)의 출력 전류를 감소시켜, 다음 주기 종료 시의 를 감소시킨다. 예상할 수 있듯이, 몇 번의 연속 주기 후, 반드시 상기 식 (2)가 성립될 것이다.
식 (4)에 따르면, PVT 변화가 램프파 신호 발생 커패시터(140)의 커패시턴스를 커지게 할 경우, 트랜스컨덕턴스 증폭기(220)의 출력 전류 및 램프파 발생 단계 지속 시간 가 모두 변화하지 않으면, 는 반드시 감소된다. 즉, 이 경우 현상이 발생하게 된다.
식 (3)에 따르면, 네거티브 피드백 메커니즘의 작용하에서 피드백 제어 루프 회로(210)는 트랜스컨덕턴스 증폭기(220)의 출력 전류를 증가시켜, 다음 주기 종료 시의 를 감소시킨다. 예상할 수 있듯이, 몇 번의 연속 주기 후, 반드시 상기 식 (2)가 성립될 것이다.
식 (4)에 따르면, PVT 변화가 시스템 클록 주파수 를 커지게 할 경우, 즉 램프파 발생 단계 지속 시간 의 감소를 유발할 경우, 램프파 신호 발생 커패시터(140)의 커패시턴스 및 트랜스컨덕턴스 증폭기(220)의 출력 전류가 모두 변화하지 않으면, 도 반드시 감소된다. 즉, 이 경우 현상이 발생하게 된다.
식 (3)에 따르면, 네거티브 피드백 메커니즘의 작용 하에서 피드백 제어 루프 회로(210)는 트랜스컨덕턴스 증폭기(220)의 출력 전류를 증가시켜, 다음 주기 종료 시의 를 감소시킨다. 예상할 수 있듯이, 몇 번의 연속 주기 후, 반드시 상기 식 (2)가 성립될 것이다.
상술한 PVT 변화가 각 단계에 미치는 영향에 대한 분석 과정으로부터 알 수 있듯이, PVT 변화가 회로 파라미터 변동을 일으킬 때, 도 1의 램프파 발생 회로는 시종일관 폭이 정밀하고 안정적인 램프파 신호를 출력할 수 있다. 즉, 발생되는 램프파 신호의 폭 는 PVT 변화와 관계없다.
도 2를 참고하면, 본 실시예의 램프파 발생 회로를 지문 인식 시스템의 단일 기울기 ramp ADC 회로(램프파 D/A 변환 회로)에 응용했을 때, 복수의 램프파 발생 단계 지속 시간 내에서의 자동 추적-보정 메커니즘을 나타낸 도면이다.
따라서, 식 (4)는 아래와 같은 형식으로 수정될 수 있다.
도 3을 참고하면, 단일 기울기 ramp ADC의 원리도에 근거하여 아래의 식을 알 수 있다.
PVT 변화가 회로 파라미터 변동을 일으킬 때, 도 1의 회로는 시종일관 폭이 정밀하고 안정적인 램프파 신호를 출력할 수 있으며, 즉 발생되는 램프파 신호의 폭는 PVT 변화와 관계없으므로, 동시에 식 (6)을 결합하면 알 수 있듯이, 도 1의 램프파 발생 회로를 사용한 단일 기울기 ramp ADC의 성능도 PVT 변화와 관계 없다.
참고로, 실제 응용에서, 신호 조정 회로(200)의 피드백 제어 루프 회로(210)는 오차 증폭기(211)로만 구성될 수 있다. 도 4를 참고하면, 상기 오차 증폭기(211)의 양극은 상기 적분 회로의 램프파 신호 출력단과 연결되고, 음극은 상기 전압 생성 회로와 연결되고, 출력단은 상기 트랜스컨덕턴스 증폭기와 연결된다.
본 실시예에서 제공하는 램프파 발생 회로는 신호 조정 회로가 설치되고, 신호 조정 회로의 피드백 제어 루프 회로를 통해 적분 회로에 의해 발생하는 램프파 신호를 감시하며,상기 트랜스컨덕턴스 증폭기에 조정 제어 신호를 출력하여, 상기 적분 회로가 다음 주기에 출력하는 램프파 신호에 대해 보정을 진행함으로써, 출력되는 램프파 신호의 최고점 전압 값을 자동적으로 조정할 수 있어, 출력되는 램프파 신호의 폭이 PVT 변화와 관계없도록 하여, PVT로 인한 영향을 해소한다. 또한, 상기 회로는 간단하게 구현되고, 커패시터 재질에 대한 요구가 없으며, 생산 원가를 낮췄다. 또한, 상기 회로를 지문 인식 시스템에 응용할 경우, 시스템 클록 주파수의 변화에 자체 적응할 수 있어, 클록 주파수가 변화할 때, 램프파 신호의 기울기 변화를 발생시켜 단일 기울기 ramp ADC의 이득 오차, 해상도, INL(적분 비선형) 및 DNL(차동 비선형) 등 성능 지표에 영향을 주지 않는다.
상술한 실시예를 바탕으로, 본 실시예에서는 다른 램프파 발생 회로를 제공한다. 도 5를 참고하면, 본 실시예의 램프파 발생 회로는 적분 회로(100), 신호 조정 회로(200) 및 전압 생성 회로(300)를 포함한다.
적분 회로(100)는 램프파 신호를 출력한다. 상기 적분 회로(100)는 제1 양방향 스위치(110), 제2 양방향 스위치(120), 제3 양방향 스위치(130), 램프파 신호 발생 커패시터(140) 및 제1 고이득 연산 증폭기(150)를 포함한다. 상기 제1 양방향 스위치(110)는 상기 제1 고이득 연산 증폭기(150)의 음극과 출력단 사이에 연결된다. 상기 램프파 신호 발생 커패시터(140)의 일단은 상기 제1 고이득 연산 증폭기(150)의 음극과 연결되고, 타단은 상기 제2 양방향 스위치(120)을 통해 상기 제1 고이득 연산 증폭기(150)의 출력단과 연결된다. 상기 제3 양방향 스위치(130)의 제1 연결단(131)은 상기 전압 생성 회로(300)의 제3 정합 저항(350)의 제1 연결단(351)과 연결되고, 타단은 상기 램프파 신호 발생 커패시터(140)와 상기 제2 양방향 스위치(120) 사이에 연결된다. 참고로, 상기 적분 회로에서, 제1 양방향 스위치(110), 제2 양방향 스위치(120) 및 제3 양방향 스위치(130)는 각각 반전되며 중첩되지 않는 두 주기 신호에 의해 동작이 제어된다. 즉, 이 3개의 양방향 스위치는 동시에 온상태가 되지 않는다.
신호 조정 회로(200)는 직렬 연결된 피드백 제어 루프 회로(210)와 트랜스컨덕턴스 증폭기(220)로 구성된다. 상기 피드백 제어 루프 회로(210)는 상기 적분 회로(100)가 출력한 램프파 신호를 감시하여, 상기 트랜스컨덕턴스 증폭기(220)에 조정 제어 신호를 출력하고, 상기 트랜스컨덕턴스 증폭기(220)에 의해 상기 조정 신호에 따라 상기 적분 회로(100)가 다음 주기에 출력하는 램프파 신호를 보정한다. 트랜스컨덕턴스 증폭기(220)는 오차 유지 커패시터(221)와 NMOS 트랜지스터(222)를 포함한다. NMOS 트랜지스터(222)의 게이트 전극은 상기 피드백 제어 루프 회로(210)의 출력단과 연결되고, 다른 두 전극 중 하나는 접지되고 다른 하나는 상기 적분 회로(100)의 제1 고이득 연산 증폭기(150)의 음극과 연결되어 상기 적분 회로(100)에 오차 보정 전류를 제공한다. NMOS 트랜지스터(222)에 의해 제공되는 오차 보정 전류는 피드백 제어 루프 회로(210)에 의해 결정된다.
전압 생성 회로(300)는 상기 적분 회로 및 상기 신호 조정 회로에 각각 기준 전압 신호를 출력한다. 전압 생성 회로(300)는 제2 고이득 연산 증폭기(310), 전류 미러 회로(320) 및 제1 정합 저항(330), 제2 정합 저항(340), 제3 정합 저항(350)으로 구성된다.
상기 전류 미러 회로(320)는 2개의 전류 미러 방식으로 연결된 PMOS 트랜지스터로 구성되고, 상기 전류 미러 회로(320)의 제1 연결단(321)은 상기 제2 고이득 연산 증폭기(310)의 출력단, 상기 제1 정합 저항(330)의 제1 연결단(331) 및 적분 회로(100)의 제1 고이득 연산 증폭기(150)의 양극과 연결되고, 상기 전류 미러 회로(320)의 제2 연결단(322)은 상기 제2 정합 저항(340)의 제1 연결단(341) 및 상기 신호 조정 회로(210)의 전압 입력단과 연결되고, 상기 제3 정합 저항(350)의 제1 연결단(351)은 상기 제2 정합 저항의 제2 연결단(342) 및 상기 적분 회로(100)의 제3 양방향 스위치(130)의 제1 연결단(131)과 연결되고, 상기 제3 정합 저항(350)의 제2 연결단(352)은 제1 정합 저항(330)의 제2 연결단(332)과 연결되며 접지되고, 상기 제2 고이득 연산 증폭기(310)의 음극은 출력단과 연결된다.
본 실시예의 램프파 발생 회로가 PVT의 영향을 해소하는 원리는 상술한 실시예의 원리와 동일하므로 설명을 생략한다.
본 실시예의 램프파 발생 회로에는 신호 조정 회로가 설치되고, 신호 조정 회로의 피드백 제어 루프 회로를 통해 적분 회로에 의해 발생되는 램프파 신호를 감시하며, 상기 트랜스컨덕턴스 증폭기에 조정 제어 신호를 출력하여, 상기 적분 회로가 다음 주기에 출력하는 램프파 신호에 대해 보정을 진행함으로써, 출력되는 램프파 신호의 최고점 전압 값을 자동적으로 조정할 수 있어, 출력되는 램프파 신호의 폭이 PVT 변화와 관계 없도록 하여, PVT로 인한 영향을 해소한다. 또한 전압 생성 회로에 3개의 정합 저항이 설치되어 있으며, 정합 저항의 상호 비율을 변경할 경우, 기준 전압의 폭을 비교적 큰 범위 내에서 유연하게 변화시킬 수 있다.
상술한 두 실시예를 바탕으로, 본 발명은 또한 지문 인식 시스템을 제공하며, 상기 시스템은 지문감지 화소 회로가 수집한 신호에 대해 디지털-아날로그 변환을 진행하는 하나의 D/A 변환 회로를 포함한다. 도 6을 참고하면, 상기 D/A 변환 회로는,
램프파 발생 회로(602)와 N-bit 카운터(603)가 동시에 작동하도록 제어하는 제어 회로(601);
제어 회로(601)의 제어에 따라 비교기(604)에 램프파 신호를 출력하는 램프파 발생 회로(602),여기서 램프파 발생 회로(602)는 상술한 실시예 중의 하나를 사용할 수 있음;
비교기(604)에 강화 처리된 화소 감지 신호를 출력하는 지문신호/유지회로(605);
램프파 신호와 화소 감지 신호를 비교하고, N-bit 카운터(603)에 신호를 출력하며, 램프파 신호가 화소 감지 신호와 같으면, 상기 출력 신호를 반전시키는 비교기(604);
제어 회로(601)의 제어에 따라 작동하고, 비교기(604)의 출력 신호가 반전될 때 카운터 값을 저장하여, 이번 변환 후의 ADC 출력 코드워드 신호 ADC_OUT<N:1>를 얻는 N-bit 카운터(603);
D/A 변환 회로에 타이밍 기준을 제공하는 클록 발생기(606)를 포함한다.
본 실시예의 지문 인식 시스템은, 램프파 발생 회로에 신호 조정 회로가 설치되고, 신호 조정 회로의 피드백 제어 루프 회로를 통해 적분 회로에 의해 발생하는 램프파 신호를 감시하며, 상기 트랜스컨덕턴스 증폭기에 조정 제어 신호를 출력하여, 상기 적분 회로가 다음 주기에 출력하는 램프파 신호에 대해 보정을 진행함으로써, 적분 회로에 의해 발생하는 램프파 신호의 안정성을 보장하고, PVT로 인한 영향을 해소할 수 있다.
이상, 도면을 참고하여 본 발명의 바람직한 실시예에 대해 설명했으나, 본 발명의 청구범위는 이에 한정되지 않는다. 본 분야의 지식을 가진 자가 본 발명의 실질적 내용을 벗어나지 않은 범위 내에서 행한 모든 수정, 등가 교체 및 개량은 모두 본 발명의 청구범위 내에 있다.
[산업상 이용가능성]
본 발명에서 제공하는 램프파 발생 회로 및 이의 D/A 변환 회로, 지문 인식 시스템은, 램프파 발생 회로에 신호 조정 회로가 설치되고, 신호 조정 회로의 피드백 제어 루프 회로를 통해 적분 회로에 의해 발생하는 램프파 신호를 감시하며,상기 트랜스컨덕턴스 증폭기에 조정 제어 신호를 출력하여, 상기 적분 회로가 다음 주기에 출력하는 램프파 신호에 대해 보정을 진행함으로써, 출력되는 램프파 신호의 최고점 전압 값을 자동적으로 조정할 수 있어, 출력되는 램프파 신호의 폭이 PVT 변화와 관계 없도록 하여, PVT로 인한 영향을 해소한다. 또한, 상기 회로는 간단하게 구현되고, 커패시터 재질에 대한 요구가 없으며, 생산 원가를 낮췄다. 또한, 상기 회로를 지문 인식 시스템에 응용할 경우, 시스템 클록 주파수의 변화에 자체 적응할 수 있어, 클록 주파수가 변화할 때, 램프파 신호의 기울기 변화를 발생시켜 단일 기울기 ramp ADC의 이득 오차, 해상도, INL(적분 비선형) 및 DNL(차동 비선형) 등 성능 지표에 영향을 주지 않는다.
Claims (8)
- 램프파 신호를 출력하는 적분 회로;
직렬 연결된 피드백 제어 루프 회로(feedback control loop circuit)와 트랜스컨덕턴스 증폭기(trans-conductance amplifier)를 포함하고, 상기 피드백 제어 루프 회로는 상기 적분 회로가 출력하는 램프파 신호를 감시하여, 상기 트랜스컨덕턴스 증폭기에 조정 제어 신호를 출력하고, 상기 트랜스컨덕턴스 증폭기에 의해 상기 조정 신호에 따라 상기 적분 회로가 다음 주기에 출력하는 램프파 신호를 보정하는 신호 조정 회로; 및
상기 적분 회로 및 상기 신호 조정 회로에 각각 기준 전압 신호를 출력하는 전압 생성 회로;
를 포함하는 램프파 발생 회로. - 제1항에 있어서,
상기 적분 회로는 제1 양방향 스위치, 제2 양방향 스위치, 제3 양방향 스위치, 램프파 신호 발생 커패시터, 및 제1 고이득 연산 증폭기를 포함하고,
상기 제1 양방향 스위치는 상기 제1 고이득 연산 증폭기의 음극과 출력단 사이에 연결되고,
상기 램프파 신호 발생 커패시터의 일단은 상기 제1 고이득 연산 증폭기의 음극과 연결되고, 상기 램프파 신호 발생 커패시터의 타단은 상기 제2 양방향 스위치를 통해 상기 제1 고이득 연산 증폭기의 출력단과 연결되고,
상기 제3 양방향 스위치의 일단은 상기 전압 생성 회로와 연결되고, 상기 제3 양방향 스위치의 타단은 상기 램프파 신호 발생 커패시터와 상기 제2 양방향 스위치 사이에 연결되는, 램프파 발생 회로. - 제2항에 있어서,
상기 제1 양방향 스위치, 상기 제2 양방향 스위치 및 상기 제3 양방향 스위치는 각각 반전되며 또한 중첩되지 않는 두 주기 신호에 의해 동작이 제어되는, 램프파 발생 회로. - 제2항에 있어서,
상기 트랜스컨덕턴스 증폭기는 오차 유지 커패시터와 NMOS 트랜지스터를 포함하고, 상기 NMOS 트랜지스터의 게이트 전극은 상기 피드백 제어 루프 회로의 출력단과 연결되고, 다른 두 전극 중 하나는 접지되고 다른 하나는 상기 적분 회로의 제1 고이득 연산 증폭기의 음극과 연결되어 상기 적분 회로에 오차 보정 전류를 제공하는, 램프파 발생 회로. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 피드백 제어 루프 회로는 오차 증폭기를 포함하고, 상기 오차 증폭기의 양극은 상기 적분 회로의 램프파 신호 출력단과 연결되고, 상기 오차 증폭기의 음극은 상기 전압 생성 회로와 연결되고, 출력단은 상기 트랜스컨덕턴스 증폭기와 연결되는, 램프파 발생 회로. - 제5항에 있어서,
상기 전압 생성 회로는 제2 고이득 연산 증폭기, 전류 미러 회로 및 제1 정합 저항, 제2 정합 저항, 제3 정합 저항으로 구성되고,
상기 전류 미러 회로는 2개의 전류 미러 방식으로 연결된 PMOS 트랜지스터로 구성되고, 상기 전류 미러 회로의 제1 연결단은 상기 제2 고이득 연산 증폭기의 출력단, 상기 제1 정합 저항의 제1 연결단 및 상기 적분 회로의 제1 고이득 연산 증폭기의 양극과 연결되고, 상기 전류 미러 회로의 제2 연결단은 상기 제2 정합 저항의 제1 연결단 및 상기 신호 조정 회로의 전압 입력단과 연결되고,
상기 제3 정합 저항의 제1 연결단은 상기 제2 정합 저항의 제2 연결단 및 상기 적분 회로의 제3 양방향 스위치의 제1 연결단과 연결되고, 상기 제3 정합 저항의 제2 연결단은 상기 제1 정합 저항의 제2 연결단과 연결되며 접지되고,
상기 제2 고이득 연산 증폭기의 음극은 출력단과 연결되는, 램프파 발생 회로. - 제1항 내지 제6항 중 어느 한 항에 기재된 램프파 발생 회로를 포함하는 D/A 변환 회로를 포함하는, 지문 인식 시스템.
- 제1항 내지 제6항 중 어느 한 항에 기재된 램프파 발생 회로, 제어 회로, 지문신호/유지회로, 비교기, 클록 발생기, 및 N-bit 카운터를 포함하고,
상기 제어 회로는,상기 램프파 발생 회로와 상기 N-bit 카운터가 동시에 작동하게 제어하도록 설치되고,
상기 램프파 발생 회로는,상기 제어 회로의 제어에 따라 상기 비교기에 램프파 신호를 출력하도록 설치되고,
상기 지문신호/유지회로는,상기 비교기에 강화 처리된 화소 감지 신호를 출력하도록 설치되고,
상기 비교기는,상기 램프파 신호와 상기 화소 감지 신호를 비교하고, 상기 N-bit 카운터에 신호를 출력하며, 램프파 신호가 화소 감지 신호와 같으면, 상기 출력 신호를 반전시키도록 설치되고,
상기 N-bit 카운터는,상기 제어 회로의 제어에 따라 작동하고, 상기 비교기의 출력 신호가 반절될 때 카운터 값을 저장하여, 이번 변환 후의 ADC 출력 코드워드 신호를 얻도록 설치되는,
D/A 변환 회로.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410579984.3A CN104393856B (zh) | 2014-10-24 | 2014-10-24 | 一种斜坡波产生电路及其数模转换电路、指纹识别系统 |
CN201410579984.3 | 2014-10-24 | ||
PCT/CN2014/095016 WO2016061891A1 (zh) | 2014-10-24 | 2014-12-25 | 一种斜坡波产生电路及其数模转换电路、指纹识别系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160108525A true KR20160108525A (ko) | 2016-09-19 |
KR101847515B1 KR101847515B1 (ko) | 2018-05-28 |
Family
ID=52611705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020167022286A KR101847515B1 (ko) | 2014-10-24 | 2014-12-25 | 램프파 발생 회로 및 이것의 a/d 변환 회로, 지문 인식 시스템 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9953203B2 (ko) |
EP (1) | EP3211793B1 (ko) |
KR (1) | KR101847515B1 (ko) |
CN (1) | CN104393856B (ko) |
WO (1) | WO2016061891A1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105389544B (zh) | 2015-10-21 | 2018-04-17 | 深圳市汇顶科技股份有限公司 | 输出转换电路及指纹识别系统 |
CN106056051B (zh) * | 2016-03-25 | 2020-03-10 | 深圳市奔凯安全技术股份有限公司 | 一种分区扫描式指纹处理方法 |
CN107301407B (zh) * | 2017-07-14 | 2020-02-07 | 京东方科技集团股份有限公司 | 指纹识别单元及指纹识别方法、显示基板、显示装置 |
KR102473064B1 (ko) * | 2018-04-30 | 2022-12-01 | 에스케이하이닉스 주식회사 | 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서 |
CN109587419B (zh) * | 2018-11-06 | 2021-04-30 | 上海集成电路研发中心有限公司 | 一种图像传感器低功耗读出电路结构及工作时序控制方法 |
US11497411B2 (en) * | 2018-11-23 | 2022-11-15 | Mediatek Inc. | Circuit applied to bio-information acquisition system |
US10826470B2 (en) * | 2019-03-13 | 2020-11-03 | Omnivision Technologies, Inc. | Integrating ramp circuit with reduced ramp settling time |
US11392156B2 (en) * | 2019-12-24 | 2022-07-19 | Shenzhen GOODIX Technology Co., Ltd. | Voltage generator with multiple voltage vs. temperature slope domains |
CN114885108A (zh) * | 2022-05-20 | 2022-08-09 | 西安微电子技术研究所 | 一种低功耗cmos图像传感器结构及其实现方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3914623A (en) * | 1973-10-31 | 1975-10-21 | Westinghouse Electric Corp | Waveform generator including means for automatic slope calibration |
US4215315A (en) * | 1978-10-13 | 1980-07-29 | John Fluke Mfg. Co., Inc. | Low frequency signal period or ratio (period)-to-voltage converter |
US4585951A (en) * | 1983-10-24 | 1986-04-29 | Motorola, Inc. | Precision triangle waveform generator |
KR950003637B1 (ko) | 1992-12-03 | 1995-04-17 | 삼성전자 주식회사 | 주파수 변조장치 |
US6225937B1 (en) * | 1996-05-24 | 2001-05-01 | Lockheed-Martin Ir Imaging Systems, Inc. | Metastability resolved monolithic analog-to-digital converter |
JPH10271357A (ja) | 1997-03-27 | 1998-10-09 | Nec Ic Microcomput Syst Ltd | ダイナミック・フォーカス回路 |
JP3992849B2 (ja) * | 1998-07-16 | 2007-10-17 | 新潟精密株式会社 | デジタル−アナログ変換器 |
JP4524652B2 (ja) | 2005-07-06 | 2010-08-18 | ソニー株式会社 | Ad変換装置並びに半導体装置 |
JP2008124726A (ja) * | 2006-11-10 | 2008-05-29 | Toshiba Corp | ランプ波発生回路およびadコンバータ |
CN101217251B (zh) * | 2008-01-04 | 2010-06-02 | 华中科技大学 | 一种单周期前馈开关控制电路 |
US7746129B2 (en) * | 2008-04-04 | 2010-06-29 | Freescale Semiconductor, Inc. | Ultra low power servo-controlled single clock ramp generator with amplitude independent to clock frequency |
JP5636694B2 (ja) * | 2009-04-03 | 2014-12-10 | ソニー株式会社 | 電子機器、ad変換装置、ad変換方法 |
CN101964662B (zh) * | 2010-10-12 | 2013-01-09 | 浙江大学 | 一种改进型单斜率串行模数转换器 |
CN103048922B (zh) * | 2011-10-13 | 2015-08-12 | 中国科学院电子学研究所 | 基于跨导-电容结构的模拟比例积分控制器电路 |
US8922261B2 (en) * | 2012-07-24 | 2014-12-30 | Forza Silicon Corporation | Low noise, glitch free accelerated continuous-time ramp generator |
CN103810479B (zh) * | 2014-02-28 | 2019-04-05 | 成都费恩格尔微电子技术有限公司 | 指纹采集系统及指纹信息采集方法 |
-
2014
- 2014-10-24 CN CN201410579984.3A patent/CN104393856B/zh active Active
- 2014-12-25 KR KR1020167022286A patent/KR101847515B1/ko active IP Right Grant
- 2014-12-25 WO PCT/CN2014/095016 patent/WO2016061891A1/zh active Application Filing
- 2014-12-25 EP EP14904513.0A patent/EP3211793B1/en active Active
-
2016
- 2016-08-26 US US15/248,621 patent/US9953203B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9953203B2 (en) | 2018-04-24 |
US20160364598A1 (en) | 2016-12-15 |
CN104393856A (zh) | 2015-03-04 |
EP3211793B1 (en) | 2019-06-19 |
KR101847515B1 (ko) | 2018-05-28 |
WO2016061891A1 (zh) | 2016-04-28 |
CN104393856B (zh) | 2017-11-28 |
EP3211793A4 (en) | 2018-06-27 |
EP3211793A1 (en) | 2017-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101847515B1 (ko) | 램프파 발생 회로 및 이것의 a/d 변환 회로, 지문 인식 시스템 | |
CN104617930A (zh) | 比较器和使用比较器的模数转换器 | |
JP2005210721A (ja) | 校正可能なアナログ/デジタル変換器及び関連方法 | |
US9681084B2 (en) | Ramp signal generator and CMOS image sensor using the same | |
US9602089B2 (en) | Amplifying device and offset voltage correction method | |
JP2011091572A (ja) | 可変利得増幅回路 | |
CN105759889A (zh) | 恒流电路以及具有其的传感器装置 | |
CN109933117B (zh) | 基准电压发生器 | |
WO2009096192A1 (ja) | バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置 | |
JP2018191169A (ja) | スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 | |
US9742384B2 (en) | Comparator circuit having a calibration circuit | |
CN111277775B (zh) | 具有反向电压跟随器的像素阵列 | |
JP2007208924A (ja) | スイッチドキャパシタアンプ及びスイッチドキャパシタアンプの動作方法 | |
JP2017228932A (ja) | スイッチドキャパシタ回路及びad変換装置 | |
EP3477863B1 (en) | Dynamic amplifying circuit | |
US8390488B2 (en) | Non-linearity correction that is independent of input common mode, temperature variation, and process variation | |
JP2002198755A (ja) | 可変利得増幅回路 | |
JP2016090379A (ja) | 測定装置 | |
US20150244391A1 (en) | Ramp signal generator using programmable gain amplifier | |
US20160359474A1 (en) | Delay circuit and semiconductor device | |
US10931268B2 (en) | Ramp signal generation device and CMOS image sensor including the same | |
CN108226624B (zh) | 电流传感器以及电流感应方法 | |
CN103066936B (zh) | 一种预放大器通过控制延时的失调校正方法 | |
JP2016039442A (ja) | Da変換器及びオフセット調整機能付き増幅回路 | |
CN103107786A (zh) | 一种预放大器通过控制幅度的失调校正方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |