CN109587419B - 一种图像传感器低功耗读出电路结构及工作时序控制方法 - Google Patents

Abstract

本发明公开了一种图像传感器低功耗读出电路结构，包括相耦合设置的一PGA和一ADC，PGA耦合有一采样电容、一反馈电容和一第一运算放大器，ADC耦合有一比较器和一计数器，比较器含有一第二运算放大器，其中第一运算放大器和第二运算放大器通过合并成为一由PGA和ADC共用的第三运算放大器，通过设置三个第一开关和与其一一对应的第二开关的组合，并通过一时序控制信号控制三个第一开关与三个第二开关之间以择一方式通断，以控制第三运算放大器分别运行在PGA工作模式下或ADC工作模式下，从而实现PGA工作模式和ADC工作模式之间的切换，并大大降低读出电路的功耗和面积。

Description

一种图像传感器低功耗读出电路结构及工作时序控制方法

技术领域

本发明涉及集成电路技术领域，更具体地，涉及一种适用于CMOS图像传感器的低功耗读出电路结构及其工作时序控制方法。

背景技术

CIS(CMOS Image Sensor，CMOS图像传感器)中通常需要在感光单元(pixel)将光信号转换成电压信号后接PGA(Programmable Gain Amplifier，可编程增益放大器)将电压信号放大，然后再接ADC(Analog Digital Converter，模拟数字转换器)电路将模拟电压信号转换为数字信号，最终将转换得到的数字信号传输到芯片外。由于感光单元通常为阵列形式，为提高帧率，通常每一列感光单元均接一列由PGA和ADC组成的读出电路。

请参考图1，图1为一个传统的适用于图像传感器的读出电路结构示意图。如图1所示，该读出电路结构由一个PGA级联一个ADC组成。其中，PGA为开关电容结构，通过调整采样电容Cs和反馈电容Cf的比例，实现放大倍数可调。ADC为单积分结构，由一个比较器COMP和一个计数器COUNTER组成。

请参考图2，图2为图1中读出电路结构的一种典型的工作时序。如图2所示，首先，PGA的复位信号PGA_RST变为高电平，PGA实现复位；然后，PGA的复位信号PGA_RST变为低电平，PGA占用一段时间进行输出信号的建立(PGA settling)；然后，ADC开始第1次模数转换(ADC conversion)，转换结果存储在计数器中；而后，PGA的输入信号VIN由Vin1变化至最终输入值Vin2，同时，PGA开始建立至最终输出电压；接着，ADC开始进行第2次模数转换，转换结果与第1次转换结果做逻辑运算后得到最终的转换结果。

上述传统的读出电路结构中，由于PGA中和比较器中均有一个运算放大器，整个电路共有两个运算放大器，占据了整个电路很大一部分的功耗和面积。而在一个图像传感器芯片中，会有上千甚至上万列的该读出电路，这样整个读出电路的总功耗和面积为单个读出电路的功耗和面积乘以上千甚至上万列，通常会消耗掉整个芯片的大部分功耗，以及相当大的面积。

而在现有的移动系统中，续航能力和整体尺寸是其很重要的性能指标，因而低功耗和小尺寸始终是移动系统对其中各子模块的重要要求。图像传感器芯片无疑需要尽可能在实现所需的功能的基础上消耗尽可能低的功耗，占用尽可能小的面积。而如前所述，现有图像传感器中的读出电路通常消耗掉了整个芯片的大部分功耗，并占用了相当大的面积。因而，低功耗、小面积的读出电路在图像传感器芯片设计中有着非常实际的应用需求。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种图像传感器低功耗读出电路结构及工作时序控制方法。

为实现上述目的，本发明的技术方案如下：

一种图像传感器低功耗读出电路结构，包括相耦合设置的一可编程增益放大器电路(PGA)和一模拟数字转换器电路(ADC)，所述可编程增益放大器电路耦合有一采样电容、一反馈电容和一第一运算放大器，所述模拟数字转换器电路耦合有一比较器和一计数器，所述比较器含有一第二运算放大器，所述第一运算放大器和第二运算放大器通过合并成为一由所述可编程增益放大器电路和模拟数字转换器电路共用的第三运算放大器，通过设置三个第一开关和与其一一对应的第二开关的组合，并通过一时序控制信号控制三个所述第一开关与三个所述第二开关之间以择一方式通断，以控制所述第三运算放大器分别运行在可编程增益放大器电路工作模式下或模拟数字转换器电路工作模式下，从而实现可编程增益放大器电路工作模式和模拟数字转换器电路工作模式之间的切换。

进一步地，所述时序控制信号分为第一信号S1N和第二信号S1，所述第一信号S1N是第二信号S1的反向信号；所述第三运算放大器通过其反向输入端连接至节点VN，通过其正向输入端连接至模拟数字转换器电路的参考电压VRAMP，以及通过其输出端连接至节点V_PGA；所述采样电容跨接在输入信号VIN和节点VF之间，反馈电容跨接在节点VF和节点VN2之间；受所述可编程增益放大器电路的复位信号PGA_RST控制的一第三开关跨接在节点VF和节点V_PGA之间；其中，在节点VF与共模电压VCM之间、节点VN2和节点VN之间以及节点VCOMP和节点V_PGA之间，分别接有一个由第一信号S1N控制的第一开关，在节点VF和节点VN之间、节点VN2和节点V_PGA之间以及节点VCOMP和地之间，分别接有一个由第二信号S1控制的第二开关，所述节点VCOMP的后级连接至所述计数器。

进一步地，所述第一开关、第二开关和/或第三开关为MOS开关。

进一步地，所述采样电容和反馈电容为MOS电容。

进一步地，所述第三运算放大器耦合设有第一MOS晶体管至第五MOS晶体管。

进一步地，所述第一MOS晶体管的源极连接电源负极，漏极连接第二MOS晶体管的源极和第五MOS晶体管的源极，栅极连接直流偏置电压；所述第二MOS晶体管的漏极连接第三MOS晶体管的漏极，栅极连接所述第三运算放大器的反向输入端；所述第三MOS晶体管的源极连接第四MOS晶体管的源极，栅极连接第四MOS晶体管的栅极；所述第四MOS晶体管的漏极连接第五MOS晶体管的漏极；所述第五MOS晶体管的栅极连接所述第三运算放大器的正向输入端；所述第三运算放大器的输出端连接在所述第二MOS晶体管的漏极与第三MOS晶体管的漏极之间，电源正极连接在所述第三MOS晶体管的源极与第四MOS晶体管的源极之间；所述第三MOS晶体管的栅极与第四MOS晶体管的栅极之间设有节点V1，所述第四MOS晶体管的漏极与第五MOS晶体管的漏极之间设有节点V2，所述节点V1与节点V2之间短接。

进一步地，所述第一MOS晶体管的漏极连接电源负极，源极连接第二MOS晶体管的漏极和第五MOS晶体管的漏极，栅极连接直流偏置电压；所述第二MOS晶体管的源极连接第三MOS晶体管的源极，栅极连接所述第三运算放大器的反向输入端；所述第三MOS晶体管的漏极连接第四MOS晶体管的漏极，栅极连接第四MOS晶体管的栅极；所述第四MOS晶体管的源极连接第五MOS晶体管的源极；所述第五MOS晶体管的栅极连接所述第三运算放大器的正向输入端；所述第三运算放大器的输出端连接在所述第二MOS晶体管的源极与第三MOS晶体管的源极之间，电源正极连接在所述第三MOS晶体管的漏极与第四MOS晶体管的漏极之间；所述第三MOS晶体管的栅极与第四MOS晶体管的栅极之间设有节点V1，所述第四MOS晶体管的源极与第五MOS晶体管的源极之间设有节点V2，所述节点V1与节点V2之间短接。

一种上述的图像传感器低功耗读出电路结构的工作时序控制方法，所述工作时序以时刻t0到时刻t5为一个完整的工作周期，其中，时刻t0到时刻t2为可编程增益放大器电路工作阶段，时刻t2到时刻t3为模拟数字转换器电路工作阶段，时刻t3到时刻t4为可编程增益放大器电路工作阶段，时刻t4到时刻t5为模拟数字转换器电路工作阶段；所述工作时序控制方法包括：

在时刻t0，复位信号PGA_RST和第二信号S1由低电平变为高电平，第三运算放大器工作在可编程增益放大器电路工作模式，由第二信号S1控制的第二开关全部导通，由第一信号S1N控制的第一开关全部断开；此时，可编程增益放大器电路为复位状态；

到时刻t1，复位信号PGA_RST由高电平变为低电平，可编程增益放大器电路工作在第一次输出建立阶段，到时刻t2建立完成；其中，在时刻t0到时刻t2时间段，控制使参考电压VRAMP的节点电压大小为共模电压VCM；

在时刻t2，第二信号S1由高电平变为低电平，第三运算放大器工作在模拟数字转换器电路模式，由第二信号S1控制的第二开关全部断开，由第一信号S1N控制的第一开关全部导通；此时，控制使参考电压VRAMP的节点电压向下跳变一个ΔV的电压幅度，以使得第三运算放大器输出到低电平；此时，节点VN的电压等于之前可编程增益放大器电路工作模式下第三运算放大器的输出电压，节点VN的电压与参考电压VRAMP的节点电压进行第一次比较，第三运算放大器的输出电压通过节点VCOMP输出到计数器，进行第一次计数；

到时刻t3，第二信号S1由低电平变为高电平，第三运算放大器重新工作在可编程增益放大器电路工作模式，输入信号VIN由电压Vin1向下变化到电压Vin2，控制使第三运算放大器的输出电压由之前的为共模电压VCM的电压建立至为以下算式一的电压：

VCM+(Vin1-Vin2)×(Cf/Cs) 算式一

其中，VCM代表共模电压，Vin1、Vin2代表输入信号VIN的电压变化，Cf代表反馈电容，Cs代表采样电容；

在时刻t3到时刻t4时间段间，参考电压VRAMP的节点电压控制为共模电压VCM；

从时刻t4开始，第二信号S1再次由高电平变为低电平，第三运算放大器重新工作在模拟数字转换器电路工作模式，控制使节点VN的电压变为之前可编程增益放大器电路工作模式时第三运算放大器的输出电压；然后，控制使参考电压VRAMP的节点电压向下跳变一个ΔV的电压幅度，开始进行第二次模数转换，第三运算放大器的输出电压通过节点VCOMP输出到计数器，进行第二次计数；

到时刻t5，第二次模拟数字转换器电路工作模式转换结束，整个工作周期结束，将两次计数结果在计数器中做逻辑运算后，得到最终有效的模数转换结果。

从上述技术方案可以看出，本发明通过在传统的PGA+ADC读出电路结构基础上，将PGA中的运算放大器(第一运算放大器)和比较器中的运算放大器(第二运算放大器)合并为一个运算放大器(第三运算放大器)，另外通过设置6个开关(三个第一开关和三个第二开关)以及一个时序控制信号，以使得电路可以在PGA工作模式和ADC工作模式间实现切换；配合本发明所提出的工作时序控制方法，本PGA+ADC读出电路可以实现运放复用，从而大大降低读出电路的功耗和面积。

附图说明

图1是一种传统的适用于图像传感器的读出电路结构示意图。

图2是图1中读出电路结构的一种典型的工作时序示意图。

图3是本发明一较佳实施例的一种图像传感器低功耗读出电路结构示意图。

图4是本发明一较佳实施例的一种图像传感器低功耗读出电路结构的工作时序示意图。

图5是图3中的读出电路结构在PGA工作模式时的有效结构示意图。

图6是图3中的读出电路结构在ADC工作模式时的有效结构示意图。

图7是本发明一较佳实施例的一种图3中运算放大器的结构示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步的详细说明。

需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

在以下本发明的具体实施方式中，请参考图3，图3是本发明一较佳实施例的一种图像传感器低功耗读出电路结构示意图。如图3所示，本发明的一种图像传感器低功耗读出电路结构，是对图1中电路结构进行的优化和改进。本发明的一种图像传感器低功耗读出电路结构，包括相耦合设置的一可编程增益放大器电路(PGA)和一模拟数字转换器电路(ADC)，可编程增益放大器电路耦合有一个采样电容Cs、一个反馈电容Cf和唯一一个第一运算放大器，模拟数字转换器电路耦合有一比较器和一计数器COUNTER，比较器含有一第二运算放大器。其中，第一运算放大器和第二运算放大器通过合并成为一由可编程增益放大器电路和模拟数字转换器电路共用(复用)的第三运算放大器OTA。在此基础上，还通过设置三个第一开关S1N1至S1N3和与三个第一开关S1N1至S1N3一一对应的三个第二开关S11至S13的组合，以及通过设置一个时序控制信号，控制三个第一开关S1N1至S1N3与三个第二开关S11至S13之间以择一方式通断，即三个第一开关S1N1至S1N3全部导通时，三个第二开关S11至S13全部关断，以控制第三运算放大器OTA分别运行在可编程增益放大器电路工作模式下或模拟数字转换器电路工作模式下，从而实现在可编程增益放大器电路工作模式和模拟数字转换器电路工作模式之间的切换。

请参考图3。本发明的上述图像传感器低功耗读出电路结构的一种具体(但不限于)的实现方式可包括：

时序控制信号分为第一信号S1N和第二信号S1；其中，第一信号S1N是第二信号S1的反向信号。

第三运算放大器OTA通过其反向输入端(-)连接至节点VN，通过其正向输入端(+)连接至模拟数字转换器电路的参考电压VRAMP，以及通过其输出端连接至节点V_PGA。

采样电容Cs跨接在本发明的图像传感器低功耗读出电路所连接的输入信号VIN和节点VF之间；反馈电容Cf跨接在节点VF和节点VN2之间。

受可编程增益放大器电路的复位信号PGA_RST控制的一个第三开关PGA_RST1跨接在节点VF和节点V_PGA之间。

其中，在节点VF与共模电压VCM之间、节点VN2和节点VN之间以及节点VCOMP和节点V_PGA之间，分别接有一个由第一信号S1N控制的第一开关S1N1，S1N 2，S1N3；在节点VF和节点VN之间、节点VN2和节点V_PGA之间以及节点VCOMP和地之间，分别接有一个由第二信号S1控制的第二开关S11，S12，S13。

节点VCOMP的后级连接至计数器。计数器的后级作为本发明的图像传感器低功耗读出电路的输出端。

作为一可选的实施方式，第一开关S1N1至S1N3、第二开关S11至S13和/或第三开关PGA_RST1可采用MOS开关。

作为一可选的实施方式，采样电容Cs和反馈电容可采用MOS电容。

作为其他可选的实施方式，第三运算放大器OTA可以是一种5管运放，即第三运算放大器OTA耦合设有第一MOS晶体管至第五MOS晶体管。

请参考图7，图7是本发明一较佳实施例的一种图3中运算放大器的结构示意图。如图7所示，其显示图3虚线框中运算放大器的详细结构(图中以箭头方式引出，以便于对照)。本发明的一种第三运算放大器OTA结构中，第一MOS晶体管M0的源极(带箭头侧，下同)连接电源负极VSS，漏极连接第二MOS晶体管M2的源极和第五MOS晶体管M1的源极，栅极连接直流偏置电压VBN；第二MOS晶体管M2的漏极连接第三MOS晶体管M4的漏极，栅极连接第三运算放大器OTA的反向输入端(-)(即连接至VIN端)；第三MOS晶体管M4的源极连接第四MOS晶体管M3的源极，栅极连接第四MOS晶体管M3的栅极；第四MOS晶体管M3的漏极连接第五MOS晶体管M1的漏极；第五MOS晶体管M1的栅极连接第三运算放大器OTA的正向输入端(+)(即连接至VIP端)；第三运算放大器OTA的输出端VOUT连接在第二MOS晶体管M2的漏极与第三MOS晶体管M4的漏极之间；电源正极VDD连接在第三MOS晶体管M4的源极与第四MOS晶体管M3的源极之间。此外，在第三MOS晶体管M4的栅极与第四MOS晶体管M3的栅极之间还设有节点V1，在第四MOS晶体管M3的漏极与第五MOS晶体管M1的漏极之间设有节点V2，节点V1与节点V2之间短接。

上述的第一MOS晶体管M0至第五MOS晶体管M1的源极与漏极的位置可以互换而不影响本发明上述电路结构的正常运行。

本发明不限于此，运放实际设计时，还可采用其它合适的结构。

下面通过具体实施方式及附图，对本发明的一种上述的图像传感器低功耗读出电路结构的工作时序控制方法进行详细说明。

请参考图4，图4是本发明一较佳实施例的一种图像传感器低功耗读出电路结构的工作时序示意图；同时，请参考图5-图6，其中，图5是图3中的读出电路结构在PGA工作模式时的有效结构示意图，图6是图3中的读出电路结构在ADC工作模式时的有效结构示意图。如图4所示，在本发明的一种上述的图像传感器低功耗读出电路结构的工作时序控制方法中，工作时序以时刻t0到时刻t5为一个完整的工作周期，其中，时刻t0到时刻t2为可编程增益放大器电路工作阶段(PGA working)，时刻t2到时刻t3为模拟数字转换器电路工作阶段(ADC conversion)，时刻t3到时刻t4再次为可编程增益放大器电路工作阶段(PGAworking)，时刻t4到时刻t5再次为模拟数字转换器电路工作阶段(ADC conversion)。工作时序控制方法具体可包括：

请参考图4。在时刻t0，复位信号PGA_RST和第二信号S1由低电平变为高电平，第三运算放大器OTA工作在可编程增益放大器电路工作模式。由第二信号S1控制的第二开关S11至S13全部导通，由第一信号S1N控制的第一开关S1N1至S1N3全部断开，如图5所示。此时，可编程增益放大器电路为复位状态。

到时刻t1，复位信号PGA_RST由高电平变为低电平，可编程增益放大器电路工作在第一次输出建立阶段，到时刻t2建立完成。其中，在时刻t0到时刻t2时间段，控制使参考电压VRAMP的节点电压大小为共模电压VCM。

在时刻t2，第二信号S1由高电平变为低电平，第三运算放大器OTA工作在模拟数字转换器电路模式。由第二信号S1控制的第二开关S11至S13全部断开，由第一信号S1N控制的第一开关S1N1至S1N3全部导通，如图6所示。此时，控制使参考电压VRAMP的节点电压向下跳变一个ΔV的电压幅度，以使得第三运算放大器OTA输出到低电平。此时，节点VN的电压等于之前(时刻t0到时刻t2)可编程增益放大器电路工作模式下第三运算放大器OTA的输出电压V_PGA(即节点V_PGA的电压)，节点VN的电压与参考电压VRAMP的节点电压进行第一次比较，第三运算放大器OTA的输出电压通过节点VCOMP输出到计数器COUNTER，进行第一次计数。

到时刻t3，第二信号S1由低电平变为高电平，第三运算放大器OTA重新工作在可编程增益放大器电路工作模式，输入信号VIN由电压Vin1向下变化到电压Vin2，控制使第三运算放大器OTA的输出电压由之前的为共模电压VCM的电压建立至为以下算式一的电压：

VCM+(Vin1-Vin2)×(Cf/Cs)算式一

其中，VCM代表共模电压，Vin1、Vin2代表输入信号VIN的电压变化，Cf代表反馈电容，Cs代表采样电容。

考虑到存在波动，也可以是控制使第三运算放大器OTA的输出电压由之前的约为共模电压VCM的电压建立至约为算式一的电压。

在时刻t3到时刻t4时间段间，参考电压VRAMP的节点电压控制为共模电压VCM。

从时刻t4开始，第二信号S1再次由高电平变为低电平，第三运算放大器OTA重新工作在模拟数字转换器电路工作模式，控制使节点VN的电压变为之前(时刻t3到时刻t4时间段)可编程增益放大器电路工作模式时第三运算放大器OTA的输出电压；然后，控制使参考电压VRAMP的节点电压向下跳变一个ΔV的电压幅度，开始进行第二次模数转换，第三运算放大器OTA的输出电压通过节点VCOMP输出到计数器，进行第二次计数。

到时刻t5，第二次模拟数字转换器电路工作模式转换结束，整个工作周期结束，将两次计数结果在计数器中做逻辑运算后，即得到最终有效的模数转换结果。

本发明提出的上述适用于图像传感器的低功耗读出电路结构，适宜集成在芯片中。本发明的作用主要是实现对模拟输入电压信号的低功耗可编程增益放大，然后对放大后的信号进行低功耗模数转换，最终转换为数字信号。因而本发明比较适宜应用在需要低功耗的PGA电路和ADC电路的集成电路芯片内。

本发明提出的读出电路可以实现正常的PGA信号放大，以及ADC模数转换功能。而本结构中只有一个运放，相比于例如图1的传统的有两个运放的读出电路，本结构大大降低了电路消耗的功耗，并且增加的少量开关所占用的面积明显小于所减少的一个运放的面积，从而减小了整个电路占用的面积。

综上所述，本发明通过在传统的PGA+ADC读出电路结构基础上，将PGA中的运算放大器(第一运算放大器)和比较器中的运算放大器(第二运算放大器)合并为一个运算放大器(第三运算放大器)，另外通过设置6个开关(三个第一开关和三个第二开关)以及一个时序控制信号，以使得电路可以在PGA工作模式和ADC工作模式间实现切换；配合本发明所提出的工作时序控制方法，本PGA+ADC读出电路可以实现运放复用，从而大大降低读出电路的功耗和面积。

以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (8)

1.一种图像传感器低功耗读出电路结构，包括相耦合设置的一可编程增益放大器电路和一模拟数字转换器电路，所述可编程增益放大器电路耦合有一采样电容、一反馈电容和一第一运算放大器，所述模拟数字转换器电路耦合有一比较器和一计数器，所述比较器含有一第二运算放大器，其特征在于，所述第一运算放大器和第二运算放大器通过合并成为一由所述可编程增益放大器电路和模拟数字转换器电路共用的第三运算放大器，通过设置三个第一开关和与其一一对应的第二开关的组合，并通过一时序控制信号控制三个所述第一开关与三个所述第二开关之间以择一方式通断，以控制所述第三运算放大器分别运行在可编程增益放大器电路工作模式下或模拟数字转换器电路工作模式下，从而实现可编程增益放大器电路工作模式和模拟数字转换器电路工作模式之间的切换，其中：所述时序控制信号控制所述第二开关全部导通、所述第一开关全部断开、以及所述第三运算放大器在可编程增益放大器电路工作模式；所述时序控制信号控制所述第二开关全部断开、所述第一开关全部导通、以及所述第三运算放大器工作在模拟数字转换器电路工作模式。

2.根据权利要求1所述的图像传感器低功耗读出电路结构，其特征在于，所述时序控制信号分为第一信号S1N和第二信号S1，所述第一信号S1N是第二信号S1的反向信号；所述第三运算放大器通过其反向输入端连接至节点VN，通过其正向输入端连接至模拟数字转换器电路的参考电压VRAMP，以及通过其输出端连接至节点V_PGA；所述采样电容跨接在输入信号VIN和节点VF之间，反馈电容跨接在节点VF和节点VN2之间；受所述可编程增益放大器电路的复位信号PGA_RST控制的一第三开关跨接在节点VF和节点V_PGA之间；其中，在节点VF与共模电压VCM之间、节点VN2和节点VN之间以及节点VCOMP和节点V_PGA之间，分别接有一个由第一信号S1N控制的第一开关，在节点VF和节点VN之间、节点VN2和节点V_PGA之间以及节点VCOMP和地之间，分别接有一个由第二信号S1控制的第二开关，所述节点VCOMP的后级连接至所述计数器。

3.根据权利要求2所述的图像传感器低功耗读出电路结构，其特征在于，所述第一开关、第二开关和/或第三开关为MOS开关。

4.根据权利要求2所述的图像传感器低功耗读出电路结构，其特征在于，所述采样电容和反馈电容为MOS电容。

5.根据权利要求2所述的图像传感器低功耗读出电路结构，其特征在于，所述第三运算放大器耦合设有第一MOS晶体管至第五MOS晶体管。

6.根据权利要求5所述的图像传感器低功耗读出电路结构，其特征在于，所述第一MOS晶体管的源极连接电源负极，漏极连接第二MOS晶体管的源极和第五MOS晶体管的源极，栅极连接直流偏置电压；所述第二MOS晶体管的漏极连接第三MOS晶体管的漏极，栅极连接所述第三运算放大器的反向输入端；所述第三MOS晶体管的源极连接第四MOS晶体管的源极，栅极连接第四MOS晶体管的栅极；所述第四MOS晶体管的漏极连接第五MOS晶体管的漏极；所述第五MOS晶体管的栅极连接所述第三运算放大器的正向输入端；所述第三运算放大器的输出端连接在所述第二MOS晶体管的漏极与第三MOS晶体管的漏极之间，电源正极连接在所述第三MOS晶体管的源极与第四MOS晶体管的源极之间；所述第三MOS晶体管的栅极与第四MOS晶体管的栅极之间设有节点V1，所述第四MOS晶体管的漏极与第五MOS晶体管的漏极之间设有节点V2，所述节点V1与节点V2之间短接。

7.根据权利要求5所述的图像传感器低功耗读出电路结构，其特征在于，所述第一MOS晶体管的漏极连接电源负极，源极连接第二MOS晶体管的漏极和第五MOS晶体管的漏极，栅极连接直流偏置电压；所述第二MOS晶体管的源极连接第三MOS晶体管的源极，栅极连接所述第三运算放大器的反向输入端；所述第三MOS晶体管的漏极连接第四MOS晶体管的漏极，栅极连接第四MOS晶体管的栅极；所述第四MOS晶体管的源极连接第五MOS晶体管的源极；所述第五MOS晶体管的栅极连接所述第三运算放大器的正向输入端；所述第三运算放大器的输出端连接在所述第二MOS晶体管的源极与第三MOS晶体管的源极之间，电源正极连接在所述第三MOS晶体管的漏极与第四MOS晶体管的漏极之间；所述第三MOS晶体管的栅极与第四MOS晶体管的栅极之间设有节点V1，所述第四MOS晶体管的源极与第五MOS晶体管的源极之间设有节点V2，所述节点V1与节点V2之间短接。

8.一种权利要求2所述的图像传感器低功耗读出电路结构的工作时序控制方法，其特征在于，所述工作时序以时刻t0到时刻t5为一个完整的工作周期，其中，时刻t0到时刻t2为可编程增益放大器电路工作阶段，时刻t2到时刻t3为模拟数字转换器电路工作阶段，时刻t3到时刻t4为可编程增益放大器电路工作阶段，时刻t4到时刻t5为模拟数字转换器电路工作阶段；所述工作时序控制方法包括：

在时刻t0，复位信号PGA_RST和第二信号S1由低电平变为高电平，第三运算放大器工作在可编程增益放大器电路工作模式，由第二信号S1控制的第二开关全部导通，由第一信号S1N控制的第一开关全部断开；此时，可编程增益放大器电路为复位状态；

到时刻t1，复位信号PGA_RST由高电平变为低电平，可编程增益放大器电路工作在第一次输出建立阶段，到时刻t2建立完成；其中，在时刻t0到时刻t2时间段，控制使参考电压VRAMP的节点电压大小为共模电压VCM；

在时刻t2，第二信号S1由高电平变为低电平，第三运算放大器工作在模拟数字转换器电路模式，由第二信号S1控制的第二开关全部断开，由第一信号S1N控制的第一开关全部导通；此时，控制使参考电压VRAMP的节点电压向下跳变一个ΔV的电压幅度，以使得第三运算放大器输出到低电平；此时，节点VN的电压等于之前可编程增益放大器电路工作模式下第三运算放大器的输出电压，节点VN的电压与参考电压VRAMP的节点电压进行第一次比较，第三运算放大器的输出电压通过节点VCOMP输出到计数器，进行第一次计数；

到时刻t3，第二信号S1由低电平变为高电平，第三运算放大器重新工作在可编程增益放大器电路工作模式，输入信号VIN由电压Vin1向下变化到电压Vin2，控制使第三运算放大器的输出电压由之前的为共模电压VCM的电压建立至为以下算式一的电压：

VCM+(Vin1-Vin2)×(Cf/Cs)算式一

其中，VCM代表共模电压，Vin1、Vin2代表输入信号VIN的电压变化，Cf代表反馈电容，Cs代表采样电容；

在时刻t3到时刻t4时间段间，参考电压VRAMP的节点电压控制为共模电压VCM；

从时刻t4开始，第二信号S1再次由高电平变为低电平，第三运算放大器重新工作在模拟数字转换器电路工作模式，控制使节点VN的电压变为之前可编程增益放大器电路工作模式时第三运算放大器的输出电压；然后，控制使参考电压VRAMP的节点电压向下跳变一个ΔV的电压幅度，开始进行第二次模数转换，第三运算放大器的输出电压通过节点VCOMP输出到计数器，进行第二次计数；

到时刻t5，第二次模拟数字转换器电路工作模式转换结束，整个工作周期结束，将两次计数结果在计数器中做逻辑运算后，得到最终有效的模数转换结果。

Images