CN114142861B - 一种积分累积存储电路 - Google Patents

一种积分累积存储电路 Download PDF

Info

Publication number
CN114142861B
CN114142861B CN202210113311.3A CN202210113311A CN114142861B CN 114142861 B CN114142861 B CN 114142861B CN 202210113311 A CN202210113311 A CN 202210113311A CN 114142861 B CN114142861 B CN 114142861B
Authority
CN
China
Prior art keywords
switch
module
receives
signal
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210113311.3A
Other languages
English (en)
Other versions
CN114142861A (zh
Inventor
李淼
甘戈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yutai Semiconductor Co ltd
Original Assignee
Yutai Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yutai Semiconductor Co ltd filed Critical Yutai Semiconductor Co ltd
Priority to CN202210113311.3A priority Critical patent/CN114142861B/zh
Publication of CN114142861A publication Critical patent/CN114142861A/zh
Application granted granted Critical
Publication of CN114142861B publication Critical patent/CN114142861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
    • G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种积分累积存储电路，其接收补偿电流Iin，产生模拟电压形式的调节电压Va，输出位宽N比特的数字信号形式的累积数值Dint，所述调节电压Va的幅度以及所述累积数值Dint的数值由所述补偿电流Iin对时间的积分值决定。本发明的积分累积存储电路可以集成到控制芯片内部；成本低，兼容性好；将补偿电容的积分运算功能和存储功能分解，利用数字形式的计数器承担存储功能，利用由开关和电容组成的电荷平衡模块来调节积分运算，避免了积分运算溢出；通过误差消除模块，消除数字形式的计数器固有的量化误差，得到没有量化误差的模拟积分电压；将输入补偿电流和输出积分电压分解至两个互相独立的电路节点，使输入阻抗显著降低，输入信号范围显著提升。

Description

一种积分累积存储电路
技术领域
本发明涉及集成电路技术领域，具体涉及一种积分累积存储电路。
背景技术
在开关电源控制系统中，需要通过补偿电容实现控制环路的稳定。从信号处理的角度看，补偿电容的作用是实现对输入电流的积分运算，得到积分电压；从硬件实现的角度看，补偿电容的作用是长时间存储电荷，以维持积分电压不变。目前，补偿电容通常设置在控制芯片的外部而不是集成在所述控制芯片的内部，主要有两方面的原因。
一方面原因是开关电源控制系统需要采用电容值较大的补偿电容，而可以集成到芯片内部的电容器件的电容值都较小。开关电源控制系统通常被设计成低带宽系统，特别是带有功率因数校正的开关电源控制系统，其带宽通常被设计为10Hz以下，其采用的补偿电容的电容值需要在0.1~1uF量级，而可以集成到芯片内部的电容器件的电容值很难超过1nF量级。在控制芯片如果采用小量级的电容器会导致积分电压在很短的时间内就溢出芯片的承受范围，使信号失去控制功能。另一方面的原因是集成到芯片内部的电容器会连接寄生的PN结，而PN结会漏电，进而导致芯片内的电容器无法长时间存储电荷。通常带有功率因数校正的开关电源控制系统需要其补偿电容的电压在1秒时间内没有明显变化，而芯片内部的电容器件极难满足这一要求。
将补偿电容设置在控制芯片的外部会增加控制芯片的引脚，增加电路板的面积，阻碍了开关电源控制电路系统的小型化发展，越来越不能满足用户的需求。
当前一些开关电源控制电路系统采用模数转换器加数字积分器的方案来替代补偿电容实现电流积分与电荷存储功能，但是高精度的模数转换器和宽位数的数字积分器都非常昂贵，而且往往与开关电源控制电路的生产工艺制程不兼容。
发明内容
为解决以上技术问题中的至少一个，本发明提供了一种积分累积存储电路。
一种积分累积存储电路，其接收补偿电流，产生模拟电压形式的调节电压，输出位宽N比特的数字信号形式的累积数值，所述调节电压的幅度以及所述累积数值的数值由所述补偿电流对时间的积分值决定。
优选的是，所述积分累积存储电路包括积分模块、分解累积模块和电荷平衡模块，所述积分模块用于对所述补偿电流和所述平衡电流同时进行积分运算，产生所述调节电压，所述分解累积模块用于将积分运算累积的电荷量分解成固定电荷量的量化单元，并逐一对已完成分解的量化单元进行数值累计，所述电荷平衡模块用于逐次将已完成数值累计的量化单元所对应的固定电荷量输出到所述积分模块，维持所述积分模块的直流平衡点，使其可以持续进行电荷积分累积；所述积分模块的第一输入端接收所述补偿电流，第二输入端与所述电荷平衡模块的输出端连接，接收所述电荷平衡模块输出端输出的平衡电流，输出端输出所述调节电压且与所述分解累积模块的第一输入端连接；所述分解累积模块的第一输出端输出所述累积数值，第二输出端、第三输出端、第四输出端分别与所述电荷平衡模块的第二输入端、第三输入端、第四输入端连接。
上述任一方案优选的是，所述积分模块的第三输入端连接一旁路电平。
上述任一方案优选的是，所述分解累积模块的第二输入端接收一的时钟信号，第三输入端接收一外部的增量参考电压，第四输入端接收一外部的减量参考电压。
上述任一方案优选的是，所述电荷平衡模块的第一输入端接收一外部的基准电压，第五输入端连接所述旁路电平。
上述任一方案优选的是，所述积分模块包括积分电容和跨导运算放大器，所述积分电容的上极板所连接的节点为所述积分模块的第一输入端，所述跨导运算放大器的反相输入端为所述积分模块的第二输入端，所述跨导运算放大器的输出端为所述积分模块的输出端。
上述任一方案优选的是，所述积分电容的上极板连接所述跨导运算放大器的反相输入端，所述积分电容的下极板连接所述跨导运算放大器的输出端；所述补偿电流和所述平衡电流均流入所述积分电容的上极板所连接的节点；所述跨导运算放大器的同相输入端为所述积分模块的第三输入端，连接所述旁路电平；所述跨导运算放大器的输出端输出所述调节电压。
上述任一方案优选的是，所述分解累积模块包含增量比较器、减量比较器、加减计数器和开关控制子模块。
上述任一方案优选的是，所述增量比较器的反相输入端为所述分解累积模块的第三输入端，接收所述增量参考电压，同相输入端接收所述调节电压，输出端输出增量计数信号；所述减量比较器的同相输入端为所述分解累积模块的第四输入端，接收所述减量参考电压，反相输入端接收所述调节电压，输出端输出减量计数信号；所述增量比较器的同相输入端和所述减量比较器的反向输入端同为所述分解累积模块的第一输入端。
上述任一方案优选的是，所述加减计数器的增量计数输入端接收所述增量计数信号，减量计数输入端接收所述减量计数信号，时钟信号输入端为所述分解累积模块的第二输入端，接收所述时钟信号，所述加减计数器的输出端为所述分解累积模块的第一输出端，输出所述累积数值。
上述任一方案优选的是，在所述时钟信号上升沿时刻，若所述增量计数信号为高电平，则所述加减计数器的计数值加一，若所述减量计数信号为高电平，则所述加减计数器的计数值减一，所述累积数值的值由所述加减计数器的计数值决定。
上述任一方案优选的是，所述开关控制子模块的第一输入端接收所述增量计数信号，第二输入端接收所述减量计数信号，第三输入端接收所述时钟信号，第一输出端为所述分解累积模块的第二输出端，输出增量开关信号，第二输出端为所述分解累积模块的第三输出端，输出减量开关信号，第三输出端为所述分解累积模块的第四输出端，输出基准开关信号。
上述任一方案优选的是，所述开关控制子模块包含第一与门、第二与门和第三反相器；所述第一与门的第一输入端接收所述时钟信号，第二输入端为所述开关控制子模块的第一输入端，接收所述增量计数信号，输出端输出所述增量开关信号；所述第二与门的第一输入端接收所述时钟信号，第二输入端为所述开关控制子模块的第二输入端，接收所述减量计数信号，输出端输出所述减量开关信号；所述第三反相器的输入端接收所述时钟信号，输出端输出所述基准开关信号；所述第一与门的输出端为所述分解累积模块的第二输出端，所述第二与门的输出端为所述分解累积模块的第三输出端，所述第三反相器的输出端为所述分解累积模块的第四输出端。
上述任一方案优选的是，所述电荷平衡模块包含平衡电容、第一开关、第二开关、第三开关、第四开关、第五开关和第六开关；所述第三开关（K3）的控制端和所述第四开关（K4）的控制端同为所述电荷平衡模块（301）的第二输入端，所述第一开关（K1）的控制端和所述第二开关（K2）的控制端同为所述电荷平衡模块（301）的第三输入端，所述第五开关（K5）的控制端和所述第六开关（K6）的控制端同为所述电荷平衡模块（301）的第四输入端，所述第一开关（K1）的常开端和所述第三开关（K3）的常开端共同构成所述电荷平衡模块（301）的输出端。
上述任一方案优选的是，所述第一开关的公共端连接所述平衡电容的下极板，控制端接收所述减量开关信号。
上述任一方案优选的是，当所述减量开关信号为高电平时，所述第一开关闭合，当所述减量开关信号为低电平时，所述第一开关断开。
上述任一方案优选的是，所述第二开关的公共端连接所述平衡电容的上极板，常开端为所述电荷平衡模块的第五输入端，连接所述旁路电平，控制端接收所述减量开关信号。
上述任一方案优选的是，当所述减量开关信号为高电平时，所述第二开关闭合，当所述减量开关信号为低电平时，所述第二开关断开。
上述任一方案优选的是，所述第三开关的公共端连接所述平衡电容的上极板，控制端接收所述增量开关信号。
上述任一方案优选的是，当所述增量开关信号为高电平时，所述第三开关闭合，当所述增量开关信号为低电平时，所述第三开关断开。
上述任一方案优选的是，所述第四开关的公共端连接所述平衡电容的下极板，常开端同为所述电荷平衡模块的第五输入端，连接所述旁路电平，控制端接收所述增量开关信号。
上述任一方案优选的是，当所述增量开关信号为高电平时，所述第四开关闭合，当所述增量开关信号为低电平时，所述第四开关断开。
上述任一方案优选的是，所述第五开关的公共端连接所述平衡电容的上极板，常开端为所述电荷平衡模块的第一输入端，接收所述基准电压，控制端接收所述基准开关信号。
上述任一方案优选的是，当所述基准开关信号为高电平时，所述第五开关闭合，当所述基准开关信号为低电平时，所述第五开关断开。
上述任一方案优选的是，所述第六开关的公共端接地，常开端连接所述平衡电容的下极板，控制端接收所述基准开关信号。
上述任一方案优选的是，当所述基准开关信号为高电平时，所述第六开关闭合，当所述基准开关信号为低电平时，所述第六开关断开。
上述任一方案优选的是，所述积分累积存储电路还包括误差消除模块，所述误差消除模块的第一输入端与所述分解累积模块的第一输出端连接，接收所述累积数值，第二输入端与所述积分模块的输出端连接，接收所述调节电压，输出端输出积分电压。
上述任一方案优选的是，所述误差消除模块包含数模转换器、运算放大器、数值输入电阻、调节输入电阻和反馈电阻；所述数模转换器的输入端为所述误差消除模块的第一输入端，接收所述累积数值，输出端输出模拟信号形式累积数值电压；所述数值输入电阻的一端接收所述累积数值电压，另一端连接所述运算放大器的反相输入端；所述调节输入电阻的一端为所述误差消除模块的第二输入端，接收所述调节电压，另一端连接所述运算放大器的反相输入端；所述反馈电阻的一端连接所述运算放大器的反相输入端，另一端连接所述运算放大器的输出端；所述运算放大器的同相输入端连接所述旁路电平，输出端为所述误差消除模块的输出端，输出所述积分电压。
上述任一方案优选的是，所述积分模块还包含积分电阻，所述积分电阻的一端接收所述补偿电流，另一端连接所述跨导运算放大器的反相输入端。
上述任一方案优选的是，所述时钟信号由外部提供。
上述任一方案优选的是，所述时钟信号由所述分解累积模块内部产生，当所述增量计数信号出现上升沿跳变时，触发所述时钟信号产生一个上升沿跳变，当所述减量计数信号出现上升沿跳变时，触发所述时钟信号产生一个上升沿跳变。
本发明的积分累积存储电路具有如下有益效果：
可以集成到控制芯片内部，减少了控制芯片的引脚，减少了电路板的面积；
电路实现无需借助昂贵的电子器件，成本低，且与开关电源控制电路的生产工艺制程兼容；
将补偿电容的积分运算功能和存储功能分解，利用数字形式的计数器承担存储功能，利用由开关和电容组成的电荷平衡模块来调节积分运算，避免了积分运算溢出；
通过误差消除模块，消除数字形式的计数器固有的量化误差，得到没有量化误差的模拟积分电压；
将输入补偿电流和输出积分电压分解至两个互相独立的电路节点，使输入阻抗显著降低，输入信号范围显著提升；本发明输入阻抗在10pF电容量级，相对于现有技术中补偿节点阻抗在100nF~1uF电容量级，有显著的降低；输入信号的电压范围不受限，允许的输入信号范围在电源电压和地电压之间，相对于现有技术中将补偿输入信号的电压限定为补偿电容电压，其范围有显著的提升。
附图说明
图1为按照本发明的积分累积存储电路的一优选实施例的电路图。
图2为按照本发明的积分累积存储电路的如图1所示实施例的信号波形图。
图3为按照本发明的积分累积存储电路的另一实施例的电路图。
各附图标记所表示的含义为：
101-积分模块 201-分解累积模块 202-开关控制子模块
301-电荷平衡模块 401-误差消除模块 Iin-补偿电流
Va-调节电压 Dint-累积数值 Is-平衡电流
Vb-旁路电平 CK-时钟信号 Vri-增量参考电压
Vrd-减量参考电压 Vref-基准电压 Cint-积分电容
OTA-跨导运算放大器 CMPi-增量比较器 CMPd-减量比较器
counter-加减计数器 Inc-增量计数信号 Dec-减量计数信号
swi-增量开关信号 swd-减量开关信号 swr-基准开关信号
G1-第一与门 G2-第二与门 G3-第三反相器
Cb-平衡电容 K1-第一开关 K2-第二开关
K3-第三开关 K4-第四开关 K5-第五开关
K6-第六开关 Rint-积分电阻 Vint-积分电压
DAC-数模转换器 OPA-运算放大器 Rd-数值输入电阻
Ra-调节输入电阻 Rfb-反馈电阻 Vs-求和电压
Vd-累积数值电压
具体实施方式
为了更好地理解本发明，下面结合具体实施例对本发明作详细说明。
需要理解的是，在本发明的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
实施例1
如图1所示，一种积分累积存储电路，其接收补偿电流Iin，产生模拟电压形式的调节电压Va，输出位宽N比特的数字信号形式的累积数值Dint，所述调节电压Va的幅度以及所述累积数值Dint的数值由所述补偿电流Iin对时间的积分值决定。
具体地说，所述积分累积存储电路包括积分模块101、分解累积模块201和电荷平衡模块301，所述积分模块101用于对所述补偿电流Iin和所述平衡电流Is同时进行积分运算，产生所述调节电压Va，所述分解累积模块201用于将积分运算累积的电荷量分解成固定电荷量的量化单元，并逐一对已完成分解的量化单元进行数值累计，所述电荷平衡模块301用于逐次将已完成数值累计的量化单元所对应的固定电荷量输出到所述积分模块101，维持所述积分模块101的直流平衡点，使其可以持续进行电荷积分累积；所述积分模块101包括积分电容Cint和跨导运算放大器OTA，所述积分电容Cint的上极板所连接的节点为所述积分模块101的第一输入端，所述跨导运算放大器OTA的反相输入端为所述积分模块101的第二输入端，所述跨导运算放大器OTA的输出端为所述积分模块101的输出端；所述分解累积模块201包含增量比较器CMPi、减量比较器CMPd、加减计数器counter和开关控制子模块202，所述增量比较器CMPi的同相输入端和所述减量比较器CMPd的反向输入端同为所述分解累积模块201的第一输入端；所述加减计数器counter的输出端为所述分解累积模块201的第一输出端；所述开关控制子模块202包含第一与门G1、第二与门G2和第三反相器G3，所述第一与门G1的输出端为所述分解累积模块201的第二输出端，所述第二与门G2的输出端为所述分解累积模块201的第三输出端，所述第三反相器G3的输出端为所述分解累积模块201的第四输出端；所述电荷平衡模块301包含第一开关K1、第二开关K2、第三开关K3、第四开关K4、第五开关K5和第六开关K6，所述第三开关K3的控制端和所述第四开关K4的控制端同为所述电荷平衡模块301的第二输入端，所述第一开关K1的控制端和所述第二开关K2的控制端同为所述电荷平衡模块301的第三输入端，所述第五开关K5的控制端和所述第六开关K6的控制端同为所述电荷平衡模块301的第四输入端，所述第一开关K1的常开端和所述第三开关K3的常开端共同构成所述电荷平衡模块301的输出端；所述积分模块101的第一输入端接收所述补偿电流Iin，第二输入端与所述电荷平衡模块301的输出端连接，接收所述电荷平衡模块301输出端输出的平衡电流Is，输出端输出所述调节电压Va且与所述分解累积模块201的第一输入端连接；所述分解累积模块201的第一输出端输出所述累积数值Dint，第二输出端、第三输出端、第四输出端分别与所述电荷平衡模块301的第二输入端、第三输入端、第四输入端连接。
进一步地，所述积分模块101的第三输入端连接一旁路电平Vb。所述分解累积模块201的第二输入端接收一的时钟信号CK，第三输入端接收一外部的增量参考电压Vri，第四输入端接收一外部的减量参考电压Vrd。所述电荷平衡模块301的第一输入端接收一外部的基准电压Vref，第五输入端连接所述旁路电平Vb。
更具体地说，所述积分模块101对所述补偿电流Iin和所述平衡电流Is同时进行积分运算，产生所述调节电压Va。
所述积分模块101包含积分电容Cint和跨导运算放大器OTA。所述积分电容Cint的上极板连接所述跨导运算放大器OTA的反相输入端，所述积分电容Cint的下极板连接所述跨导运算放大器OTA的输出端；所述补偿电流Iin和所述平衡电流Is均流入所述积分电容Cint的上极板所连接的节点；所述跨导运算放大器OTA的同相输入端（即所述积分模块101的第三输入端）连接所述旁路电平Vb；所述跨导运算放大器OTA的输出端（即所述积分模块101的输出端）输出所述调节电压Va。
所述分解累积模块201包含增量比较器CMPi、减量比较器CMPd、加减计数器counter和开关控制子模块202。所述增量比较器CMPi的反相输入端（即所述分解累积模块201的第三输入端）接收所述增量参考电压Vri，同相输入端（即所述分解累积模块201的第一输入端）接收所述调节电压Va，输出端输出增量计数信号Inc；所述减量比较器CMPd的同相输入端（即所述分解累积模块201的第四输入端）接收所述减量参考电压Vrd，反相输入端与所述增量比较器CMPi的同相输入端连接，接收所述调节电压Va，输出端输出减量计数信号Dec。所述加减计数器counter的增量计数输入端接收所述增量计数信号Inc，减量计数输入端接收所述减量计数信号Dec，时钟信号输入端（即所述分解累积模块201的第二输入端）接收所述时钟信号CK，所述加减计数器counter的输出端（即所述分解累积模块201的第一输出端）输出所述累积数值Dint。在所述时钟信号CK上升沿时刻，若所述增量计数信号Inc为高电平，则所述加减计数器counter的计数值加一，若所述减量计数信号Dec为高电平，则所述加减计数器counter的计数值减一，所述累积数值Dint的值由所述加减计数器counter的计数值决定。
所述开关控制子模块202的第一输入端接收所述增量计数信号Inc，第二输入端接收所述减量计数信号Dec，第三输入端接收所述时钟信号CK，第一输出端为所述分解累积模块201的第二输出端，输出增量开关信号swi，第二输出端为所述分解累积模块201的第三输出端，输出减量开关信号swd，第三输出端为所述分解累积模块201的第四输出端，输出基准开关信号swr。所述开关控制子模块202包含第一与门G1、第二与门G2和第三反相器G3，所述第一与门G1的第一输入端接收所述时钟信号CK，第二输入端接收所述增量计数信号Inc，输出端（即所述开关控制子模块202的第一输出端）输出所述增量开关信号swi；所述第二与门G2的第一输入端接收所述时钟信号CK，第二输入端接收所述减量计数信号Dec，输出端（即所述开关控制子模块202的第二输出端）输出所述减量开关信号swd；所述第三反相器G3的输入端接收所述时钟信号CK，输出端（即所述开关控制子模块202的第三输出端）输出所述基准开关信号swr。
所述电荷平衡模块301包含平衡电容Cb、第一开关K1、第二开关K2、第三开关K3、第四开关K4、第五开关K5和第六开关K6。所述第一开关K1的公共端连接所述平衡电容Cb的下极板，常开端为所述电荷平衡模块301的输出端，控制端接收所述减量开关信号swd；当所述减量开关信号swd为高电平时，所述第一开关K1闭合，当所述减量开关信号swd为低电平时，所述第一开关K1断开。所述第二开关K2的公共端连接所述平衡电容Cb的上极板，常开端为所述电荷平衡模块301的第五输入端，连接所述旁路电平Vb，控制端接收所述减量开关信号swd；当所述减量开关信号swd为高电平时，所述第二开关K2闭合，当所述减量开关信号swd为低电平时，所述第二开关K2断开。所述第三开关K3的公共端连接所述平衡电容Cb的上极板，常开端同为所述电荷平衡模块301的输出端，控制端接收所述增量开关信号swi；当所述增量开关信号swi为高电平时，所述第三开关K3闭合，当所述增量开关信号swi为低电平时，所述第三开关K3断开。所述第四开关K4的公共端连接所述平衡电容Cb的下极板，常开端同为所述电荷平衡模块301的第五输入端，连接所述旁路电平Vb，控制端接收所述增量开关信号swi；当所述增量开关信号swi为高电平时，所述第四开关K4闭合，当所述增量开关信号swi为低电平时，所述第四开关K4断开。所述第五开关K5的公共端连接所述平衡电容Cb的上极板，常开端为所述电荷平衡模块301的第一输入端，接收所述基准电压Vref，控制端接收所述基准开关信号swr；当所述基准开关信号swr为高电平时，所述第五开关K5闭合，当所述基准开关信号swr为低电平时，所述第五开关K5断开。所述第六开关K6的公共端接地，常开端连接所述平衡电容Cb的下极板，控制端接收所述基准开关信号swr；当所述基准开关信号swr为高电平时，所述第六开关K6闭合，当所述基准开关信号swr为低电平时，所述第六开关K6断开。
所述第一开关K1的控制端和所述第二开关K2的控制端同时连接所述电荷平衡模块301的第三输入端。所述第二开关K2的常开端和所述第四开关K4的常开端同时连接所述电荷平衡模块301的第五输入端。所述第三开关K3的控制端和所述第四开关K4的控制端同时连接所述电荷平衡模块301的第二输入端。所述第五开关K5的常开端连接所述电荷平衡模块301的第一输入端，控制端连接所述电荷平衡模块301的第四输入端。所述第六开关K6的控制端也连接所述电荷平衡模块301的第四输入端。
所述积分模块101还包含积分电阻Rint，所述积分电阻Rint的一端（即所述积分模块101的第一输入端）接收所述补偿电流Iin，另一端连接所述跨导运算放大器OTA的反相输入端。所述积分电阻Rint可以限制瞬间电流，缓解所述运算放大器OTA的状态。
所述时钟信号CK可以由外部提供，在本实施例中优选的是，所述时钟信号CK由所述分解累积模块201内部产生，当所述增量计数信号Inc出现上升沿跳变时，触发所述时钟信号CK产生一个上升沿跳变，当所述减量计数信号Dec出现上升沿跳变时，触发所述时钟信号CK产生一个上升沿跳变。所述时钟信号CK由所述分解累积模块201内部产生，可以仅在需要计数时才作用，降低了电路的功率消耗以及噪声。
结合图1和图2，对所述积分累积存储电路的工作原理进行如下说明。
所述积分模块101利用所述积分电容Cint对所述补偿电流Iin进行积分，使所述调节电压Va持续变化，所述积分电容Cint采用电容值较小（10~100pF量级）的电容器件，所述调节电压Va在短时间内会发生大幅度变化。
所述分解累积模块201实时判断所述调节电压Va是否已超出设定电压范围，当所述调节电压Va高于预设的所述增量参考电压Vri时，代表所述积分电容Cint上负向积累的电荷已经超过了一个单位电荷量，此时所述增量比较器CMPi使所述增量计数信号Inc变为高电平。当所述时钟信号CK的上升沿到来之时，所述增量计数信号Inc使所述加减计数器counter的计数值加一，从而纪录并储存所述积分电容Cint上累积的电荷变化。同时，所述增量计数信号Inc通知所述开关控制子模块202，使其输出的所述增量开关信号swi发出一次高电平脉冲，进而指示所述电荷平衡模块301在所述积分电容Cint上补足这个已被记录并储存的负向的单位电荷量。
类似地，当所述调节电压Va低于预设的所述减量参考电压Vrd时，代表所述积分电容Cint上正向积累的电荷已经超过了一个单位电荷量，此时所述减量比较器CMPd使所述减量计数信号Dec变为高电平。当所述时钟信号CK的上升沿到来之时，所述减量计数信号Dec使所述加减计数器counter的计数值减一，从而纪录并储存所述积分电容Cint上累积的电荷变化。同时，所述减量计数信号Dec通知所述开关控制子模块202，使其输出的所述减量开关信号swd发出一次高电平脉冲，进而指示所述电荷平衡模块301在所述积分电容Cint上扣除这个已被记录并储存的正向的单位电荷量。
所述电荷平衡模块301采用如下操作在所述积分电容Cint上补足或扣除单位电荷量，以进行电荷平衡。
当所述时钟信号CK低电平时，所述基准开关信号swr为高电平，使所述电荷平衡模块301内部的所述第五开关K5和所述第六开关K6闭合，此时所述平衡电容Cb的下极板接地，上极板接收所述基准电压Vref，在所述平衡电容Cb上存储了固定的单位电荷量，这个单位电荷量的值即为Vref*Cb。
当所述时钟信号CK低电平时，所述开关控制子模块202禁止所述增量开关信号swi和所述减量开关信号swd出现高电平，确保所述平衡电容Cb上可以稳定地存储固定的单位电荷量。当所述时钟信号CK高电平时，所述开关控制子模块202允许所述增量开关信号swi和所述减量开关信号swd出现高电平，进行电荷平衡操作。
（1）当所述增量开关信号swi为高电平时，所述电荷平衡模块301内部的所述第三开关K3和所述第四开关K4闭合，此时所述平衡电容Cb的下极板连接所述旁路电平Vb，上极板连接所述积分电容Cint的上极板，输出所述平衡电流Is，此时所述平衡电流Is的方向是由所述平衡电容Cb的上极板流出，由所述积分电容Cint的上极板流入，使所述调节电压Va下降一个固定值Vref*Cb/Cint。
所述调节电压Va下降了所述固定值Vref*Cb/Cint之后，不再高于所述增量参考电压Vri，所述增量计数信号Inc恢复为低电平，所述增量开关信号swi也恢复为低电平，在所述时钟信号CK下一个低电平期间，所述平衡电容Cb重新充电存储固定的单位电荷量。
当所述补偿电流Iin的方向为流出所述积分模块101时，会持续重复以上过程，所述加减计数器counter的计数值持续增加，实时存储积分计算累积的结果，并输出所述累积数值Dint，相应地所述电荷平衡模块301持续地平衡所述积分电容Cint上的电荷，持续地使所述调节电压Va回归到低于所述增量参考电压Vri。
（2）当所述减量开关信号swd为高电平时，所述电荷平衡模块301内部的所述第一开关K1和所述第二开关K2闭合，此时所述平衡电容Cb的上极板连接所述旁路电平Vb，下极板连接所述积分电容Cint的上极板，输出所述平衡电流Is，所述平衡电流Is的方向是由所述平衡电容Cb的下极板流入，由所述积分电容Cint的上极板流出，使所述调节电压Va上升一个固定值Vref*Cb/Cint。
所述调节电压Va上升了所述固定值Vref*Cb/Cint之后，不再低于所述减量参考电压Vrd，所述减量计数信号Dec恢复为低电平，所述减量开关信号swd也恢复为低电平，在所述时钟信号CK下一个低电平期间，所述平衡电容Cb重新充电存储固定的单位电荷量。
当所述补偿电流Iin的方向为流入所述积分模块101时，会持续重复以上过程，所述加减计数器counter的计数值持续减小，实时存储积分计算累积的结果，并输出所述累积数值Dint，相应地所述电荷平衡模块301持续地平衡所述积分电容Cint上的电荷，持续地使所述调节电压Va回归到高于所述减量参考电压Vrd。
实施例2
与前述实施例所不同的是，如图3所示，所述积分累积存储电路还包括误差消除模块401，所述误差消除模块401的第一输入端与所述分解累积模块201的第一输出端连接，接收所述累积数值Dint，第二输入端与所述积分模块101的输出端连接，接收所述调节电压Va，输出端输出积分电压Vint。所述误差消除模块401包含数模转换器DAC、运算放大器OPA、数值输入电阻Rd、调节输入电阻Ra和反馈电阻Rfb；所述数模转换器DAC的输入端（即所述误差消除模块401的第一输入端）接收所述累积数值Dint，输出端输出模拟信号形式的累积数值电压Vd；所述数值输入电阻Rd的一端接收所述累积数值电压Vd，另一端连接所述运算放大器OPA的反相输入端；所述调节输入电阻Ra的一端（即所述误差消除模块401的第二输入端）接收所述调节电压Va，另一端连接所述运算放大器OPA的反相输入端；所述反馈电阻Rfb的一端连接所述运算放大器OPA的反相输入端，另一端连接所述运算放大器OPA的输出端；所述运算放大器OPA的同相输入端连接所述旁路电平Vb，输出端（即所述误差消除模块401的输出端）输出所述积分电压Vint。
所述累积数值Dint用于反映电路对所述补偿电流Iin积分计算的结果。当所述积分模块101设计成有源积分器的形式时，所述累积数值Dint会包含一个负号，即所述累积数值Dint与补偿电流Iin之间存在反向关系，所述补偿电流Iin持续流入所述积分模块101，对应的所述累积数值Dint会持续下降。另外数字信号形式的所述累积数值Dint会包含量化误差。
所述误差消除模块401可以进一步优化所述积分累积存储电路的输出。所述数模转换器DAC将所述累积数值Dint转换为所述累积数值电压Vd。所述运算放大器OPA、所述数值输入电阻Rd、所述调节输入电阻Ra和所述反馈电阻Rfb构成了反相输入的加法运算电路，消除了所述累积数值Dint中包含的负号。另外，由于所述调节电压Va可以反映所述累积数值Dint中包含的量化误差，因此所述误差消除模块401最终输出的所述积分电压Vint即为输入的所述补偿电流Iin的理想积分，不包含量化误差。
采用附图标记表示该附图标记代表的变量/部件的取值，积分累积的运算以及误差消除的运算用公式表达如下。
电容的积分运算表达为：
Figure DEST_PATH_IMAGE001
(1)
在T(i-1)时刻和T(i)时刻之间，所述调节电压Va第i次电荷平衡，在当前时刻t得到n次积分累积的形式：
Figure 18566DEST_PATH_IMAGE002
(2)
n次积分累积存储为所述累积数值Dint，按照最小分辨率电压VLSB转换为模拟电压，并余下一项量化误差：
Figure DEST_PATH_IMAGE003
(3)
其中所述Gain为所述累积数值Dint计数最大值。
所述量化误差累积在所述积分电容Cint上，可以用所述调节电压Va代替：
Figure 873390DEST_PATH_IMAGE004
(4)
由此可知，最终输出的所述积分电压Vint已经消除了量化误差。
所述运算放大器OPA的同相输入端与所述跨导运算放大器OTA的同相输入端连接至相同的所述旁路电平Vb，即所述调节电压Va和所述积分电压Vint参考到相同的电平值。所述旁路电平Vb可以设计为接地电平，即所述调节电压Va和所述积分电压Vint参考到地电平。
当所述积分模块101设计成有源积分器的形式时，所述跨导运算放大器OTA的反相输入端的求和电压Vs等于所述旁路电平Vb，即所述积分电阻Rint的一端电压固定为所述旁路电平Vb，所述积分电阻Rint的另一端可以接收电压信号，通过所述积分电阻Rint转换为所述补偿电流Iin，这种设计可以用所述积分电阻Rint代替前级提供所述补偿电流Iin的跨导转换电路。
当所述补偿电流Iin电流值较小时，可以进一步优化所述时钟信号CK的设计，以降低电路切换频率，从而降低功耗。所述时钟信号CK由所述增量计数信号Inc或所述减量计数信号Dec的上升沿触发产生，在不需要增量或者减量操作时，电路不再进行开关切换动作。
需要说明的是，以上实施例仅用于说明本发明的技术方案，而非对其限制；尽管前述实施例对本发明进行了详细的说明，本领域的技术人员应该理解：其可以对前述实施例记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换，而这些替换，并不使相应技术方案的本质脱离本发明技术方案的范围。

Claims (10)

1.一种积分累积存储电路，包括积分模块(101)，其特征在于：还包括分解累积模块(201)和电荷平衡模块(301)，所述积分模块(101)用于对补偿电流(Iin)和平衡电流(Is)同时进行积分运算，产生调节电压(Va)，所述分解累积模块(201)用于将积分运算累积的电荷量分解成固定电荷量的量化单元，并逐一对已完成分解的量化单元进行数值累计，所述电荷平衡模块(301)用于逐次将已完成数值累计的量化单元所对应的固定电荷量输出到所述积分模块(101)，维持所述积分模块(101)的直流平衡点，使其可以持续进行电荷积分累积；
所述积分模块(101)包括积分电容(Cint)和跨导运算放大器(OTA)，所述积分电容(Cint)的上极板连接积分电阻(Rint)，所述积分电阻(Rint)接收所述补偿电流(Iin)的一端为所述积分模块(101)的第一输入端，所述跨导运算放大器(OTA)的反相输入端为所述积分模块(101)的第二输入端，用于接收所述平衡电流(Is)，所述跨导运算放大器(OTA)的输出端为所述积分模块(101)的输出端；
所述分解累积模块(201)包含增量比较器(CMPi)、减量比较器(CMPd)、加减计数器(counter)和开关控制子模块(202)，所述增量比较器(CMPi)的同相输入端和所述减量比较器(CMPd)的反向输入端同为所述分解累积模块(201)的第一输入端；所述加减计数器(counter)的输出端为所述分解累积模块(201)的第一输出端；所述开关控制子模块(202)包含第一与门(G1)、第二与门(G2)和第三反相器(G3)，所述第一与门(G1)的输出端为所述分解累积模块(201)的第二输出端，所述第二与门(G2)的输出端为所述分解累积模块(201)的第三输出端，所述第三反相器(G3)的输出端为所述分解累积模块(201)的第四输出端；
所述电荷平衡模块(301)包含第一开关(K1)、第二开关(K2)、第三开关(K3)、第四开关(K4)、第五开关(K5)和第六开关(K6)，所述第三开关(K3)的控制端和所述第四开关(K4)的控制端同为所述电荷平衡模块(301)的第二输入端，所述第一开关(K1)的控制端和所述第二开关(K2)的控制端同为所述电荷平衡模块(301)的第三输入端，所述第五开关(K5)的控制端和所述第六开关(K6)的控制端同为所述电荷平衡模块(301)的第四输入端，所述第一开关(K1)的常开端和所述第三开关(K3)的常开端共同构成所述电荷平衡模块(301)的输出端；
所述积分模块(101)的第一输入端接收所述补偿电流(Iin)，第二输入端与所述电荷平衡模块(301)的输出端连接，接收所述电荷平衡模块(301)输出端输出的所述平衡电流(Is)，输出端输出所述调节电压(Va)且与所述分解累积模块(201)的第一输入端连接；所述分解累积模块(201)的第一输出端输出累积数值(Dint)，第二输出端、第三输出端、第四输出端分别与所述电荷平衡模块(301)的第二输入端、第三输入端、第四输入端连接，且分别输出增量开关信号(swi)、减量开关信号(swd)和基准开关信号(swr)。
2.如权利要求1所述的积分累积存储电路，其特征在于：所述积分模块(101)包括积分电容(Cint)和跨导运算放大器(OTA)；
所述积分电容(Cint)的上极板连接所述跨导运算放大器(OTA)的反相输入端，所述积分电容(Cint)的下极板连接所述跨导运算放大器(OTA)的输出端；所述补偿电流(Iin)和所述平衡电流(Is)均流入所述积分电容(Cint)的上极板所连接的节点；
所述跨导运算放大器(OTA)的同相输入端为所述积分模块(101)的第三输入端，连接旁路电平(Vb)。
3.如权利要求2所述的积分累积存储电路，其特征在于：
所述增量比较器(CMPi)的反相输入端为所述分解累积模块(201)的第三输入端，接收增量参考电压(Vri)，同相输入端接收所述调节电压(Va)，输出端输出增量计数信号(Inc)；
所述减量比较器(CMPd)的同相输入端为所述分解累积模块(201)的第四输入端，接收减量参考电压(Vrd)，反相输入端接收所述调节电压(Va)，输出端输出减量计数信号(Dec)；
所述加减计数器(counter)的增量计数输入端接收所述增量计数信号(Inc)，减量计数输入端接收所述减量计数信号(Dec)，时钟信号输入端为所述分解累积模块(201)的第二输入端，接收所述时钟信号(CK)；在所述时钟信号(CK)上升沿时刻，若所述增量计数信号(Inc)为高电平，则所述加减计数器(counter)的计数值加一，若所述减量计数信号(Dec)为高电平，则所述加减计数器(counter)的计数值减一，所述累积数值(Dint)的值由所述加减计数器(counter)的计数值决定；
所述开关控制子模块(202)的第一输入端接收所述增量计数信号(Inc)，第二输入端接收所述减量计数信号(Dec)，第三输入端接收所述时钟信号(CK)，第一输出端为所述分解累积模块(201)的第二输出端，第二输出端为所述分解累积模块(201)的第三输出端，第三输出端为所述分解累积模块(201)的第四输出端。
4.如权利要求3所述的积分累积存储电路，其特征在于：所述积分模块(101)的第三输入端连接一旁路电平(Vb)；
所述分解累积模块(201)的第二输入端接收一的时钟信号(CK)，第三输入端接收一外部的增量参考电压(Vri)，第四输入端接收一外部的减量参考电压(Vrd)；
所述电荷平衡模块(301)的第一输入端接收一外部的基准电压(Vref)，第五输入端连接所述旁路电平(Vb)。
5.如权利要求3所述的积分累积存储电路，其特征在于：
所述第一与门(G1)的第一输入端接收所述时钟信号(CK)，第二输入端为所述开关控制子模块(202)的第一输入端，接收所述增量计数信号(Inc)；
所述第二与门(G2)的第一输入端接收所述时钟信号(CK)，第二输入端为所述开关控制子模块(202)的第二输入端，接收所述减量计数信号(Dec)；
所述第三反相器(G3)的输入端接收所述时钟信号(CK)。
6.如权利要求4所述的积分累积存储电路，其特征在于：所述电荷平衡模块(301)还包含平衡电容(Cb)；
所述第一开关(K1)的公共端连接所述平衡电容(Cb)的下极板，控制端接收所述减量开关信号(swd)，当所述减量开关信号(swd)为高电平时，所述第一开关(K1)闭合，当所述减量开关信号(swd)为低电平时，所述第一开关(K1)断开；
所述第二开关(K2)的公共端连接所述平衡电容(Cb)的上极板，常开端为所述电荷平衡模块(301)的第五输入端，连接所述旁路电平(Vb)，控制端接收所述减量开关信号(swd)，当所述减量开关信号(swd)为高电平时，所述第二开关(K2)闭合，当所述减量开关信号(swd)为低电平时，所述第二开关(K2)断开；
所述第三开关(K3)的公共端连接所述平衡电容(Cb)的上极板，控制端接收所述增量开关信号(swi)，当所述增量开关信号(swi)为高电平时，所述第三开关(K3)闭合，当所述增量开关信号(swi)为低电平时，所述第三开关(K3)断开；
所述第四开关(K4)的公共端连接所述平衡电容(Cb)的下极板，常开端同为所述电荷平衡模块(301)的第五输入端，连接所述旁路电平(Vb)，控制端接收所述增量开关信号(swi)，当所述增量开关信号(swi)为高电平时，所述第四开关(K4)闭合，当所述增量开关信号(swi)为低电平时，所述第四开关(K4)断开；
所述第五开关(K5)的公共端连接所述平衡电容(Cb)的上极板，常开端为所述电荷平衡模块(301)的第一输入端，接收所述基准电压(Vref)，控制端接收所述基准开关信号(swr)，当所述基准开关信号(swr)为高电平时，所述第五开关(K5)闭合，当所述基准开关信号(swr)为低电平时，所述第五开关(K5)断开；
所述第六开关(K6)的公共端接地，常开端连接所述平衡电容(Cb)的下极板，控制端接收所述基准开关信号(swr)，当所述基准开关信号(swr)为高电平时，所述第六开关(K6)闭合，当所述基准开关信号(swr)为低电平时，所述第六开关(K6)断开。
7.如权利要求4所述的积分累积存储电路，其特征在于：还包括误差消除模块(401)，所述误差消除模块(401)的第一输入端与所述分解累积模块(201)的第一输出端连接，接收所述累积数值(Dint)，第二输入端与所述积分模块(101)的输出端连接，接收所述调节电压(Va)，输出端输出积分电压(Vint)。
8.如权利要求7所述的积分累积存储电路，其特征在于：所述误差消除模块(401)包含数模转换器DAC、运算放大器(OPA)、数值输入电阻(Rd)、调节输入电阻(Ra)和反馈电阻(Rfb)；
所述数模转换器(DAC)的输入端为所述误差消除模块(401)的第一输入端，接收所述累积数值(Dint)，输出端输出模拟信号形式累积数值电压(Vd)；
所述数值输入电阻(Rd)的一端接收所述累积数值电压(Vd)，另一端连接所述运算放大器(OPA)的反相输入端；
所述调节输入电阻(Ra)的一端为所述误差消除模块(401)的第二输入端，接收所述调节电压(Va)，另一端连接所述运算放大器(OPA)的反相输入端；
所述反馈电阻(Rfb)的一端连接所述运算放大器(OPA)的反相输入端，另一端连接所述运算放大器(OPA)的输出端；
所述运算放大器(OPA)的同相输入端连接所述旁路电平(Vb)，输出端为所述误差消除模块(401)的输出端，输出所述积分电压(Vint)。
9.如权利要求2所述的积分累积存储电路，其特征在于：所述积分模块(101)还包含积分电阻(Rint)，所述积分电阻(Rint)的一端接收所述补偿电流(Iin)，另一端连接所述跨导运算放大器(OTA)的反相输入端。
10.如权利要求3所述的积分累积存储电路，其特征在于：所述时钟信号(CK)由所述分解累积模块(201)内部产生，当所述增量计数信号(Inc)出现上升沿跳变时，触发所述时钟信号(CK)产生一个上升沿跳变，当所述减量计数信号(Dec)出现上升沿跳变时，触发所述时钟信号(CK)产生一个上升沿跳变。
CN202210113311.3A 2022-01-30 2022-01-30 一种积分累积存储电路 Active CN114142861B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210113311.3A CN114142861B (zh) 2022-01-30 2022-01-30 一种积分累积存储电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210113311.3A CN114142861B (zh) 2022-01-30 2022-01-30 一种积分累积存储电路

Publications (2)

Publication Number Publication Date
CN114142861A CN114142861A (zh) 2022-03-04
CN114142861B true CN114142861B (zh) 2022-04-26

Family

ID=80381900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210113311.3A Active CN114142861B (zh) 2022-01-30 2022-01-30 一种积分累积存储电路

Country Status (1)

Country Link
CN (1) CN114142861B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386771A (zh) * 2010-09-02 2012-03-21 凹凸电子（武汉）有限公司 控制器、电流控制方法以及直流直流转换器
CN105406869A (zh) * 2014-09-10 2016-03-16 凹凸电子（武汉）有限公司 模拟频率转换电路、库伦计算器以及库伦计算方法
CN107396009A (zh) * 2017-08-25 2017-11-24 电子科技大学 脉冲频率调制型图像传感器电路及其处理方法
CN109587419A (zh) * 2018-11-06 2019-04-05 上海集成电路研发中心有限公司 一种图像传感器低功耗读出电路结构及工作时序控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386771A (zh) * 2010-09-02 2012-03-21 凹凸电子（武汉）有限公司 控制器、电流控制方法以及直流直流转换器
CN105406869A (zh) * 2014-09-10 2016-03-16 凹凸电子（武汉）有限公司 模拟频率转换电路、库伦计算器以及库伦计算方法
CN107396009A (zh) * 2017-08-25 2017-11-24 电子科技大学 脉冲频率调制型图像传感器电路及其处理方法
CN109587419A (zh) * 2018-11-06 2019-04-05 上海集成电路研发中心有限公司 一种图像传感器低功耗读出电路结构及工作时序控制方法

Also Published As

Publication number Publication date
CN114142861A (zh) 2022-03-04

Similar Documents

Publication Publication Date Title
US10184961B2 (en) Current balancing, current sensor, and phase balancing apparatus and method for a voltage regulator
EP2713511B1 (en) Circuits and methods to reduce or eliminate signal-dependent modulation of a reference bias
US7119525B1 (en) Control circuit of DC—DC converter and its control method
US5982226A (en) Optimized frequency shaping circuit topologies for LDOs
US10181791B2 (en) Converter digital control circuit with adaptive compensation
US11782468B2 (en) Current-mode feedforward ripple cancellation
US9141161B2 (en) Voltage regulation apparatus and method of varying a number of current sources to provide a regulated voltage
CN209980116U (zh) 低压差线性稳压器过冲消除电路、下冲消除电路和芯片
CN110174918A (zh) 一种低压差线性稳压器过冲消除电路和下冲消除电路
TW201618454A (zh) 多級放大器
Michal et al. Single active element PID controllers
US7190291B2 (en) Programmable error amplifier for sensing voltage error in the feedback path of digitially programmable voltage sources
US10411599B1 (en) Boost and LDO hybrid converter with dual-loop control
US20060125455A1 (en) Burst-mode switching voltage regulator with ESR compensation
EP0337444A2 (en) MOS voltage to current converter
Montalvo-Galicia et al. Comparison of two internal miller compensation techniques for LDO regulators
US11469666B2 (en) Converter digital control circuit with adaptive feedforward compensation
CN114142861B (zh) 一种积分累积存储电路
CN111224668A (zh) ∑δ模数转换器
EP4033670A1 (en) Lower power reference for an analog to digital converter
CN101106364A (zh) 数字控制滤波器系统和滤波方法
CN111813172A (zh) 一种应用于数模转换器的线性稳压器
Chen et al. Switched-capacitor power converters with integrated low dropout regulators
Khan et al. Area and current efficient capacitor-less low drop-out regulator using time-based error amplifier
CN210924313U (zh) 利用电荷泵增强电源抑制率的混合型开关-线性稳压器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant