CN102859881A - 模数转换器 - Google Patents
模数转换器 Download PDFInfo
- Publication number
- CN102859881A CN102859881A CN2010800526515A CN201080052651A CN102859881A CN 102859881 A CN102859881 A CN 102859881A CN 2010800526515 A CN2010800526515 A CN 2010800526515A CN 201080052651 A CN201080052651 A CN 201080052651A CN 102859881 A CN102859881 A CN 102859881A
- Authority
- CN
- China
- Prior art keywords
- analog
- configuration
- amplifier
- digital converter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/162—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in a single stage, i.e. recirculation type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
一种模数转换器(ADC)系统和方法。所述ADC系统包括数字控制电路、放大器、电容器、以及求值电路。所述数字控制电路用来顺序配置所述ADC系统处于第一配置和第二配置以获得模拟信号值的数字表示。所述放大器电路包括放大器输入端子和放大器输出端子。所述电容器具有第一端子和第二端子,所述第一端子在所述ADC系统的第一配置和第二配置中耦合到所述放大器输入端子,所述第二端子在所述第一配置中耦合到所述放大器输出端子并且在所述第二配置中耦合到根据第一数字代码选择的参考电压电位。所述求值电路被配置为在所述ADC系统的第一配置中提供第一数字代码以表示在所述放大器输出端子处的第一电压电平。
Description
背景技术
1.相关申请
本发明要求2009年11月19日提交的第61/262,737号临时专利申请的优先权,其全部内容合并入本文中。
2.技术领域
本教导涉及模拟电路。具体的,本教导涉及模数转换器(ADC,analog-to-digital converter)。
3.技术背景讨论
模数转换器(ADC)使用于广泛的应用范围,包括但不限于,传感器接口、工业应用、消费者应用以及通信。已经开发出针对模数(A/D)转换的各种电路和技术,所述各种电路和技术以各种应用和它们在速度、分辨率、噪声、功耗及其他性能相关参数方面上的变化需求为目标。
连续逼近(Successive approximation)是使用于A/D转换的公知顺序法,其中模拟信号值可以在电容性数模转换器结构(CDAC)上采样,并且顺序连续逼近过程用来产生模拟信号值的数字表示。连续逼近A/D转换过程的每个步骤可以确定数字表示的一个位(bit),例如,连续逼近A/D转换过程可以采取16步来产生16位分辨率的数字表示。因而,连续逼近ADC的最大转换率限度可以是相对较小的,例如,每秒一兆采样(1MSPS)。
顺序余量放大是用于使用在流水线(pipelined)型ADC中的A/D转换的公知方法。图1(a)(现有技术)显示了流水线型ADC 100,流水线型ADC 100包括三个余量(residue)放大电路级101、102以及103,它们通常称为MDAC级。第一MDAC级101接收和采样模拟输入信号值a1(k),并且提供第一数字代码d1以及模拟值a2,模拟值a2是a1(k)相对于d1和参考电压VREF的经放大余量。图1(b)表示示出了MDAC 101的示例性实施例,其包括采样和保持(S/H)级101-1、闪烁型ADC 101-2、数模转换器101-3(DAC)101-3以及放大器电路101-4。采样和保持级101-1采样模拟输入信号a1并且提供采样的模拟输入信号值a1(k)。闪烁型ADC 101-2对a1(k)进行估算(evaluate)并且提供表示a1(k)的数字代码d1。例如,d1可以是a1(k)的两位表示。DAC 101-3接收数字代码d1并且提供电压d1*VREF。放大器电路101-4接收a1(k)和d1*VREF并且提供经放大的余量电压a2=A*(a1(k)-d1*VREF)。余量放大因子A例如可以是A=4。来自MDAC 101的输出信号d1、a2相对于输入信号a1延迟一个时钟周期。该延迟没有明确地表示在图2(a)和2(b)中,图2(a)和2(b)显示(部分地)在ADC 100的满量程(从0伏到VREF)内d1和a2相对于a1的标称关系。MDAC级102和103可以是与第一MDAC级101相同的。图2(c)-2(f)显示这些级相对于a1的输入和输出信号。数字组合器电路104组合由MDAC电路101、102和103产生的第一、第二以及第三数字代码d1、d2、d3以提供采样的模拟输入信号值a1(k)的数字表示d(k)。注意d(k)相对于a1延迟三个时钟周期。2个时钟周期延迟电路105用来将d1与d3对齐,并且1个时钟周期延迟电路106用来将d2与d3对齐。由MDAC电路101、102和103实施的余量放大因子被数字组合器电路104考虑在内,并且d(k)=d1+d2/4+d3/16的数值可以表示比率a1(k)/VREF。
流水线型ADC可以包括比ADC 100更多或更少的MDAC级。此外,每个单个MDAC级可以解析出不同数量的位。例如,4级流水线型ADC可以利用4个MDAC级解析出6+4+2+2位,以提供模拟输入信号值的14位数字表示。流水线型ADC的每级可以执行整个A/D转换过程(特定模拟信号值的)的一步,但是所有级可以同时操作(每个级在不同的模拟信号值上操作)。流水线型ADC可以设计为以比顺序逼近型ADC的转换率更高的转换率操作,部分是因为每级仅可以执行整个A/D转换过程的的小部分,并且部分是因为流水线型转换过程可以包括比顺序逼近转换过程更少的步骤。
在流水线型ADC中将模拟信号从一个MDAC级传输到另一个MDAC级(例如,在图1(a)的ADC 100中的a2)的过程可能导致误差和噪声的累积。例如,在图1(b)的MDAC 101中的放大器电路101-4可以具有有限带宽,并且可以向标称值a2逐步稳定。不完全的稳定会导致稳定误差。为了减少此类误差,可以要求流水线型ADC的每个MDAC级实现相对高的精度,这样会对最大可实现转换率和/或精度强加限制。顺序逼近型ADC在这个方面可能更有利,因为模拟信号值可以被表示为在整个转换过程中基本上被隔离的电路节点上的电荷量。通过不将模拟信号从一个电路级移动到另一个电路级,顺序逼近型ADC可以更少地倾向于导致此类误差。
顺序逼近型ADC可以周期性地、迸发地、或者仅偶尔地被提供时钟(通过开始每个模拟信号值A/D转换过程的转换控制信号)。顺序逼近型ADC的通用属性允许这种转换器适用于各种应用。流水线型ADC通过同步处理多个模拟信号值,可以潜在地实现更高的最大转换率,但是这样可能主要有利于需要基本上周期性的A/D转换过程的应用。
由在图1(a)中的流水线型ADC 100实施的余量放大A/D转换过程可以可替代地基于非流水线型ADC来实现,非流水线型ADC中重复地使用单个MDAC级。这种ADC可以被称为循环或算法ADC。图3显示算法ADC107,其中ADC 100的第一MDAC级101被重复地使用以产生三个数字代码d1、d2、d3,这三个数字代码d1、d2、d3由数字组合器电路104组合来产生模拟输入信号值a1(k)的6位数字表示d(k)。在转换过程的第一步中,模拟多路复用器电路108选择a1由MDAC 101处理。MDAC 101提供第一数字代码d1以及a1(k)相对于d1和VREF的放大余量信号r=a2。在转换过程的第二步中,多路复用器108选择r=a2由MDAC 101处理,MDAC 101提供第二数字代码d2以及a2相对于d2和VREF的放大余量信号r=a3。在转换过程的第三步中,多路复用器108选择余量r=a3由MDAC 101处理,MDAC 101提供第三数字代码d3,第三数字代码d3与第一和第二数字代码组合以提供d(k)。算法ADC 107与顺序逼近型ADC的相似之处在于,算法ADC 107一次仅操作一个模拟信号值。可以修改ADC 107使得MDAC 101在转换过程的每个步骤解析出更多的位,并且可以以少至3或4个顺序步骤而获得高分辨率的数字表示。因而,算法ADC可以设计为具有比顺序逼近型ADC的最大转换率极限更高的最大转换率极限。然而,当MDAC级需要实现高精度时,可以在最大转换率以及可以实现的整个精度上强加限制。
所需要的是通用ADC电路,其可以以高转换率操作并且保持高精度。
发明内容
描述了一种模数转换器(ADC)系统的实施例,其中模拟电压被采样并且被表示为在电容性结构的节点上基本隔离的电荷量。所述电容性结构在A/D转换过程的多个步骤期间的多个配置中被耦合作为放大器的反馈网络。
在A/D转换过程的第一步中,在所述放大器输出处的第一电压被转换为第一数字代码(通过求值电路(evaluation circuit),例如闪烁型ADC),并且在所述电容性结构中的第一电容器与所述放大器输出断开并且被施加根据所述第一数字代码选择的参考电压电位(voltagepotential)。所述电容性结构中的电荷再分配导致在放大器输出处产生第二电压。
在A/D转换过程的第二步中,与所述第一步相似,在所述放大器输出处的第二电压被转换为第二数字代码,并且在所述电容性结构中的第二电容器与所述放大器输出断开并且被施加根据所述第二数字代码选择的参考电压电位。电容性结构中的电荷再分配导致在放大器输出处产生第三电压。
A/D转换过程可以包括与所述第一和第二步相似的附加连续的步骤,并且所述过程提供多个数字代码。所述多个数字代码被组合来提供所述模拟电压的数字表示。
描述了ADC系统的另一个实施例,其中冗余被包含进来以提供对放大器不完全稳定的鲁棒性测量。
描述了ADC系统的另一个实施例,其中电荷分配器电路被包含在电容性结构中。
描述了ADC系统的另一个实施例,其中由根据本教导的第一ADC系统提供的放大余量电压被采样且由根据本教导的第二ADC系统进行A/D转换。
描述了ADC系统的另一个实施例,其中放大器电路级被配置为处于自动归零配置。
描述了ADC系统的另一个实施例,其中放大器电路级是可配置的并且根据反馈因子而配置,所述反馈因子从A/D转换过程中的一个步骤到另一个步骤是变化的。
附图说明
本文主张和/或描述的本教导以示例性实施例进一步描述。参考附图详细地描述这些示例性实施例,这些实施例是非限制性的示例性实施例,其中在多个附图中相同的参考标记表示相似的结构,并且其中:
图1(a)(现有技术)示出3步流水线型余量放大ADC;
图1(b)(现有技术)示出包括在图1(a)的余量放大ADC中的MDAC电路;
图2(a)-2(f)(现有技术)示出来自图1(a)3步流水线型余量放大ADC的不同级的不同信号的示例性关系;
图3(现有技术)示出3步算法ADC;
图4示出本教导的第一实施例;
图5示出本教导的第一实施例的时序图;
图6(a)-6(f)示出本教导的第一实施例的示例性关系;
图7示出本教导的第二实施例的时序图;
图8示出本教导的第三实施例的时序图;
图9(a)-9(f)示出本教导的第三实施例的示例性关系;
图10示出本教导的第四实施例的时序图;
图11(a)-11(f)示出本教导的第四实施例的示例性关系;
图12示出本教导的第五实施例;
图13示出本教导的第六实施例;
图14示出本教导的第六实施例的时序图;
图15示出可配置自动归零放大器电路;
图16示出多路复用可配置自动归零放大器电路;
图17示出可以包括在图4的ADC中的CDAC电路;以及
图18示出本教导的第八实施例。
具体实施方式
本教导公开了一种余量放大ADC电路和方法,所述余量放大ADC电路和方法可以在转换过程的每个步骤中解析出多个位,通过重复地采样模拟信号值不会导致误差和噪声的累积。本教导还公开了一种余量放大ADC电路和方法,所述余量放大ADC电路和方法不需要在转换过程的每个步骤中实现高精度。
图4显示本教导的第一实施例。第一实施例是顺序余量放大模数转换器(ADC)系统200,顺序余量放大ADC系统200在当采样控制信号CNVST从一种状态转移到另一种状态时的采样时刻提供模拟输入信号电压VIN(t)的采样值VIN(k)的数字表示d(k)。ADC系统200实施的顺序的A/D转换过程由数字控制电路201控制,数字控制电路201顺序配置ADC系统200处于多个配置。数字控制电路201部分地通过提供第一数字代码d1到第一数模转换器(DAC1)202、提供第二数字代码d2到第二DAC2 203、以及提供第三数字代码d3到第三DAC3 204来配置ADC系统200。数字控制电路201还通过提供多个控制信号(S0、S1、S2、SD1、SFB1、SD2、SFB2、SD3、SFB3、以及CLK)控制多个开关205、206、207、208、209、210、211、212、213以及闪烁型(一步)ADC 214来配置ADC系统200。在图5中示出了与控制电路201的操作关联的示例性时序图。
在ADC系统200的跟踪配置中,开关205和开关206闭合(实质上导电)来耦合输入信号电压VIN(t)以根据VIN(t)给第一电容器C1215充电。在跟踪配置中,开关207、208、211、以及213断开(实质上不导电)并且开关205、206、209、210、以及212闭合。数字控制电路201以这样的方式应用数字代码d2、d3,即DAC 203和DAC 204将第二和第三电容器C2 216和C3 217充电到预定义的电压。DAC 202、203以及204相对于参考电压范围操作,并且它们输出根据数字代码d1、d2、d3选择的参考电压电位。根据本教导,ADC系统200中的数字代码d1、d2、d3被分配数值并且DAC202、203以及204提供标称的等于每个数字代码的数值乘以参考电压量VREF的输出电压(相对于在标记为GND的节点处的参考电压电位定义)。在图4中没有明确示出提供多个参考电压电位(例如GND和VREF)的参考电压产生器电路,并且这种电路的合适实施例(例如,带隙参考电压电路)是本领域的技术人员公知的。在ADC系统200的跟踪配置中,数字控制电路201可以例如应用表示数值1/4的数字代码d2、d3,由此电容器216和217经由闭合的开关206、210和212由DAC 203和204标称充电到VREF/4。开关207在ADC系统200的跟踪配置中断开,并且放大器电路218可以处于自动归零配置中。
当转换控制信号CNVST(具有正极性)转移为启动A/D转换过程,数字控制电路201通过切换开关205、206以及207将ADC系统200从跟踪配置重新配置到第一配置。因而,在ADC系统200的第一配置中,开关205、206、208、211以及213断开并且开关207、209、210以及212闭合。电容器215将放大器218的输出端子219耦合到放大器218的输入端子220以建立放大器218的负反馈配置。当开关206断开时,表示模拟输入信号VIN(t)的采样值VIN(k)的电荷量基本上隔离在耦合到端子220的电容性结构的节点上。因此,与VIN(k)成比例的电荷量可以被隔离在电容性结构的节点上。开关206可以不再次闭合直到转换过程终止。在第一配置中,在放大器输出端子219处的第一电压可以基本上是采样值VIN(k),所述采样值VIN(k)由闪烁型ADC 214估算,当DC系统200配置成处于第一配置时,闪烁型ADC 214由数字控制电路201在第一时间T1(标记在图5的时间轴上)提供时钟。响应于由数字控制电路201提供的时钟信号,闪烁型ADC 214提供第一数字代码dx来表示第一电压。在转换过程的后续步骤期间,数字控制电路201应用第一数字代码dx=d1。闪烁型ADC 214可以以与DAC202、203以及204操作相同的参考电压范围操作,并且当d1等于dx时,从闪烁型ADC 214的输入到DAC1 202的输出的增益函数可以是基本一致的。
在转换过程的第一步已确定第一数字代码d1之后,通过给处于ADC系统200的第一配置的闪烁型ADC 214提供时钟,数字控制电路201通过切换开关208、209、210以及211将ADC系统200重新配置到第二配置。因而,在ADC系统200的第二配置中,开关205、206、209、210以及213断开并且开关207、208、211、以及212闭合。由DAC1 202提供的参考电压电位d1*VREF可以与VIN(k)不同,并且导致在电容器C1 215和C2 216中的电荷重新分布。电容器C2 216将放大器输出端子219耦合到放大器输入端子220,并且在放大器218已稳定时,第二电压(第一放大余量电压)产生(develop)在输出端子219处。在足以允许放大器218稳定到某种精度的一段时间之后,当ADC系统200处于第二配置时,闪烁型ADC 214再次由数字控制电路201在第二时间T2(标记在图5的时间轴上)提供时钟。响应于被提供时钟,闪烁型ADC 214提供第二数字代码dx来表示第二电压。在转换过程的后续步骤期间,数字控制电路201应用第二数字代码dx=d2。
在转换过程的第二步已确定第二数字代码d2之后,通过给处于ADC系统200的第二配置的闪烁型ADC 214提供时钟,数字控制电路201通过切换开关210、211、212以及213将ADC系统200重新配置到第三配置。因而,在ADC系统200的第三配置中,开关205、206、209、211以及212断开,并且开关207、208、210以及213闭合。由DAC2203提供的参考电压电位d2*VREF可以与第二电压不同,并且导致在电容器C2 216和C3 217中的电荷重新分布。电容器C3 217将放大器输出端子219耦合到放大器输入端子220,并且在放大器218已稳定时,第三电压(第二放大余量电压)产生在输出端子219处。在足以允许放大器218稳定到某种精度的一段时间之后,当ADC系统200被配置为处于第三配置时,闪烁型ADC 214再次由数字控制电路201在第三时间T3(标记在图5的时间轴上)提供时钟。响应于被提供时钟,闪烁型ADC 214提供第三数字代码dx来表示第三电压。数字控制电路201将第三数字代码dx=d3与第一数字代码d1和第二数字代码d2组合来提供VIN(k)的数字表示d(k)。
图4的余量放大ADC系统200可以被设计成实施与图3的现有技术算法ADC 107的标称操作相同的标称操作。例如,通过选择电容器C1 215和C2 216的比率,第一余量放大因子A1可以设置为A1=4。通过选择电容器C2 216和C3 217的比率,第二余量放大因子A2可以设置为A2=4。同样地,可以选择闪烁型ADC 214的转移点和其他特征,以及在跟踪配置中数字代码d2、d3的值以获得与ADC 107的标称特征相似的标称特征。
图4的余量放大ADC系统200的示例性实施----本教导的第一实施例,包含冗余来实现对放大器218的不完全稳定和闪烁型ADC 214的不完整性的鲁棒性测量。例如,闪烁型ADC 214可以包含多个比较器电路和电压分配器电路以设置标称转移点,并且组件失配会导致实际转移点偏离标称转移点。本领域的技术人员将认识到在现有技术余量放大ADC中包含冗余(图1(a)和图3的现有技术ADC 100和ADC 107可以修改成包含冗余)的优点,例如,提供对闪烁型ADC的不完整性的鲁棒性测量。然而,冗余可能实质上不减少对MDAC级的需求以实现高精度。本教导的重要方面在于,加入冗余可以使ADC系统200的转换过程对不完全稳定(以及其他类型的不完整性,包括闪烁型ADC的不完整性)更容忍。因而,当ADC系统200优选地被设计成包含冗余时,其可以以相对较高的最大转换率来操作。
通过增加闪烁型ADC 214以及DAC 202、DAC 203和DAC 204相对于余量放大因子的分辨率,可以在ADC系统200中包含冗余。例如,在第一优选实施例中,闪烁型ADC 214以及DAC 202、203和204可以被选择为具有3位的分辨率,并且通过相应缩放C1 215、C2 216以及C3 217,第一和第二余量放大因子可以被设置为4(A1=A2=4)。图6显示在闪烁型ADC214处于ADC系统200的第一配置被提供时钟时dx=d1相对(versus)VIN(k)的示例性关系。通过选择在跟踪配置期间应用的d2的值,第一放大余量电压可以移动(沿着竖轴)。因而,可以选择多个参数来最大化包含冗余的优点。图6还示出提供在变换过程的第二和第三步骤中的dx=d2及dx=d3的示例性关系,以及第二放大余量和用于提供d(k)的d1、d2、d3的示例性组合。
通过实质上减少变换过程的第一步骤的持续时间,可以从第一实施例得到第二实施例。在第二实施例中,在变换控制信号CNVST转移之后,修改的数字控制电路210以非常低的延迟向闪烁型ADC 214提供时钟。可以基本上保持ADC系统200的标称操作,因为当CNVST转移时,闪烁型ADC 214的输入电压可以与它在第一实施例中处于时间T1(图5)时的输入电压相同。因而,在本教导的第一实施例中的ADC系统200的第一配置可以是VIN(t)的采样值VIN(k)的保持阶段。当ADC系统200包含冗余时保持阶段可以是不需要的,并且本教导的第二实施例可以在没有明确的保持阶段的情况下操作。图7显示第二实施例的示例性时序图,该时序图与图5的第一实施例的示例性时序图相似。其他实施例可以包含短的保持阶段,所述短的保持阶段在持续时间方面比第二配置和第三配置更短。当转换过程的持续时间减少时,最大转换率限制可以增加。
本教导的第三实施例包含数字控制电路201的另一个修改操作。图8显示第三实施例的示例性时序图。在跟踪配置中,输入电压信号VIN(t)配置为对电容器C1 215、C2 216以及C3 217充电。在ADC系统200的第一配置中,VIN(t)的采样值VIN(k)(可选地)被保持且被应用为给闪烁型ADC214的第一输入电压,其中电容器C1 215、C2 216以及C3 217包括在电容性结构中,所述电容性结构具有耦合到放大器输入端子220的第一节点和耦合到放大器输出端子219的多个端子。闪烁型ADC 214在第一时间T10被提供时钟,并且产生的第一数字代码d1应用到DAC1 202。数字控制电路201然后通过切换开关208和209将ADC系统200重新配置到第二配置。因而,参考电压电位d1*VREF(由DAC1 202提供)根据d1来选择并且经由开关208耦合到电容器C1 215的端子。所选择的参考电压电位可以与VIN(k)不同,并且导致在电容器C1 215、C2 216以及C3 217中的电荷重新分布。当放大器218在第二配置中稳定时,第二电压(第一放大余量电压)产生在放大器输出端子219处。多个参数可以被选择来最大化包含冗余的优点。例如,闪烁型ADC 214和DAC1 202的组合变换特性可被选择为使第一放大余量电压在满量程范围的中心。数字控制电路210在时间T11再次给闪烁型ADC 214提供时钟,并且产生的第二数字代码d2应用到DAC2 203。数字控制电路201然后通过切换开关210、211将ADC系统200重新配置到第三配置。当放大器218在第三配置中稳定时,第三电压(第二放大余量电压)产生在放大器输出端子219处。闪烁型ADC 214和DAC2 203的组合变换特性可被选为使第二放大余量电压在满量程范围的中心。数字控制电路201在时间T12再次给闪烁型ADC 214提供时钟,并且产生的第三数字代码d3与第一数字代码d1和第二数字代码d2组合来提供VIN(k)的数字表示d(k)。在此第三实施例中,开关213总是闭合并且开关212总是断开(允许电容器C3 217、开关212、213、以及DAC3 204由单个固定值电容器替换)。
对于总电容C=C1+C2+C3,第三优选实施例可以例如使用C1/C=3/4、C2/C=3/16以及C3/C=1/16来实施。数字字d1、d2、d3可以利用下列关系组合:
d(k)=(3/4)*(d1+d2/4+d3/16)。
闪烁型ADC 214可以提供与一组数值{0,1/8,2/8,3/8,4/8,5/8,6/8,7/8,8/8}相应的数字代码,并且可以根据一组归一化(normalized)的转移点{11/64,17/64,23/64,29/64,35/64,41/64,47/64,53/64}发生转移。
图9显示用于实施第三实施例的信号的示例性关系。在第三实施例中不需要ADC系统200的第一配置,并且另一个实施例包含对第三实施例的修改以获得第二实施例,所述修改类似于所描述的对第一实施例的修改。
通过修改第三实施例使得仅在一部分电容性结构上跟踪和采样输入信号VIN(t)以衰减信号电平,可以进一步增加包含冗余的优点。本教导的第四实施例包含数字控制电路201的另一个修改操作。图10显示第四实施例的示例性时序图。在跟踪配置中,输入电压信号VIN(t)耦合为与VIN(t)成比例地给电容器C1 215充电,并且经由DAC 203和204给电容器C2 216及C3 217施加预定义的参考电压电位。除了跟踪配置外,第四实施例可以与第三实施例相同。可以选择数字代码d1、d2、d3的组合使得获得d(k)的所选的满量程。图11显示第四实施例的示例性参数选择的关系。
迄今为止描述的第四实施例表示在图4中示出的ADC系统200的多个可能变形。本教导的许多其他变形作为不同的实施例是可行的,它们都落入本教导的范围内。VIN(k)的数字表示d(k)可以优选地具有相对高的分辨率,并且本教导的实施例可以适合获得各种分辨率的数字表示。d(k)的分辨率可以以多种方式来提高。在一个实施例中,例如,闪烁型ADC 214和DAC202、DAC 203及DAC 204可以用6位数字代码d1、d2、d3操作,当包含冗余时所述6位数字代码d1、d2、d3可以组合为16位分辨率的数字表示d(k)。当ADC系统200如图4所示实施时,第一和第二余量放大因子可被选择为32,并且C1 215和C3 217的相应比率可相对大。可优选的是,电容性结构被设计和缩放,使得最大电容器和最小电容器的比率不是过大的。在现有技术顺序逼近ADC中使用的电容性DAC(CDAC)结构提供电荷分配器电路和缩放方法的多个实例,它们可以在本教导的多个实施例中被使用和包含进来。
图12显示第五实施例,其中电荷分配器电路221被包含以降低最大和最小电容器的比率。闪烁型ADC 214和DAC 202、DAC 203及DAC 204可以以6位分辨率的数字代码操作,并且第一和第二余量放大因子可以选择为A1=A2=32。在图4中的电容器C3 217在图12中由电荷分配器电路221替代,电荷分配器电路221包括3个电容器:C3A、C3B、C3C。电荷分配器电路221的第一端子连接到端子220,第二端子连接到开关212和213,以及第三端子连接到GND。电荷分配器电路221可以被缩放,使得在第一端子中流动的电荷量(当节点220由放大器218有效地保持在基本上固定的电位时)是在第二端子中流动的电荷量的一小部分。通过缩放电容器C3B和C3C可以选择电荷分配比率。第一和第二端子两端的电压变化与经由电容器C3B流到端子220的电荷量的比率可以对应于一电容,该电容基本上比C3A、C3B、C3C的电容更小。因而,电荷分配器电路221可被使用来降低最大电容器和最小电容器的比率。本领域的技术人员将会认识到,电荷分配器电路221仅为广范围的缩放电路和技术的实例,所述广范围的缩放电路和技术可被用来利用一个或多个较大电容器实现等同于小电容器的电压电荷比。本文中所有这样的电路被分类为电荷分配器电路。
通过包括附加的DAC 202、DAC 203、DAC 204、…、电容器215、电容器216、电容器217、…以及在图4的ADC系统200中的配置可以可替代地提供高分辨率表示d(k)。在一个实施例中,例如,利用3位闪烁型ADC、8个DAC、8个电容器、以及扩展的ADC系统的8个配置,在具有冗余的8步A/D变换过程中可以获得16位的数字表示。电荷分配器电路可被使用来实现一个或多个电容器以降低最大电容器和最小电容器的比率。
根据本教导,余量倍增ADC电路和方法可以被包含于流水线型ADC结构中。为了放宽稳定要求,可以优选地将高度放大的余量从第一级传输到第二级。图13显示第六实施例。根据本教导,第六实施例是基于第一余量放大ADC 301和第二余量放大ADC 321的五步ADC系统300。两个ADC301和321可以具有相似的电路结构,并且可以互为缩放版本(例如,用以优化功率参数)。在ADC301的跟踪配置中,当开关S0 306及S1 307闭合并且开关S2 308断开时,输入信号VIN(t)耦合以给电容器C1 303、C2 304、及C3 305充电。闪烁型ADC 309由数字控制电路(在图13中没有明确示出,但是操作由图14中的示例性时序图表示)在时间T19提供时钟,且以预定义关系表示VIN(k)的第一数字代码dx1=d1被传输到DAC1 310。开关S0、S1、S2、SD1、SFB1(分别为306、307、308、311及312)在时间T19切换,并且在电容器C1 303、C2 304及C3 305中的电荷重新分布产生第一放大余量电压,所述第一放大余量电压在时间T20向闪烁型ADC 309提供时钟来估算。表示第一放大余量的第二数字代码dx1=d2被应用到DAC2311。同第二余量放大ADC 321中的开关S3 326一样,开关SD2 314和SFB2315在时间T20被切换。在电容器C2 304及C3 305中的电荷重新分布产生第二放大余量电压,所述第二放大余量电压通过在时间T21给闪烁型ADC309提供时钟来估算,提供第三数字代码dx1=d3。第二放大余量电压被耦合为在时间T20与T21之间在应用的ADC 321的追踪配置中向电容器C4323、C5 324、及C6 325充电。当开关S3 326和S4 327在时间T21切换时,第二放大余量电压由ADC 321采样,在时间T21处第一余量放大ADC 301配置回到其跟踪配置以获得输入信号VIN(t)的下一个值。表示第二放大余量电压的第三数字代码d3被应用到DAC3 330,并且在电容器C4 323、C5324、及C6 325中的电荷重新分布产生第三放大余量电压,所述第三放大余量电压由闪烁型ADC 329在时间T22估算以提供第四数字代码dx2=d4。表示第三放大余量电压的第四数字代码d4被应用到DAC4 331,并且在电容器C5 324及C6 325中的电荷重新分布产生第四放大余量电压,所述第四放大余量电压由闪烁型ADC 329在时间T23估算以提供第五数字代码dx2=d5。数字代码dl、d2、d3、d4、d5相组合以提供VIN(k)的数字表示d(k),并且在时间T24ADC 321中的所有开关返回到默认位置。在正在进行的A/D转换过程已完成之前,可以启动后续的A/D转换过程。
第六实施例ADC 300可以以多种方式来修改。例如,当需要放大器322操作时,可能不需要放大器302操作,反之亦然。因而,放大器302和322可以由单个放大器电路替代,该单个放大器电路可可选地(多路复用地)使用在ADC 301和ADC 321中。类似的观测可以应用于闪烁型ADC 309和329,它们也可以由可选地使用在ADC 301和ADC 321中的闪烁型ADC替代。余量放大ADC 301和321可以修改为包含更多或更少的步骤(以及以许多其它方式)来实现更优选的速度和分辨率规格。
在本教导的多个实施例中,可配置的电容性结构在多个负反馈配置中作为反馈网络被用来耦合放大器电路。反馈网络可以相应于在第一配置中的第一反馈因子和在第二配置中的第二反馈因子。第一反馈因子和第二反馈因子可以基本上不同。例如,第一反馈因子的绝对值可以接近1,而较弱的第二反馈因子的绝对值可以接近零。
在本教导的一些实施例中,为了优化ADC系统的个别配置的稳定性能,可以优选地包含相对于频率响应可配置的放大器。图15显示用于图4的ADC系统200中的可配置放大器218的优选实施。数字控制电路201的操作可以相应于图10。图15的放大器218是两级放大器电路,其包括第一放大器级400和放大器输出级401。两级放大器对于本领域的技术人员而言是熟悉的,并且将认识到,增益带宽积与第一放大器级400的有效跨导GM成比例并且与补偿电容器CC 402的电容成反比。稳定速度(与时间常数成反比)是增益带宽积以及反馈因子的函数,所述反馈因子表征将放大器输出端子219耦合到放大器输入端子220的反馈网络。放大器输入端子220可以是反相输入端子,使得施加正电压到放大器输入端子220(相对于GND)将导致放大器输出级401经由放大器输出端子219吸取电流以降低在端子219处的电压。放大器输入级400的有效跨导GM通过开关可配置,所述开关由图4的数字控制电路201提供的控制信号SD1、SFB1、SD2、SFB2控制。
在ADC系统200的第一配置中,电容器C1 215、C2 216以及C3 217可以很小衰减或没有衰减地将放大器输出端子219耦合到放大器输入端子220,并且放大器218可以被设计为针对单位增益配置可配置。在第一配置中,放大器218内由控制信号SD1、SD2控制的开关断开而那些由SFB1、SFB2控制的开关闭合。因而,在第一配置中,第一跨导级403提供输出电流I1到放大器输出级401,并且第一放大器级400的有效跨导GM=GM1基本上是第一跨导级403的有效跨导。
在ADC系统200的第二配置中,电容器C2、C3可以将输出端子219耦合到输入端子220,并且电容器C1 215可以耦合到DAC1 202并且导致反馈因子的基本下降。为了优化在第二配置中的稳定速度,放大器218可以配置为在ADC系统200的第二配置中具有提高的增益带宽积。在第二配置中,放大器218内由控制信号SFB1、SD2控制的开关断开而那些由SD1、SFB2控制的开关闭合。因而,第二跨导级404有贡献于(提供一部分)输出电流I1,所述输出电流I1产生放大器218的提高的有效跨导GM以及增益带宽积。有效跨导GM=GM1+GM2由与第二跨导级404并行操作的第一跨导级403提供。
在ADC系统200的第三配置中,电容器C3可以将放大器输出端子219耦合到放大器输入端子220,并且电容器C1 215和C2 216可以耦合到DAC202和DAC 203并且导致反馈因子的下降。为了优化在第三配置中的稳定速度,放大器218可以配置为在ADC系统200的第三配置中具有进一步增加的增益带宽积。在第三配置中,放大器218内由控制信号SFB1、SFB2控制的开关断开,而那些由SD1、SD2控制的开关闭合。第一跨导级403和第二跨导级404都不贡献于有效跨导GM,有效跨导GM实质上由第三跨导级405提供。
在第一和第二配置期间,可以应用第三跨导级405的自动归零配置。在自动归零配置中,自动归零开关407可以施加0输入到第三跨导级405,并且偏置补偿跨导级406可以配置为电阻性负载以在偏置保持电容器CZ408二端建立偏置电压。在ADC系统200的第三配置中,偏置补偿跨导级406可以提供偏置补偿电流,所述偏置补偿电流与来自第三跨导级405的偏置电流结合,使得在放大器输入端子220处估算的有效偏置基本为0。偏置补偿跨导级406的跨导GMZ可以比GM3更小。
ADC系统200可以包含冗余来提供对第一跨导级403和第二跨导级404的潜在偏置不完整性的鲁棒性测量。因而,ADC系统200的性能度量可以通过偏置补偿第三跨导级405来提高,不需要偏置补偿第一跨导级403和第二跨导级404。
图15的示例性可配置放大器电路218可以以多种方式来修改。例如,取代第一放大器级400的有效跨导GM或除了第一放大器级400的有效跨导GM外,补偿电容器CC 402可成为可配置的。图15的放大器218是两级放大器,但是放大器电路可以包括比示例性放大器电路更多或更少的级。增益增强电路技术,例如栅阴(cascode)放大器和规则栅阴放大器配置,可被用来利用相对少数目的电路级获得大增益因子。噪声带宽也与增益带宽积相关,并且可配置放大器218可以配置为,取代(或者结合)稳定速度,优化噪声性能度量,。
图16显示另一个可配置放大器电路340,可配置放大器电路340可以使用在第五优选实施例(图13的ADC系统300)的多路复用操作中。图16的放大器电路340可以替代图13中的放大器电路302和322。图16中的闪烁型ADC 342可以替代图13中的闪烁型ADC 309和329。图16中的开关342和343连同开关308和328(图13和图16中都示出),开关/多路复用放大器电路340,使得当控制信号S2闭合开关308和343时执行放大器电路302的操作,并且使得当控制信号S5闭合开关328和342时执行放大器电路322的操作。闪烁型ADC 342是配置成估算放大器340的输出端子处的电压的求值电路,并且在闪烁型ADC 309和329(图13)中的任意一者被提供时钟时,闪烁型ADC 342被提供时钟。因而,当在图14中标记的时间T19、T20、T21、T22、T23连续地提供时钟时,闪烁型ADC 342可以提供数字代码序列d1、d2、d3、d4、d5。图13的余量放大ADC 301和321不包含保持阶段(另一个实施例包含保持阶段),并且放大器302和322可以受制于两个不同的反馈因子。因而,图16中取代图13的放大器302和322的放大器电路340对于两个不同的增益带宽积可以是可配置的。在另一个实施例,其中当控制信号S2、S5都为低时,放大器340可被配置为处于单位增益配置,放大器340对于适合于单位增益配置的第三增益带宽积可以被修改且可配置。放大器340通过控制信号SFB13、SFB24、SD13、SD24控制的开关是可配置的,控制信号SFB13、SFB24、SD13、SD24可以由如在图16中确定的控制信号SFB1、SFB2、SFB3、SFB4、SD1、SD2、SD3、SD4的逻辑“或”组合来提供。
已经描述了多个实施例,其中多位DAC耦合到通过开关可配置的电容性结构的端子。例如,在图4中,电容器C1 215是具有端子的电容性结构的一部分,所述端子可配置并且在某些配置中由根据数字代码d1选择的DAC1 202施加参考电压电位。这个电路由多个等同实施形式,包括电容器C1 215、DAC1 202及开关208、209及205被实施为如图17所示的CDAC电路的实施方式。CDAC电路是本领域的技术人员公知的,因而不需要详细描述。在图17中,来自图4的电容器C1被多个CDAC电容器C1_1、C1_2、C1_3替代,CDAC电容器C1_1、C1_2、C1_3具有连接到放大器输入端子220的公共节点。在图4中的开关205在图17中被开关205_1、205_2及205_3替代,开关205_1、205_2及205_3与图4中的开关205一样由控制信号S0控制。同样地,在图4中的开关209在图17中被开关209_1、209_2及209_3替代,开关209_1、209_2及209_3与图4中的开关209一样由控制信号SFB1控制。因而,当这些开关闭合时,CDAC电容器C1_1、C1_2、及C1_3以并联配置耦合,并且以图4中配置C1相同的方式来配置。当图4中的开关208闭合时,DAC1 202施加参考电压电位到根据数字代码d1选择的C1215,并且相应量的电荷经由电容器C1 215流到端子220。等同操作可以由图17中的CDAC电路实现,其中(当认定为控制信号SD1时)数字代码d1控制两个参考电压电位(GND或VREF)中的哪一个被施加到每个CDAC电容器C1_1、C1_2及C1_3。例如,通过配置开关208_1H闭合以及开关208_1L断开,参考电压电位VREF可以被施加到电容器C1_1。同样地,通过配置开关208_2H和208_3H断开以及开关208_2L和208_3L闭合,参考电压电位GND可以被施加到电容器C1_2及C1_3。当对于d1的每个数值,流到端子220的电荷量相同时,图4和17的电路可以被认为是等同的。例如,对于C1=4pF并且对于d1的可能数值集合{0,1/4,2/4,3/4,4/4},通过选择C1_1=1pF、C1_2=2pF、及C1_3=2pF,并且分别控制开关208_1H、208_2H和208_3H,在d1=0时用图样(pattern)“000”、在d1=1/4时用图样“100”、在d1=2/4时用图样“110”、在d1=3/4时用图样“101”以及在d1=4/4时用图样“111”,可以实现等同。虽然图17没有显示图4中的ADC系统200的所有电路的实施方式,但是将理解的是,电容器C2、C3以及DAC 203和204也可以如CDAC那么实施。
图18显示本教导的第八实施例-ADC系统500的实施。放大器电路218、开关205、206和207以及(求值电路)闪烁型ADC 214可以与图4的ADC系统200中的这些元件相同。ADC系统500还包括电容性结构501,电容性结构501具有耦合到放大器输入端子220的节点和耦合到开关电路503的多个端子的多个电容器端子502。电容性结构501可以包含电荷分配器电路,所述电荷分配器电路可以具有耦合到固定电位(或者在未示出的完全不同实施中耦合到另一个电容性结构)的电容器端子504。开关电路503可以配置为将多个电容器端子502中的每个端子选择性地耦合到多个开关端子505中的所选端子。开关电路503可以通过数字控制电路506提供的多个控制信号控制,数字控制电路506顺序配置ADC系统500处于多个配置。
所述多个开关端子505中的第一端子可以耦合到放大器输出端子219(在图18中通过开关207),使得数字控制电路506可以配置开关电路503在多个配置中耦合作为放大器218的反馈网络的电容性结构501。参考电压电路507提供多个参考电压电位给所述多个开关端子505的子集。例如,参考电压电路507可以提供第一参考电压电位GND和第二参考电压电位VREF,它们可以通过开关电路503选择性地施加到每个电容器端子502。参考电压电路507还可以提供参考电压电位给闪烁型ADC 214,例如用来驱动耦合到多个比较器电路的电压分配器电路(在图18中未示出,但是闪烁型ADC 214的实施是本领域技术人员公知的)。
在ADC系统500的跟踪配置中,数字控制电路506可以将开关电路503配置在跟踪配置中,并且闭合开关205、206以将电容性结构501中的一个或多个电容器充电到输入电压VIN(t)。当数字控制电路506切换控制信号S1以断开开关206时,与VIN(t)的采样值VIN(k)成比例的电荷量可以基本上隔离在电容性结构中耦合到放大器输入端子220的节点上。数字控制电路506可以应用第一配置,其中一些或所有电容器端子502耦合到放大器输出端子219。在第一配置中,求值电路214可以提供第一数字代码来表示在放大器输出端子219处的第一电压。通过控制开关电路503以将一个或多个电容器端子502与放大器输出端子219断开并且将断开的电容器端子耦合到根据第一数字代码选择的参考电压电位,数字控制电路506可以将ADC系统500重新配置到第二配置。通过控制开关电路503以将附加电容器端子502与放大器输出端子219断开并且将断开的电容器端子耦合到根据求值电路214提供的数字代码而选择的参考电压电位,数字控制电路506还可以将ADC系统500重新配置到一个或多个后续配置。
因而,本教导的示例性实施例可以包括电容性结构501,电容性结构501包括多个缩放的电容器和可选的电荷分配器电路。表示模拟信号值的电荷量可以基本上隔离在电容性结构的节点220上,并且通过放大在该节点220上的电压电位,放大器输出端子219可以提供经放大的电压。参考电压电路507可以配置为提供多个参考电压电位给多个开关端子505,所述多个开关端子505中的一个端子可以耦合到放大器输出端子219。开关电路503可以选择性地耦合多个电容器端子502到所述多个开关端子505,以在耦合放大器输出端子219到放大器输入端子220的多个配置中选择性地将电容性结构501配置为反馈网络。求值电路214针对一系列配置可以提供表示在放大器输出端子219处的一系列电压的一系列数字代码。开关电路503可以由控制信号控制以将放大器输出端子219的一个或多个电容器端子切换到根据数字代码选择的参考电压电位。反馈因子从一个配置到下一个配置可以变得更弱,并且放大器电路的频率响应可以可配置来选择稳定速度。所述一系列电压可包括采样的输入电压相对于所述一系列数字代码和参考电压范围的放大余量电压。
由求值电路214提供的数字代码的分辨率和由参考电压电路507提供的一些参考电压电位可以确定电容器端子502的数量,当数字控制电路506重新配置ADC系统500时,这些电容器端子502在转换过程的步骤中可以与放大器输出端子219断开并且被施加参考电压电位。
由ADC系统500实施的A/D变换过程可以在A/D转换过程的现有步骤之后的A/D变换过程后续步骤中包括将电容器端子502耦合到放大器输出端子219,其中相同的电容器端子可能已经与放大器输出端子219断开。
在另一个实施例中,开关205和207可以被包含在开关电路503中,并且求值电路214可以连接到放大器输出端子219。开关电路503可以支持全开关矩阵中的全部可选连接或可选连接的子集。
本教导的多种变形是可以想到的,并且本文描述的实施例仅为示例性实施例的说明。电路的恰当选择可以依赖于具体应用和其他因素,其他因素例如为半导体的可用类型、电容器、电阻器、可靠性电压限度、硅面积、成本、以及通常包含在集成电路设计中的附加因素和注意事项。例如,在CMOS技术中,数字控制电路可以实施为状态机,或者利用适于这种数字控制电路电路实施的任何其他已知的电路技术、方法和处理工艺。每个实施例可以包含实施为CMOS传输门开关、自举(bootstrapped)开关、单设备开关、和/或任何其他合适的开关设备的开关。根据本教导实施的ADC系统可以包含多种类型的半导体设备(包括所有类型的MOS、BJT、IGBT、IGFET、JFET、FINFET、有机晶体管、纳米碳管设备等),这些半导体设备中的一些可以选择来耐受高电压输入信号VIN(t),并且一些可以选择用来加快低压电路节点的稳定。因而,除了利用提供对称MOS设备的技术之外,ADC系统可以利用提供非对称设备(BCD等)的技术来实施,且该技术可包含具有多种尺寸和电气特性的氧化物和其他物理结构。本领域的技术人员将会认识到,本教导的ADC系统200、300和500(在图4、13和18中描述)以及任何其他单端实施例可以修改为本教导的相似全差分示例性实施例。因而,根据本教导的ADC系统可以对接(interface)具有随机共模电压电平的差分信号。其他实施例可以对接相对于参考电压电位定义的单端信号(双极性或单极性的),所述参考电压电位可以或不可以大体在输入信号电压被采样的同时采样(伪差分操作)。根据本教导的ADC系统的满量程范围可以基本上与参考电压范围相同。可替代地,根据本教导的ADC系统可以包含模拟衰减和/或数字缩放技术以提供一个或多个可选择满量程范围,所述一个或多个可选择满量程范围比参考电压范围更宽或更窄。输入信号可以由有源或无源电路提供,所述有源或无源电路可以设计成优化性能参数的范围,所述性能参数例如稳定时间、噪声带宽、失真、功耗等。根据本发明的ADC系统处于电容器根据输入信号充电的跟踪配置同时有源电路处于掉电(或者其他降低的功率)配置时,可以消耗非常小的功率(包括基本上0功率),并且在A/D转换过程的一个或多个步骤期间,可以应用共模偏移、电荷抽吸、以及其他技术来使电路相对于期望的操作点操作(例如,通过基本上不前向偏置隔离PN结来保存隔离的电荷量,或者提供期望的频率响应、增益函数等)。在可配置放大器电路中的信号路径对于不同的配置可以包括不同数量的级。求值电路由闪烁型ADC来示例,但是其他类型的求值电路可以与本教导一起使用。例如,具有耦合到放大器端子219的电源端子且提供表示在一段时间期间的相位偏移的数字代码的环形振荡器是可以与本教导一起使用的另一种类型求值电路。许多其他类型的求值电路,包括子分类(sub-ranging)或其他多步ADC,可以与本教导一起使用。冗余可以优选地被包含在本教导的任何实施例中,并且可以选择冗余度来满足具体目的,例如转换率、等待时间、分辨率、环境参数、电路复杂性等。
失配整形算法、抖动(dither)应用(附加和/或透明的)、校准技术、数字校准/补偿技术(静态和/或适应的,在后台、前台、循环和/或非循环操作),过采样、抽样滤波(包括,但不限于,简单平均)以及用来克服数据转换器电路缺点和/或改进其性能的任何其他已知方法可以结合本教导一起使用。本教导可以合并为较大ADC系统中的子系统(例如,它可以与其他类型的ADC组合,所述其他类型的ADC包括传统流水线型的、SAR ADC、delta-sigma ADC等)。本教导还可以具体表现较高功能复杂度的集成电路系统,例如工业控制系统、医疗应用(例如,X射线和MRI机)、消费者应用(例如,游戏和电视)等。根据本教导的ADC系统可以例如通过多路复用前端电路以及采样保持电路的可选阵列对接多种不同的模拟信号。根据本教导实施的ADC可以在单个半导体基底上、或者作为在封装中的多个半导体、或者作为装配在印刷电路板(或者其他)上的多个设备而实施。根据本教导实施的ADC可以包含引起在各种配置间的转移的时序电路,或可以接收由某些外部源提供的时序信号。数字代码和模拟信号的数值表示可以以各种格式编码,并且可以以串行格式、并行格式、或者其他被认为是适于或有利于应用的格式发送到外部系统。这种数字代码可以经由提供电流隔离的接口来发送(且提供电力),以限制干扰、增强安全性、或者获得一些其他优点。
因而,虽然已经示出和描述了本教导的特定实施例,但是对于本领域的技术人员来说是显而易见的,在不背离本教导在较广义方面的范围的情况下,可以作出改变和修改,因此,附上的权利要求是用来在它们的范围内包括落入本教导的真实精神和范围内的所有这些改变和修改。
Claims (34)
1.一种模数转换器系统,包括:
数字控制电路,配置为顺序配置所述模数转换器系统处于第一配置和第二配置以获得模拟信号值的数字表示;
放大器电路,具有放大器输入端子和放大器输出端子;
电容器,所述电容器具有第一电容器端子和第二电容器端子,所述第一电容器端子在所述模数转换器系统的所述第一配置和所述第二配置中耦合到所述放大器输入端子,所述第二电容器端子在所述模数转换器系统的所述第一配置中耦合到所述放大器输出端子;以及
求值电路,配置为在所述模数转换器系统的所述第一配置中提供第一数字代码以表示在所述放大器输出端子处的第一电压电平;
其中,所述第二电容器端子在所述模数转换器系统的所述第二配置中耦合到根据所述第一数字代码选择的参考电压电位。
2.如权利要求1所述的模数转换器系统,还包括采样电路,所述采样电路包括开关,所述开关被配置为在所述模数转换器系统的跟踪配置中耦合模拟输入信号以为所述电容器充电。
3.如权利要求1所述的模数转换器系统,还包括:
第二电容器,在所述模数转换器系统的所述第二配置中耦合在所述放大器输入端子与所述放大器输出端子之间,其中所述求值电路还被配置为在所述模数转换器系统的所述第二配置中提供第二数字代码,所述第二数字代码表示在所述放大器输出端子处的第二电压电平。
4.如权利要求3所述的模数转换器系统,其中所述第二电容器在所述模数转换器系统的第三配置中耦合在所述放大器输入端子与根据所述第二数字代码选择的参考电压电位之间。
5.如权利要求4所述的模数转换器系统,其中在所述模数转换器系统被配置处于第一、第二以及第三配置的时间段内,表示所述模拟信号值的电荷量基本上隔离在耦合到所述放大器输入端子的电路节点上。
6.如权利要求4所述的模数转换器系统,还包括:
模数转换器电路,配置为在所述模数转换器系统的所述第三配置中提供表示在所述放大器输出端子处的第三电压电平的第三数字代码;以及
数字电路,配置为组合所述第一数字代码、所述第二数字代码以及所述第三数字代码。
7.如权利要求1所述的模数转换器系统,其中所述放大器电路包括提供输出电流的可配置第一放大器级,所述第一放大器级包括:
第一跨导电路,配置为在所述模数转换器系统的所述第一配置中提供所述输出电流;以及
第二跨导电路,其配置为在所述模数转换器系统的所述第二配置中提供至少一部分所述输出电流。
8.如权利要求7所述的模数转换器系统,其中所述第二跨导电路配置为在所述模数转换器系统的所述第一配置中具有预定义的输入电压。
9.如权利要求7所述的模数转换器系统,其中所述第二跨导电路在所述模数转换器系统的所述第一配置中被配置处于自动归零配置。
10.一种用于提供模拟输入信号的采样值的数字表示的模数转换器系统,包括:
开关电路,具有多个开关以及第一多个开关端子和第二多个开关端子,其中所述开关电路被配置为将所述第一多个开关端子选择性地耦合到所述第二多个开关端子;
放大器电路,具有放大器输入端子和放大器输出端子,其中所述放大器输出端子耦合到所述第一多个开关端子中的第一开关端子;
参考电压电路,配置为在所述第一多个开关端子中的开关端子的子集上提供多个参考电压电位;
电容性结构,包括多个缩放电容器,其中所述电容性结构耦合到所述放大器输入端子并且耦合到所述第二多个开关端子;
求值电路,配置为当所述开关电路根据所述求值电路提供的第一数字代码被配置为处于第一配置时,提供表示在所述放大器输出端子处的电压的第二数字代码;以及
组合电路,其配置为组合所述第一数字代码和所述第二数字代码以提供所述数字表示。
11.如权利要求10所述的模数转换器系统,其中从所述求值电路被提供时钟以提供所述第一数字代码的第一时间点到所述求值电路被提供时钟以提供所述第二数字代码的第二时间点,表示所述模拟输入信号的所述采样值的电荷量基本上被隔离。
12.如权利要求10所述的模数转换器系统,其中所述开关电路被配置为将所述第二多个开关端子中的每个端子耦合到所述第一多个开关端子中的一个端子。
13.如权利要求10所述的模数转换器系统,其中所述求值电路基于基本上预定义的关系提供表示所述模拟输入信号的所述采样值的所述第一数字代码。
14.如权利要求10所述的模数转换器系统,其中所述开关电路基于所述第一数字代码和所述第二数字代码从所述第一配置重新配置到第二配置。
15.如权利要求14所述的模数转换器系统,其中当所述开关电路被配置在所述第二配置时,所述求值电路被配置为提供表示在所述放大器输出端子处的电压的第三数字代码。
16.如权利要求14所述的模数转换器系统,其中与当所述开关电路被配置在所述第一配置时相比,当所述开关电路配置在所述第二配置时所述放大器输出端子到所述放大器输入端子的耦合更弱。
17.如权利要求14所述的模数转换器系统,其中与当所述开关电路被配置在所述第一配置时相比,当所述开关电路配置在所述第二配置时所述放大器电路被配置为具有更高的增益带宽积。
18.如权利要求14所述的模数转换器系统,还包括模数转换器电路,所述模数转换器电路被配置为采样与所述放大器输出端子处的电压具有预定义关系的电压。
19.如权利要求10所述的模数转换器系统,其中所述电容性结构包括电荷分配器电路。
20.如权利要求10所述的模数转换器系统,还包括采样开关,所述采样开关备配置为耦合所述模拟输入信号以给在所述电容性结构中的电容器充电。
21.如权利要求10所述的模数转换器系统,其中所述求值电路是一步模数转换器,所述一步模数转换器被配置为在参考电压范围内具有至少两个转移点。
22.一种用于提供模拟电压的数字表示的方法,包括如下步骤:
与所述模拟电压成比例地给多个电容器中的至少一个电容器充电;
提供具有放大器输入端子和放大器输出端子的放大器电路;
应用第一配置,其中所述多个电容器耦合到所述放大器输入端子和所述放大器输出端子;
在所述第一配置中产生表示在所述放大器输出端子处的第一电压电平的第一数字代码;
通过将所述多个电容器中的一个电容器的端子从所述放大器输出端子切换到根据所述第一数字代码选择的参考电压电位,应用第二配置;
在所述第二配置中产生表示在所述放大器输出端子处的第二电压电平的第二数字代码;以及
组合所述第一数字代码和所述第二数字代码以产生所述模拟电压的数字表示。
23.如权利要求22所述的方法,还包括在所述第一配置和所述第二配置期间,隔离在耦合到所述放大器输入端子的电路节点上的电荷量的步骤。
24.如权利要求22所述的方法,还包括提供冗余的步骤。
25.如权利要求22所述的方法,还包括自动归零所述放大器电路的步骤。
26.如权利要求22所述的方法,还包括采样所述第二电压电平的步骤。
27.一种用于提供模拟电压的数字表示的方法,包括如下步骤:
提供具有第一节点、第一端子以及第二端子的电容性结构;
隔离在所述电容性结构的所述第一节点上与所述模拟电压成比例的电荷量;
放大在所述电容性结构的所述第一节点上的电压电位以在放大器输出端子处提供经放大的电压;
将所述电容性结构配置为第一配置,其中所述电容性结构的所述第一端子耦合到所述放大器输出端子;
当所述电容性结构被配置为所述第一配置时,产生表示在所述放大器输出端子处的第一电压的第一数字代码;
将所述电容性结构重新配置为第二配置,其中所述电容性结构的所述第一端子耦合到根据所述第一数字代码选择的参考电压电位,且所述电容性结构的所述第二端子耦合到所述放大器输出端子;
当所述电容性结构被配置为所述第二配置时,产生表示在所述放大器输出端子处的第二电压的第二数字代码;以及
组合所述第一数字代码和所述第二数字代码以产生所述模拟电压的数字表示。
28.如权利要求27所述的方法,还包括下列步骤:
将所述电容性结构重新配置为第三配置,其中所述电容性结构的所述第一端子耦合到根据所述第一数字代码选择的参考电压电位,且所述电容性结构的所述第二端子耦合到根据所述第二数字代码选择的参考电压电位。
29.如权利要求28所述的方法,还包括下列步骤:
当所述电容性结构被配置为所述第三配置时,产生表示在所述放大器输出端子处的第三电压的第三数字代码;以及
组合所述第一数字代码、所述第二数字代码和所述第三数字代码以产生所述模拟电压的数字表示。
30.一种模数转换器,包括:
数字控制电路,配置为将所述模数转换器顺序配置在第一配置和第二配置中以提供模拟值的数字表示;
可配置放大器电路,其具有放大器输入端子和放大器输出端子;以及
可配置反馈网络,配置为将所述放大器输出端子耦合到所述放大器输入端子,其中
所述可配置放大器电路被配置为具有在所述第一配置中的第一频率响应和在所述第二配置中的第二频率响应以优化在所述模数转换器的所述第一配置和所述第二配置中的稳定性能。
31.如权利要求30所述的模数转换器,其中
所述可配置放大器电路包括提供电流的可配置跨导级;
所述可配置反馈网络的反馈因子在所述模数转换器的所述第二配置中比在所述模数转换器的所述第一配置中更弱;以及
所述可配置跨导级的有效跨导在所述模数转换器的所述第二配置中比在所述模数转换器的所述第一配置中更大。
32.如权利要求31所述的模数转换器,其中
由所述可配置跨导级提供的电流耦合到补偿电容器,以及
所述可配置放大器电路的增益带宽积基本上与所述可配置跨导级的有效跨导成比例,并且基本上与所述补偿电容器的电容成反比。
33.如权利要求30所述的模数转换器,其中
所述可配置放大器电路包括跨导级,所述跨导级提供耦合到可配置补偿电容器的电流,
所述可配置反馈网络的反馈因子在所述模数转换器的所述第二配置中比在所述模数转换器的所述第一配置中更弱;以及
所述可配置补偿电容器的电容在所述模数转换器的所述第二配置中比在所述模数转换器的所述第一配置中更小。
34.如权利要求30所述的模数转换器,其中所述可配置放大器电路在自动归零配置中是可配置的。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US26273709P | 2009-11-19 | 2009-11-19 | |
US61/262,737 | 2009-11-19 | ||
PCT/US2010/057378 WO2011063203A1 (en) | 2009-11-19 | 2010-11-19 | Analog-to-digital converter |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102859881A true CN102859881A (zh) | 2013-01-02 |
Family
ID=44010932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010800526515A Pending CN102859881A (zh) | 2009-11-19 | 2010-11-19 | 模数转换器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8232905B2 (zh) |
EP (1) | EP2502350A4 (zh) |
CN (1) | CN102859881A (zh) |
WO (1) | WO2011063203A1 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104821827A (zh) * | 2014-02-05 | 2015-08-05 | 亚德诺半导体集团 | 改进的模数转换器和操作模数转换器的方法 |
CN106463039A (zh) * | 2014-05-16 | 2017-02-22 | 凌力尔特有限公司 | 配置信号处理系统 |
CN107196658A (zh) * | 2016-03-14 | 2017-09-22 | 创意电子股份有限公司 | 模拟数字转换器与数据转换方法 |
CN107769784A (zh) * | 2017-11-29 | 2018-03-06 | 四川知微传感技术有限公司 | 一种过采样式Pipeline SAR‑ADC系统 |
CN110612710A (zh) * | 2017-05-11 | 2019-12-24 | 亚德诺半导体无限责任公司 | 用于数据传输的数字调制方案 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4897015B2 (ja) * | 2009-06-24 | 2012-03-14 | 株式会社東芝 | アナログディジタル変換装置 |
US8319673B2 (en) * | 2010-05-18 | 2012-11-27 | Linear Technology Corporation | A/D converter with compressed full-scale range |
US20130018834A1 (en) * | 2011-07-13 | 2013-01-17 | Reynaldo Amadeu Dal Lin Junior | State machine responsive to media sources |
US8810443B2 (en) | 2012-04-20 | 2014-08-19 | Linear Technology Corporation | Analog-to-digital converter system and method |
TWI526001B (zh) * | 2013-10-17 | 2016-03-11 | 創意電子股份有限公司 | 類比數位轉換器 |
US9148166B2 (en) * | 2013-12-31 | 2015-09-29 | Texas Instruments Incorporated | Adding predefined offset to coarse ADC residue output to SAR |
KR20170010515A (ko) | 2015-07-20 | 2017-02-01 | 삼성전자주식회사 | 적분기 및 sar adc를 포함하는 반도체 장치 |
JP6436022B2 (ja) | 2015-09-03 | 2018-12-12 | 株式会社デンソー | A/d変換器 |
US10979064B2 (en) * | 2018-10-31 | 2021-04-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Analog to digital converter with inverter based amplifier |
US10826511B1 (en) * | 2020-02-07 | 2020-11-03 | Nxp B.V. | Pipeline analog-to-digital converter |
US11171662B1 (en) | 2020-08-11 | 2021-11-09 | Analog Devices, Inc. | Analog-to-digital conversion circuit with improved linearity |
US11855651B2 (en) * | 2022-04-09 | 2023-12-26 | Caelus Technologies Limited | Discrete-time offset correction circuit embedded in a residue amplifier in a pipelined analog-to-digital converter (ADC) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050190092A1 (en) * | 2000-12-12 | 2005-09-01 | Kush Gulati | Analog-to-Digital Converter Having Parametric Configuirablity |
CN101128980A (zh) * | 2005-02-24 | 2008-02-20 | 密克罗奇普技术公司 | 分辨率对采样与保持信道的数目可互换的模拟-数字转换器 |
US20080191922A1 (en) * | 2007-01-25 | 2008-08-14 | Kabushiki Kaisha Toshiba | Analog digital converter |
US20080198057A1 (en) * | 2007-02-19 | 2008-08-21 | Nec Electronics Corporation | Analog-to-digital converting circuit |
US20090224829A1 (en) * | 2008-03-04 | 2009-09-10 | Micron Technology, Inc. | Adaptive operational transconductance amplifier load compensation |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10004996C2 (de) | 2000-02-04 | 2002-09-26 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Selbstkalibrierung von Faltungs-Analog/Digitalwandlern |
JP3902778B2 (ja) * | 2004-01-07 | 2007-04-11 | 株式会社半導体理工学研究センター | アナログディジタル変換回路 |
US7986929B2 (en) * | 2006-12-08 | 2011-07-26 | Silicon Laboratories Inc. | Providing channel filtering in an automatic frequency control path |
US20090085785A1 (en) * | 2007-09-28 | 2009-04-02 | Friedel Gerfers | Digital-to-analog converter calibration for multi-bit analog-to-digital converters |
US7535391B1 (en) | 2008-01-07 | 2009-05-19 | Freescale Semiconductor, Inc. | Analog-to-digital converter having random capacitor assignment and method thereof |
US7741981B1 (en) * | 2008-12-30 | 2010-06-22 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Dual-use comparator/op amp for use as both a successive-approximation ADC and DAC |
-
2010
- 2010-11-18 US US12/949,507 patent/US8232905B2/en active Active
- 2010-11-19 WO PCT/US2010/057378 patent/WO2011063203A1/en active Application Filing
- 2010-11-19 EP EP10832242.1A patent/EP2502350A4/en not_active Withdrawn
- 2010-11-19 CN CN2010800526515A patent/CN102859881A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050190092A1 (en) * | 2000-12-12 | 2005-09-01 | Kush Gulati | Analog-to-Digital Converter Having Parametric Configuirablity |
CN101128980A (zh) * | 2005-02-24 | 2008-02-20 | 密克罗奇普技术公司 | 分辨率对采样与保持信道的数目可互换的模拟-数字转换器 |
US20080191922A1 (en) * | 2007-01-25 | 2008-08-14 | Kabushiki Kaisha Toshiba | Analog digital converter |
US20080198057A1 (en) * | 2007-02-19 | 2008-08-21 | Nec Electronics Corporation | Analog-to-digital converting circuit |
US20090224829A1 (en) * | 2008-03-04 | 2009-09-10 | Micron Technology, Inc. | Adaptive operational transconductance amplifier load compensation |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104821827A (zh) * | 2014-02-05 | 2015-08-05 | 亚德诺半导体集团 | 改进的模数转换器和操作模数转换器的方法 |
CN104821827B (zh) * | 2014-02-05 | 2018-09-11 | 亚德诺半导体集团 | 改进的模数转换器和操作模数转换器的方法 |
CN106463039A (zh) * | 2014-05-16 | 2017-02-22 | 凌力尔特有限公司 | 配置信号处理系统 |
CN106463039B (zh) * | 2014-05-16 | 2019-11-26 | 凌力尔特有限公司 | 配置信号处理系统 |
CN107196658A (zh) * | 2016-03-14 | 2017-09-22 | 创意电子股份有限公司 | 模拟数字转换器与数据转换方法 |
CN110612710A (zh) * | 2017-05-11 | 2019-12-24 | 亚德诺半导体无限责任公司 | 用于数据传输的数字调制方案 |
CN110612710B (zh) * | 2017-05-11 | 2022-05-03 | 亚德诺半导体国际无限责任公司 | 用于数据传输的数字调制方法 |
CN107769784A (zh) * | 2017-11-29 | 2018-03-06 | 四川知微传感技术有限公司 | 一种过采样式Pipeline SAR‑ADC系统 |
CN107769784B (zh) * | 2017-11-29 | 2023-07-28 | 四川知微传感技术有限公司 | 一种过采样式Pipeline SAR-ADC系统 |
Also Published As
Publication number | Publication date |
---|---|
EP2502350A4 (en) | 2014-06-11 |
EP2502350A1 (en) | 2012-09-26 |
US20110115661A1 (en) | 2011-05-19 |
WO2011063203A1 (en) | 2011-05-26 |
US8232905B2 (en) | 2012-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102859881A (zh) | 模数转换器 | |
CN108574487B (zh) | 逐次逼近寄存器模数转换器 | |
US9912341B2 (en) | Data conversion with redundant split-capacitor arrangement | |
CN109587419B (zh) | 一种图像传感器低功耗读出电路结构及工作时序控制方法 | |
US20050219097A1 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
KR102001762B1 (ko) | Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법 | |
CN109217874B (zh) | 余量转移环路、逐次逼近型模数转换器和增益校准方法 | |
US8581769B2 (en) | Multiplying digital-to-analog converter configured to maintain impedance balancing | |
US6229472B1 (en) | A/D converter | |
US10804920B2 (en) | A/D converter | |
CN114172512A (zh) | 多通道过采样噪声整形逐次渐进型模数转换器及转换方法 | |
CN114401006A (zh) | 一种逐次逼近型adc的电容校准方法 | |
US7623057B2 (en) | Analog digital converter | |
WO2007008044A1 (en) | Series sampling capacitor and analog-to-digital converter using the same | |
CN108540135A (zh) | 一种数模转换器及转换电路 | |
JP2012195773A (ja) | 比較回路および並列型アナログデジタル変換器 | |
CN114401008A (zh) | 差分输入sar adc的开关电容电路及开关控制方法 | |
CN111435835B (zh) | 开关电容电路以及模拟转数字转换装置 | |
KR20190051478A (ko) | 아날로그-디지털 신호 변환 장치 및 신호 변환 방법 | |
CN109586726B (zh) | 分段式数模转换器 | |
TW202241067A (zh) | 類比數位轉換器及其操作方法 | |
CN102790619B (zh) | 切换式电容电路及流水线式模拟至数字转换器 | |
Park et al. | A 12b 100 MS/s Three-Step Hybrid Pipeline ADC Based on Time-Interleaved SAR ADCs | |
US10326467B1 (en) | Analog-to-digital converter | |
TWI763524B (zh) | 類比數位轉換器之操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130102 |