CN102790619B - 切换式电容电路及流水线式模拟至数字转换器 - Google Patents
切换式电容电路及流水线式模拟至数字转换器 Download PDFInfo
- Publication number
- CN102790619B CN102790619B CN201110145583.3A CN201110145583A CN102790619B CN 102790619 B CN102790619 B CN 102790619B CN 201110145583 A CN201110145583 A CN 201110145583A CN 102790619 B CN102790619 B CN 102790619B
- Authority
- CN
- China
- Prior art keywords
- sampling capacitance
- electric capacity
- sampling
- amplification stage
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 20
- 238000005070 sampling Methods 0.000 claims abstract description 95
- 230000003321 amplification Effects 0.000 claims abstract description 33
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 33
- 238000013139 quantization Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 4
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 2
- AFYCEAFSNDLKSX-UHFFFAOYSA-N coumarin 460 Chemical compound CC1=CC(=O)OC2=CC(N(CC)CC)=CC=C21 AFYCEAFSNDLKSX-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 101100003180 Colletotrichum lindemuthianum ATG1 gene Proteins 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种切换式电容电路及流水线式模拟至数字转换器。该切换式电容电路(switched-capacitor circuit)包含一第一采样电容、一第二采样电容、一运算放大器(op-amp)、一第三电容以及一第四电容。第一采样电容用来在一采样阶段时，采样一输入信号；第二采样电容用来在采样阶段时采样输入信号。其中，在一第一放大阶段时，第三电容存储运算放大器的一偏移电压(offset voltage)，第四电容暂存第一采样电容及第二采样电容传来的电荷，在一第二放大阶段时，第四电容将所存的电荷归还给第一采样电容及第二采样电容。
Description
技术领域
本发明涉及一种切换式电容电路(switched-capacitor circuit)，尤其涉及一种用在流水线式(pipelined)模拟至数字转换器(ADC)中的切换式电容电路。
背景技术
近年来便携式通信及音视频电子装置的快速成长，使得延长装置操作时间成为迫切的需求。但是，由于电池续航力的成长缓不济急，因此，降低功率消耗便成为达到该需求的一种替代可行方案。
在目前的视频应用规格当中，流水线式(pipelined，又称之为管路式)模拟至数字转换器(ADC)较其他ADC架构被普遍使用。图1显示传统流水线式ADC架构1。输入信号Vin首先经由前端采样维持电路(front-endsample-and-hold amplifier，SHA)11进行采样，以提供稳定维持信号给后级电路12。如图式中的展开方块所示，每一级电路12包含子模拟至数字转换器(sub-ADC)121、子数字至模拟转换器(sub-DAC)122、采样维持(S/H)电路123、模拟减法器124及放大器(Gi)125。在高解析流水线式ADC架构1设计中，一般需要高增益的运算放大器来达到高精准度的模拟信号处理，然而，在先进的CMOS制程下，由于晶体管的本质增益(intrinsic gain)会逐渐下降，且支持流水线式ADC架构1的工作电压(power)也会递减，进而导致放大器(Gi)125的增益值会越来越小，因而要在切换式电容电路中设计出具高增益的运算放大器，将是个很大的挑战。
为了校正低增益运算放大器的增益误差(gain error)，目前有提出使用相关性双采样(correlated double sampling，CDS)的模拟至数字转换器来解决，其使用两组电容采样，并控制两组电容在不同时间进行放大。由在此技术必须额外增加一组电容(并增加电路面积)，输入级的两组电容造成双负载(double loading)，因此会消耗较多的功率；又因为需要使用三个时钟阶段(clock phase)，因此会降低整体电路的执行速度。
因此，亟需提出一种切换式电容电路，期能在使用低增益放大器时，校正增益误差，以提升流水线式模拟至数字转换器(ADC)的整体效率。
发明内容
鉴于上述，本发明实施例的目的之一在于提出一种切换式电容电路，能在使用低增益放大器时，校正增益误差，进而提升流水线式模拟至数字转换器(ADC)的整体效率。
本发明揭示一种流水线式模拟至数字转换器(pipelined ADC)，其包含多级电路。所述的每一级电路包含一乘积数字至模拟转换器(multiplyingDAC，MDAC)，其包含一第一采样电容、一第二采样电容、一运算放大器(op-amp)、一第三电容以及一第四电容。第一采样电容用来在一采样阶段时，采样一输入信号；第二采样电容用来在采样阶段时采样输入信号。其中，在一第一放大阶段时，第三电容存储运算放大器的一偏移电压(offsetvoltage)，第四电容暂存第一采样电容及第二采样电容传来的电荷，在一第二放大阶段时，第四电容将所存的电荷归还给第一采样电容及第二采样电容。
本发明又揭示一种切换式电容电路(switched-capacitor circuit)，其包含一第一采样电容、一第二采样电容、一运算放大器(op-amp)、一第三电容以及一第四电容。第一采样电容用来在一采样阶段时，采样一输入信号；第二采样电容用来在采样阶段时采样输入信号。其中，在一第一放大阶段时，第三电容存储运算放大器的一偏移电压(offset voltage)，第四电容暂存第一采样电容及第二采样电容传来的电荷，在一第二放大阶段时，第四电容将所存的电荷归还给第一采样电容及第二采样电容。
附图说明
图1为传统流水线式模拟至数字转换器结构的示意图。
图2为本发明一实施例的流水线式模拟至数字转换器的电路图。
图3为本发明一实施例的乘积数字至模拟转换器的电路图。
图4A至图4C为本发明图3的乘积数字至模拟转换器的操作示意图。
【主要元件符号说明】
已知
1 流水线式ADC架构
Vin 输入信号
11 前端采样维持电路
12 级电路
121 子模拟至数字转换器
122 子数字至模拟转换器
123 采样维持电路
124 模拟减法器
125 放大器
本发明
2 流水线式模拟至数字转换器
Vin 输入信号
21 前端采样维持电路
22 级电路
23 延迟元件
24 数字校正电路
220 乘积数字至模拟转换器
221 子模拟至数字转换器
222 子数字至模拟转换器
223 采样维持电路
224 模拟减法器
225 放大器
Cf 第一采样电容
Cs 第二采样电容
Ccp 第三电容
Cbat 第四电容
Vref 参考电压
Vos 偏移电压
SW1-SW10 开关
clk1，clk2，clk3 时钟信号
具体实施方式
首先，请参考图2，为本发明一实施例的流水线式模拟至数字转换器(pipelined ADC)2的电路图。如图2所示，流水线式模拟至数字转换器2包括一前端采样维持电路(front-end sample-and-hold amplifier，SHA)21、多级电路22、一延迟元件(delay element)23以及一数字校正电路24。输入信号Vin首先经由前端采样维持电路21进行采样，以提供稳定维持信号给后级电路22。延迟元件23连接于多级电路22的输出与数字校正电路24之间，每一级电路22分别解析部分位(B)，经解析的部分位通过延迟元件23进行同步，并经由数字校正电路24进行校正及整合，以输出完整的N位数字码(N为ADC的解析度)。
如图式中的展开方块所示，每一级电路22包含子模拟至数字转换器(sub-ADC)221、子数字至模拟转换器(sub-DAC)222、采样维持(S/H)电路223、模拟减法器224及放大器(Gi)225。每一级电路22的子ADC 221各自对输入信号进行初步量化，以产生部分数字码；所述的部分数字码再经由子DAC 122转换成相对应的模拟电压值。
图3为本发明一实施例的乘积数字至模拟转换器(multiplying DAC，MDAC)220的电路图。乘积数字至模拟转换器220包含了前述的子数字至模拟转换器222、采样维持电路223、模拟减法器224及放大器(Gi)125(例如运算放大器)。在此例子中，乘积数字至模拟转换器220以如图所示的切换式电容电路来实现，其包含一第一采样电容Cf、一第二采样电容Cs、一第三电容Ccp、一第四电容Cbat、一运算放大器(op-amp)225以及多个开关SW1-SW10。乘积数字至模拟转换器220中提供一参考电压Vref，其值由子ADC 221的输出来决定。乘积数字至模拟转换器220至少具有采样阶段、第一(次)放大阶段以及第二(次)放大阶段等三个时钟阶段(clock phase)，并由开关SW1-SW10来对其切换。
请一并参考图4A至图4C，为图3的乘积数字至模拟转换器的操作示意图。如图所示，当时钟信号clk1变为高电位(“1”)时，导通开关SW1，SW2，SW5，SW6，SW8，SW9，乘积数字至模拟转换器220进入采样阶段，第一采样电容Cf及第二采样电容Cs对输入信号Vin进行采样。此阶段的第一采样电容Cf及第二采样电容Cs电性并联，并耦接于一预设电位而被重置(reset)。具体来说，该预设电位可以是接地端(在单端电路(SingleEnded Circuit)中)或共模(common)电位(在双端的差动电路(Double EndedDifferential Circuit)中)，但不以公开者为限。
接着，当时钟信号clk2变为高电位(“1”)时，导通开关SW3，SW6，SW7，SW10，乘积数字至模拟转换器220进入第一放大阶段，此时电容Cs会耦接于参考电压Vref。运算放大器225的输入端具有一个偏移电压(offset voltage)Vos，第三电容Ccp及第四电容Cbat以相反极板电性连接于运算放大器225的输入端，且第四电容Cbat分别电性连接第一采样电容Cf及第二采样电容Cs。此阶段的第三电容Ccp存储了运算放大器225的偏移电压Vos，且第四电容Cbat会暂存第一采样电容Cf及第二采样电容Cs传来的电荷，以阻止电荷流到第三电容Ccp。而基于电荷守恒定律，第三电容Ccp会感应出和第四电容Cbat相同的电荷量，但极性相反。
最后，当时钟信号clk3变为高电位(”1”)时，导通开关SW3，SW4，SW9，SW10，乘积数字至模拟转换器220进入第二放大阶段，此时第三电容Ccp耦接于第四电容Cbat的一端及运算放大器225之间，且第四电容Cbat之另一端耦接于预设电位(接地端或共模(common)电位)。此阶段的第四电容Cbat进行放电，将原先暂存的电荷归还给第一采样电容Cf及第二采样电容Cs，并且第四电容Cbat的另一端电压会接近或等于预设电位。因为在放大阶段中，第四电容Cbat阻止第一采样电容Cf及第二采样电容Cs的电荷流至第三电容Ccp，因此不会改变从采样电容Cf、Cs采样的输入信号，进而避免运算放大器225的增益误差。
值得注意的是，第一放大阶段以及第二放大阶段时，第一采样电容Cf会一直耦接于第二采样电容Cs以及运算放大器225的输出端Vout之间，以作为反馈电容(feedback capacitor)。因此，运算放大器225的输出端Vout不会因切换阶段而被干扰，进而维持较为稳定的输出。此外，本架构改良双负载的已知缺点，可增快电路操作速度。
以上所述仅为本发明的优选实施例而已，并非用以限定本发明的权利要求书要求保护的范围；凡其它未脱离发明所揭示的精神下所完成的等效改变或修饰，均应包含在权利要求书要求保护的范围内。
Claims (13)
1.一种流水线式模拟至数字转换器，包含：
多级电路，每一级电路包含：
一乘积数字至模拟转换器，包含：
一第一采样电容，用来在一采样阶段时，采样一输入信号；
一第二采样电容，用来在该采样阶段时采样该输入信号；
一运算放大器；
一第三电容；及
一第四电容；
其中，在一第一放大阶段时，该第三电容存储该运算放大器的一偏移电压，该第四电容暂存该第一采样电容及该第二采样电容传来的电荷，且在一第二放大阶段时，该第四电容将所存的电荷归还给该第一采样电容及该第二采样电容,在所述第一放大阶段和所述第二放大阶段中，第四电容阻止第一采样电容及第二采样电容的电荷流至第三电容。
2.如权利要求1所述的流水线式模拟至数字转换器，还包括多个开关，用来切换该采样阶段、该第一放大阶段以及该第二放大阶段。
3.如权利要求2所述的流水线式模拟至数字转换器，其中在该采样阶段时，该第一采样电容及该第二采样电容电性并联，并耦接于一预设电位。
4.如权利要求3所述的流水线式模拟至数字转换器，其中该运算放大器具有一输出端，且在该第一放大阶段以及该第二放大阶段时，该第一采样电容耦接于该第二采样电容以及该运算放大器的该输出端之间。
5.如权利要求4所述的流水线式模拟至数字转换器，其中在该第一放大阶段时，该第二采样电容耦接于一参考电压，该第三电容及该第四电容以相反极板电性连接于该运算放大器，且该第四电容分别电性连接该第一采样电容及该第二采样电容。
6.如权利要求5所述的流水线式模拟至数字转换器，其中在该第二放大阶段时，该第三电容耦接于该第四电容的一端及该运算放大器之间，且该第四电容的另一端耦接于该预设电位。
7.如权利要求1所述的流水线式模拟至数字转换器，其中每一级电路还包含：
一子模拟至数字转换器，对该多级电路的该输入信号进行初步量化。
8.如权利要求7所述的模拟至数字转换器，还包含一前端采样维持电路，用以提供该输入信号给该多级电路。
9.一种切换式电容电路，包含：
一第一采样电容，用来在一采样阶段时，采样一输入信号；
一第二采样电容，用来在该采样阶段时采样该输入信号；
一运算放大器；
一第三电容；及
一第四电容；
其中，在一第一放大阶段时，该第三电容存储该运算放大器的一偏移电压，该第四电容暂存该第一采样电容及该第二采样电容传来的电荷，且在一第二放大阶段时，该第四电容将所存的电荷归还给该第一采样电容及该第二采样电容,在所述第一放大阶段和所述第二放大阶段中，第四电容阻止第一采样电容及第二采样电容的电荷流至第三电容。
10.如权利要求9所述的切换式电容电路，还包括多个开关，用来切换该采样阶段、该第一放大阶段以及该第二放大阶段，其中在该采样阶段时，该第一采样电容及该第二采样电容电性并联，并耦接于一预设电位。
11.如权利要求10所述的切换式电容电路，其中该运算放大器具有一输出端，且在该第一放大阶段以及该第二放大阶段时，该第一采样电容耦接于该第二采样电容以及该运算放大器之该输出端之间。
12.如权利要求11所述的切换式电容电路，其中在该第一放大阶段时，该第二采样电容耦接于一参考电压，该第三电容及该第四电容以相反极板电性连接于该运算放大器，且该第四电容分别电性连接该第一采样电容及该第二采样电容。
13.如权利要求12所述的切换式电容电路，其中在该第二放大阶段时，该第三电容耦接于该第四电容的一端及该运算放大器之间，且该第四电容的另一端耦接于该预设电位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110145583.3A CN102790619B (zh) | 2011-05-19 | 2011-05-19 | 切换式电容电路及流水线式模拟至数字转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110145583.3A CN102790619B (zh) | 2011-05-19 | 2011-05-19 | 切换式电容电路及流水线式模拟至数字转换器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102790619A CN102790619A (zh) | 2012-11-21 |
| CN102790619B true CN102790619B (zh) | 2015-09-09 |
Family
ID=47155932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110145583.3A Expired - Fee Related CN102790619B (zh) | 2011-05-19 | 2011-05-19 | 切换式电容电路及流水线式模拟至数字转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102790619B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9106240B1 (en) * | 2014-01-24 | 2015-08-11 | Mediatek Inc. | Multiplying digital-to-analog converter and pipeline analog-to-digital converter using the same |
| CN109728817B (zh) * | 2017-10-27 | 2022-10-14 | 瑞昱半导体股份有限公司 | 流水线式模拟数字转换器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101753104A (zh) * | 2008-12-05 | 2010-06-23 | 承景科技股份有限公司 | 伪差动切换电容式电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010043999A1 (en) * | 2008-10-13 | 2010-04-22 | Nxp B.V. | Switched-capacitor pipeline stage |
-
2011
- 2011-05-19 CN CN201110145583.3A patent/CN102790619B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101753104A (zh) * | 2008-12-05 | 2010-06-23 | 承景科技股份有限公司 | 伪差动切换电容式电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102790619A (zh) | 2012-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9954549B2 (en) | Charge-sharing and charge-redistribution DAC and method for successive approximation analog-to-digital converters | |
| US7515086B2 (en) | Pipelined analog-to-digital converter and method of analog-to-digital conversion | |
| US8159382B2 (en) | Low power converter and shutdown SAR ADC architecture | |
| EP2388923B1 (en) | Asynchronous digital slope analog-to-digital converter and method thereof | |
| CN108574487B (zh) | 逐次逼近寄存器模数转换器 | |
| Cho et al. | A 9-bit 80 MS/s successive approximation register analog-to-digital converter with a capacitor reduction technique | |
| CN111446964B (zh) | 一种新型十四比特流水线-逐次逼近型模数转换器 | |
| US8643529B2 (en) | SAR assisted pipelined ADC and method for operating the same | |
| US7852254B1 (en) | 1-bit cell circuit used in a pipelined analog to digital converter | |
| TW201943211A (zh) | 類比數位轉換器與方法 | |
| CN104283562A (zh) | 逐次逼近型模数转换装置 | |
| TWI431946B (zh) | 切換式電容電路及管路式類比至數位轉換器 | |
| US10804920B2 (en) | A/D converter | |
| CN109462402B (zh) | 混合型流水线adc结构 | |
| CN102790619B (zh) | 切换式电容电路及流水线式模拟至数字转换器 | |
| CN102177658B (zh) | 开关电容器流水线级 | |
| CN112398472B (zh) | 一种用于图像传感器的误差量化10位单斜adc | |
| Inoue et al. | Non-binary cyclic and binary SAR hybrid ADC | |
| Yang et al. | A low power pipelined ADC with improved MDAC | |
| Chen et al. | A 34.3 dB SNDR, 2.3 GS/s, Sub-radix pipeline ADC using incomplete settling technique with background radix detector | |
| Lu | A 1.2 V 10-bit 5 MS/s CMOS cyclic ADC | |
| CN102684695B (zh) | 用于管线式模拟至数字转换器的乘积数字至模拟转换器 | |
| WO2024026966A1 (zh) | 流水线型模数转换器 | |
| Shen et al. | A 12-bit 100-MSps pipelined-SAR ADC with a time-interleaved second-stage | |
| CN111147077B (zh) | 用于模拟数字转换器残余放大器的增益校准装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150909 |