CN102684695B - 用于管线式模拟至数字转换器的乘积数字至模拟转换器 - Google Patents
用于管线式模拟至数字转换器的乘积数字至模拟转换器 Download PDFInfo
- Publication number
- CN102684695B CN102684695B CN201110069432.4A CN201110069432A CN102684695B CN 102684695 B CN102684695 B CN 102684695B CN 201110069432 A CN201110069432 A CN 201110069432A CN 102684695 B CN102684695 B CN 102684695B
- Authority
- CN
- China
- Prior art keywords
- input
- coupled
- signal
- amplifier
- building
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 38
- 238000012423 maintenance Methods 0.000 claims abstract description 14
- 238000010586 diagram Methods 0.000 description 20
- AFYCEAFSNDLKSX-UHFFFAOYSA-N coumarin 460 Chemical compound CC1=CC(=O)OC2=CC(N(CC)CC)=CC=C21 AFYCEAFSNDLKSX-UHFFFAOYSA-N 0.000 description 17
- 238000005070 sampling Methods 0.000 description 3
- 238000004134 energy conservation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002059 diagnostic imaging Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
用于管线式模拟至数字转换器的乘积数字至模拟转换器包括反馈电容、输入电容、补偿电容，和运算放大器。乘积数字至模拟转换器的运作包括第一取样阶段、第二取样阶段、第一保持阶段，以及第二保持阶段，可利用补偿电容来提高运算放大器OP的反馈因数和降低运算放大器的单位增益频宽，进而减少管线式模拟至数字转换器的功率消耗。
Description
技术领域
本发明涉及一种用于管线式模拟至数字转换器的乘积数字至模拟转换器，并且尤其涉及一种用于管线式模拟至数字转换器且利用补偿电容来减少功率消耗的乘积数字至模拟转换器。
背景技术
管线式模拟至数字转换器(pipelinedanalog-to-digitalconverter)兼具高取样速率及高解析度的优点，常应用于视讯影像系统、数字用户回路(digitalsubscriberloop)、超音波医疗影像应用、数字接收器、快速以太网，或无线通讯系统中。一般来说，管线式模拟至数字转换器的运作包括取样(sample)和保持(hold)两个阶段，常以切换电容的技术来实现。
图1为管线式模拟至数字转换器100的功能方块图。管线式模拟至数字转换器100包括取样和保持放大器(sample-and-holdamplifier)SHA、复数级管线阶段(pipelinestage)电路ST1～STn(n为正整数)，以及逻辑修正电路10。管线式模拟至数字转换器100可将模拟输入信号DIN转换成数字输出信号DOUT。若管线式模拟至数字转换器100的解析度为N位，代表数字输出信号DOUT为N位数据，而所需管线阶段电路ST1～STn的数目和其精确度(precision)有关。
取样和保持放大器SHA为管线式模拟至数字转换器100的起始级，用来取样模拟输入信号DIN，再将取样得到的模拟输入信号V1输出至第一级管线阶段电路ST1以作其输入信号。依据其预设的精确度，每一级管线阶段电路会分别依据其模拟输入信号来产生下一级管线阶段电路的模拟输入信号，并输出对应于本身模拟输入信号的数字码至逻辑修正电路10。以N-2的精确度为例，第j级管线阶段电路STj会先将模拟输入信号Vj数字化，减去两位后再将剩余值(residue)转换为下一级模拟输入信号Vj+1(j+1为介于1和n之间的正整数)，并将减去的两位数字码Mj输出至逻辑修正电路10，其中一位作为解析之用，而另一位则作为错误修正之用。依此类推，第n级管线阶段电路STn会先将模拟输入信号Vn数字化，再将减去的两位数字码Mn输出至逻辑修正电路10，其中一位作为解析之用，而另一位则作为错误修正之用。
图2为用于管线式模拟至数字转换器100的第j级管线阶段电路STj的功能方块图。管线阶段STj包括乘积数字至模拟转换器(multiplyingdigital-to-analogconverter)MDAC和子模拟至数字转换器(subanalog-to-digitalconverter)S_ADC。乘积数字至模拟转换器MDAC包括子数字至模拟转换器(subdigital-to-analogconverter)S_DAC、运算放大器OP，和逻辑运算单元20。子模拟至数字转换器S_ADC可将模拟输入信号Vj转换成两位数字码Mj，再将两位数字码Mj输出至子数字至模拟转换器S_DAC以及图1中的逻辑修正电路10(图2中未显示)。子数字至模拟转换器S_DAC可将两位数字码Mj转换成模拟参考信号VRj后输出至逻辑运算单元20。通过逻辑运算单元20可得到模拟输入信号Vj减去模拟参考信号VRj后的值，使得运算放大器OP能依此产生第(j+1)级管线阶段电路STj+1运作所需的模拟输入信号Vj+1。图1中其他各级管线阶段电路的功能、结构与运作皆相同，在此不另加赘述。
现有技术的乘积数字至模拟转换器MDAC包括反馈电容CF、输入电容CI和运算放大器OP。图3A为现有技术的乘积数字至模拟转换器MDAC在取样阶段运作时的等效电路图，此时运算放大器OP的正输入端和负输入端耦接至共同信号VCOM，而反馈电容CF和输入电容CI皆耦接于模拟输入信号Vj和运算放大器OP的负输入端之间。因此，反馈电容CF和输入电容CI会对模拟输入信号Vj进行取样。假设共同信号VCOM为接地电位，取样阶段所储存电荷QS的值如下：
QS＝Vj*(CF+CI)
图3B为现有技术的乘积数字至模拟转换器MDAC在保持阶段运作时的等效电路图，此时反馈电容CF耦接运算放大器OP的负输入端和输出端之间，而输入电容CI耦接于模拟参考信号VRj和运算放大器OP的负输入端之间。在保持阶段运作时，运算放大器OP的负输入端可视为虚接地电位，因此保持阶段时所储存电荷QH的值如下：
QH＝Vj+1*CF+VRj*CI
依据能量守衡原理，QS＝QH，因此：
Vj+1＝[Vj*(CF+CI)-VRj*CI]/CF
若CF＝CI则
Vj+1＝2Vj-VRj
一般来说，乘积数字至模拟转换器MDAC会使用相同电容值的反馈电容CF和输入电容CI，因此运算放大器OP的反馈因数(feedbackfactor)仅约为0.5，往往需要将运算放大器OP的单位增益频宽(unit-gainbandwidth)设计为较大值，但如此会增加管线式模拟至数字转换器的功率消耗。
发明内容
本发明提供一种用于管线式模拟至数字转换器中的相乘数字至模拟转换器，该相乘数字至模拟转换器包括有放大器，其包括第一输入端和第一输出端；第一反馈电容，其第一端选择性地耦接于第一输入信号或该放大器的第一输出端，而其第二端耦接至该放大器的第一输入端或共同信号；第一输入电容，其第一端选择性地耦接于该第一输入信号或该共同信号，而其第二端选择性地电性连接至该放大器的第一输入端或该共同信号；第一补偿电容，其第一端选择性地耦接于第一参考信号或该共同信号，而其第二端耦接于该第一输入电容的第二端。于第一取样阶段时，该第一反馈电容耦接于该第一输入信号和该共同信号之间，该第一输入电容耦接于该第一输入信号与该共同信号之间，该第一补偿电容的第一端耦接于该共同信号以重置该第一补偿电容；于第二取样阶段时，该第一反馈电容耦接于该第一输入信号和该共同信号之间，该第一输入电容耦接于该第一输入信号与该共同信号之间，该第一补偿电容的第一端耦接于该第一参考信号；于第一保持阶段时，该第一反馈电容耦接于该放大器的第一输入端和该放大器的第一输出端之间，该第一输入电容的第一端耦接于该共同信号，且通过第一开关使该第一输入电容的第二端耦接于该放大器的第一输入端，而该第一补偿电容并联于该第一输入电容；且于第二保持阶段时，该第一反馈电容耦接于该放大器的第一输入端和该放大器的第一输出端之间，该第一输入电容的第一端耦接于该共同信号，且通过该第一开关使该第一输入电容的第二端与该放大器的第一输入端为电性分离，而该第一补偿电容并联于该第一输入电容。
附图说明
图1为管线式模拟至数字转换器的功能方块图。
图2为用于管线式模拟至数字转换器的管线阶段电路的功能方块图。
图3A为现有技术的乘积数字至模拟转换器在取样阶段运作时的等效电路图。
图3B为现有技术的乘积数字至模拟转换器在保持阶段运作时的等效电路图。
图4A为本发明的乘积数字至模拟转换器在第一取样阶段运作时的等效电路图。
图4B为本发明的乘积数字至模拟转换器在第二取样阶段运作时的等效电路图。
图4C为本发明的乘积数字至模拟转换器在第二保持阶段运作时的等效电路图。
图4D为本发明的乘积数字至模拟转换器在第二保持阶段运作时的等效电路图。
图5为本发明实施例中乘积数字至模拟转换器的示意图。
图6为本发明中子模拟至数字转换器的示意图。
图7为本发明实施例中乘积数字至模拟转换器的示意图。
【主要元件符号说明】
10逻辑修正电路
20逻辑运算单元
100管线式模拟至数字转换器
OP运算放大器
CF反馈电容
CI输入电容
CP补偿电容
SHA取样和保持放大器
MDAC乘积数字至模拟转换器
S_ADC子模拟至数字转换器
S_DAC子数字至模拟转换器
STj、ST1～STn管线阶段电路
具体实施方式
本发明的乘积数字至模拟转换器MDAC可用于管线式模拟至数字转换器100中的第j级管线阶段电路STj，其包括反馈电容CF、输入电容CI、补偿电容CP，和运算放大器OP。每一级管线阶段电路的周期包括四个阶段：第一取样阶段、第二取样阶段、第一保持阶段，以及第二保持阶段。
图4A为本发明乘积数字至模拟转换器MDAC在第一取样阶段运作时的等效电路图，此时反馈电容CF和输入电容CI皆耦接于模拟输入信号Vj和运算放大器OP的负输入端之间，补偿电容CP耦接于共同信号VCOM和运算放大器OP的负输入端之间，而运算放大器OP的正输入端和负输入端耦接至共同信号VCOM。在第一取样阶段时，补偿电容CP进行重置，因此能清除补偿电容CP的内存电荷，而反馈电容CF和输入电容CI会对模拟输入信号Vj进行取样。
图4B为本发明乘积数字至模拟转换器MDAC在第二取样阶段运作时的等效电路图，此时反馈电容CF和输入电容CI皆耦接于模拟输入信号Vj和运算放大器OP的负输入端之间，补偿电容CP耦接于参考信号VRj和运算放大器OP的负输入端之间，而运算放大器OP的正输入端和负输入端耦接至共同信号VCOM。子模拟至数字转换器S_ADC(图2)将模拟输入信号Vj转换成数字码Mj，子模拟至数字转换器S_DAC再依据数字码Mj来产生参考信号VRj。其中参考信号VRj可根据数字码从一组电压(+ΔV，VCOM，-ΔV)中，选取电压当参考信号VRj(如图6所示)。在第二取样阶段时，此时参考信号VRj会对补偿电容CP进行充电或放电，而反馈电容CF和输入电容CI会对模拟输入信号Vj进行取样。假设共同信号VCOM为接地电位，第二取样阶段所储存电荷QS’的值如下：
QS’＝Vj*(CF+CI)+VRj*CP
图4C为本发明乘积数字至模拟转换器MDAC在第一保持阶段运作时的等效电路图，此时反馈电容CF耦接于运算放大器OP的负输入端和输出端之间，输入电容CI和补偿电容CP皆耦接于共同信号VCOM和运算放大器OP的负输入端之间。在第一保持阶段运作时，运算放大器OP的负输入端可视为虚接地电位，因此输入电容CI和补偿电容CP的内存电荷移至反馈电容CF进行充电。
图4D为本发明乘积数字至模拟转换器MDAC在第二保持阶段运作时的等效电路图，此时反馈电容CF耦接于运算放大器OP的负输入端和输出端之间，输入电容CI和补偿电容CP彼此并联但和运算放大器OP的负输入端为电性分离(可通过开关使之电性分离)。因此，反馈电容CF的内存电荷能提供第(j+1)级管线阶段电路STj+1运作所需的模拟输入信号Vj+1，其中第二保持阶段时所储存电荷QH’的值如下：
QH’＝Vj+1*CF
依据能量守衡原理，QS’＝QH’，因此：
Vj+1＝Vj*(CF+CI)/CF+VRj*CP/CF
如上所示，本发明的乘积数字至模拟转换器MDAC能利用补偿电容CP来提高运算放大器OP的反馈因数(β＝1)，降低运算放大器OP所需的单位增益频宽，因此能减少管线式模拟至数字转换器的功率消耗。
图5为本发明一个实施例中乘积数字至模拟转换器MDAC的示意图。通过在不同时间点开启或关闭相对应的开关，即能达到图4A至图4D所示四个阶段的运作。图5所示仅为本发明乘积数字至模拟转换器MDAC的一个实施例，并不限定本发明的范畴。
在本发明其他实施例中，乘积数字至模拟转换器MDAC亦可为差分切换电容电压倍增器(differentialswitchedcapacitorvoltagedoubler)，其利用两组反馈电容、两组输入电容和两组补偿电容来将差分模拟输入信号VjP及VjN转换成差分数字输出信号Vj+1P及Vj+1N(如图7)，其中参考电压VRjP和VRjN为共轭关系。
综上所述，本发明的乘积数字至模拟转换器MDAC能利用反馈电容CF、输入电容CI和补偿电容CP来切换四个阶段的运作，并可利用补偿电容CP来提高运算放大器OP的反馈因数以减少管线式模拟至数字转换器的功率消耗。
以上所述仅为本发明的优选实施例，凡根据本发明的权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (6)
1.一种用于管线式模拟至数字转换器中的相乘数字至模拟转换器，所述相乘数字至模拟转换器包括：
放大器，其包括第一输入端和第一输出端；
第一反馈电容，其第一端选择性地耦接于第一输入信号或所述放大器的第一输出端，而其第二端耦接至所述放大器的第一输入端或共同信号；
第一输入电容，其第一端选择性地耦接于所述第一输入信号或所述共同信号，而其第二端选择性地电性连接至所述放大器的第一输入端或所述共同信号；以及
第一补偿电容，其第一端选择性地耦接于第一参考信号或所述共同信号，而其第二端耦接于所述第一输入电容的第二端，其中：
于第一取样阶段时，所述第一反馈电容耦接于所述第一输入信号和所述共同信号之间，所述第一输入电容耦接于所述第一输入信号与所述共同信号之间，所述第一补偿电容的第一端耦接于所述共同信号以重置所述第一补偿电容；
于第二取样阶段时，所述第一反馈电容耦接于所述第一输入信号和所述共同信号之间，所述第一输入电容耦接于所述第一输入信号与所述共同信号之间，所述第一补偿电容的第一端耦接于所述第一参考信号；
于第一保持阶段时，所述第一反馈电容耦接于所述放大器的第一输入端和所述放大器的第一输出端之间，所述第一输入电容的第一端耦接于所述共同信号，且通过第一开关使所述第一输入电容的第二端耦接于所述放大器的第一输入端，而所述第一补偿电容并联于所述第一输入电容；且
于第二保持阶段时，所述第一反馈电容耦接于所述放大器的第一输入端和所述放大器的第一输出端之间，所述第一输入电容的第一端耦接于所述共同信号，且通过所述第一开关使所述第一输入电容的第二端与所述放大器的第一输入端电性分离，而所述第一补偿电容并联于所述第一输入电容。
2.如权利要求1所述的相乘数字至模拟转换器，其中所述第一参考信号根据子模拟至数字转换器的输出结果来决定，其中所述子模拟至数字转换器用来将所述第一输入信号转换成数字码，再依据所述数字码来产生所述第一参考信号。
3.如权利要求1所述的相乘数字至模拟转换器，其中所述第一反馈电容的值、所述第一补偿电容和所述第一输入电容的值相等。
4.如权利要求2所述的相乘数字至模拟转换器，其中所述放大器还包括第二输入端和第二输出端，所述放大器的第一输入端和第二输入端为相对应的差分输入，所述放大器的第一输出端和第二输出端为相对应的差分输出，且所述相乘数字至模拟转换器还包括：
第二反馈电容，其第一端选择性地耦接于第二输入信号或所述放大器的第二输出端，而其第二端耦接至所述放大器的第二输入端或所述共同信号，其中所述第一输入信号和所述第二输入信号为相对应的差分信号，而所述子模拟至数字转换器还用来将所述第二输入信号转换成第二数字码，再依据所述第二数字码来产生第二参考信号；
第二输入电容，其第一端选择性地耦接于所述第二输入信号或所述共同信号，而其第二端选择性地电性连接至所述放大器的第二输入端或所述共同信号；以及
第二补偿电容，其第一端选择性地耦接于所述第二参考信号或所述共同信号，而其第二端耦接于所述第二输入电容的第二端，其中：
于所述第一取样阶段时，所述第二反馈电容耦接于所述第二输入信号和所述共同信号之间，所述第二输入电容耦接于所述第二输入信号与所述共同信号之间，所述第二补偿电容的第一端耦接于所述共同信号以重置所述第二补偿电容；
于所述第二取样阶段时，所述第二反馈电容耦接于所述第二输入信号和所述共同信号之间，所述第二输入电容耦接于所述第二输入信号与所述共同信号之间，所述第二补偿电容的第一端耦接于所述第二参考信号；
于所述第一保持阶段时，所述第二反馈电容耦接于所述放大器的第二输入端和所述放大器的第二输出端之间，所述第二输入电容的第一端耦接于所述共同信号，且通过第二开关使所述第二输入电容的第二端耦接于所述放大器的第二输入端，而所述第二补偿电容并联于所述第二输入电容；且
于所述第二保持阶段时，所述第二反馈电容耦接于所述放大器的第二输入端和所述放大器的第二输出端之间，所述第二输入电容的第一端耦接于所述共同信号，且通过所述第二开关使所述第二输入电容的第二端与所述放大器的第二输入端电性分离，而所述第二补偿电容并联于所述第二输入电容。
5.如权利要求4所述的相乘数字至模拟转换器，其中所述第二反馈电容的值和所述第二输入电容的值相等。
6.如权利要求5所述的相乘数字至模拟转换器，其中所述第一反馈电容的值和所述第二反馈电容的值相等。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110069432.4A CN102684695B (zh) | 2011-03-16 | 2011-03-16 | 用于管线式模拟至数字转换器的乘积数字至模拟转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110069432.4A CN102684695B (zh) | 2011-03-16 | 2011-03-16 | 用于管线式模拟至数字转换器的乘积数字至模拟转换器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102684695A CN102684695A (zh) | 2012-09-19 |
| CN102684695B true CN102684695B (zh) | 2016-03-02 |
Family
ID=46816145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110069432.4A Expired - Fee Related CN102684695B (zh) | 2011-03-16 | 2011-03-16 | 用于管线式模拟至数字转换器的乘积数字至模拟转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102684695B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113655993A (zh) * | 2021-03-17 | 2021-11-16 | 神盾股份有限公司 | 乘积和运算装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5929796A (en) * | 1997-04-29 | 1999-07-27 | National Semiconductor Corporation | Self-calibrating reversible pipeline analog to digital and digital to analog converter |
| CN1877999A (zh) * | 2006-07-06 | 2006-12-13 | 复旦大学 | 适用于欠采样输入的流水线模数转换器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009246752A (ja) * | 2008-03-31 | 2009-10-22 | Panasonic Corp | パイプラインａ／ｄ変換器 |
-
2011
- 2011-03-16 CN CN201110069432.4A patent/CN102684695B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5929796A (en) * | 1997-04-29 | 1999-07-27 | National Semiconductor Corporation | Self-calibrating reversible pipeline analog to digital and digital to analog converter |
| CN1877999A (zh) * | 2006-07-06 | 2006-12-13 | 复旦大学 | 适用于欠采样输入的流水线模数转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102684695A (zh) | 2012-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105322964B (zh) | 用于噪声整形sar模数转换器的方法和电路 | |
| CN102111156B (zh) | 用于实现最小动态范围的逐次渐近型模数转换电路 | |
| US20050219097A1 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
| CN109194333B (zh) | 一种复合结构逐次逼近模数转换器及其量化方法 | |
| CN103684459B (zh) | 连续渐进式模拟数字转换器及模拟数字转换方法 | |
| CN108988860B (zh) | 一种基于sar adc的校准方法及sar adc系统 | |
| US20180269893A1 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
| EP1652305A2 (en) | Space efficient low power cyclic a/d converter | |
| US20080191919A1 (en) | Single stage cyclic analog to digital converter with variable resolution | |
| EP3567720B1 (en) | Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage | |
| CN102970038A (zh) | 校正电容不匹配的逐渐逼近模拟至数字转换器及其方法 | |
| CN105119603A (zh) | 流水线逐次逼近模数转换器 | |
| CN108990427B (zh) | 模数转换电路和方法 | |
| CN112803946B (zh) | 应用于高精度逐次逼近型adc的电容失配和失调电压校正方法 | |
| CN113193870A (zh) | 一种低功耗、低版图面积的sar adc | |
| CN101729069A (zh) | 具二进制错误容忍机制的逐渐逼近式模拟至数字转换器 | |
| CN111711453A (zh) | 逐次逼近型模数转换器 | |
| US8264393B2 (en) | Current reduction in a single stage cyclic analog to digital converter with variable resolution | |
| JP4428349B2 (ja) | デジタル／アナログ変換回路 | |
| CN204376879U (zh) | 具有混合型dac电容阵列结构的sar adc | |
| CN114204942B (zh) | 逐次逼近型模数转换器及转换方法 | |
| US20130002468A1 (en) | Analog-digital converter | |
| CN112290945B (zh) | 单通道高速高精度sar adc的数字后台自校准电路结构及方法 | |
| CN103023499B (zh) | 模数转换器及其工作方法 | |
| WO2019084085A1 (en) | METHOD AND APPARATUS ACTIVATING AN EXTENDED INTEGRATED COMMON MODE RANGE IN SAR CANs WITHOUT AN ADDITIONAL ACTIVE CIRCUIT ARRANGEMENT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221010 Address after: Taiwan Tainan new urban Chinese Fenghua in purple Melia Road No. 26 Patentee after: Himax Technologies, Inc. Address before: Taiwan, Tainan, China Patentee before: Himax Media Solutions, Inc. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160302 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |