CN103023499B - 模数转换器及其工作方法 - Google Patents
模数转换器及其工作方法 Download PDFInfo
- Publication number
- CN103023499B CN103023499B CN201310001174.5A CN201310001174A CN103023499B CN 103023499 B CN103023499 B CN 103023499B CN 201310001174 A CN201310001174 A CN 201310001174A CN 103023499 B CN103023499 B CN 103023499B
- Authority
- CN
- China
- Prior art keywords
- voltage signal
- reference voltage
- switch
- electric capacity
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及一种模数转换器及其工作方法。方法包括：参考电压生成单元生成差分参考电压信号；模数转换模块根据差分参考电压信号，将差分输入电压信号转换为差分数字电压信号；第一开关和第二开关在采样时钟信号的控制下闭合，正输入电压信号对第一电容充电，负输入电压信号对第二电容充电；第一开关和第二开关在采样时钟信号的控制下断开；第三开关和第四开关在建立时钟信号和比较器输出的信号的控制下选择性地连接第一电容和第二电容，选择性地采用正参考电压信号或负参考电压信号对第一电容和第二电容充电。本发明可以在ADC的建立时间内，使得正参考电压信号和负参考电压信号提供的充电电荷与输入电压信号无关。
Description
技术领域
本发明涉及微电子领域，尤其涉及一种模数转换器及其工作方法。
背景技术
模数转换器(AnalogtoDigitalConverter，简称：ADC)通常是指一个将模拟信号转变为数字信号的电子元件。通常的ADC是将一个输入电压信号转换为一个输出的数字信号，ADC的精度与参考电压的精度休戚相关，参考电压是将模拟电压值转换为数字值的电压基准。
如图1所示，为现有技术中ADC的结构框图，该ADC可以包括模数转换模块11和参考电压生成模块12，参考电压生成模块12给模数转换模块11提供参考电压信号，模数转换模块11根据参考电压信号将输入电压信号转换为数字信号。为了优化整体性能，在图1中，模数转换模块11的差分输入端接收差分输入电压信号，差分输出端输出差分数字电压信号，其中，差分输入电压信号为+Vin和-Vin，差分数字电压信号为+Vout和-Vout；参考电压生成模块12输出差分参考电压信号Vrefp_O和Vrefn_O。如图2A所示，为现有技术图1中的参考电压生成模块的结构示意图，差分基准电压信号Vrefp和Vrefn经过单位增益缓冲器1211的驱动后，输出差分参考电压信号Vrefp_O和Vrefn_O，其中，单位增益缓冲器121的内阻为r0，单位增益缓冲器1211两个输出端之间的电容为CL。如图2B所示，为现有技术图1中模数转换模块的结构示意图，模数转换模块11可以包括余量增益放大器(MultipliedDigitaltoAnalogConvertor，简称：MDAC)111和比较器112，其中，比较器112将输入电压信号Vin与预定阈值进行比较，输出比较结果，MDAC111根据比较结果和参考电压信号，将差分输入电压信号+Vin和-Vin转换为差分数字电压信号+Vout和-Vout。
如图3A所示，为现有技术中施加在ADC上的时钟信号的波形示意图，施加在ADC上的时钟信号有两个：采样时钟信号和建立时钟信号，在采样时钟信号为高电平(称为：时钟采样相，用相位1表示)时为ADC的采样时间，在建立时钟信号为高电平(称为：时钟建立相，用相位2表示)时为ADC的建立时间，相位1和相位2之间的空闲时间为非交叠时间。
MDAC111通常有两种实现方式，下面分别结合这两种实现方式，说明图1所示ADC的工作原理。
如图3B所示，为现有技术中MDAC处于相位1的一种电路示意图，如图3C所示，为现有技术中MDAC处于相位2的一种电路示意图，参见图3B，在相位1时，开关sw7和开关sw8闭合，正输入电压信号+Vin对MDAC111的正输入端的采样电容C2和反馈电容C1充电，充电后的采样电容C2和反馈电容C1上的电荷量分别为+Vin*C1和+Vin*C2，负输入电压信号-Vin对MDAC的负输入端的采样电容C3和反馈电容C4充电，充电后的采样电容C3和反馈电容C4上的电荷量分别为-Vin*C3和-Vin*C4。如表1所示，为现有技术中图3B所示MDAC处于相位2的工作过程参考表，其中，Vref＝(Vrefp-Vrefn)，根据输入电压信号Vin的值，将ADC的工作过程分为3个区域：
区域1：当输入电压信号Vin的值处于(-1*Vref，-0.25*Vref)之间时，比较器112输出逻辑信号“1”，在比较器112输出的逻辑信号的控制下，开关sw1位于负参考电压信号输入端Refn，开关sw2位于正参考电压信号输入端Refp，MDAC111的负参考电压信号输入端Refn需要负参考电压信号Vrefn_O提供的电荷为(Vrefn_O-Vin)*C2，MDAC111的共模电压端vcm需要的电荷为0，MDAC111的正参考电压信号输入端Refp需要正参考电压信号Vrefp_O提供的电荷为(Vrefp_O+Vin)*C3。
区域2：当输入电压信号Vin的值处于(-0.25*Vref，0.25*Vref))之间时，比较器112输出逻辑信号“0”，在比较器112输出的逻辑信号的控制下，开关sw1和sw2位于共模电压端vcm，MDAC111的负参考电压信号输入端Refn和正参考电压信号输入端Refp需要负参考电压信号Vrefn_O和正参考电压信号Vrefp_O的电荷为0，共模电压端vcm需要的电荷为2*vcm*C2。
区域3：当输入电压信号Vin的值处于(0.25*Vref，1*Vref)之间时，比较器112输出逻辑信号“-1”，在比较器112输出的逻辑信号的控制下，开关sw1位于正参考电压信号输入端Refp，开关sw2位于负参考电压信号输入端Refn，MDAC111的负参考电压信号输入端Refn需要负参考电压信号Vrefn_O提供的电荷为(Vrefn_O+Vin)*C3，共模电压端vcm需要的电荷为0，MDAC111的正参考电压信号输入端Refp需要正参考电压信号Vrefp_O提供的电荷为(Vrefp_O-Vin)*C2。
表1
如图4A所示，为现有技术中MDAC处于相位1的另一种电路示意图，如图4B所示，为现有技术中MDAC处于相位2的另一种电路示意图，与图3A和图3B所示ADC的不同之处在于，MDAC111的正输入端的采样电容C2采用两个电容并联的方式实现，这两个电容分别是0.5C2，MDAC111的负输入端的采样电容C3采用两个电容并联的方式实现，这两个电容分别是0.5C3。在相位1时，参见图4A，输入电压信号Vin对采样电容C2和反馈电容C1进行充电，充电后的采样电容C2和反馈电容C1上的电荷量分别为Vin*C2和Vin*C1，输入电压信号-Vin对采样电容C3和反馈电容C4充电，充电后的采样电容C3和反馈电容C4上的电荷量分别为-Vin*C3和-Vin*C4。如表2所示，为现有技术图4B所示MDAC的工作过程参考表，根据输入电压信号Vin的值，将ADC的工作过程分为3个区域：
区域1：当输入电压信号Vin的值处于(-1*Vref，-0.25*Vref)之间时，比较器112输出逻辑信号“1”，在比较器112输出的逻辑信号的控制下，开关sw3和sw4处于负参考电压信号输入端Refn，开关sw5和sw6处于正参考电压信号输入端Refp，负参考电压信号输入端Refn端需要负参考电压信号Vrefn_O提供的电荷为(Vrefn_O-Vin)*C2，正参考电压信号输入端Refp端需要正参考电压信号Vrefp_O提供的电荷为(Vrefp_O+Vin)*C3；
区域2：当输入电压信号Vin的值处于(-0.25*Vref，0.25*Vref)之间时，比较器112输出逻辑信号“0”，在比较器112输出的逻辑信号的控制下，开关sw3和sw6处于负参考电压信号输入端Refn，开关sw4和sw5处于正参考电压信号输入端Refp，负参考电压信号输入端Refn需要负参考电压信号Vrefn_O提供的电荷为0.5*(Vrefn_O-Vin)*C2+0.5*(Vrefn_O+Vin)*C3，正参考电压信号输入端Refp需要正参考电压信号Vrefp_O提供的电荷为0.5*(Vrefp_O-Vin)*C2+0.5*(Vrefp_O+Vin)*C3；
区域3：当输入电压信号Vin的值处于(0.25*Vref，1*Vref)之间时，比较器112输出逻辑信号“-1”，在比较器112输出的逻辑信号的控制下，开关sw3和sw4处于正参考电压信号输入端Refp，开关sw5和sw6处于负参考电压信号输入端Refn，正参考电压信号输入端Refp需要正参考电压信号Vrefp_O提供的电荷为(Vrefn_O+Vin)*C3，负参考电压信号输入端Refn需要负参考电压信号Vrefn_O提供的电荷为(Vrefp_O-Vin)*C2。
表2
从表1和表2可以看出，在相位2，由于采样电容C2和C3需要被充电到某一个参考电压上，所以会对参考电压生成模块12产生充电现象，而且充电情况还与采样电容C2和C3在相位1的电压有关，也就是说，负参考电压信号输入端Refn和正参考电压信号输入端Refp的充电情况还与输入电压信号Vin有关；从充电电荷总量上看，在区域2，负参考电压信号输入端Refn需要的电荷和正参考电压信号输入端Refp需要的电荷与输入电压信号Vin无关，而在区域1和区域3，由于一般情况下，C2＝C3，所以理论上，负参考电压信号输入端Refn和正参考电压信号输入端Refp由输入电压信号Vin导致的充电电荷可以相互抵消掉，但实际上，由于参考电压生成模块12的内阻有限，所以这种情况是不可能在较短时间内完全达到的，参考电压信号提供的充电电荷中带有与输入电压信号Vin相关的信号和谐波，使得参考电压信号不准确，最终影响整个ADC的精度。
发明内容
本发明提供一种模数转换器及其工作方法，用以实现在ADC的建立时间内，正参考电压信号和负参考电压信号提供的充电电荷与输入电压信号无关，提高参考电压信号的精度，进而提高整个ADC的精度。
本发明提供一种模数转换器，包括参考电压生成模块和模数转换模块，其中：
所述参考电压生成模块包括参考电压生成单元，所述参考电压生成单元被构造为输出差分参考电压信号，所述差分参考电压信号包括正参考电压信号和负参考电压信号；
所述模数转换模块被构造为接收差分输入电压信号和差分参考电压信号作为输入，输出差分数字电压信号，所述差分输入电压信号包括正输入电压信号和负输入电压信号，所述模数转换模块包括比较器和余量增益放大器；
所述参考电压生成模块还包括动态平衡单元，所述动态平衡单元包括：
第一电容，等于所述余量增益放大器的正输入电压信号端的采样电容，一端与公共地端连接；
第二电容，等于所述余量增益放大器的负输入电压信号端的采样电容，一端与公共地端连接；
串联连接的第一开关和第一单位增益放大器，一端与所述第一电容的另一端连接，另一端接收所述正输入电压信号，所述第一开关在采样时钟信号的控制下闭合与断开；
串联连接的第二开关和第二单位增益放大器，一端与所述第二电容的另一端连接，另一端接收所述负输入电压信号，所述第二开关在采样时钟信号的控制下闭合与断开；
第三开关，一端接收所述正参考电压信号，另一端在建立时钟信号和所述比较器输出的信号的控制下选择性地连接所述第一电容或所述第二电容；
第四开关，一端接收所述负参考电压信号，另一端在建立时钟信号和所述比较器输出的信号的控制下选择性地连接所述第一电容或所述第二电容。
本发明还提供一种前述的模数转换器的工作方法，包括：
所述参考电压生成单元生成差分参考电压信号；
所述模数转换模块根据所述差分参考电压信号，将差分输入电压信号转换为差分数字电压信号；
其特征在于，所述方法还包括：
所述第一开关和所述第二开关在采样时钟信号的控制下闭合，所述正输入电压信号对所述第一电容充电，所述负输入电压信号对所述第二电容充电；
所述第一开关和所述第二开关在采样时钟信号的控制下断开；
所述第三开关和所述第四开关在建立时钟信号和所述比较器输出的信号的控制下选择性地连接所述第一电容和所述第二电容，选择性地采用所述正参考电压信号或所述负参考电压信号对所述第一电容和所述第二电容充电。
在本发明中，在ADC的建立时间内，正参考电压信号和负参考电压信号提供的电荷与输入电压信号无关，提高了参考电压信号的精度，进而提高了整个ADC的精度。
附图说明
图1为现有技术中ADC的结构框图；
图2A为现有技术图1中的参考电压生成模块的结构示意图；
图2B为现有技术图1中模数转换模块的结构示意图；
图3A为现有技术中施加在ADC上的时钟信号的波形示意图；
图3B为现有技术中MDAC处于相位1的一种电路示意图；
图3C为现有技术中MDAC处于相位2的一种电路示意图；
图4A为现有技术中MDAC处于相位1的另一种电路示意图；
图4B为现有技术中MDAC处于相位2的另一种电路示意图；
图5为本发明ADC实施例的结构示意图；
图6为本发明ADC实施例中动态平衡单元的结构示意图；
图7A为本发明ADC实施例中动态平衡单元处于相位1的一种结构示意图；
图7B为本发明ADC实施例中动态平衡单元处于相位2的一种结构示意图；
图8A为本发明ADC实施例中动态平衡单元处于相位1的另一种结构示意图；
图8B为本发明ADC实施例中动态平衡单元处于相位2的另一种结构示意图。
具体实施方式
下面结合说明书附图和具体实施方式对本发明作进一步的描述。
如图5所示，为本发明ADC实施例的结构示意图，该ADC可以包括参考电压生成模块12和模数转换模块11，其中，参考电压生成模块12可以包括参考电压生成单元121和动态平衡单元122。模数转换模块11可以包括MDAC111和比较器112。
MDAC111与参考电压生成单元121和比较器112连接。参考电压生成单元121输出差分参考电压信号Vrefp_O和Vrefn_O，其中，Vrefp_O为正参考电压信号，Vrefn_O为负参考电压信号；模数转换模块11接收差分输入电压信号+Vin和-Vin、差分参考电压信号Vrefp_O和Vrefn_O作为输入，输出差分数字电压信号+Vout和-Vout，+Vin为正输入电压信号，-Vin为负输入电压信号。
可选地，再参见图2A，参考电压生成单元121可以包括单位增益驱动器1211和电容CL。单位增益驱动器1211具有差分输入端和差分输出端，其中，差分输入端接收差分基准电压Vrefp和Vrefn，差分输出端输出差分参考电压信号Vrefp_O和Vrefn_O；电容CL连接在差分输出端之间，用于消除高频干扰。
如图6所示，为本发明ADC实施例中动态平衡单元的结构示意图，动态平衡单元122可以包括第一电容C11、第二电容C21、串联连接的第一开关sw11和第一单位增益放大器A1、串联连接的第二开关sw21和第二单位增益放大器A2、第三开关sw31和第四开关sw41。其中，第一电容C11的一端与公共地端连接，第一电容C11的电容值等于MDAC111的正输入电压信号端的采样电容的电容值；第二电容C21的一端与公共地端连接，第二电容C21的电容值等于MDAC111的负输入电压信号端的采样电容的电容值；第一开关sw11和第一单位增益放大器A1形成的串联支路的一端与第一电容C11的另一端连接，另一端接收正输入电压信号+Vin，第一开关sw11在采样时钟信号的控制下闭合与断开；第二开关sw21和第二单位增益放大器A2形成的串联支路的一端与第二电容C21的另一端连接，另一端接收负输入电压信号-Vin，第二开关sw21在采样时钟信号的控制下闭合与断开；第三开关sw31的一端接收正参考电压信号Vrefp_O，另一端在建立时钟信号和比较器112输出的信号的控制下选择连接第一电容C11或第二电容C21；第四开关sw41的一端接收负参考电压信号Vrefn_O，另一端在建立时钟信号和比较器输出的信号的控制下断开或选择连接第一电容C11或第二电容C21。
在本实施例中，参考电压生成模块12和模数转换模块11可以采用分立元器件实现，也可以集成在单个的集成电路中，该集成电路可以采用互补型金属氧化物半导体(ComplementaryMetal-Oxide-SemiconductorTransistor，简称：CMOS)工艺、BiCMOS工艺、或任何其他想要采用的工艺或工艺的组合制造。
图5所示ADC的工作方法如下：参考电压生成单元121生成差分参考电压信号Vrefp_O和Vrefn_O。在动态平衡单元122中，首先，第一开关sw11和第二开关sw21在采样时钟信号的控制下闭合，正输入电压信号+Vin对第一电容C11充电，负输入电压信号-Vin对第二电容C21充电；然后，第一开关sw11和第二开关sw21在采样时钟信号的控制下断开；之后，第三开关sw31和第四开关sw41在建立时钟信号和比较器112输出的信号的控制下选择性地连接第一电容C11和第二电容C21，选择性地采用正参考电压信号Vrefp_O或负参考电压信号Vrefn_O对第一电容C11和第二电容C21充电。模数转换模块11根据差分参考电压信号Vrefp_O和Vrefn_O，将差分输入电压信号+Vin和-Vin转换为差分数字电压信号+Vout和-Vout。
下面结合MDAC的两种常用实现方式更详细地阐述本实施例的技术方案。
如图7A所示，为本发明ADC实施例中动态平衡单元处于相位1的一种结构示意图，如图7B所示，为本发明ADC实施例中动态平衡单元处于相位2的一种结构示意图，在图7A和图7B中，MDAC111的结构与图3A和图3B所示的MDAC111的结构相同，参见图7A，在相位1时，即当采样时钟信号为高电平并且建立时钟信号为低电平时，第一开关sw11和第二开关sw21闭合，正输入电压信号+Vin经第一单位增益放大器A1对第一电容C11充电，充电后的第一电容C11上的电荷量为+Vin*C11，第一电容C11的电容值等于MDAC111的正输入电压信号端的采样电容C2的电容值，负输入电压信号-Vin经第二单位增益放大器A2对第二电容C21充电，充电后的第二电容C21上的电荷量为-Vin*C21，第二电容C21的电容值等于MDAC111的负输入电压信号端的采样电容C3的电容值，当采样时钟信号为低电平时，第一开关sw11和第二开关sw21断开。如表3所示，为本发明ADC实施例中图7B所示电路示意图的工作状态参考表，在相位2即建立时钟信号为高电平时，动态平衡单元122的工作过程如下：
区域1：当输入电压信号Vin的值处于(-1*Vref，-0.25*Vref)之间时，比较器112输出逻辑信号“1”，第三开关sw31的一端接收正参考电压信号Vrefp_O，另一端在比较器112输出的逻辑信号的控制下连接C位置即第二电容C21，正参考电压信号Vrefp_O对第二电容C21充电，动态平衡单元122需要正参考电压信号Vrefp_O提供的电荷量为(Vrefp_O-Vin)*C21，第四开关sw41的一端接收负参考电压信号Vrefn_O，另一端在比较器112输出的逻辑信号的控制下连接B位置即第一电容C11，负参考电压信号Vrefn_O对第一电容C11充电，动态平衡单元122需要负参考电压信号Vrefn_O提供的电荷为(Vrefn_O+Vin)*C11；再结合表1，正参考电压信号Vrefp_O向动态平衡单元122和MDAC111提供的电荷总量为(Vrefp_O-Vin)*C21+(Vrefp_O+Vin)*C3＝Vrefp_O*(C21+C3)，该电容总量与输入电压信号Vin无关，负参考电压信号Vrefn_O向动态平衡单元122和MDAC111提供的电荷总量为(Vrefn_O+Vin)*C11+(Vrefn_O-Vin)*C2＝Vrefn_O*(C11+C2)，该电荷总量与输入电压信号Vin无关；
区域2：当输入电压信号Vin的值处于(-0.25*Vref，0.25*Vref)之间时，比较器112输出逻辑信号“0”，第三开关和第四开关断开，动态平衡单元122需要负参考电压信号Vrefn_O和正参考电压信号Vrefp_O提供的电荷量为0；
区域3：当输入电压信号Vin的值处于(0.25*Vref，1*Vref)之间时，比较器112输出逻辑信号“-1”，第三开关sw31的一端接收正参考电压信号Vrefp_O，另一端在比较器112输出的逻辑信号的控制下连接B位置即第一电容C11，正参考电压信号Vrefp_O对第一电容C11充电，动态平衡单元122需要正参考电压信号Vrefp_O提供的电荷量为(Vrefp_O+Vin)*C11，第四开关sw41的一端接收负参考电压信号Vrefn_O，另一端在比较器112输出的逻辑信号的控制下连接C位置即第二电容C21，负参考电压信号Vrefn_O对第二电容C21充电，动态平衡单元122需要负参考电压信号Vrefn_O提供的电荷为(Vrefn_O-Vin)*C21；正参考电压信号Vrefp_O向动态平衡单元122和MDAC111提供的电荷总量为(Vrefp_O+Vin)*C11+(Vrefp_O-Vin)*C2＝Vrefp_O*(C11+C2)，该电容总量与输入电压信号Vin无关，负参考电压信号Vrefn_O向动态平衡单元122和MDAC111提供的电荷总量为(Vrefn_O-Vin)*C21+(Vrefn_O+Vin)*C3＝Vrefn_O*(C21+C3)，该电荷总量与输入电压信号Vin无关。
表3
如图8A所示，为本发明ADC实施例中动态平衡单元处于相位1的另一种结构示意图，如图8B所示，为本发明ADC实施例中动态平衡单元处于相位2的另一种结构示意图，在图8A和图8B中，MDAC111的结构和工作过程与图4A和图4B所示MDAC的结构相同，该动态平衡单元的工作过程与图7A和图7B相同，在此不再赘述。
参见表1、表2和表3，在ADC的建立时间内，正参考电压信号Vrefp_O和负参考电压信号Vrefn_O提供的电荷与输入电压信号Vin无关，提高了参考电压信号的精度，进而提高了整个ADC的精度。
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。
Claims (10)
1.一种模数转换器，包括参考电压生成模块和模数转换模块，其中：
所述参考电压生成模块包括参考电压生成单元，所述参考电压生成单元被构造为输出差分参考电压信号，所述差分参考电压信号包括正参考电压信号和负参考电压信号；
所述模数转换模块被构造为接收差分输入电压信号和差分参考电压信号作为输入，输出差分数字电压信号，所述差分输入电压信号包括正输入电压信号和负输入电压信号，所述模数转换模块包括比较器和余量增益放大器；
其特征在于，所述参考电压生成模块还包括动态平衡单元，所述动态平衡单元包括：
第一电容，等于所述余量增益放大器的正输入电压信号端的采样电容，一端与公共地端连接；
第二电容，等于所述余量增益放大器的负输入电压信号端的采样电容，一端与公共地端连接；
串联连接的第一开关和第一单位增益放大器，一端与所述第一电容的另一端连接，另一端接收所述正输入电压信号，所述第一开关在采样时钟信号的控制下闭合与断开；
串联连接的第二开关和第二单位增益放大器，一端与所述第二电容的另一端连接，另一端接收所述负输入电压信号，所述第二开关在采样时钟信号的控制下闭合与断开；
第三开关，一端接收所述正参考电压信号，另一端在建立时钟信号和所述比较器输出的信号的控制下选择性地连接所述第一电容或所述第二电容；
第四开关，一端接收所述负参考电压信号，另一端在建立时钟信号和所述比较器输出的信号的控制下选择性地连接所述第一电容或所述第二电容。
2.根据权利要求1所述的模数转换器，其特征在于，所述参考电压生成模块和所述模数转换模块集成在单个的集成电路中。
3.根据权利要求1所述的模数转换器，其特征在于，所述第一开关在采样时钟信号的控制下闭合与断开具体为：所述第一开关在采样时钟信号为高电平时闭合，在采样时钟信号为低电平时断开；
所述第二开关在采样时钟信号的控制下闭合与断开具体为：所述第二开关在采样时钟信号为高电平时闭合，在采样时钟信号为低电平时断开。
4.根据权利要求1所述的模数转换器，其特征在于，所述第三开关的另一端在建立时钟信号和所述比较器输出的信号的控制下选择性地连接所述第一电容或所述第二电容具体为：
当所述比较器输出逻辑1并且建立时钟信号为高电平时，所述第三开关的另一端连接所述第二电容；
当所述比较器输出逻辑-1并且建立时钟信号为高电平时，所述第三开关的另一端连接所述第一电容；
所述第四开关的另一端在建立时钟信号和所述比较器输出的信号的控制下选择性地连接所述第一电容或所述第二电容具体为：
当所述比较器输出逻辑1并且建立时钟信号为高电平时，所述第四开关的另一端连接所述第一电容；
当所述比较器输出逻辑-1并且建立时钟信号为高电平时，所述第四开关的另一端连接所述第二电容。
5.根据权利要求1所述的模数转换器，其特征在于，所述参考电压生成单元包括：
单位增益驱动器，具有差分输出端；
电容，连接在所述差分输出端之间。
6.一种如权利要求1所述的模数转换器的工作方法，包括：
所述参考电压生成单元生成差分参考电压信号；
所述模数转换模块根据所述差分参考电压信号，将差分输入电压信号转换为差分数字电压信号；
其特征在于，所述方法还包括：
所述第一开关和所述第二开关在采样时钟信号的控制下闭合，所述正输入电压信号对所述第一电容充电，所述负输入电压信号对所述第二电容充电；
所述第一开关和所述第二开关在采样时钟信号的控制下断开；
所述第三开关和所述第四开关在建立时钟信号和所述比较器输出的信号的控制下选择性地连接所述第一电容和所述第二电容，选择性地采用所述正参考电压信号或所述负参考电压信号对所述第一电容和所述第二电容充电。
7.根据权利要求6所述的方法，其特征在于，所有步骤在单个的集成电路中实现。
8.根据权利要求6所述的方法，其特征在于，所述第一开关和所述第二开关在采样时钟信号的控制下闭合包括：
当采样时钟信号为高电平时，所述第一开关和所述第二开关闭合；
当采样时钟信号为低电平时，所述第一开关和所述第二开关断开。
9.根据权利要求6所述的方法，其特征在于，所述选择性地采用所述正参考电压信号或所述负参考电压信号对所述第一电容和所述第二电容充电包括：
当所述比较器输出逻辑1并且建立时钟信号为高电平时，所述第三开关的另一端连接所述第二电容，所述第四开关的另一端连接所述第一电容；
当所述比较器输出逻辑-1并且建立时钟信号为高电平时，所述第三开关的另一端连接所述第一电容，所述第四开关的另一端连接所述第二电容。
10.根据权利要求6所述的方法，其特征在于，所述参考电压生成单元包括：
单位增益驱动器，具有差分输出端；
电容，连接在所述差分输出端之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310001174.5A CN103023499B (zh) | 2013-01-04 | 2013-01-04 | 模数转换器及其工作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310001174.5A CN103023499B (zh) | 2013-01-04 | 2013-01-04 | 模数转换器及其工作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103023499A CN103023499A (zh) | 2013-04-03 |
| CN103023499B true CN103023499B (zh) | 2016-02-10 |
Family
ID=47971680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310001174.5A Active CN103023499B (zh) | 2013-01-04 | 2013-01-04 | 模数转换器及其工作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103023499B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105720980B (zh) * | 2014-12-17 | 2019-12-17 | 美国亚德诺半导体公司 | 对于每个位电容器具有专用参考电容器的sar dac |
| US10205462B2 (en) | 2014-12-17 | 2019-02-12 | Analog Devices, Inc. | SAR ADCs with dedicated reference capacitor for each bit capacitor |
| CN105680860B (zh) * | 2015-12-28 | 2018-11-09 | 深圳市思达仪表有限公司 | 提高单片机模数转换精度的电路和方法 |
| CN107005248B (zh) | 2017-02-17 | 2020-07-28 | 深圳市汇顶科技股份有限公司 | 相关双采样积分电路 |
| CN108563278B (zh) * | 2018-07-03 | 2020-05-12 | 北京华大九天软件有限公司 | 一种降低参考电压缓冲电路功耗的方法及电路 |
| CN114051607A (zh) * | 2020-12-28 | 2022-02-15 | 深圳市汇顶科技股份有限公司 | Adc转换单元、真随机数发生方法及设备 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203071913U (zh) * | 2013-01-04 | 2013-07-17 | 北京昆腾微电子有限公司 | 模数转换器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6353405B1 (en) * | 2000-06-29 | 2002-03-05 | System General Corp. | Low distortion video analog-to-digital converter |
| CN100428631C (zh) * | 2006-06-23 | 2008-10-22 | 清华大学 | 一种基于电容配对的降低模数转换器电容失配误差的方法 |
-
2013
- 2013-01-04 CN CN201310001174.5A patent/CN103023499B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203071913U (zh) * | 2013-01-04 | 2013-07-17 | 北京昆腾微电子有限公司 | 模数转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103023499A (zh) | 2013-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103023499B (zh) | 模数转换器及其工作方法 | |
| US10135457B2 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
| US9954549B2 (en) | Charge-sharing and charge-redistribution DAC and method for successive approximation analog-to-digital converters | |
| WO2016055613A1 (en) | Passive analog sample and hold in analog-to-digital converters | |
| CN108306644B (zh) | 基于10位超低功耗逐次逼近型模数转换器前端电路 | |
| CN102111156B (zh) | 用于实现最小动态范围的逐次渐近型模数转换电路 | |
| CN104092466B (zh) | 一种流水线逐次逼近模数转换器 | |
| TWI778155B (zh) | 用於在sar adc中實現寬輸入共模範圍而無額外的主動電路系統之方法及設備 | |
| CN113839673A (zh) | 一种新型数字域自校准逐次逼近模数转换器 | |
| CN108832928B (zh) | 一种sar adc电容阵列的共模电压校正电路及其校正方法 | |
| CN106972860B (zh) | 一种逐次逼近型模数转换器及其开关方法 | |
| JP7512246B2 (ja) | 逐次比較型ＡＤコンバータ、Ｉｏｔセンサ、及び生体センサ | |
| CN203071913U (zh) | 模数转换器 | |
| CN109450449B (zh) | 参考电压控制电路和模数转换器 | |
| CN108880548B (zh) | 经改进低功率切换式电容器积分器、模/数转换器及切换式电容器放大器 | |
| CN112994699B (zh) | 失调校准装置、逐次逼近型模数转换装置及失调校准方法 | |
| Yasser et al. | A comparative analysis of optimized low-power comparators for biomedical-adcs | |
| WO2014038197A1 (ja) | 容量型デジタルアナログ変換器とそれを用いたアナログデジタル変換器 | |
| CN110198167B (zh) | 一种非对称的sar adc电容开关时序电路及方法 | |
| TW201332300A (zh) | 連續近似式類比數位轉換器 | |
| CN105703775B (zh) | 一种积分模数转换器和积分模数的转换方法 | |
| CN104734717A (zh) | 一种用于模数转换器的高精度三电平开关方法及电路 | |
| US20230403024A1 (en) | Conversion circuit for converting single input to differential input and system circuit using the same | |
| CN110324043B (zh) | 伪差分模数转换器 | |
| US11283461B2 (en) | Successive approximation AD converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 100195 Beijing, Yuquan, No. 23 Haidian District Road, building No. 4 Patentee after: KT MICRO, Inc. Address before: 100195 Beijing, Yuquan, No. 23 Haidian District Road, building No. 4 Patentee before: Beijing Kunteng electronic Limited by Share Ltd. Address after: 100195 Beijing, Yuquan, No. 23 Haidian District Road, building No. 4 Patentee after: Beijing Kunteng electronic Limited by Share Ltd. Address before: 100195 Beijing, Yuquan, No. 23 Haidian District Road, building No. 4 Patentee before: KT MICRO Inc. (BEIJING) |