CN103152048B - 一种差分输入逐次逼近型模数转换方法 - Google Patents

一种差分输入逐次逼近型模数转换方法 Download PDF

Info

Publication number
CN103152048B
CN103152048B CN201310057399.2A CN201310057399A CN103152048B CN 103152048 B CN103152048 B CN 103152048B CN 201310057399 A CN201310057399 A CN 201310057399A CN 103152048 B CN103152048 B CN 103152048B
Authority
CN
China
Prior art keywords
electric capacity
network
comparator
low level
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310057399.2A
Other languages
English (en)
Other versions
CN103152048A (zh
Inventor
李红
张理振
王海冬
冯学梅
汤旭婷
徐川
田茜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University Wuxi Branch
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201310057399.2A priority Critical patent/CN103152048B/zh
Publication of CN103152048A publication Critical patent/CN103152048A/zh
Application granted granted Critical
Publication of CN103152048B publication Critical patent/CN103152048B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种差分输入逐次逼近型模数转换方法，其中的开关电容网络包括与输出二进制编码位数相同数量的电容对，通过对开关的时序全新安排，省去了传统SAR型ADC开关电容网络中的补偿电容，因此最高位电容值减小一半，整个总电容也降低50％。随着电容的减小充放电电流也相应减少，从而降低了整体功耗。同时也减少了芯片面积，提高了经济效益。在转换过程中，比较器输入端的共模电压变化量与传统结构相比，仅为其中N为模数转换器位数，Vref＝VH‑VL。

Description

一种差分输入逐次逼近型模数转换方法
技术领域
本发明涉及一种差分输入逐次逼近型模数转换方法，属于模数转换器领域。
背景技术
逐次逼近型模数转换器是一种中高精度、中等速率、超低功耗的模数转换器结构。对于无线传感网、便携式设备等应用来说，模数转换器被要求能够工作在低电源电压下。然而随着电源电压的降低，电路的增益受到了限制，而逐次逼近型模数转换器的结构只包括比较器、数模转换器和逐次逼近寄存器，不需要提供增益的电路。数字电路的功耗会随着工艺尺寸缩减比例(scaling-down)不断减小，而模拟电路的功耗很难随着工艺的进步而同步减小。在电容型逐次逼近型ADC在高分辨率情况下，需要使用大电容，不仅充放电功耗大，而且制作大电容浪费芯片面积，经济效益不高。
发明内容
发明目的：本发明提出一种差分输入逐次逼近型模数转换方法，在同等精度的情况下，电容值减少一半。
技术方案：本发明采用的技术方案为一种差分输入逐次逼近型模数转换方法，包括比较器，还包括开关电容网络，其包含与输出二进制编码位数相同数量的电容对，所述开关电容网络包括电容上极板连接到比较器正相输入端的同相网络，以及上极板连接到比较器负相输入端的反相网络，同相网络和反相网络中的电容上极板均与采样开关连接；
所述同相网络包括第一电容(C1)至第n电容(Cn)，正相开关(Kip)以及第一开关(K1)至第n开关(Kn)，其中n为正整数；
第一电容(C1)至第n电容(Cn)的一端共同连接到比较器正相输入端，另一端分别通过第一开关(K1)至第n开关(Kn)，可选择的与高电平(VH)或低电平(VL)连接；
正相开关(Kip)将正相差分输入电压与比较器的正相输入端连接起来；
所述反相网络包括受控制电路控制的负相开关(Kin)，其将负相差分输入电压与比较器的负相输入端连接起来，反相网络的其它部分与同相网络相同；
采样时，同相网络的最高位电容下极板接低电平(VL),其余低位电容下极板接高电平(VH)；反相网络的最高位电容下极板接高电平(VH),其余低位电容下极板接低电平(VL)；在后续比较过程中，始终断开电容上极板与采样开关；
第一次比较若比较器的输出为高电平，则同相网络和反相网络的最高位电容下极板所接电平不变，同相网络的次高位电容下极板接低电平(VL)，反相网络的次高位电容下极板接高电平(VH)；再进行第二次比较，如果比较器输出为高，则同相网络第三高位电容接低电平(VL)，反相网络第三高位电容接低电平(VL)；如果比较器输出为低，则同相网络的次高位电容接低电平(VL)；接着进行第三次比较，剩余位的比较与第二次比较操作相同，以此类推；
第一次比较若比较器的输出为低电平，则同相网络的最高位电容接高电平(VH)，反相网络的最高位电容接低电平(VL)，同相网络的次高位电容接低电平(VL)，反相网络的次高位电容接高电平(VH)；再进行第二次比较，如果比较器输出为高，则同相网络第三高位电容接低电平(VL)，反相网络第三高位电容接低电平(VL)；如果比较器输出为低，反相网络的次高位电容接低电平(VL)；剩余位的比较与第二次比较操作相同，以此类推。
有益效果：本发明中的开关电容网络包括与输出二进制编码位数相同数量的电容对，通过对开关的时序全新安排，省去了传统SAR型ADC开关电容网络中的补偿电容，因此最高位电容值减小一半，整个总电容也降低50％。随着电容的减小充放电电流也相应减少，从而降低了整体功耗。同时也减少了芯片面积，提高了经济效益。在转换过程中，比较器输入端的共模电压变化量与传统结构相比，仅为其中N为模数转换器位数，Vref＝VH-VL。
附图说明
图1为本发明一种差分输入逐次逼近型模数转换器的电路结构图；
图2为本发明一种差分输入逐次逼近型模数转换器的工作原理图；
图3为本发明一种差分输入逐次逼近型模数转换器的工作时序图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
如图1所示，一个三位输出的差分输入逐次逼近型模数转换器包括控制电路、比较器和开关电容网络。其中开关电容网络包括连接到比较器正相输入端的同相网络，以及连接到比较器负相输入端的反相网络。在同相网络中，设有与输出二进制编码B1-B3位数相同数量的电容，每个电容都与二进制编码中的一位相对应，从最低位至最高位依次为第一电容C1至第三电容C3。与传统的逐次逼近型模数转换器不同，本发明中不再设置补偿电容，最小的两个电容与二进制编码最低位B1和次低位B2相对应。第一电容C1至第三电容C3的一端共同连接到比较器的正相输入端，另一端分别通过第一开关K1至第三开关K3可选择的连接高电平VH或低电平VL。第一电容C1电容值为C，其他电容的电容值为Ci＝2i-2C(i＝2,3)。正相差分输入电压通过正相开关Kip连接到比较器正相输入端。所有的开关均由控制电路输出的脉冲信号控制。
反相网络中，设有与输出二进制编码B1-B3位数相同数量的电容，每个电容都与二进制编码中的一位相对应，从最低位至最高位依次为第十一电容C11至第三十三电容C33。第十一电容C11至第三十三电容C33的一端共同连接到比较器的正相输入端，另一端分别通过第十一开关K11至第三十三开关K33可选择的连接高电平VH或低电平VL。第十一电容C11电容值为C，第二十二电容C22的电容值与第二电容C2相同，第三十三电容C33的电容值与第三电容C3相同。负相差分输入电压通过负相开关Kin连接到比较器负相输入端，其余结构与同相网络相同。
如图2(A)所示，采样阶段正相开关Kip和负相开关Kin在控制电路的驱动下闭合，正相差分输入电压Vip和负相差分输入电压Vin分别连接到比较器3的输入端，并且给正相网络和反相网络中的电容充电。正相网络中第一电容C1和第二电容C2的一端接高电平VH，第三电容C3的一端接低电平VL。反相网络中的第十一电容C11和第二十二电容C22的一端接低电平VL，第三十三电容C33的一端接高电平VH。此时同相网络所储存的电荷量为：
2C(Vip-VL)+2C(Vip-VH)
反相网络所储存的电荷量为：
2C(Vin-VL)+2C(Vin-VH)
如图2(B)所示，在转换阶段，正相开关Kip和负相开关Kin均断开，正相网络和反相网络的电荷量保持不变，比较器3正相输入端电压Vxp与正相差分输入电压Vip相等，负相输入端电压Vxn与负相差分输入电压Vin相等。此时比较器3将正相输入端电压Vxp和负相输入端电压Vxn进行比较并将结果输出到控制电路。如果正相输入端电压Vxp大于负相输入端电压Vxn，即Vip-Vin>0，则将二进制编码最高位B3置为1，反之置为0。
当最高位B3置为1时，控制电路根据比较器的输出结果产生相应的控制信号，使正相网络中的第二电容C2的一端通过第二开关K2连接到低电平VL，反相网络中的第二十二电容C22的一端通过第二十二开关K22连接到高电平VH，如图2(C1)。此时由于电压的变化，正相网络和反相网络中电容上的电荷会发生重分配，从而导致比较器3正相输入端电压Vxp和负相输入端电压Vxn发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到如下等式：
3C(Vxp-VL)+C(Vxp-VH)＝2C(Vip-VL)+2C(Vip-VH)
3C(Vxn-VH)+C(Vxn-VL)＝2C(Vin-VL)+2C(Vin-VH)
令Vref＝VH-VL，并化简上述两式可得：
此时比较器3对正相输入端电压Vxp和负相输入端电压Vxn进行比较，如果正相输入端电压Vxp大于负相输入端电压Vxn，即则将二进制编码次高位B2置为1，反之置为0。
当次高位B2置为1时，控制电路根据比较器的输出结果产生相应的控制信号，使正相网络中的第一电容C1的一端通过第一开关K1连接到低电平VL，反相网络不变，如图2(D1)。此时由于电压的变化，正相网络和反相网络中电容上的电荷会发生重分配，从而导致比较器3正相输入端电压Vxp和负相输入端电压Vxn发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到如下等式：
4C(Vxp-VL)＝2C(Vip-VL)+2C(Vip-VH)
3C(Vxn-VH)+C(Vxn-VL)＝2C(Vin-VL)+2C(Vin-VH)
令Vref＝VH-VL，并化简上述两式可得：
此时比较器3对正相输入端电压Vxp和负相输入端电压Vxn进行比较，如果正相输入端电压Vxp大于负相输入端电压Vxn，即则将二进制编码次高位B3置为1，反之置为0。最终控制电路输出二进制编码111。比较器输入端的共模电平也发生变化，变化值仅为
图2中其他工作与上述过程类同，在此不再赘述。如图3所示，在输出110的情况下，比较器3正相输入端电压Vxp从Vip开始降低，负相输入端电压Vxn从Vin开始升高。

Claims (1)

1.一种差分输入逐次逼近型模数转换方法，包括比较器，其特征在于，还包括开关电容网络，其包含与输出二进制编码位数相同数量的电容对，所述开关电容网络包括电容上极板连接到比较器正相输入端的同相网络，以及上极板连接到比较器负相输入端的反相网络，同相网络和反相网络中的电容上极板均与采样开关连接；
所述同相网络包括第一电容(C1)至第n电容(Cn)，正相开关(Kip)以及第一开关(K1)至第n开关(Kn)，其中n为正整数；
第一电容(C1)至第n电容(Cn)的一端共同连接到比较器正相输入端，另一端分别通过第一开关(K1)至第n开关(Kn)，可选择的与高电平(VH)或低电平(VL)连接；
正相开关(Kip)将正相差分输入电压与比较器的正相输入端连接起来；
所述反相网络包括受控制电路控制的负相开关(Kin)，其将负相差分输入电压与比较器的负相输入端连接起来，反相网络的其它部分与同相网络相同；
采样时，同相网络的最高位电容下极板接低电平(VL),其余低位电容下极板接高电平(VH)；反相网络的最高位电容下极板接高电平(VH),其余低位电容下极板接低电平(VL)；在后续比较过程中，始终断开电容上极板与采样开关；
第一次比较若比较器的输出为高电平，则同相网络和反相网络的最高位电容下极板所接电平不变，同相网络的次高位电容下极板接低电平(VL)，反相网络的次高位电容下极板接高电平(VH)；再进行第二次比较，如果比较器输出为高，则同相网络第三高位电容接低电平(VL)，反相网络第三高位电容接低电平(VL)；如果比较器输出为低，则同相网络的次高位电容接低电平(VL)；接着进行第三次比较，剩余位的比较与第二次比较操作相同，以此类推；
第一次比较若比较器的输出为低电平，则同相网络的最高位电容接高电平(VH)，反相网络的最高位电容接低电平(VL)，同相网络的次高位电容接低电平(VL)，反相网络的次高位电容接高电平(VH)；再进行第二次比较，如果比较器输出为高，则同相网络第三高位电容接低电平(VL)，反相网络第三高位电容接低电平(VL)；如果比较器输出为低，反相网络的次高位电容接低电平(VL)；剩余位的比较与第二次比较操作相同，以此类推。
CN201310057399.2A 2013-02-22 2013-02-22 一种差分输入逐次逼近型模数转换方法 Expired - Fee Related CN103152048B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310057399.2A CN103152048B (zh) 2013-02-22 2013-02-22 一种差分输入逐次逼近型模数转换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310057399.2A CN103152048B (zh) 2013-02-22 2013-02-22 一种差分输入逐次逼近型模数转换方法

Publications (2)

Publication Number Publication Date
CN103152048A CN103152048A (zh) 2013-06-12
CN103152048B true CN103152048B (zh) 2016-08-10

Family

ID=48549946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310057399.2A Expired - Fee Related CN103152048B (zh) 2013-02-22 2013-02-22 一种差分输入逐次逼近型模数转换方法

Country Status (1)

Country Link
CN (1) CN103152048B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103716054B (zh) * 2013-12-19 2017-04-05 中国电子科技集团公司第三十八研究所 用于逐次逼近型模数转换器前端的宽带采样保持电路
CN104124973A (zh) * 2014-08-11 2014-10-29 东南大学 一种逐次逼近型模数转换器及其转换方法
CN104485960A (zh) * 2015-01-06 2015-04-01 吴江圣博瑞信息科技有限公司 一种用于逐次逼近型模数转换器三电平开关的方法及电路
CN113726340B (zh) * 2019-01-10 2023-07-14 中芯国际集成电路制造(上海)有限公司 Sar-dac器件及其工作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006075A (zh) * 2010-12-23 2011-04-06 复旦大学 一种能量节省型电容阵列的逐次逼近型模数转换器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006075A (zh) * 2010-12-23 2011-04-06 复旦大学 一种能量节省型电容阵列的逐次逼近型模数转换器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Digitally Calibrated 768-kS/s 10-b Minimum-Size SAR ADC Array With Dithering;xuruoyu et al;《IEEE》;20120625;第47卷(第9期);第2129-2140页 *

Also Published As

Publication number Publication date
CN103152048A (zh) 2013-06-12

Similar Documents

Publication Publication Date Title
CN103166644B (zh) 一种低功耗逐次逼近型模数转换器及其转换方法
CN104124972B (zh) 基于电荷再分配的 10 位超低功耗逐次逼近型模数转换器
CN106301364B (zh) 一种逐次逼近型模数转换器结构及其低功耗开关方法
CN105553479B (zh) 一种应用于近阈值sar adc的二进制电容阵列及其低功耗开关方法
CN110504965B (zh) 一种新型结构的两步式单斜模数转换器
CN105723621A (zh) 使用数字斜坡模拟-数字转换器的混合模拟-数字转换器和相应的方法
CN102386923A (zh) 异步逐次逼近模数转换器及转换方法
CN109787633A (zh) 带斩波稳定的适用于混合型adc结构的σδadc
CN102111156B (zh) 用于实现最小动态范围的逐次渐近型模数转换电路
CN108055037A (zh) 一种逐次逼近型模数转换器及其开关切换方法
CN103152048B (zh) 一种差分输入逐次逼近型模数转换方法
CN104253613B (zh) 一种sar adc的低压超低功耗高精度比较器
CN104124973A (zh) 一种逐次逼近型模数转换器及其转换方法
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN107996019A (zh) 一种dac电容阵列、sar型模数转换器及降低功耗的方法
CN103178855A (zh) 应用于高精度逐次逼近模数转换器的三段式电容阵列结构
CN104092466B (zh) 一种流水线逐次逼近模数转换器
CN105187065A (zh) 逐次逼近adc超低功耗电容阵列及其逻辑控制方法
CN105720955A (zh) 一种具有失调补偿的动态比较器
CN104485960A (zh) 一种用于逐次逼近型模数转换器三电平开关的方法及电路
CN105119603A (zh) 流水线逐次逼近模数转换器
CN103746694B (zh) 一种应用于两步式积分型模数转换器的斜坡转换电路
CN108111171A (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
CN108718197A (zh) 一种低功耗的sar adc电容阵列及其开关切换方法
CN109450449B (zh) 参考电压控制电路和模数转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170417

Address after: 99 No. 214135 Jiangsu province Wuxi city Wuxi District Linghu Avenue

Patentee after: Southeast University Wuxi branch

Address before: 99 No. 214135 Jiangsu province Wuxi city Wuxi District Linghu Avenue

Patentee before: Southeast University

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160810

CF01 Termination of patent right due to non-payment of annual fee