CN116455420B - 射频控制电路、射频收发机及多通道射频收发系统 - Google Patents

Abstract

本申请涉及一种射频控制电路、射频收发机及多通道射频收发系统，涉及射频收发机的技术领域，其包括信号输入端VPD、第一开关单元、分压跳变单元和信号输出端OUT；信号输入端VPD连接于第一开关单元的输入端，第一开关单元的输出端连接于信号输出端OUT，分压跳变单元并联在第一开关单元的两端；第一开关单元用于基于信号输入端VPD输入的控制电压进行状态切换，状态切换包括第一开关单元由导通变为关断和由关断变为导通；分压跳变单元用于在第一开关单元状态切换之后，为第一开关单元提供跳变电压，以缩短第一开关单元状态切换的时间。本申请具有减小射频放大器状态切换的延时，实现射频放大器状态的快速切换的效果。

Description

射频控制电路、射频收发机及多通道射频收发系统

技术领域

本申请涉及射频收发机的技术领域，尤其是涉及一种射频控制电路、射频收发机及射频收发系统。

背景技术

在射频收发系统中，信号的发射和接收是不连续的，而在间隙的时间段中，收发信道会处在待机状态，因此降低待机功耗就编的尤为重要。

参照图1，在射频收发系统中，功耗主要来源于射频放大器，以cascode射频放大器为例，cascode射频放大器为共源共栅放大器，开关cascode射频放大器的方式为：当信号输入端VPD为低电平时，晶体管M关断，将共栅极晶体管的栅极电压为正常栅极电压，射频放大器中的共栅极晶体管导通，共源极晶体管导通，cascode射频放大器正常工作；当信号输入端VPD为高电平时，晶体管M的栅极电压为高电平，晶体管M导通，cascode射频放大器中的共栅极晶体管的栅极电压被拉低，共栅极晶体管关断，共源极晶体管没有电压关断，导致cascode射频放大器停止工作。

参照图2，通过信号输入端VPD输入的电压信号不是一个理想的方波信号，在信号输入端VPD输入的电压逐渐升高的过程中，cascode射频放大器中的共栅极晶体管的栅极电压是缓慢变化的，这就导致射频放大器开态（工作状态）和关态（关断状态）之间存在较长的过渡带，不利于放大器开关状态的控制；同时晶体管M2缓慢变化的栅极电压降低了射频放大器的开关速度，影响射频信号的接收。

发明内容

为了减小射频放大器状态切换的延时，实现射频放大器状态的快速切换，本申请提供了一种射频控制电路、射频收发机及射频收发系统。

第一方面，本申请提供一种射频控制电路，采用如下的技术方案：

一种射频控制电路，包括信号输入端VPD、第一开关单元、分压跳变单元和信号输出端OUT；

所述信号输入端VPD连接于第一开关单元的输入端，所述第一开关单元的输出端连接于所述信号输出端OUT，所述分压跳变单元并联在所述第一开关单元的两端；

所述第一开关单元用于基于所述信号输入端VPD输入的控制电压进行状态切换，所述状态切换包括所述第一开关单元由导通变为关断和由关断变为导通；

所述信号输出端用于在所述第一开关单元导通或关断时，输出控制放大器单元导通或关断的控制信号VG；

所述分压跳变单元用于在所述第一开关单元状态切换之后，为所述第一开关单元提供跳变电压，以缩短所述第一开关单元状态切换的时间。

通过采用上述技术方案，在保持电源打开的情况下，信号接收端VPD接收的控制电压在上升的过程中，控制第一开关单元状态切换，在第一开关单元状态切换的过程中，分压跳变单元为第一开关单元提供跳变电压，有效缩短了第一开关单元在状态切换时所用的时间，从而提高了射频放大器进行开关切换的速度，进而缩短了射频放大器开关时间。

可选的，所述第一开关单元包括第五晶体管M5，所述第五晶体管M5的控制端连接于信号输入端VPD，所述第五晶体管M5的电源端分别连接于参考电源端VDD、所述分压跳变单元的控制端和信号输出端OUT，所述第五晶体管M5的发射端连接于接地端GND。

通过采用上述技术方案，通过控制第五晶体管M5的导通，使射频控制电路输出控制信号VG至放大器单元，以便控制射频放大器的状态。

可选的，所述分压跳变单元包括第二电阻器R2、第三电阻器R3和第四晶体管M4，所述第二电阻器R2的一端连接于所述信号输入端VPD，所述第二电阻器R2的另一端连接于所述第三电阻器R3的一端，所述第三电阻器R3的另一端连接于接地端GND，所述第四晶体管M4的控制端连接于所述第一开关单元的输出端，所述第四晶体管M4的电源端连接于所述第二电阻器R2和所述第三电阻器R3的连接点，所述第四晶体管M4的发射端连接于接地端GND。

通过采用上述技术方案，当第一开关单元导通时，第四晶体管M4截止，第四晶体管M4的源漏电阻变为无穷大，导致第五晶体管M5的栅极电压发生跳变，缩短了第五晶体管M5有截止到导通的中间态的时间，从而提高了射频放大器的开关速度。

可选的，还包括拉升电压单元，所述拉升电压单元的输入端连接于所述第一开关单元的输出端，所述拉升电压单元的电源端连接于参考电源端VDD，所述拉升电压单元的输出端连接于所述信号输出端OUT。

通过采用上述技术方案，拉升电压单元能够使第一开关单元输出的控制信号VG更加稳定，减小信号输出端OUT输出的控制信号VG的中间态电压范围，以缩短射频放大器的开关时间。

可选的，所述拉升电压单元包括控制模块和第二开关模块，所述控制模块的输入端连接于所述第一开关单元的输出端，所述控制模块的电源端连接于所述拉升电压单元的电源端，所述控制模块的输出端连接于所述第二开关模块的输入端，所述第二开关模块的输出端连接于所述拉升电压单元的输出端。

可选的，所述控制模块包括第六晶体管M6，所述第六晶体管M6的控制端连接于所述第一开关单元的输出端，所述第六晶体管M6的电源端分别连接于参考电源端VDD和所述第二开关模块的输入端，所述第六晶体管M6的发射端连接于接地端GND。

可选的，所述第二开关模块包括第七晶体管M7，所述第七晶体管M7的控制端连接于所述控制模块的输出端，所述第七晶体管M7的输出端连接于所述信号输出端OUT，所述第七晶体管M7的发射端连接于接地端GND。

可选的，所述拉升电压单元还包括去耦电容器C1，所述去耦电容器C1的一端连接于所述控制模块和所述第二开关模块的连接点，所述去耦电容器C1的另一端连接于接地端GND。

通过采用上述技术方案，去耦电容C1能够减小噪声，起到抗干扰的作用，从而使进入到第七晶体管M7的栅极电压更加稳定。

第二方面，本申请提供一种射频收发机，采用如下的技术方案：

一种射频收发机，包括射频放大器和如第一方面任一项所述的射频控制电路，所述射频放大器与所述射频控制电路电连接。

第三方面，本申请提供一种多通道射频收发系统，采用如下的技术方案：

一种多通道射频收发系统，包括功率分配器、多个射频开关和多个如第二方面所述的射频收发机，多个所述射频开关与所述功率分配器电连接，所述射频收发机与所述射频开关一一对应连接；所述射频开关用于切换所述射频收发机的接收和发送通道。

综上所述，本申请包括以下至少一种有益技术效果：

1. 在保持电源打开的情况下，信号接收端VPD接收的控制电压在上升的过程中，控制第一开关单元状态切换，在第一开关单元状态切换的过程中，分压跳变单元为第一开关单元提供跳变电压，有效缩短了第一开关单元在状态切换时所用的时间，从而提高了射频放大器进行开关切换的速度，进而缩短了射频放大器开关时间；

2. 当第一开关单元导通时，第四晶体管M4截止，第四晶体管M4的源漏电阻变为无穷大，导致第五晶体管M5的栅极电压发生跳变，缩短了第五晶体管M5有截止到导通的中间态的时间，从而提高了射频放大器的开关速度；

3. 去耦电容C1能够减小噪声，起到抗干扰的作用，从而使进入到第七晶体管M7的栅极电压更加稳定。

附图说明

图1是现有技术中射频控制电路的电路原理图。

图2是现有技术中控制电压VPD的变化曲线图。

图3是本申请实施例的结构框图。

图4是本申请实施例射频控制电路的电路原理图。

图5是本申请实施例晶体管M5栅极电压V1的变化曲线图。

图6是本申请实施例晶体管M6和晶体管M4栅极电压V2的变化曲线图。

图7是本申请实施例晶体管M7栅极电压V3的变化曲线图。

图8是本申请实施例信号输出端OUT的控制信号VG的变化曲线图。

图9是本申请实施例射频收发机的结构示意图。

图10是本申请实施例放大器单元的电路原理图。

图11是本申请实施例多通道射频收发系统的结构框图。

附图标记说明：1、第一开关单元；2、分压跳变单元；3、拉升电压单元；31、控制模块；32、第二开关模块；200、射频收发机；201、射频发射机；2011、第一射频放大器；20111、放大模块；20112、偏置模块；2012、第一移相器；2013、第二射频放大器；2014、第一衰减器；202、射频接收机；2021、第三射频放大器；2022、第二衰减器；2023、第四射频放大器；2024、第二移相器；300、多通道射频收发系统；301、功率分配器；302、射频开关。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图3-11及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。

本申请实施例公开一种射频控制电路。参照图3和图4，射频控制电路包括信号输入端VPD、第一开关单元1、分压跳变单元2和信号输出端OUT，信号输入端VPD连接于第一开关单元1的输入端，第一开关单元1的输出端连接于信号输出端OUT，分压跳变单元2并联在第一开关单元1的两端。

在本实施例中，第一开关单元1用于基于信号输入端VPD输入的控制电压进行状态切换；状态切换包括由导通变为关断和由关断变为导通。

信号输出端OUT用于在第一开关单元1导通或关断时，输出控制放大器单元导通或关断的信号。

分压跳变单元2用于在第一开关单元1状态切换之后，为第一开关单元1提供跳变电压，以缩短第一开关单元1状态切换的时间。

作为本实施例的一种可选实施方式，第一开关单元1包括第一电阻器R1、第四电阻器R4和第五晶体管M5，第一电阻器R1的一端连接于信号输入端VPD，第一电阻器R1的另一端连接于第五晶体管M5的控制端，第五晶体管M5的发射端连接于接地端GND，第五晶体管M5的电源端分别连接于第四电阻器R4的一端、分压跳变单元2的控制端和信号输出端OUT，第四电阻器R4的另一端连接于参考电源端VDD。

在本实施例中，分压跳变单元2包括第二电阻器R2、第三电阻器R3、第五电阻器R5和第四晶体管M4；第二电阻器R2的一端连接于第一电阻器R1与第五晶体管M5的控制端的连接点，第二电阻器R2的另一端连接于第三电阻器R3的一端，第三电阻器R3的另一端连接于接地端GND，第四晶体管M4的控制端连接于第五电阻器R5的一端，第五电阻器R5的另一端连接于第五晶体管M5的电源端，第四晶体管M4的电源端连接于第二电阻器R2于第三电阻器R3的连接点，第四晶体管M4的发射端连接于接地端GND。

在本实施例中，第四晶体管M4和第五晶体管M5的可选型号均为P沟道绝缘栅型MOS管，其中第四晶体管M4的控制端为栅极，第四晶体管M4的发射端为源极，第四晶体管M4的电源端为漏极；第五晶体管M5的控制端为栅极，第五晶体管M5的发射端为源极，第五晶体管M5的电源端为漏极。

在本实施例中，控制电压可以为恒定电压，还可以为变化电压。当控制电压为恒定电压时，控制电压的电压范围为第五晶体管M5由截止区到饱和区的变化范围；当控制电压为变化电压时，变换电压的变化范围为0V～1V，本实施例中，控制电压为变化电压，且在变化范围内逐渐递增。

当需要控制放大器单元停止工作时，控制电压逐渐升高，当第五晶体管M5栅极的电压V1大于导通电压VTH时，第五晶体管M5导通，此时第五晶体管M5漏极的电压V2被拉低，第四晶体管M4关断，第四晶体管M4在关断的同时源漏电阻变大，导致第五晶体管M5的栅极电压发生跳变，缩短了控制放大器单元状态切换时电压开关时间较长，从而提高了放大器单元状态切换的速度。

在本实施例中，第五晶体管M5的栅极电压V1：

V1=VPD*((R2+R3//RM4)/(R1+R2+R3//RM4))

其中，VPD为信号输入端输入的控制电压，R2为第二电阻器R2的电阻值，R3//RM4为第三电阻器R3和第四晶体管M4的并联阻值，R1为第一电阻器R1的电阻值。

由于第四晶体管M4在关断时，第四晶体管M4的源漏电阻RM4无穷大；第四晶体管M4在导通时，源漏电阻RM4近似为0，故通过切换第四晶体管M4的导通状态或关断状态改变R3//RM4的并联阻值，从而使第五晶体管M5的栅极电压V1发生跳变，进而缩短第五晶体管M5的状态切换的时间，缩短了放大器单元的开关时间。

参照图5和图6，随着信号输入端VPD的控制电压逐渐增大，第五晶体管M5的栅极电压逐渐增大，直到第五晶体管M5的栅极电压等于第五晶体管M5的导通电压VTH时，第四晶体管M4关断，此时第五晶体管M5受到第四晶体管M4截止的影响，发生跳变，信号输出端OUT输出的控制信号VG与第五晶体管M5的漏极电压一致，从而缩短第五晶体管M5状态切换的时间，进而提高放大器单元的开关速度。

在本实施例中，通过控制第五晶体管M5导通来控制放大器单元停止工作，在另一个可选的实施例中，第五晶体管M5可以是N沟道型MOS管，此时控制第五晶体管M5管道来控制放大器单元停止工作，相应的第四晶体管M4也为N沟道型MOS管。

参照图3和图4，作为本实施例的一种可选实施方式，在第一开关单元1与信号输出端OUT之间串联有拉升电压单元3，拉升电压单元3的输入端连接于第一开关单元1的输入端，拉升电压单元3的电源端连接于参考电源端VDD，拉升电压单元3的输出端连接于信号输出端OUT。

拉升电压单元3可以对第一开关单元1输出的控制信号VG进一步处理，进一步缩短第五晶体管M5状态切换的时间，从而缩短放大器单元的开关时间。

在本实施例中，拉升电压单元3包括控制模块31和第二开关模块32，控制模块31的输入端连接于第一开关单元1的输出端，控制模块31的电源端分别连接于拉升电压单元3的电源端和第二开关模块32的输入端，第二开关模块32的输出端连接于信号输出端OUT。

作为本实施例的一种可选实施方式，控制模块31包括第六晶体管M6和第六电阻器R6，第六晶体管M6的控制端连接于第五晶体管M5的漏极，第六晶体管M6的发射端连接于接地端GND，第六晶体管M6的电源端连接于第六电阻器R6的一端，第六电阻器R6的另一端连接于参考电源端VDD，第六晶体管M6的电源端还连接于第二开关模块32的输入端。

在本实施例中，第六晶体管M6的可选型号为P沟道绝缘栅型MOS管，即，第六晶体管M6的控制端为栅极，第六晶体管M6的发射端为源极，第六晶体管M6的电源端为漏极。

作为本实施例的一种可选实施方式，第二开关模块32包括第七晶体管M7，第七晶体管M7的控制端连接于第六晶体管M6的漏极，第七晶体管M7的发射端连接于接地端GND，第七晶体管M7的输出端连接于信号输出端OUT。

在本实施例中，第七晶体管M7的可选型号为P沟道绝缘栅型MOS管，即，第七晶体管M7的控制端为栅极，第七晶体管M7的发射端为源极，第七晶体管M7的输出端为漏极。

当控制电压由0V逐渐升高至第五晶体管M5的导通电压时，第五晶体管M5导通，此时第六晶体管M6的栅极电压被拉低，导致第六晶体管M6关断，此时第七晶体管M7的栅极电压升高，第七晶体管M7导通，从而控制放大器单元关断，射频放大器停止工作。

在本实施例中，第六晶体管M6的栅极电压V2为：

V2=VDD*(RM5/(R4+RM5))

其中，VDD为参考电源端VDD提供的参考电压，R4为第四电阻器R4的电阻器，RM5为第五晶体管M5的源漏电阻。

第七晶体管M7的栅极电压V3为：

V3=VDD*(RM6/(R6+RM6))

其中，VDD为参考电源端VDD提供的参考电压，R6为第六电阻器R6的电阻值，RM6为第六晶体管M6的源漏电阻。

参照图7和图8，当信号输入端VPD输入的控制电压逐渐增长时，第五晶体管M5导通，第六晶体管M6的栅极电压V2被拉低，第六晶体管M6关断，此时第七晶体管M7的栅极电压V3逐渐升高，第七晶体管M7导通，此时信号输出端OUT输出的控制信号VG控制放大器单元停止工作，同时经过第六晶体管M6和第七晶体管M7的拉高电压作用，进一步缩短了信号输出端OUT输出的电压信号的变化时间，再次提高了放大器的开关速度。

作为本实施例中的一种可选方式，在第六晶体管M6的漏极与第七晶体管M7的栅极的连接点连接有去耦电容C1，去耦电容C1的一端连接于第六晶体管M6的漏极与第七晶体管M7的栅极的连接点，去耦电容C1的另一端连接于接地端GND。

去耦电容C1能够减小噪声，起到抗干扰的作用，从而使进入到第七晶体管M7的栅极电压更加稳定。

本申请实施例一种射频控制电路的实施原理为：当需要控制放大器单元停止工作时，逐渐增加信号输入端VPD输入的控制电压，当第五晶体管M5的栅极电压V1达到第五晶体管M5的导通电压VTH时，第五晶体管M5导通，此时第四晶体管M4的栅极电压被拉低，导致第四晶体管M4关断，由于第四晶体管M4关断导致，第四晶体管M4的导通电压变为无穷大，从而使第五晶体管M5的栅极电压发生跳变。

同时第六晶体管M6的栅极电压同样被拉低，导致第六晶体管M6关断，此时第七晶体管M7的栅极电压为参考电源端VDD提供的参考电压，第七晶体管M7导通，从而使放大器单元关断，射频放大器停止工作。

参照图9，本申请实施例还提供一种射频收发机200，包括射频发射机201和射频接收机202，其中，射频发射机201包括依次串联的第一射频放大器2011、第一移相器2012、第二射频放大器2013和第一衰减器2014；射频接收机202包括依次串联的第三射频放大器2021、第二衰减器2022、第四射频放大器2023和第二移相器2024；每个射频放大器均连接有一个射频控制电路，每个射频放大器的结构相同，以第一射频放大器2011为例：

参照图10，在本实施例中，第一射频放大器2011均包括放大器单元，放大器单元控制端与信号输出端OUT电连接；放大器单元用于接收信号输出端OUT输出的控制信号VG，并根据控制信号VG控制射频放大器工作或停止工作。

作为本实施例的一种可选实施方式，放大器单元包括放大模块20111和偏置模块20112，偏置模块20112的输入端连接于射频控制电路的信号输出端OUT，偏置模块20112的输出端连接于放大模块20111的偏置电压输入端，放大模块20111的输入端连接于射频信号输入端RFIN，放大模块20111的输出端连接于射频信号输出端RFOUT。

在本实施例中，放大模块20111包括第二电容器C2、第三电容器C3、第一电感器L1、第二电感器L2、第三电感器L3、第四电感器L4、第六电容器C6、第一晶体管M1和第二晶体管M2。

第二电容器C2的一端接于射频信号输入端RFIN，第二电容器C2的另一端分别连接于第三电容器C3的一端和第一电感器L1的一端，第三电容器C3另一端连接于接地端GND，第一电感器L1的另一端连接于第一晶体管M1的控制端，第一晶体管M1的发射端连接于第二电感器L2的一端，第二电感器L2另一端连接于接地端GND，第一晶体管M1的电源端连接于第二晶体管M2的发射端，第二晶体管M2的控制端连接于放大模块20111的偏置电压输入端，第二晶体管M2的电源端分别连接于第三电感器L3的一端和第四电感器L4的一端；第三电感器L3的另一端连接于参考电源端VDD，第四电感器L4的另一端连接于第六电容器C6的一端；第六电容器C6的另一端连接于射频信号输出端RFOUT。

在本实施例中，第一晶体管M1和第二晶体管M2为共栅共源晶体管，第二晶体管M2为共栅管，第一晶体管M1为共源管，且均为P沟道绝缘栅型MOS管。

在本实施例中，第二电容器C2和第三电容器C3组成输入匹配单元，电容器C2为接收的射频信号进行隔离和匹配，将射频信号输入端RFIN的阻抗匹配至50欧姆，减小射频信号输入端RFIN接收的射频信号发生反射的可能性。

第四电感器L4和第六电容器C6组成输出匹配单元，输出匹配单元与输入匹配单元实现的作用相同，在此不再多做赘述。

作为本实施例的一种可选实施方式，射频放大器的可选型号为cascode射频放大器。

偏置模块20112包括第七电阻器R7、第八电阻器R8、第九电阻器R9、第十电阻器R10、第十三电阻器R13、第十五电阻器R15、第四电容器C4、第五电容器C5和第三晶体管M3；第七电阻器R7的一端连接于第八电阻器R8的一端，第八电阻器R8的另一端连接于接地端GND，第七电阻器R7与第八电阻器R8的连接点分别连接于信号输出端OUT和第九电阻器R9的一端，第九电阻器R9的另一端分别连接于放大模块20111的偏置电压输入端和第十电阻器R10的一端，第十电阻器R10的另一端连接于第五电容器C5的一端，第五电容器C5的另一端连接于接地端GND，第七电阻器R7的另一端分别连接于第二晶体管M2的电源端和第十五电阻器R15的一端，第十五电阻器R15的另一端分别连接于第三晶体管M3的电源端、第十三电阻器R13的一端、第三晶体管M3的控制端和第四电容器C4的一端，第十三电阻器R13的另一端连接于第一晶体管M1的控制端，第三晶体管M3的发射端连接于接地端GND，第四电容器C4的另一端连接于接地端GND。在本实施例中，第三晶体管M3为P沟道绝缘栅型MOS管。

在本实施例中，当信号输入端VPD输入的控制电压为低电平时，第五晶体管M5关断，第四晶体管M4导通，第六晶体管M6导通，第七晶体管M7的栅压为低电平，第七晶体管M7关断，此时射频控制电路不影响射频放大器的偏置电压。第二晶体管M2的偏置电压由第七电阻器R7和第八电阻器R8串联分压得到，第一晶体管M1偏置电压由第十五电阻器R15和第三晶体管M3组成的有源偏置电路得到，射频放大器正常工作。

当信号输入端VPD输入的控制电压为高电平时，第五晶体管M5导通，第四晶体管M4关断，第六晶体管M6关断，第七晶体管M7的栅压为高电平，第七晶体管M7导通，将控制信号VG拉低到GND，第二晶体管M2栅极电压被拉低到地，第二晶体管M2截止，第一晶体管M1截止，射频放大器停止工作。

参照图11，本实施例还提供一种多通道射频收发系统300，包括功率分配器301，多个射频开关302和多个射频收发机200，多个射频开关302与功率分配器301电连接，射频收发机200与射频开关302一一对应连接，射频开关302用于切换射频收发机200的接收和发送通道。

以上均为本申请的较佳实施例，并非依此限制本申请的保护范围，本说明书（包括摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或者具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

Claims (9)

1.一种射频控制电路，其特征在于，包括信号输入端VPD、第一开关单元（1）、分压跳变单元（2）和信号输出端OUT；

所述信号输入端VPD连接于第一开关单元（1）的输入端，所述第一开关单元（1）的输出端连接于所述信号输出端OUT，所述分压跳变单元（2）并联在所述第一开关单元（1）的两端；

所述第一开关单元（1）用于基于所述信号输入端VPD输入的控制电压进行状态切换，所述状态切换包括所述第一开关单元（1）由导通变为关断和由关断变为导通；

所述信号输出端用于在所述第一开关单元（1）导通或关断时，输出控制放大器单元导通或关断的控制信号VG；

所述分压跳变单元（2）用于在所述第一开关单元（1）状态切换之后，为所述第一开关单元（1）提供跳变电压，以缩短所述第一开关单元（1）状态切换的时间;

所述分压跳变单元（2）包括第二电阻器R2、第三电阻器R3和第四晶体管M4，所述第二电阻器R2的一端连接于所述信号输入端VPD，所述第二电阻器R2的另一端连接于所述第三电阻器R3的一端，所述第三电阻器R3的另一端连接于接地端GND，所述第四晶体管M4的控制端连接于所述第一开关单元（1）的输出端，所述第四晶体管M4的电源端连接于所述第二电阻器R2和所述第三电阻器R3的连接点，所述第四晶体管M4的发射端连接于接地端GND。

2.根据权利要求1所述的射频控制电路，其特征在于，所述第一开关单元（1）包括第五晶体管M5，所述第五晶体管M5的控制端连接于信号输入端VPD，所述第五晶体管M5的电源端分别连接于参考电源端VDD、所述分压跳变单元（2）的控制端和信号输出端OUT，所述第五晶体管M5的发射端连接于接地端GND。

3.根据权利要求1所述的射频控制电路，其特征在于，还包括拉升电压单元（3），所述拉升电压单元（3）的输入端连接于所述第一开关单元（1）的输出端，所述拉升电压单元（3）的电源端连接于参考电源端VDD，所述拉升电压单元（3）的输出端连接于所述信号输出端OUT。

4.根据权利要求3所述的射频控制电路，其特征在于，所述拉升电压单元（3）包括控制模块（31）和第二开关模块（32），所述控制模块（31）的输入端连接于所述第一开关单元（1）的输出端，所述控制模块（31）的电源端连接于所述拉升电压单元（3）的电源端，所述控制模块（31）的输出端连接于所述第二开关模块（32）的输入端，所述第二开关模块（32）的输出端连接于所述拉升电压单元（3）的输出端。

5.根据权利要求4所述的射频控制电路，其特征在于，所述控制模块（31）包括第六晶体管M6，所述第六晶体管M6的控制端连接于所述第一开关单元（1）的输出端，所述第六晶体管M6的电源端分别连接于参考电源端VDD和所述第二开关模块（32）的输入端，所述第六晶体管M6的发射端连接于接地端GND。

6.根据权利要求4或5所述的射频控制电路，其特征在于，所述第二开关模块（32）包括第七晶体管M7，所述第七晶体管M7的控制端连接于所述控制模块（31）的输出端，所述第七晶体管M7的输出端连接于所述信号输出端OUT，所述第七晶体管M7的发射端连接于接地端GND。

7.根据权利要求4所述的射频控制电路，其特征在于，所述拉升电压单元（3）还包括去耦电容器C1，所述去耦电容器C1的一端连接于所述控制模块（31）和所述第二开关模块（32）的连接点，所述去耦电容器C1的另一端连接于接地端GND。

8.一种射频收发机（200），其特征在于，包括射频放大器和如权利要求1至7任一项所述的射频控制电路，所述射频放大器与所述射频控制电路电连接。

9.一种多通道射频收发系统（300），其特征在于，包括功率分配器（301）、多个射频开关（302）和多个如权利要求8所述的射频收发机（200），多个所述射频开关（302）与所述功率分配器（301）电连接，所述射频收发机（200）与所述射频开关（302）一一对应连接；所述射频开关（302）用于切换所述射频收发机（200）的接收和发送通道。