JP2005210721A - 校正可能なアナログ/デジタル変換器及び関連方法 - Google Patents
校正可能なアナログ/デジタル変換器及び関連方法 Download PDFInfo
- Publication number
- JP2005210721A JP2005210721A JP2005010676A JP2005010676A JP2005210721A JP 2005210721 A JP2005210721 A JP 2005210721A JP 2005010676 A JP2005010676 A JP 2005010676A JP 2005010676 A JP2005010676 A JP 2005010676A JP 2005210721 A JP2005210721 A JP 2005210721A
- Authority
- JP
- Japan
- Prior art keywords
- bias current
- output voltage
- amplifier
- bias
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/141—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit in which at least one step is of the folding type; Folding stages therefore
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】入力電圧を受信して第一出力電圧と第二出力電圧を生じさせる1個以上のフォルダーと、第一出力電圧と第二出力電圧によってバイアス制御信号を生じさせる校正ロジックモジュールとを含む。そのうちフォルダーは、複数の参照電圧をそれぞれ受信する複数の増幅器を含む。増幅器は、複数のバイアス制御信号のうちの1つ以上によってバイアス電流を増幅器に提供するバイアス回路を含む。校正を実行する際、校正ロジックモジュールはフォルダーのあらゆる増幅器のバイアス回路を制御するためのバイアス制御信号を提供して、第一出力電圧と第二出力電圧を実質的に一致させる。
【選択図】図5
Description
102、104、308、310 プルアップ抵抗器
106、408 差動増幅器
108、112、312、341 トランジスター
302、524 増幅器
304、510 校正ロジックモジュール
306 スイッチ
316 インピーダンス
318 バイアス回路
320、322 調整可能電流源
324、514 低オフセットコンパレーター
326、516 SAR
328 DAC
330、522 コントローラー
400、502、504 フォルダー
402、506、512 マルチプレクサー
508 平均抵抗器
520 デマルチプレクサー
Claims (12)
- 入力電圧を受信して第一出力電圧と第二出力電圧を生じさせる1個以上のフォルダーと、
第一出力電圧と第二出力電圧によってバイアス制御信号を生じさせる校正ロジックモジュールとを含み、
そのうちフォルダーは、複数の参照電圧をそれぞれ受信する複数の増幅器を含み、増幅器は、複数のバイアス制御信号のうちの1つ以上によってバイアス電流を増幅器に提供するバイアス回路を含み、なお、校正を実行する際、校正ロジックモジュールはフォルダーのあらゆる増幅器のバイアス回路を制御するためのバイアス制御信号を提供して、第一出力電圧と第二出力電圧を実質的に一致させることを特徴とするアナログ/デジタル変換器。 - 前記増幅器はいずれも、
ゲートで参照電圧のうちの1つを受信してドレインで第一出力電圧を出力する第一トランジスターと、
ゲートで入力電圧を受信してドレインで第二出力電圧を出力する第二トランジスターと、
第一トランジスターのソースと第二トランジスターのソースとの間でカップリングされるインピーダンスとを含み、前記バイアス回路は更に、
第一トランジスターのソースにカップリングされて第一トランジスターから第一バイアス電流を取り入れるための第一バイアス回路と、
第二トランジスターのソースにカップリングされて第二トランジスターから第二バイアス電流を取り入れるための第二バイアス回路とを含むことを特徴とする請求項1記載のアナログ/デジタル変換器。 - 参照制御信号によって入力電圧の電位を参照電圧のうちの1つの電位と実質的に同一に選択的に設定する第一マルチプレクサーを更に含み、
そのうち校正ロジックモジュールは参照制御信号を生じさせ、なお、校正を実行する際、各フォルダーの各増幅器に対して、校正ロジックモジュールは参照制御信号を利用して入力電圧を増幅器が使用する参照電圧と実質的に同一に設定することを特徴とする請求項2記載のアナログ/デジタル変換器。 - 前記インピーダンスが抵抗器であることを特徴とする請求項2記載のアナログ/デジタル変換器。
- 前記第一バイアス電流と第二バイアス電流の合計値が一定であることを特徴とする請求項2記載のアナログ/デジタル変換器。
- 前記校正を実行する際、各フォルダーの各増幅器に対して、バイアス制御信号のうちの少なくとも1つは、第一バイアス電流と第二バイアス電流をいずれも予定改変量と調整することを特徴とする請求項1記載のアナログ/デジタル変換器。
- 前記校正を実行する際、各フォルダーの各増幅器に対して、校正ロジックモジュールは増幅器の第一バイアス電流と第二バイアス電流の値を反復的に調整し、そのうち第i回に第一バイアス電流と第二バイアス電流の値を調整する際、予定改変量はBmiddle/2i+1であり、そのうち、Bmiddleは第一バイアス電流と第二バイアス電流の合計値の半分にあたることを特徴とする請求項6記載のアナログ/デジタル変換器。
- アナログ/デジタル変換器は入力電圧を受信して第一出力電圧と第二出力電圧を生じさせる1個以上のフォルダーを含み、フォルダーは、複数の参照電圧をそれぞれ受信する複数の増幅器を含み、各フォルダーの各増幅器に対して、
入力電圧を増幅器に対応する参照電圧と実質的に同一に設定し、
第一出力電圧と第二出力電圧によってバイアス電流のうち1つ以上を調整して、第一出力電圧と第二出力電圧を実質的に一致させるなどのステップを含むことを特徴とするアナログ/デジタル変換器を校正する方法。 - 前記各フォルダーの各増幅器に対して、バイアス電流は更に第一バイアス電流と第二バイアス電流を含み、増幅器のバイアス電流を調整する際、第一バイアス電流と第二バイアス電流の合計値が一定であることを特徴とする請求項8記載のアナログ/デジタル変換器を校正する方法。
- 前記第一バイアス電流と第二バイアス電流の調整は、
第一バイアス電流と第二バイアス電流をいずれも元の第一バイアス電流と第二バイアス電流との合計値の半分に設定し、
第一出力電圧と第二出力電圧をサンプリングし、
第一出力電圧と第二出力電圧によって第一バイアス電流と第二バイアス電流を調整するなどのステップを含み、そのうち第一出力電圧は第一バイアス電流に対応し、第二出力電圧は第二バイアス電流に対応することを特徴とする請求項8記載のアナログ/デジタル変換器を校正する方法。 - 第一バイアス電流と第二バイアス電流をいずれも予定改変量と調整することを特徴とする請求項10記載のアナログ/デジタル変換器を校正する方法。
- 第一バイアス電流と第二バイアス電流の値を反復的に調整し、そのうち第i回に第一バイアス電流と第二バイアス電流の値を調整する際、予定改変量はBmiddle/2i+1であり、そのうちBmiddleは第一バイアス電流と第二バイアス電流の合計値の半分にあたることを特徴とする請求項11記載のアナログ/デジタル変換器を校正する方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/707,861 US6888482B1 (en) | 2004-01-19 | 2004-01-19 | Folding analog to digital converter capable of calibration and method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005210721A true JP2005210721A (ja) | 2005-08-04 |
JP4381993B2 JP4381993B2 (ja) | 2009-12-09 |
Family
ID=34522960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005010676A Active JP4381993B2 (ja) | 2004-01-19 | 2005-01-18 | 校正可能なアナログ/デジタル変換器及び関連方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6888482B1 (ja) |
JP (1) | JP4381993B2 (ja) |
DE (1) | DE102004039161B4 (ja) |
TW (1) | TWI242933B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010213042A (ja) * | 2009-03-11 | 2010-09-24 | Renesas Electronics Corp | 増幅回路及びアナログ/デジタル変換回路 |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4053034B2 (ja) * | 2004-10-12 | 2008-02-27 | Necエレクトロニクス株式会社 | 半導体装置 |
US7081844B1 (en) * | 2005-04-22 | 2006-07-25 | Ess Technology, Inc. | Devices and methods for converting a digital signal into an analog signal |
WO2007057815A1 (en) * | 2005-11-17 | 2007-05-24 | Nxp B.V. | Folding circuit |
US7663517B1 (en) * | 2006-06-28 | 2010-02-16 | Sun Microsystems, Inc. | Accurate hardware Power OK (POK) generation methodology for processors with varying core voltage requirements |
US7477178B1 (en) * | 2007-06-30 | 2009-01-13 | Cirrus Logic, Inc. | Power-optimized analog-to-digital converter (ADC) input circuit |
EP2255442B1 (en) * | 2008-02-27 | 2021-02-17 | NXP USA, Inc. | Analog to digital converter with amplifier |
US8854019B1 (en) | 2008-09-25 | 2014-10-07 | Rf Micro Devices, Inc. | Hybrid DC/DC power converter with charge-pump and buck converter |
JP2010087837A (ja) * | 2008-09-30 | 2010-04-15 | Toshiba Corp | A/d変換器 |
US9166471B1 (en) | 2009-03-13 | 2015-10-20 | Rf Micro Devices, Inc. | 3D frequency dithering for DC-to-DC converters used in multi-mode cellular transmitters |
US8183885B2 (en) * | 2009-04-08 | 2012-05-22 | Broadcom Corporation | Circuit for digitally controlling line driver current |
US8315576B2 (en) | 2009-05-05 | 2012-11-20 | Rf Micro Devices, Inc. | Capacitive compensation of cascaded directional couplers |
US7839317B1 (en) * | 2009-07-13 | 2010-11-23 | Don Roy Sauer | Folding comparator compatible with level-crossing sampling |
US8548398B2 (en) | 2010-02-01 | 2013-10-01 | Rf Micro Devices, Inc. | Envelope power supply calibration of a multi-mode radio frequency power amplifier |
US8538355B2 (en) | 2010-04-19 | 2013-09-17 | Rf Micro Devices, Inc. | Quadrature power amplifier architecture |
US8731498B2 (en) | 2010-04-20 | 2014-05-20 | Rf Micro Devices, Inc. | Temperature correcting an envelope power supply signal for RF PA circuitry |
US8699973B2 (en) | 2010-04-20 | 2014-04-15 | Rf Micro Devices, Inc. | PA bias power supply efficiency optimization |
US8913971B2 (en) | 2010-04-20 | 2014-12-16 | Rf Micro Devices, Inc. | Selecting PA bias levels of RF PA circuitry during a multislot burst |
US8842399B2 (en) | 2010-04-20 | 2014-09-23 | Rf Micro Devices, Inc. | ESD protection of an RF PA semiconductor die using a PA controller semiconductor die |
US9362825B2 (en) | 2010-04-20 | 2016-06-07 | Rf Micro Devices, Inc. | Look-up table based configuration of a DC-DC converter |
US8831544B2 (en) | 2010-04-20 | 2014-09-09 | Rf Micro Devices, Inc. | Dynamic device switching (DDS) of an in-phase RF PA stage and a quadrature-phase RF PA stage |
US9030256B2 (en) | 2010-04-20 | 2015-05-12 | Rf Micro Devices, Inc. | Overlay class F choke |
US9077405B2 (en) | 2010-04-20 | 2015-07-07 | Rf Micro Devices, Inc. | High efficiency path based power amplifier circuitry |
US8811920B2 (en) | 2010-04-20 | 2014-08-19 | Rf Micro Devices, Inc. | DC-DC converter semiconductor die structure |
US8515361B2 (en) | 2010-04-20 | 2013-08-20 | Rf Micro Devices, Inc. | Frequency correction of a programmable frequency oscillator by propagation delay compensation |
US8983410B2 (en) | 2010-04-20 | 2015-03-17 | Rf Micro Devices, Inc. | Configurable 2-wire/3-wire serial communications interface |
US8571492B2 (en) | 2010-04-20 | 2013-10-29 | Rf Micro Devices, Inc. | DC-DC converter current sensing |
US8559898B2 (en) | 2010-04-20 | 2013-10-15 | Rf Micro Devices, Inc. | Embedded RF PA temperature compensating bias transistor |
US8942651B2 (en) | 2010-04-20 | 2015-01-27 | Rf Micro Devices, Inc. | Cascaded converged power amplifier |
US8892063B2 (en) | 2010-04-20 | 2014-11-18 | Rf Micro Devices, Inc. | Linear mode and non-linear mode quadrature PA circuitry |
US9553550B2 (en) | 2010-04-20 | 2017-01-24 | Qorvo Us, Inc. | Multiband RF switch ground isolation |
US8706063B2 (en) | 2010-04-20 | 2014-04-22 | Rf Micro Devices, Inc. | PA envelope power supply undershoot compensation |
US8565694B2 (en) * | 2010-04-20 | 2013-10-22 | Rf Micro Devices, Inc. | Split current current digital-to-analog converter (IDAC) for dynamic device switching (DDS) of an RF PA stage |
US8913967B2 (en) | 2010-04-20 | 2014-12-16 | Rf Micro Devices, Inc. | Feedback based buck timing of a direct current (DC)-DC converter |
US8542061B2 (en) | 2010-04-20 | 2013-09-24 | Rf Micro Devices, Inc. | Charge pump based power amplifier envelope power supply and bias power supply |
US9008597B2 (en) | 2010-04-20 | 2015-04-14 | Rf Micro Devices, Inc. | Direct current (DC)-DC converter having a multi-stage output filter |
US8989685B2 (en) | 2010-04-20 | 2015-03-24 | Rf Micro Devices, Inc. | Look-up table based configuration of multi-mode multi-band radio frequency power amplifier circuitry |
US8983407B2 (en) | 2010-04-20 | 2015-03-17 | Rf Micro Devices, Inc. | Selectable PA bias temperature compensation circuitry |
US8947157B2 (en) | 2010-04-20 | 2015-02-03 | Rf Micro Devices, Inc. | Voltage multiplier charge pump buck |
US9577590B2 (en) | 2010-04-20 | 2017-02-21 | Qorvo Us, Inc. | Dual inductive element charge pump buck and buck power supplies |
US8712349B2 (en) | 2010-04-20 | 2014-04-29 | Rf Micro Devices, Inc. | Selecting a converter operating mode of a PA envelope power supply |
US8811921B2 (en) | 2010-04-20 | 2014-08-19 | Rf Micro Devices, Inc. | Independent PA biasing of a driver stage and a final stage |
US9048787B2 (en) | 2010-04-20 | 2015-06-02 | Rf Micro Devices, Inc. | Combined RF detector and RF attenuator with concurrent outputs |
US8958763B2 (en) | 2010-04-20 | 2015-02-17 | Rf Micro Devices, Inc. | PA bias power supply undershoot compensation |
US9214900B2 (en) | 2010-04-20 | 2015-12-15 | Rf Micro Devices, Inc. | Interference reduction between RF communications bands |
US8942650B2 (en) | 2010-04-20 | 2015-01-27 | Rf Micro Devices, Inc. | RF PA linearity requirements based converter operating mode selection |
US9214865B2 (en) | 2010-04-20 | 2015-12-15 | Rf Micro Devices, Inc. | Voltage compatible charge pump buck and buck power supplies |
US9184701B2 (en) | 2010-04-20 | 2015-11-10 | Rf Micro Devices, Inc. | Snubber for a direct current (DC)-DC converter |
US9900204B2 (en) | 2010-04-20 | 2018-02-20 | Qorvo Us, Inc. | Multiple functional equivalence digital communications interface |
US9065505B2 (en) | 2012-01-31 | 2015-06-23 | Rf Micro Devices, Inc. | Optimal switching frequency for envelope tracking power supply |
US8581756B1 (en) | 2012-09-27 | 2013-11-12 | Cirrus Logic, Inc. | Signal-characteristic determined digital-to-analog converter (DAC) filter stage configuration |
JP2015119473A (ja) * | 2013-11-13 | 2015-06-25 | 株式会社東芝 | 電流増幅回路、積分器及びad変換器 |
US9660647B2 (en) * | 2014-10-27 | 2017-05-23 | Sk Hynix Memory Solutions Inc. | Calibration device and memory system having the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10004996C2 (de) * | 2000-02-04 | 2002-09-26 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Selbstkalibrierung von Faltungs-Analog/Digitalwandlern |
DE60237077D1 (de) * | 2001-02-09 | 2010-09-02 | Broadcom Corp | Kapazitive faltschaltung zur verwendung in einem faltungs-interpolations-analog/digital-umsetzer |
US6825716B2 (en) * | 2002-04-30 | 2004-11-30 | Freescale Semiconductor, Inc. | System and apparatus for reducing offset voltages in folding amplifiers |
US6628224B1 (en) * | 2002-05-24 | 2003-09-30 | Broadcom Corporation | Distributed averaging analog to digital converter topology |
US6822600B1 (en) * | 2004-02-13 | 2004-11-23 | National Semiconductor Corporation | Amplifier array termination |
-
2004
- 2004-01-19 US US10/707,861 patent/US6888482B1/en not_active Expired - Lifetime
- 2004-07-09 TW TW093120729A patent/TWI242933B/zh active
- 2004-08-11 DE DE102004039161.0A patent/DE102004039161B4/de not_active Expired - Fee Related
-
2005
- 2005-01-18 JP JP2005010676A patent/JP4381993B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010213042A (ja) * | 2009-03-11 | 2010-09-24 | Renesas Electronics Corp | 増幅回路及びアナログ/デジタル変換回路 |
Also Published As
Publication number | Publication date |
---|---|
DE102004039161A1 (de) | 2005-08-11 |
TW200525897A (en) | 2005-08-01 |
US6888482B1 (en) | 2005-05-03 |
JP4381993B2 (ja) | 2009-12-09 |
DE102004039161B4 (de) | 2014-02-06 |
TWI242933B (en) | 2005-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4381993B2 (ja) | 校正可能なアナログ/デジタル変換器及び関連方法 | |
US9407839B2 (en) | Solid-state imaging device | |
US8493251B2 (en) | Self-calibrated DAC with reduced glitch mapping | |
US8587466B2 (en) | System and method for a successive approximation analog to digital converter | |
US4804863A (en) | Method and circuitry for generating reference voltages | |
CN111629161B (zh) | 比较器及包括该比较器的图像感测装置 | |
CN105871375B (zh) | 模拟至数字转换器以及用于校准其偏移的校准方法 | |
KR101094984B1 (ko) | 반도체 집적회로의 임피던스 조정 장치 | |
US20090015451A1 (en) | Flash a/d converter | |
US20140354458A1 (en) | Sar analog-to-digital conversion method and sar analog-to-digital conversion circuit | |
CN112751565B (zh) | 一种自校准片内基准电压模块 | |
JP4741680B2 (ja) | フレキシブル性を有するアナログ/デジタルコンバータ | |
CN108880545B (zh) | 一种流水线模数转换器比较器失调前台校准电路及方法 | |
JP2009081749A (ja) | 低オフセット入力回路 | |
JP2008005001A (ja) | チョッパ型コンパレータ及びそれを用いた逐次比較型a/dコンバータ | |
US6922165B2 (en) | Method and circuit for gain and/or offset correction in a capacitor digital-to-analog converter | |
CN103490780B (zh) | 用于执行比较器后台校准的装置和方法 | |
JP2005217870A (ja) | A/d変換装置 | |
JP2006351021A (ja) | レギュレータ | |
US11863169B2 (en) | Current-mode circuits and calibration thereof | |
TWI777464B (zh) | 訊號轉換裝置與訊號轉換方法 | |
KR20150072972A (ko) | 타이밍 켈리브레이션을 이용한 인터폴레이션을 위한 아날로그 디지털 변환기 | |
KR101836222B1 (ko) | 오프셋 보정이 적용된 아날로그-디지털 데이터 변환기 및 보정방법 | |
US8405431B2 (en) | Line driver | |
US20240079071A1 (en) | Sampling circuitry |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061003 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070531 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070831 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090218 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090916 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4381993 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |