ITUB20159233A1 - Circuito elettronico di amplificazione con ridotto tempo di start-up per un segnale includente componenti in quadratura - Google Patents

Circuito elettronico di amplificazione con ridotto tempo di start-up per un segnale includente componenti in quadratura Download PDF

Info

Publication number
ITUB20159233A1
ITUB20159233A1 ITUB2015A009233A ITUB20159233A ITUB20159233A1 IT UB20159233 A1 ITUB20159233 A1 IT UB20159233A1 IT UB2015A009233 A ITUB2015A009233 A IT UB2015A009233A IT UB20159233 A ITUB20159233 A IT UB20159233A IT UB20159233 A1 ITUB20159233 A1 IT UB20159233A1
Authority
IT
Italy
Prior art keywords
input
operating mode
capacitor
electronic circuit
amplifier
Prior art date
Application number
ITUB2015A009233A
Other languages
English (en)
Inventor
Germano Nicollini
Marco Garbarino
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to ITUB2015A009233A priority Critical patent/ITUB20159233A1/it
Priority to US15/156,172 priority patent/US10177720B2/en
Priority to CN201620511650.7U priority patent/CN205829584U/zh
Priority to CN201610374787.7A priority patent/CN106911312B/zh
Priority to EP16175666.3A priority patent/EP3185416B1/en
Publication of ITUB20159233A1 publication Critical patent/ITUB20159233A1/it

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G01C19/5776—Signal processing not specific to any of the devices covered by groups G01C19/5607 - G01C19/5719
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/70—Charge amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1536—Zero-crossing detectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/144—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a passive resistor and passive capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45044—One or more switches are opened or closed to balance the dif amp to reduce the offset of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45112—Indexing scheme relating to differential amplifiers the biasing of the differential amplifier being controlled from the input or the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45534—Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45536—Indexing scheme relating to differential amplifiers the FBC comprising a switch and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Nonlinear Science (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

"CIRCUITO ELETTRONICO DI AMPLIFICAZIONE CON RIDOTTO TEMPO DI START-UP PER UN SEGNALE INCLUDENTE COMPONENTI IN QUADRATURA"
La presente invenzione si riferisce ad un circuito elettronico di amplificazione, il quale ha un tempo di start-up ridotto ed è atto ad amplificare un segnale includente componenti in quadratura.
Come è noto, oggigiorno è prassi diffusa l'utilizzo di amplificatori con retroazione capacitiva ("capacitive feedback amplifiers" ), cioè l'utilizzo di schemi circuitali in cui un amplificatore operazionale viene retroazionato con un condensatore. Tale configurazione garantisce infatti una riduzione del rumore termico e dei consumi.
In generale, gli amplificatori con retroazione capacitiva soffrono del problema di avere i terminali di ingresso privi di polarizzazione in continua. Tale problema viene risolto tipicamente aggiungendo un resistore ad elevata resistenza (ad esempio, dell'ordine della decina di gigaohm) nella rete di retroazione, oppure, se l'amplificatore è destinato ad un uso discontinuo nel tempo, impiegando un interruttore ("switch"), il quale viene comandato in modo da consentire il reset del circuito formato dall' amplificatore e dalla relativa rete di retroazione, prima di ogni accensione. In particolare, nel caso di impiego di un interruttore, tipicamente esso è disposto in modo tale per cui, quando esso è chiuso, esso cortocircuita i terminali del condensatore di retroazione.
Nel caso di impiego di un interruttore, è possibile che si verifichino problemi, se un segnale non nullo è presente in ingresso all'amplificatore nel momento in cui l'interruttore viene rilasciato. Per capire in dettaglio tale problema, occorre ricordare come, nel caso di amplificatori con retroazione capacitiva, sui terminali di ingresso dell'amplificatore sia presente almeno un condensatore di ingresso, il quale, ogni qual volta viene rilasciato l'interruttore (cioè, viene rimosso il reset), si carica in funzione del valore del segnale presente in ingresso al momento del rilascio dell'interruttore. Tale carica rappresenta un errore in continua, il quale falsa l'uscita del circuito e scompare solo dopo un periodo di tempo che è pari a diverse volte la costante di tempo associata al condensatore in retroazione; tipicamente, il summenzionato periodo di tempo può essere piuttosto lungo. Ad esempio, in caso di assenza del resistore di retroazione, la costante di tempo è data dal prodotto della capacità del condensatore di retroazione e della resistenza introdotta dall'interruttore, quando aperto, pertanto la costante di tempo può essere dell'ordine dei secondi o decine di secondi. Invece, in presenza di un resistore di retroazione posto in parallelo al condensatore di retroazione ed avente una resistenza dell'ordine delle decine di gigaohm, la costante di tempo può essere dell'ordine delle decine di millisecondi.
Scopo della presente invenzione è quindi fornire un circuito elettronico di amplificazione, il quale risolva almeno in parte gli inconvenienti dell'arte nota.
Secondo la presente invenzione, viene fornito un circuito elettronico di amplificazione come definito nella rivendicazione 1.
Per una migliore comprensione della presente invenzione, ne vengono ora descritte forme di realizzazione preferite, puramente a titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
- la figure 1, 4 e 7-8 mostrano schemi circuitali di forme di realizzazione del presente circuito di amplificazione;
- le figure 2, 6 e 9-10 mostrano andamenti nel tempo di segnali presenti in corrispondenti forme di realizzazione del presente circuito di amplificazione;
- le figure 3 e 5 mostrano schemi a blocchi di circuiti di sincronizzazione accoppiabili a forme di realizzazione del presente circuito di amplificazione;
- le figure 11 e 12 mostrano schemi a blocchi di circuiti elettronici integrati che includono forme di realizzazione del presente circuito di amplificazione;
- la figura 13 mostra uno schema a blocchi di un sistema elettronico comprendente un giroscopio.
La figura 1 mostra un circuito di amplificazione 1, il quale comprende un amplificatore 2 formato, ad esempio, da un amplificatore operazionale con uscita differenziale. Il circuito di amplificazione 1 comprende inoltre un primo ed un secondo resistore di retroazione Rrl, Rr2, i quali hanno in prima approssimazione un medesimo valore di resistenza R (ad esempio, compreso tra 1GQ e 100GQ), nonché un primo ed un secondo condensatore di retroazione Cri, Cr2, i quali hanno in prima approssimazione un medesimo valore di capacità C2(ad esempio, compreso tra 0.lpF e lOpF).
Inoltre, il circuito di amplificazione 1 comprende un primo, un secondo ed un terzo interruttore, indicati rispettivamente con RESETI, RD1, RD2, ed un ulteriore condensatore CRESI, al quale ci si riferisce in seguito come al primo condensatore di start-up CRESI, dal momento che il suo funzionamento andrà ad incidere sulla durata del periodo di start-up, come descritto in seguito. Il primo condensatore di start-up CRESI ha il medesimo valore di capacità C2del primo condensatore di retroazione Cri(e quindi anche del secondo condensatore di retroazione Cr2)*Per maggior chiarezza, nel seguito ci si riferisce al primo, al secondo ed al terzo interruttore RESETI, RD1, RD2 come, rispettivamente, al primo interruttore principale RESETI, al primo interruttore secondario RD1 ed al secondo interruttore secondario RD2.
In maggior dettaglio, il primo resistore di retroazione Rried il primo condensatore di retroazione Crisono collegati in parallelo; inoltre, ciascuno di essi ha un rispettivo primo terminale, connesso ad un primo terminale di ingresso dell'amplificatore 2 (ad esempio, il terminale di ingresso negativo), ed un rispettivo secondo terminale, connesso ad un primo terminale di uscita dell'amplificatore 2 (ad esempio, il terminale di uscita positivo). Inoltre, il primo interruttore principale RESETI è collegato in parallelo al primo resistore di retroazione Rn ed al primo condensatore di retroazione Cri, in maniera tale per cui, quando esso è chiuso, esso pone in cortocircuito il primo terminale di ingresso ed il primo terminale di uscita dell'amplificatore 2.
Il primo condensatore di start-up CRESI ed il primo ed il secondo interruttore secondario RD1, RD2 formano un circuito serie, il quale è posto in parallelo al primo resistore di retroazione Rried al primo condensatore di retroazione Cn ed è tale per cui il primo condensatore di start-up CRESI è interposto tra il primo ed il secondo interruttore secondario RD1, RD2. Inoltre, quando il primo ed il secondo interruttore secondario RD1, RD2 sono chiusi, il primo condensatore di start-up CRESIè posto in parallelo al primo condensatore di retroazione Cri;quando il primo ed il secondo interruttore secondario RD1, RD2 sono aperti, il primo condensatore di start-up CRESI è scollegato dal circuito di amplificazione 1.
Il secondo resistore di retroazione Rr2ed il secondo condensatore di retroazione Cr2 sono collegati in parallelo; inoltre, ciascuno di essi ha un rispettivo primo terminale, connesso ad un secondo terminale di ingresso dell'amplificatore 2 (ad esempio, il terminale di ingresso positivo), ed un rispettivo secondo terminale, connesso ad un secondo terminale di uscita dell'amplificatore 2 (ad esempio, il terminale di uscita negativo).
Il circuito di amplificazione 1 comprende inoltre un quarto, un quinto ed un sesto interruttore, indicati rispettivamente con RESET2, RD3, RD4, ed un ulteriore condensatore CREs2, al quale ci si riferisce in seguito come al secondo condensatore di start-up CRES2*Il secondo condensatore di start-up CREs2 ha il medesimo valore di capacità C2del secondo condensatore di retroazione Cr2(e quindi anche del primo condensatore di retroazione Crie del primo condensatore di start-up CRESI).
Per maggior chiarezza, nel seguito ci si riferisce al quarto, al quinto ed al sesto interruttore RESET2, RD3, RD4 come, rispettivamente, al secondo interruttore principale RESET2, al terzo interruttore secondario RD3 ed al quarto interruttore secondario RD4.
Il secondo interruttore principale RESET2 è collegato in parallelo al secondo resistere di retroazione Rr2ed al secondo condensatore di retroazione Cr2, in maniera tale per cui, quando esso è chiuso, esso pone in cortocircuito il secondo terminale di ingresso ed il secondo terminale di uscita dell'amplificatore 2,
Il secondo condensatore di start-up CREs2ed il terzo ed il quarto interruttore secondario RD3, RD4 formano un circuito serie, il quale è posto in parallelo al secondo resistore di retroazione Rr2ed al secondo condensatore di retroazione Cr2ed è tale per cui il secondo condensatore di start-up CREs2è interposto tra il terzo ed il quarto interruttore secondario RD3, RD4. Inoltre, quando il terzo ed il quarto interruttore secondario RD3, RD4 sono chiusi, il secondo condensatore di start-up CREs2è posto in parallelo al secondo condensatore di retroazione Cr2; quando il terzo ed il quarto interruttore secondario RD3, RD4 sono aperti, il secondo condensatore di start-up CREs2 è scollegato dal circuito di amplificazione 1.
Il circuito di amplificazione 1 comprende inoltre un'ulteriore coppia di condensatori, ai quali ci si riferisce in seguito come al primo ed al secondo condensatore di ingresso Cu, Ci2. Il primo ed il secondo condensatore di ingresso Cu, Ci2hanno valori di capacità rispettivamente pari a Ci+ΔΟ e Ci-AC, in cui AC<<Ci (ad esempio, AC=0.01*Ci). Senza alcuna perdita di generalità, il primo ed il secondo condensatore di ingresso Cu, C±2possono essere a capacità variabile, perciò possono essere tali per cui Δ0 può essere variata nel tempo. Per semplicità, nel seguito della presente descrizione si assume tuttavia che Δ€ sia fissa, salvo laddove specificato diversamente.
In maggior dettaglio, ciascuno tra il primo ed il secondo condensatore di ingresso Cu, Ci2ha un rispettivo terminale, il quale è collegato ad un nodo di ingresso N; inoltre, i secondi terminali del primo e del secondo condensatore di ingresso Cu, C±2sono rispettivamente collegati al primo ed al secondo terminale di ingresso dell'amplificatore 2. L'amplificatore 2 funge quindi da amplificatore interamente differenziale ("fully differential"), cioè con ingresso ed uscita differenziali.
In uso, il nodo di ingresso N è atto a ricevere un segnale di ingresso Vin, il quale è ad esempio un segnale in tensione di tipo single-ended. Inoltre, il segnale di ingresso Vinè pari alla somma di due tensioni, mostrate in figura 2, dove sono indicate rispettivamente con VQ0AD_in e
VcoR_in. Nel seguito ci si riferisce alle tensioni VC0R_ine VQUAD-ÌIIcome, rispettivamente, alla prima ed alla seconda componente di ingresso VC0R-in, VQUAD-in.
In maggior dettaglio, la prima e la seconda componente di ingresso VC0R__in/^OUAD_in sono di tipo sinusoidale e le relative fasi sono in quadratura tra loro.
La figura 3 mostra una circuiteria 4, alla quale nel seguito ci si riferisce come alla circuiteria di sincronizzazione 4. Le relazioni tra la circuiteria di sincronizzazione 4 ed il circuito di amplificazione 1 verranno descritte in seguito.
In dettaglio, la circuiteria di sincronizzazione 4 ha un primo ed un secondo ingresso e due uscite; inoltre, la circuiteria di sincronizzazione 4 è atta a ricevere sul primo ingresso un segnale di riferimento Vref, formato ad esempio da una tensione sinusoidale. Il segnale di riferimento Vrefè in fase con la seconda componente di ingresso VQUAD-in. Sul secondo ingresso, la circuiteria di sincronizzazione 4 riceve un segnale di accensione/spegnimento PD, di tipo digitale, il quale viene descritto in seguito.
In maggior dettaglio, la circuiteria di sincronizzazione 4 è atta a generare sulle proprie uscite un primo ed un secondo segnale di controllo sRESET, sRD (mostrati in figura 2), i quali sono segnali ad esempio in tensione e di tipo digitale. Il primo ed il secondo segnale di controllo sRESET, sRD vengono descritti in seguito. La circuiteria di sincronizzazione 4 può essere formata in modo di per sé noto in funzione del primo ed il secondo segnale di controllo sRESET, sRD, come chiarito in seguito.
Sebbene i relativi collegamenti non siano mostrati, il primo segnale di controllo sRESET comanda il primo ed il secondo interruttore principale RESETI, RESET2, i quali operano in modo sincrono tra loro, mentre il secondo segnale di controllo sRD comanda il primo, il secondo, il terzo ed il quarto interruttore secondario RD1, RD2, RD3, RD4, i quali operano quindi in modo sincrono tra loro.
In particolare, quando sRESET='1', il primo ed il secondo interruttore principale RESETI, RESET2 sono chiusi; al contrario, quando sRESET='Q', il primo ed il secondo interruttore principale RESETI, RESET2 sono aperti. Inoltre, quando sRD='1', il primo, il secondo, il terzo ed il quarto interruttore secondario RD1, RD2, RD3, RD4 sono chiusi; al contrario, quando sRD='0', il primo, il secondo, il terzo ed il quarto interruttore secondario RD1, RD2, RD3, RD4 sono aperti.
Ciò premesso, in figura 2 è visibile anche il summenzionato segnale di accensione/spegnimento PD. Sebbene non mostrato in dettaglio, il segnale di accensione/spegnimento PD controlla l'accensione dell'amplificatore 2; in particolare, l'amplificatore 2 è acceso quando PD='0' ed è spento quando PD='1'.
In figura 2 è altresì visibile un primo istante di tempo ti, in cui l'amplificatore 2 viene acceso, cioè il segnale di accensione/spegnimento PD va a zero.
Nuovamente con riferimento al primo ed al secondo segnale di controllo sRESET e sRD, il primo segnale di controllo sRESET è sincrono con la prima componente di ingresso VC0R_in; in particolare, il primo segnale di controllo sRESET è posto pari a Ί' per resettare l'amplificatore 2 e va a zero in un secondo istante di tempo 12, in cui la prima componente di ingresso VC0R_inesibisce il primo zero successivo all'accensione dell'amplificatore 2, A tal proposito, sono possibili anche forme di realizzazione (non mostrate) in cui il primo segnale di controllo sRESET commuta a zero quando la prima componente di ingresso VC0R-inesibisce uno zero successivo al primo zero che segue l'accensione dell'amplificatore 2, ma ciò comporta un aumento del tempo di start-up, perciò nel seguito tale caso non viene descritto ulteriormente.
Il secondo segnale di controllo sRD è anch'esso sincrono con la prima componente di ingresso VCoR_in. In particolare, il secondo segnale di controllo sRD è posto pari a Ί', ad esempio insieme al primo segnale di controllo sRESET, e va a zero in un terzo istante di tempo t3, in cui la prima componente di ingresso VC0R_inesibisce il secondo zero successivo all'accensione dell'amplificatore 2, Nell'esempio mostrato in figura 2, la seconda componente di ingresso VQUAD_in esibisce, rispettivamente nel secondo e nel terzo istante di tempo 12, t3, un massimo ed un minimo.
Nuovamente con riferimento alla circuiteria di sincronizzazione 4, essa può essere implementata in modo di per sé noto, in modo da generare il primo ed il secondo segnale di controllo sRESET, sRD come descritti in precedenza, A tal fine, sebbene non mostrato, essa può includere un circuito squadratore ed uno o più divisori in frequenza, dal momento che il primo ed il secondo segnale di controllo sRESET, sRD sono sincroni con la prima componente di ingresso VCoR_in, e quindi anche con la seconda componente ingresso ν2υΑο_ΐη, ma hanno frequenze inferiori.
Ciò premesso, nel secondo istante t2, il primo ed il secondo interruttore principale RESETI, RESET2 si aprono, quindi il primo ed il secondo condensatore di retroazione Cri, Cr2iniziano a caricarsi. Pertanto, tra il primo ed il secondo terminale di uscita dell'amplificatore 2 si genera una tensione di uscita Vout, la quale è di tipo differenziale ed è pari alla somma di una prima ed una seconda componente di uscita VCOR-out, VQuAD-out, i cui andamenti sono mostrati in figura 2,
In dettaglio, nel periodo di tempo compreso tra il secondo ed il terzo istante di tempo t2, t3, al quale nel seguito ci si riferisce come al periodo di errore, il guadagno tra la tensione di uscita Vouted il segnale di ingresso Vìnè pari a Gi=-2hC/ ( 2C2) , dal momento che il primo ed il secondo condensatore di start-up CRESI, CRES2 sono rispettivamente in parallelo al primo ed al secondo condensatore di retroazione Cri, Cr2.
In maggior dettaglio, nel periodo di errore, la prima e la seconda componente di ingresso VC0R-in, VQ0AD-invengono amplificate in modo non corretto, laddove per amplificazione corretta si intende il caso in cui VcOR_out<~>G2*VCOR_ine VQyAD_out<=>G2*VQyAD_in, in cui G2=- 2*AC/ C2. Infatti, la prima e la seconda componente di ingresso VCoR_in, VQUAD_invengono amplificate per Gì, anziché per G2, cioè per un guadagno che è pari alla metà del guadagno corretto. Inoltre, si ha VQtjAD-out=Gi*(VQUAD_in-ERR), in cui ERR indica l'errore iniziale dovuto al fatto che, al secondo istante di tempo t2, la seconda componente di ingresso VQ(JAD-ÌIInon è nulla, a differenza della prima componente di ingresso VC0R_in; tale errore iniziale è appunto pari al valore assunto dalla seconda componente di ingresso ναυΑο_±η al secondo istante di tempo t2. In altre parole, nel secondo istante di tempo t2, non solo la seconda componente di ingresso VQ0AD_in è amplificata con un guadagno non corretto, ma inoltre il risultato è affetto da una sorta di offset. Ancora in altre parole, nel secondo istante di tempo t2, la seconda componente di uscita VQUAD-outassume un valore diverso da un corrispondente primo valore ideale, pari al prodotto del guadagno G2per il valore che la seconda componente di ingresso VQUAD_inassume nel secondo istante di tempo t2.
1/ intervallo di tempo che comincia con il terzo istante di tempo t3viene detto periodo privo di errore. Infatti, in tale periodo il circuito di amplificazione 1 amplifica in modo corretto, cioè si ha VCOR-out=G2*VCOR-ine
VQuAD_out=G2*VouAD_in·
In dettaglio, durante il periodo privo di errore, il primo ed il secondo condensatore di start-up CREsi, CREs2sono scollegati dall'amplificatore 2, pertanto la prima e la seconda componente di ingresso VC0R_in, VQ!JAD_invengono correttamente amplificate per G2.
In maggior dettaglio, al terzo istante di tempo t3, la prima componente di uscita VCOR-outè correttamente pari a zero; inoltre, sempre nel terzo istante di tempo t3, la seconda componente di uscita VQUAD_outè esattamente pari a G2*VQUAD-ÌII· Infatti, durante il periodo di errore, lo scarto tra il profilo errato della seconda componente d'uscita VQUAD.OUÌe il corrispondente profilo corretto si riduce, fino ad annullarsi nel terzo istante di tempo t3. In altre parole, nel terzo istante di tempo t3, gli effetti sulla seconda componente d'uscita VQOAD-outdell'errore iniziale e del non corretto guadagno Gìsi compensano, annullandosi ; pertanto, nel terzo istante di tempo t3la seconda componente di uscita VQlJAD_outassume un valore uguale ad un corrispondente secondo valore ideale, pari al prodotto del guadagno G2per il valore che la seconda componente di ingresso VQUAD-ÌIIassume nel terzo istante di tempo t3.
Inoltre, come spiegato in precedenza, nel terzo istante di tempo t3anche la prima componente d'uscita VCoR_outassume un valore corretto (nullo).
In altre parole, nel periodo privo di errore, non solo il guadagno è corretto, ma si verifica inoltre l'assenza di offset indesiderati, dal momento che i valori assunti dalla prima e dalla seconda componente di uscita VC0R_0ut/VQUAD_out nel terzo istante di tempo t3sono corretti.
Ancora con riferimento alla figura 2, a titolo puramente esemplificativo, si è assunto, per agevolare la comprensione, Gi=-l/2 e Gi=-1, cioè si è ipotizzato che il circuito di amplificazione 1 sia a guadagno unitario.
In pratica, la forma di realizzazione mostrata in figura 1 ha un tempo di start-up pari a metà del periodo della prima e della seconda componente di ingresso VC0R_ine VQUAD-ÌII. E' quindi possibile spegnere e riaccendere l'amplificatore 2 al fine di ridurre i consumi, senza che ciò comporti il rischio dover aspettare, in seguito ad ogni accensione, un periodo di tempo eccessivamente lungo, prima di ottenere valori corretti della tensione di uscita Vout. A tal proposito, per semplicità, in figura 2 non sono mostrati né lo spegnimento dell'amplificatore 2, né la successiva riaccensione-La figura 4 mostra una differente forma di realizzazione. Componenti già presenti nella forma di realizzazione mostrata in figura 1 sono indicati con i medesimi termini e con i medesimi segni di riferimento; inoltre, il primo ed il secondo condensatore di start-up
CRESI, CRES2 ed il primo ed il secondo condensatore di retroazione Cri, Cr2 hanno ancora valori di capacità uguali (compatibilmente con le inevitabili tolleranze) e pari a C2. Ciò premesso, nel seguito la forma di realizzazione mostrata in figura 4 viene descritta con riferimento alle differenze rispetto alla forma di realizzazione mostrata in figura 1.
Il primo, il secondo, il terzo ed il quarto interruttore secondario RD1, RD2, RD3, RD4 sono disposti diversamente rispetto alla forma di realizzazione mostrata in figura 1.
In particolare, il primo condensatore di start-up CRESI è ancora interposto tra il primo ed il secondo interruttore secondario RD1, RD2, Tuttavia, il primo interruttore secondario RD1 è configurato in modo da connettere un primo terminale del primo condensatore di start-up CRESIalternativamente al primo terminale di ingresso dell'amplificatore 2, oppure a massa. Similmente, il secondo interruttore secondario RD2 è configurato in modo da connettere un secondo terminale del primo condensatore di start-up CRESI alternativamente al primo terminale di uscita dell'amplificatore 2, oppure a massa.
Il secondo condensatore di start-up CRES2 è ancora interposto tra il terzo ed il quarto interruttore secondario RD3, RD4. Tuttavia, il terzo interruttore secondario RD3 è configurato in modo da connettere un primo terminale del secondo condensatore di start-up CRES2 alternativamente al secondo terminale di ingresso dell'amplificatore 2, oppure a massa. Similmente, il quarto interruttore secondario RD4 è configurato in modo da connettere un secondo terminale del secondo condensatore di start-up CRES2 alternativamente al secondo terminale di uscita dell'amplificatore 2, oppure a massa.
In maggior dettaglio, il circuito di amplificazione della forma di realizzazione mostrata in figura 4 è controllato dai segnali generati dal circuito di sincronizzazione mostrato in figura 5, in cui esso è indicato con 6. In particolare, il circuito di sincronizzazione 6 è configurato per generare, in funzione del segnale di riferimento Vrefe del segnale di accensione/spegnimento PD, il primo segnale di controllo sRESET ed un terzo segnale di controllo SRI, anche quest'ultimo segnale essendo un segnale in tensione di tipo digitale. Il terzo segnale di controllo SRI è sincronizzato con la prima componente di ingresso VC0R_in, come descritto in dettaglio in seguito.
In maggior dettaglio, sebbene non mostrato, il primo, il secondo, il terzo ed il quarto interruttore secondario RD1, RD2, RD3, RD4 sono comandati dal terzo segnale di controllo SRI, dunque operano in modo sincrono tra loro.
In particolare, il primo ed il secondo interruttore secondario RD1, RD2 sono comandati in maniera tale per cui, quando sRI='0', i terminali del primo condensatore di start-up CRESI sono collegati a massa, dunque il primo condensatore di start-up CRESI non incide sul guadagno del circuito di amplificazione 1; invece, quando sRI='1', il primo condensatore di start-up CRESIè collegato in parallelo al primo condensatore di retroazione Cri.
Il terzo ed il quarto interruttore secondario RD3, RD4 sono comandati in maniera tale per cui, quando sRI='0', i terminali del secondo condensatore di start-up CRES2 sono collegati a massa, dunque il secondo condensatore di startup CRES2 non incide sul guadagno del circuito di amplificazione 1; invece, quando sRI='1', il secondo condensatore di start-up CRES2 è collegato in parallelo al secondo condensatore di retroazione Cr2.
In uso, come mostrato in figura 6, il primo segnale di controllo sRESET va ancora a zero nel secondo istante di tempo 12, in cui la prima componente di ingresso VCoR_inesibisce il primo zero successivo all'accensione dell'amplificatore 2. Pertanto, il primo ed il secondo interruttore principale RESETI, RESET2 sono comandati come nella forma di realizzazione mostrata in figura 1.
Per quanto concerne il terzo segnale di controllo SRI, esso è sempre pari a Ό', tranne che in corrispondenza di una finestra temporale di durata àt, centrata attorno al terzo istante di tempo 13, in cui esso assume il valore
'1'.
In pratica, il terzo segnale di controllo SRI forma un impulso unitario, il quale, senza alcuna perdita di generalità, si estende nel tempo in modo simmetrico attorno al terzo istante di tempo t3, in cui la prima componente di ingresso VC0R-inesibisce il secondo zero successivo all'accensione dell'amplificatore 2. Pertanto, il primo ed il secondo condensatore di start-up CRESI/CRES2 sono posti in parallelo, rispettivamente, al primo ed al secondo condensatore di retroazione Cri, Cr2 solo durante la summenzionata finestra temporale, altrimenti sono posti a massa. A tal proposito, assumendo che il periodo della prima e della seconda componente di ingresso VCOR__ìn, VQUAD_ìn sia dell'ordine delle decine di microsecondi (ad esempio, 40ps), àt può essere dell'ordine di decimi di microsecondi (ad esempio O.lps). In maggior dettaglio, il rapporto tra àt ed il periodo della prima e della seconda componente di ingresso VC0R_ìn, VQ0AD_in può essere inferiore, ad esempio, a 1/50, oppure a 1/100. Nel seguito della presente descrizione, per semplicità, si assume che àt abbia una durata infinitesima, salvo laddove specificato diversamente .
In dettaglio, il periodo di errore si estende ancora tra il secondo ed il terzo istante di tempo t2, t3, mentre il periodo privo di errore si estende ancora a partire dal terzo istante di tempo t3,Sia nel periodo di errore che nel periodo privo di errore, il guadagno introdotto dal circuito di amplificazione 1 è corretto, cioè è pari al summenzionato valore G2, fatto salvo che durante la summenzionata finestra temporale del terzo segnale di controllo SRI, in cui il guadagno assume il summenzionato valore Gì, cioè si dimezza.
La prima componente di uscita VC0R-0utha quindi un profilo corretto sia nel periodo di errore, sia nel periodo privo di errore. Infatti, il dimezzamento del guadagno in corrispondenza dell'impulso del terzo segnale di controllo SRI non influenza la prima componente di uscita VCQR-out, dal momento che durante tale impulso la prima componente di ingresso VC0R-inè sostanzialmente nulla.
Per quanto concerne, invece, la seconda componente di uscita VQUAD-outr nel periodo di errore essa ha un profilo corretto, a meno di un offset che si mantiene costante per tutta la durata del periodo di errore, tale offset essendo causato dal fatto che, al momento del rilascio del primo e del secondo interruttore principale RESETI, RESET2, la seconda componente di ingresso VQoAD_innon è nulla. Tale offset si annulla in seguito all'impulso del terzo segnale di controllo SRI, grazie al dimezzamento del guadagno.
Più in particolare, in prima approssimazione il summenzionato offset si annulla subito dopo il fronte di salita dell'impulso del terzo segnale di controllo SRI. Inoltre, considerata la ridotta durata temporale dell'impulso del terzo segnale di controllo SRI, si può assumere che, successivamente al fronte di salita dell'impulso del terzo segnale di controllo SRI, la seconda componente di uscita VQOAD-outassuma un valore uguale ad un corrispondente valore ideale, pari al prodotto del guadagno Gìper il valore che la seconda componente di ingresso VQ(JAD-ÌIIassume nel terzo istante di tempo t3. In aggiunta, si può assumere che la seconda componente di uscita VQUAD_out mantenga il summenzionato valore ideale fino al fronte di discesa dell'impulso. Conseguentemente, durante il periodo privo di errore, cioè successivamente al fronte di discesa dell'impulso del terzo segnale di controllo SRI, anche la seconda componente di ingresso ν20Αο_ΐηviene amplificata correttamente. Da un altro punto di vista, quando avviene il fronte di discesa dell'impulso del terzo segnale di controllo SRI, la seconda componente di uscita VQUAD_out ha un valore pari al summenzionato valore ideale, il quale è pari al prodotto del valore G2 per il valore assunto dalla seconda componente di ingresso VQ(jAD_inal momento del fronte di discesa.
Ancora con riferimento alla figura 6, e senza alcuna perdita di generalità, anche in essa si è ipotizzato Gi=-1/2 e G2=-l. Inoltre, per semplicità di visualizzazione, in figura 6 la correzione dell'errore che affligge la seconda componente di uscita VQ[JAD_outavviene in modo istantaneo, nel terzo istante di tempo t3; inoltre, àt è allargata rispetto ad un situazione reale, per facilitarne la visualizzazione .
Ai fini pratici, anche la forma di realizzazione mostrata in figura 4 ha un tempo di start-up pari a metà del periodo della prima e della seconda componente di ingresso VC0R_ine VQUAD_in/pertanto garantisce i medesimi vantaggi della forma di realizzazione mostrata in figura 1.
Come mostrato in figura 7, è altresì possibile una forma di realizzazione del medesimo tipo della forma di realizzazione mostrata in figura 1, ma in cui la tensione di uscita Voutfornita dall'amplificatore 2 è di tipo single-ended, anziché differenziale; anche in tal caso, 1'amplificatore 2 può essere formato da un amplificatore operazionale.
Nel seguito, la forma di realizzazione mostrata in figura 7 viene descritta con riferimento alle sole differenze rispetto alla forma di realizzazione mostrata in figura 1; inoltre, componenti già presenti in figura 1 sono indicati con i medesimi termini e con i medesimi segni di riferimento, salvo laddove specificato diversamente.
In dettaglio, il secondo terminale di uscita dell'amplificatore 2 è assente; in altre parole, come precedentemente accennato, l'amplificatore 2 ha un'uscita di tipo single-ended. Inoltre, il secondo terminale di ingresso dell'amplificatore 2 è collegato a massa, pertanto anche la configurazione di ingresso dell'amplificatore 2 è di tipo single-ended. Il secondo condensatore di ingresso Ci2, il secondo condensatore di retroazione Cr2/il secondo condensatore di start-up CREs2, il secondo resistore di retroazione Rr2/il secondo interruttore principale RESET2 ed il terzo ed il quarto interruttore secondario RD3, RD4 sono quindi assenti, mentre il primo condensatore di ingresso è indicato con Cxed ha un valore di capacità ad esempio pari a Ci. Pertanto, si ha Gi=-Ci/(2*C2) e G2=-CI/C2.
Il nodo di ingresso N è formato dal terminale del primo condensatore di ingresso Cxnon collegato all'amplificatore 2.
Ai fini pratici, il circuito di amplificazione 1 mostrato in figura 7 funziona nel medesimo modo del circuito di amplificazione 1 mostrato in figura 1. Pertanto, i valori di capacità Ci e C2possono essere scelti in maniera tale da ottenere, ad esempio, i medesimi andamenti dei segnali mostrati in figura 2.
Come mostrato in figura 8, è altresì possibile una forma di realizzazione del medesimo tipo della forma di realizzazione mostrata in figura 4, ma in cui la tensione di uscita V0utè di tipo single-ended, anziché differenziale. Nel seguito, la forma di realizzazione mostrata in figura 8 viene descritta con riferimento alle sole differenze rispetto alla forma di realizzazione mostrata in figura 4; inoltre, componenti già presenti in figura 4 sono indicati con i medesimi termini e con i medesimi segni di riferimento, salvo laddove specificato diversamente .
In dettaglio, il secondo terminale di uscita dell'amplificatore 2 è assente; in altre parole, come precedentemente accennato, l'amplificatore 2 ha un'uscita di tipo single-ended. Inoltre, il secondo terminale di ingresso dell'amplificatore 2 è collegato a massa. Il secondo condensatore di ingresso C±2, il secondo condensatore di retroazione Cr2, il secondo condensatore di start-up CRES2/il secondo resistore di retroazione Rr2, il secondo interruttore principale RESET2 ed il terzo ed il quarto interruttore secondario RD3, RD4 sono quindi assenti, mentre il primo condensatore di ingresso è indicato con C*ed ha un valore di capacità ad esempio pari a Ci. Pertanto, si ha Gi=-Ci/(2*C2) e G2=-CI/C2-Ai fini pratici, il circuito di amplificazione 1 mostrato in figura 8 funziona nel medesimo modo del circuito di amplificazione 1 mostrato in figura 4. Pertanto, i valori di capacità Ci e C2possono essere scelti in maniera tale da ottenere, ad esempio, i medesimi andamenti dei segnali mostrati in figura 6.
Considerando ciascuna delle forme di realizzazione descritte in precedenza e mostrate rispettivamente nelle figure 1, 4, 7 e 8, è inoltre possibile una corrispondente forma di realizzazione, in cui il primo segnale di controllo sRESET va a zero quando la seconda componente di ingresso V,QUAD_in esibisce il primo zero successivo all'accensione dell'amplificatore 2; in tal caso, quando la seconda componente di ingresso ναϋΑο_ιηesibisce il secondo zero successivo all'accensione dell'amplificatore 2, si verifica che il secondo segnale di controllo sRD va a zero, oppure che il terzo segnale di controllo SRI genera il rispettivo impulso, a seconda della forma di realizzazione considerata. In altre parole, sono possibili forme di realizzazione in cui il primo ed il secondo/terzo segnale di controllo sRESET, sRD/sRI sono sincronizzati con gli zeri della seconda componente di ingresso ν2υΑο_ΐη,
Esempi di andamenti di segnali relativi a forme di realizzazione corrispondenti rispettivamente alle forme di realizzazione mostrate nelle figure 1 e 4, ma in cui nel secondo e nel terzo istante di tempo t2, t3si verificano zeri della seconda componente di ingresso VQ0AD-insono mostrati rispettivamente nelle figure 9 e 10, In tal caso, le considerazioni a proposito della prima e della seconda componente di uscita VCOR-oute VQ<jAD-out, relative alla correttezza del guadagno ed alla presenza di errore, risultano invertite rispetto a quanto descritto a proposito delle figure 2 e 6.
Come mostrato in figura 11, è possibile formare un circuito elettronico integrato 10, il quale è ad esempio un cosiddetto circuito integrato per una specifica applicazione (''application specific integrated Circuit", ASIC) ed include il circuito di sincronizzazione, qui indicato con 14, ed il circuito di amplificazione, qui indicato con 11. Senza alcuna perdita di generalità, la figura 11 si riferisce al caso in cui il circuito di amplificazione 11 è uno qualsiasi tra quelli precedentemente descritti e controllati (tra l'altro) dal secondo segnale di controllo sRD (il quale come detto può essere sincronizzato su uno zero della prima o della seconda componente di ingresso VCoR_in, dunque il circuito di sincronizzazione 14 è del tipo mostrato in figura 3. Come mostrato in figura 12, il circuito di amplificazione 11 può comunque essere uno qualsiasi tra quelli precedentemente descritti e controllati (tra l'altro) dal terzo segnale di controllo SRI (il quale come detto può essere sincronizzato su uno zero della prima o della seconda componente di ingresso VC0R-in, VQ(jAD-in), nel qual caso il circuito di sincronizzazione, indicato con 16, è del tipo mostrato in figura 5, Nelle figure 11 e 12, i terminali di uscita dell'amplificatore 2 non sono mostrati.
Indipendentemente dall'integrazione nel circuito elettronico integrato 10, sono inoltre possibili forme di realizzazione corrispondenti a forme di realizzazione descritte in precedenza, ma in cui il primo condensatore di ingresso (se il secondo condensatore di ingresso è assente) o entrambi il primo ed il secondo condensatore di ingresso hanno capacità variabili proporzionalmente al segnale dato dalla somma della prima e della seconda componente di ingresso VCOR_in/VQUAD_in/nel qual caso il nodo di ingresso N viene posto ad una tensione continua. In altre parole, riferendosi ad esempio al circuito di amplificazione mostrato in figura 1, è possibile che il nodo di ingresso sia posto ad una tensione costante e AC sia variabile proporzionalmente alla somma della prima e della seconda componente di ingresso VCQR_in, VQyAD_in. Anche in tal caso, infatti, si manifesta una differenza tra le cariche presenti sul primo e sul secondo condensatore di ingresso Cini, Cin2, la quale viene successivamente amplificata, con conseguente generazione della tensione di uscita Vout. A tal proposito, nelle forme di realizzazione che includono sia il primo che il secondo condensatore di ingresso Cìni, Cìn2, si verifica che le rispettive cariche hanno componenti di modo differenziale che variano proporzionalmente alla somma della prima e della seconda componente di ingresso VC0R_in, VQijAD_in, ma con segni opposti. Nelle forme di realizzazione prive del secondo condensatore di ingresso C±n2, la carica sul primo condensatore di ingresso Cinivaria proporzionalmente alla somma della prima e della seconda componente di ingresso VC0R-in, VQUAD-in.
Nuovamente con riferimento al circuito elettronico integrato 10, è inoltre possibile che alcuni componenti del circuito di amplificazione siano esterni rispetto al circuito elettronico integrato 10.
Ad esempio, la figura 13 mostra un sistema elettronico 20, il quale comprende un giroscopio 22, il quale è collegato al circuito elettronico integrato 10; più precisamente, il primo ed il secondo condensatore di ingresso Cu, Ci2sono formati dal giroscopio 22, come anche il nodo di ingresso N. Senza alcuna perdita di generalità, la figura 13 si riferisce al caso in cui il circuito di amplificazione 1 è del tipo mostrato in figura 1, a meno del fatto che il giroscopio 22 varia àC proporzionalmente alla somma della prima e della seconda componente di ingresso 1^COR-ÌH, I^QUAD_in*Sono tuttavia possibili sistemi elettronici (non mostrati) in cui il giroscopio 22 viene accoppiato ad una qualsiasi delle forme di realizzazione precedentemente descritte, quale ad esempio la forma di realizzazione mostrata in figura 4.
In particolare, con riferimento alla figura 13, il circuito di sincronizzazione 14 è collegato elettricamente al giroscopio 22, in modo da ricevere il segnale di riferimento Vref, il quale è generato dal giroscopio 22 in modo da essere in fase con la seconda componente di ingresso VQUAD-in. A tal proposito, nel caso di accoppiamento con un giroscopio, la prima e la seconda componente di ingresso VC0R-in, VQ[JAD_insono rispettivamente formate dalla cosiddetta componente di Coriolis e dalla cosiddetta componente in quadratura.
Come mostrato ancora in figura 13, il circuito elettronico integrato 10 comprende una porzione 30 del circuito di amplificazione 1, la quale comprende tutti i componenti del circuito di amplificazione 1 mostrato in figura 1, a meno del primo e del secondo condensatore di ingresso Cu, Ci2. Inoltre, il circuito elettronico integrato 10 comprende un circuito di polarizzazione 50, il quale ha un'uscita collegata al nodo di ingresso N ed è atto a polarizzare il nodo d'ingresso N ad una tensione costante Viri-static*H circuito di polarizzazione 50 è di tipo di per sé noto e pertanto non viene descritto ulteriormente .
In generale, indipendentemente dall'eventuale accoppiamento con il giroscopio 22 e quindi indipendentemente dalla presenza del primo e del secondo condensatore di ingresso Cn, C±2, il circuito elettronico integrato 10 può essere integrato in una singola piastrina {''die"). Nel caso di accoppiamento con il giroscopio 22, il giroscopio può essere formato in una piastrina diversa dalla piastrina che forma il circuito elettronico integrato .
Da quanto è stato descritto ed illustrato precedentemente, i vantaggi che la presente soluzione consente di ottenere emergono chiaramente.
In particolare, la presente soluzione consente di ridurre il tempo di start-up, consentendo così di accendere e spegnere 1'amplificatore in funzione delle necessità di risparmio energetico, senza che ciò comporti l'introduzione di lunghi periodi in cui il segnale di uscita non è corretto.
Inoltre, tutte le forme di realizzazione descritte possono essere integrate su aree limitate, dal momento che prevedono 1'impiego di un numero molto limitato di componenti elettronici. Ancora, l'aggravio di consumo energetico introdotto dalla presente soluzione rispetto alle architetture tradizionali è sostanzialmente trascurabile.
In conclusione, è chiaro che modifiche e varianti possono essere apportate a quanto è stato descritto ed illustrato sin qui, senza tuttavia scostarsi dall'ambito di tutela della presente invenzione, come definito nelle rivendicazioni allegate .
Ad esempio, l'amplificatore 2 può essere formato da un qualsiasi amplificatore di tipo noto, ad uno o più stadi. Inoltre, 1'amplificatore 2 può essere formato sulla base di una qualsiasi tecnologia nota e pertanto può essere formato, ad esempio, da transistori BJT o MOSFET.
Il primo ed il secondo resistore di retroazione Rri, Rr2possono essere implementati mediante impiego di corrispondenti transistori MOSFET, nel qual caso i valori di resistenza possono essere variati.
Ciascuno degli interruttori descritti può essere implementato in modo di per sé noto, ad esempio mediante impiego di un corrispondente transistore MOSFET. Relativamente all'impulso del terzo segnale di controllo SRI, esso può essere disposto temporalmente in modo non perfettamente allineato rispetto al terzo istante di tempo t3, cioè il suo centro può avvenire sia prima che dopo il terzo istante di tempo t3. Inoltre, è possibile che il terzo istante di tempo t3non cada durante 1'impulso del terzo segnale di controllo SRI, nel qual caso è possibile che esso disti dal fronte di discesa dell'impulso (se in ritardo), oppure dal fronte di salita dell'impulso (se in anticipo), di una quantità inferiore ad esempio a 1/50, oppure a 1/100, del periodo della prima e della seconda componente di ingresso VC0R-in, VQU^ ^ .
Tutti i segnali digitali posso risultare invertiti rispetto a quanto descritto, nel qual caso i relativi interruttori da essi controllati vengono modificati di conseguenza.
Infine, in linea di principio il primo ed il secondo resistore di retroazione Rri, Rr2 potrebbero essere assenti, tuttavia la loro presenza consente di recuperare più rapidamente eventuali errori della prima e della seconda componente di ingresso VC0R-in, VQUAD-in, dovuti ad esempio alle tolleranze dei componenti.

Claims (15)

  1. RIVENDICAZIONI 1. Circuito elettronico per amplificare un segnale elettrico di ingresso includente una prima ed una seconda componente di ingresso (VC0R_in, ναϋΑο_ΐπ), le quali hanno un medesimo periodo e sono in quadratura di fase tra loro, detto circuito elettronico comprendendo: - un amplificatore (2) includente un primo terminale di ingresso ed un primo terminale di uscita, il primo terminale di ingresso essendo accoppiabile ad un primo condensatore di ingresso (Cu), la cui carica varia in funzione di detto segnale elettrico di ingresso; - un primo condensatore di retroazione (Cri), collegato tra il primo terminale di ingresso ed il primo terminale di uscita dell'amplificatore (2); e - un primo interruttore (RESETI) configurato per operare alternativamente in una prima modalità operativa, in cui è configurato in modo da scaricare detto primo condensatore di retroazione (Cri), ed una seconda modalità operativa, in cui è aperto; detto circuito elettronico essendo configurato per amplificare detto segnale elettrico di ingresso in funzione del valore di capacità presente tra il primo terminale di ingresso ed il primo terminale di uscita dell'amplificatore (2), detto circuito elettronico comprendendo inoltre: - un primo condensatore addizionale (CRESI); e un primo circuito di accoppiamento (RD1,RD2) configurato per operare alternativamente in una rispettiva prima modalità operativa, in cui collega il primo condensatore addizionale (CRESI) in parallelo al primo condensatore di retroazione (Cri)/ed in una rispettiva seconda modalità operativa, in cui disaccoppia il primo condensatore addizionale (CRESI) dal primo condensatore di retroazione (Cri); ed in cui detto primo interruttore (RESETI) è configurato per commutare dalla prima alla seconda modalità operativa in un primo istante di tempo (t2), in cui una (VCoR_ìn) tra la prima e la seconda componente di ingresso (VC0R_.in/^QUAD_in) assume un primo valore nullo, ed in cui l'altra (VQyAD_in) tra dette prima e seconda componente di ingresso (VC0R-in, VQUAD-ìn) assume un valore non nullo, in maniera tale per cui successivamente a detto primo istante di tempo (t2) l'amplificatore (2) genera un segnale elettrico di uscita includente una prima ed una seconda componente di uscita (VC0R_0ut/VQ(jAD-out), le quali sono rispettivamente funzione della prima e della seconda componente di ingresso (VCOR__in/^OUAD_ìn), la componente di uscita (VQyAD-out) che è funzione di detta altra (VQUAD_in) tra dette prima e seconda componente di ingresso (VC0R-in,<v>Q(jAD_in) differendo in detto primo istante di tempo (t2) da un corrispondente primo valore ideale, detto primo valore ideale essendo funzione di detto valore non nullo e di un valore di guadagno a regime pari al guadagno con cui detto circuito elettronico amplifica quando il primo interruttore (RESETI) ed il primo circuito di accoppiamento (RD1,RD2) operano nelle rispettive seconde modalità operative; ed in cui il primo circuito di accoppiamento (RD1, RD2) è configurato per eseguire una commutazione dalla rispettiva prima modalità operativa alla rispettiva seconda modalità operativa in modo sincrono con un secondo istante di tempo (t3), il quale dista temporalmente metà di detto periodo dal primo istante di tempo (t2)e nel quale detta una (VCoR_ìn) tra la prima e la seconda componente di ingresso (VC0R_.in/^OUAD_in) assume un secondo valore nullo, in modo tale per cui, successivamente a detta commutazione, detto circuito elettronico amplifica sia la prima che la seconda componente di ingresso (VC0R-in, VQ0AD-in) con guadagno pari a detto valore di guadagno a regime; ed in cui il primo circuito di accoppiamento (RD1,RD2) è inoltre configurato per operare, tra detto primo istante di tempo (t2)e detta commutazione, in maniera tale per cui, quando avviene detta commutazione, la componente di uscita (VQtjAD-out) che è funzione di detta altra (VQUAD_in) tra dette prima e seconda componente di ingresso (VC0R-in, VQ[JAD-in) è pari ad un corrispondente secondo valore ideale, detto secondo valore ideale essendo funzione di detto valore di guadagno a regime e del valore assunto da detta altra (VQUAD-in) tra dette prima e seconda componente di ingresso (VCoR_in, VQ[JAD-ÌII) quando avviene detta commutazione.
  2. 2. Circuito elettronico secondo la rivendicazione 1, in cui il primo condensatore di retroazione (Cri) ed il primo condensatore addizionale (CRESI) hanno sostanzialmente uguali capacità.
  3. 3. Circuito elettronico secondo la rivendicazione 1 o 2, in cui detto primo circuito di accoppiamento (RD1 , RD2) è configurato in modo tale per cui detta commutazione avviene in detto secondo istante di tempo (t3), e tra detti primo e secondo istante di tempo (t2,t3) il primo circuito di accoppiamento (RD1,RD2) opera nella rispettiva prima modalità operativa,
  4. 4. Circuito elettronico secondo la rivendicazione 3, comprendente inoltre un primo resistore (Rri)/il quale è collegato tra il primo terminale di ingresso ed il primo terminale di uscita dell'amplificatore (2).
  5. 5. Circuito elettronico secondo la rivendicazione 3 o 4, in cui l'amplificatore (2) comprende inoltre un secondo terminale di ingresso ed un secondo terminale di uscita, il secondo terminale di ingresso essendo accoppiabile ad un secondo condensatore di ingresso (Ci2), la cui carica varia in maniera tale per cui le cariche sul primo e sul secondo condensatore di ingresso (CÌI,CÌ2) hanno componenti di modo differenziale proporzionali a detto segnale elettrico di ingresso; detto circuito elettronico comprendendo inoltre; - un secondo condensatore di retroazione (Cr2), collegato tra il secondo terminale di ingresso ed il secondo terminale di uscita dell'amplificatore (2) ed avente sostanzialmente la medesima capacità del primo condensatore di retroazione (Cri); e - un secondo interruttore (RESET 2) configurato per operare alternativamente in una rispettiva prima modalità operativa, in cui è configurato in modo da scaricare detto secondo condensatore di retroazione (Cr2), ed una rispettiva seconda modalità operativa, in cui è aperto; - un secondo condensatore addizionale (CRES2) avente sostanzialmente la medesima capacità del primo condensatore di addizionale (CRESI); e - un secondo circuito di accoppiamento (RD3,RD4) configurato per operare alternativamente in una rispettiva prima modalità operativa, in cui collega il secondo condensatore addizionale (CRES2) in parallelo al secondo condensatore di retroazione (Cr2), ed in una rispettiva seconda modalità operativa, in cui disaccoppia il secondo condensatore addizionale (CRES2) dal secondo condensatore di retroazione (Cr2); ed in cui il secondo interruttore (RESET2 ) è configurato per operare nella medesima modalità operativa del primo interruttore (RESETI); ed in cui il secondo circuito di accoppiamento (RD3,RD4) è configurato per operare nella medesima modalità operativa del primo circuito di accoppiamento (RD1,RD2).
  6. 6. Circuito elettronico secondo la rivendicazione 1 o 2, in cui detto primo circuito di accoppiamento (RD1, RD2) è configurato per operare nella rispettiva seconda modalità operativa a partire da detto primo istante di tempo (t2)e successivamente per commutare nella rispettiva prima modalità operativa e per operare in detta rispettiva prima modalità operativa per un intervallo temporale (àt) che termina con detta commutazione.
  7. 7. Circuito elettronico secondo la rivendicazione 6, in cui detto secondo istante di tempo (t3)cade durante detto intervallo temporale (àt).
  8. 8. Circuito elettronico secondo la rivendicazione 6 o 7, in cui detto intervallo temporale (àt) ha una durata temporale inferiore a 1/50 di detto periodo.
  9. 9. Circuito elettronico secondo una qualsiasi delle rivendicazioni da 6 a 8, in cui, quando opera nella rispettiva seconda modalità operativa, il primo circuito di accoppiamento (RD1,RD2) collega il primo condensatore addizionale (CRESi)ad un potenziale di riferimento.
  10. 10. Circuito elettronico secondo una qualsiasi delle rivendicazioni da 6 a 9, comprendente inoltre un primo resistore (Rri), il quale è collegato tra il primo terminale di ingresso ed il primo terminale di uscita dell'amplificatore (2).
  11. 11. Circuito elettronico secondo una qualsiasi delle rivendicazioni da 6 a 10, in cui l'amplificatore (2) comprende inoltre un secondo terminale di ingresso ed un secondo terminale di uscita, il secondo terminale di ingresso essendo accoppiabile ad un secondo condensatore di ingresso (C±2), la cui carica varia in maniera tale per cui le cariche sul primo e sul secondo condensatore di ingresso (Cii,Ci2)hanno componenti di modo differenziale proporzionali a detto segnale elettrico di ingresso; detto circuito elettronico comprendendo inoltre; - un secondo condensatore di retroazione (Cr2), collegato tra il secondo terminale di ingresso ed il secondo terminale di uscita dell'amplificatore (2) ed avente sostanzialmente la medesima capacità del primo condensatore di retroazione (Cri); e - un secondo interruttore (RESET2) configurato per operare alternativamente in una rispettiva prima modalità operativa, in cui è configurato in modo da scaricare detto secondo condensatore di retroazione (Cr2), ed una rispettiva seconda modalità operativa, in cui è aperto; - un secondo condensatore addizionale (0ΚΕ32)avente sostanzialmente la medesima capacità del primo condensatore di addizionale (CREsi); e - un secondo circuito di accoppiamento (RD3,RD4) configurato per operare alternativamente in una rispettiva prima modalità operativa, in cui collega il secondo condensatore addizionale (CRES2) in parallelo al secondo condensatore di retroazione (Cr2), ed in una rispettiva seconda modalità operativa, in cui disaccoppia il secondo condensatore addizionale (CREs2) dal secondo condensatore di retroazione (Cr2); ed in cui il secondo interruttore (RESET2 ) è configurato per operare nella medesima modalità operativa del primo interruttore (RESETI); ed in cui il secondo circuito di accoppiamento (RD3, RD4) è configurato per operare nella medesima modalità operativa del primo circuito di accoppiamento (RD1,RD 2).
  12. 12. Circuito elettronico secondo una qualsiasi delle rivendicazioni precedenti, comprendente un circuito di sincronizzazione (4;6;14;16) configurato per ricevere un segnale elettrico di riferimento (Vref) in fase con una di dette prima e seconda componente di ingresso (VC0R_in, VQUAD_in) e per generare un segnale di attivazione (sRESET) ed un segnale di controllo (sRD;sRI) atti a comandare rispettivamente detto primo interruttore (RESETI) e detto primo circuito di accoppiamento (RD1,RD2) .
  13. 13. Sistema elettronico comprendente un giroscopio (22) ed un circuito elettronico secondo una qualsiasi delle rivendicazioni precedenti, elettricamente accoppiati tra loro .
  14. 14. Sistema elettronico secondo la rivendicazione 13, quando dipendente dalle rivendicazioni 5 o 11, in cui detto giroscopio (22) forma detti primo e secondo condensatore di ingresso (CÌI,CÌ2).
  15. 15. Sistema elettronico secondo la rivendicazione 13 o 14, in cui dette prima e seconda componente di ingresso (VC0R-ìn, VQUAD_in) sono rispettivamente proporzionali ad una componente di Coriolis e una componente in quadratura generate dal giroscopio (22).
ITUB2015A009233A 2015-12-23 2015-12-23 Circuito elettronico di amplificazione con ridotto tempo di start-up per un segnale includente componenti in quadratura ITUB20159233A1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
ITUB2015A009233A ITUB20159233A1 (it) 2015-12-23 2015-12-23 Circuito elettronico di amplificazione con ridotto tempo di start-up per un segnale includente componenti in quadratura
US15/156,172 US10177720B2 (en) 2015-12-23 2016-05-16 Amplifying electronic circuit with reduced start-up time for a signal including quadrature components
CN201620511650.7U CN205829584U (zh) 2015-12-23 2016-05-31 用于放大电输入信号的电子电路和电子系统
CN201610374787.7A CN106911312B (zh) 2015-12-23 2016-05-31 针对包括正交分量的信号的具有减少的启动时间的放大电子电路
EP16175666.3A EP3185416B1 (en) 2015-12-23 2016-06-22 An amplifying electronic circuit with reduced start-up time for a signal including quadrature components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITUB2015A009233A ITUB20159233A1 (it) 2015-12-23 2015-12-23 Circuito elettronico di amplificazione con ridotto tempo di start-up per un segnale includente componenti in quadratura

Publications (1)

Publication Number Publication Date
ITUB20159233A1 true ITUB20159233A1 (it) 2017-06-23

Family

ID=55538537

Family Applications (1)

Application Number Title Priority Date Filing Date
ITUB2015A009233A ITUB20159233A1 (it) 2015-12-23 2015-12-23 Circuito elettronico di amplificazione con ridotto tempo di start-up per un segnale includente componenti in quadratura

Country Status (4)

Country Link
US (1) US10177720B2 (it)
EP (1) EP3185416B1 (it)
CN (2) CN106911312B (it)
IT (1) ITUB20159233A1 (it)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20159233A1 (it) * 2015-12-23 2017-06-23 St Microelectronics Srl Circuito elettronico di amplificazione con ridotto tempo di start-up per un segnale includente componenti in quadratura
US10594311B2 (en) * 2016-11-07 2020-03-17 Mediatek Inc. Driver circuit
TWI641213B (zh) * 2017-09-05 2018-11-11 瑞昱半導體股份有限公司 放大器與其重置方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060087370A1 (en) * 2004-10-22 2006-04-27 Denso Corporation Charge amplifier
EP1840508A2 (en) * 2006-03-28 2007-10-03 Honeywell Inc. Adaptive circuits and methods for reducing vibration or shock induced errors in inertial sensors
EP1959562A1 (en) * 2007-02-15 2008-08-20 STMicroelectronics S.r.l. Fully differential demodulator with variable gain and method for demodulating a signal
EP2259019A1 (en) * 2009-06-03 2010-12-08 STMicroelectronics S.r.l. Microelectromechanical gyroscope with position control driving and method for controlling a microelectromechanical gyroscope
EP2648334A1 (en) * 2012-04-05 2013-10-09 Fairchild Semiconductor Corporation Mems device front-end charge amplifier

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1227615B (it) * 1988-12-22 1991-04-22 Sgs Thomson Microelectronics Filtro completamente differenziale a condensatori commutati utilizzante amplificatori operazionali cmos senza retroazione di modo comune
US6253612B1 (en) * 1998-06-05 2001-07-03 Integrated Micro Instruments, Inc. Generation of mechanical oscillation applicable to vibratory rate gyroscopes
EP1071206B1 (en) * 1999-07-20 2004-06-02 STMicroelectronics S.r.l. A receiver portion of a telephone
GB2430819B (en) * 2003-12-05 2007-08-01 Wolfson Microelectronics Plc Digital-to-analogue converter
EP1790988B1 (en) * 2005-11-29 2017-01-18 STMicroelectronics Srl Detection circuit using a differential capacitive sensor with input-common-mode control in a sense interface
CN100586024C (zh) * 2007-04-05 2010-01-27 中国科学院微电子研究所 双采样乘法数字模拟转换电路及其应用
US7944288B2 (en) * 2008-09-29 2011-05-17 Infineon Technologies Ag Switched-capacitor amplifier arrangement having a low input current
IT1394627B1 (it) * 2009-06-05 2012-07-05 St Microelectronics Rousset Filtro passabanda a condensatori commutati di tipo tempo-discreto, in particolare per la cancellazione dell'offset e di rumore a bassa frequenza di stadi a condensatori commutati
US8599053B2 (en) * 2010-12-22 2013-12-03 Microchip Technology Incorporated Switched-capacitance gain amplifier with improved input impedance
ITUB20159233A1 (it) * 2015-12-23 2017-06-23 St Microelectronics Srl Circuito elettronico di amplificazione con ridotto tempo di start-up per un segnale includente componenti in quadratura

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060087370A1 (en) * 2004-10-22 2006-04-27 Denso Corporation Charge amplifier
EP1840508A2 (en) * 2006-03-28 2007-10-03 Honeywell Inc. Adaptive circuits and methods for reducing vibration or shock induced errors in inertial sensors
EP1959562A1 (en) * 2007-02-15 2008-08-20 STMicroelectronics S.r.l. Fully differential demodulator with variable gain and method for demodulating a signal
EP2259019A1 (en) * 2009-06-03 2010-12-08 STMicroelectronics S.r.l. Microelectromechanical gyroscope with position control driving and method for controlling a microelectromechanical gyroscope
EP2648334A1 (en) * 2012-04-05 2013-10-09 Fairchild Semiconductor Corporation Mems device front-end charge amplifier

Also Published As

Publication number Publication date
EP3185416A1 (en) 2017-06-28
US10177720B2 (en) 2019-01-08
CN106911312B (zh) 2020-06-09
CN205829584U (zh) 2016-12-21
EP3185416B1 (en) 2020-01-01
CN106911312A (zh) 2017-06-30
US20170187335A1 (en) 2017-06-29

Similar Documents

Publication Publication Date Title
CN102064703B (zh) 开关电源恒流输出控制装置和方法
JP5217319B2 (ja) 定電流出力制御型スイッチングレギュレータ
TWI521321B (zh) 電壓調節電路及其方法
TWI527346B (zh) Exchange regulator control circuit and the use of its exchange regulator, electronic equipment
ITUB20159233A1 (it) Circuito elettronico di amplificazione con ridotto tempo di start-up per un segnale includente componenti in quadratura
JP2009065772A (ja) 充電制御回路
US11029197B2 (en) Optical sensor arrangement and method for light sensing
US8493042B2 (en) Switching regulator
JP2006086997A (ja) 発振回路及びこの発振回路を有する半導体装置
JP2018521622A5 (it)
WO2007088713A1 (ja) 温度補償回路および試験装置
CN105846670A (zh) 时钟电路及其控制方法
KR101309465B1 (ko) 듀티 사이클 보정장치
US20230396259A1 (en) Phase-locked loop (pll) with direct feedforward circuit
ATE428219T1 (de) Elektronische schaltung mit kompensation des intrinsischen offsets von differenzpaaren
TW589788B (en) Noise elimination circuit
JP2014027644A (ja) パワーオンリセット装置及びパワーオンリセット方法
CN205566250U (zh) 电子设备
US8659274B2 (en) Switching power supply circuit in a synchronous rectification mode for alternately turning on and off a main switching element and a subordinate switching element
CN201846236U (zh) 开关电源恒流输出控制装置
US10819339B2 (en) Capacitive touch sensing circuit
EP2999080A1 (en) Wireless power supply device
TWI559665B (zh) 具有斜率補償功能的切換模式電源供應器
TWI587619B (zh) 電源轉換器及其中的開關控制單元
US9059639B2 (en) Control circuit for power converter and method thereof