CN108829931B - 一种bmc收发器 - Google Patents

一种bmc收发器 Download PDF

Info

Publication number
CN108829931B
CN108829931B CN201810478180.2A CN201810478180A CN108829931B CN 108829931 B CN108829931 B CN 108829931B CN 201810478180 A CN201810478180 A CN 201810478180A CN 108829931 B CN108829931 B CN 108829931B
Authority
CN
China
Prior art keywords
operational amplifier
bmc
switch
data
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810478180.2A
Other languages
English (en)
Other versions
CN108829931A (zh
Inventor
陶成
徐希
季翔宇
付家喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lontium Semiconductor Corp
Original Assignee
Lontium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lontium Semiconductor Corp filed Critical Lontium Semiconductor Corp
Priority to CN201810478180.2A priority Critical patent/CN108829931B/zh
Priority to US16/049,890 priority patent/US10425101B1/en
Publication of CN108829931A publication Critical patent/CN108829931A/zh
Application granted granted Critical
Publication of CN108829931B publication Critical patent/CN108829931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45215—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45237—Complementary long tailed pairs having parallel inputs and being supplied in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45269—Complementary non-cross coupled types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0617—Systems characterised by the synchronising information used the synchronising signal being characterised by the frequency or phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/0328—Arrangements for operating in conjunction with other apparatus with interference cancellation circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45156—At least one capacitor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45332—Indexing scheme relating to differential amplifiers the AAC comprising one or more capacitors as feedback circuit elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems

Abstract

本发明公开了一种BMC收发器，通过基于分时复用的运算放大器电路，将运算放大器接成单位增益缓冲器作为BMC收发器，通过输入输出选择开关来切换其工作在发送器还是接收器，且在发送器模式下，通过改变运算放大器输入差分对管的偏置电流进而改变其转换速率来实现上升下降沿可调的发送器输出波形，以解决现有技术中传统的BMC发送器与现有的BMC接收器模块在电路性质上不同，导致数字模块和模拟模块在电源系统上的相互影响，同时，由于传统的BMC发送器的等间隔数据或时钟驱动为数字缓冲器，不仅会带来较大的电源开关噪声，而且消耗较大的芯片面积和功耗的问题。

Description

一种BMC收发器
技术领域
本发明涉及电路设计技术领域，特别是涉及一种BMC收发器。
背景技术
目前，Type-C作为新兴的USB(Universal Serial Bus，通用串行总线)接口标准，在USB-PD协议的支持下，能够提供更高的数据传输速度、更大功率的线上供电能力和更简易轻便的系统连接，并且支持USB3.1数据以及包括DP(DisplayPort，高清数字显示标准接口)、HDMI(High Definition Multimedia Interface，高清晰度多媒体接口)和MHL(MobileHigh-Definition Link，移动终端高清影音标准接口)等在内的多种视频数据的同时传输。根据USB-PD规范，Type-C上下游设备的连接是在CC(Cofiguration Channel，配置通道)通道上采用BMC(Biphase Mark Coding，双相符号编码)编码机制进行通信后完成的，USB-PD协议对BMC编码后的发送波形上升沿或下降沿做了严格的规定。但由于Type-C连接系统寄生参数的不确定性，该发送波形的上升沿或下降沿的设计需要可调才能保证其不依赖于系统连接属性，并通过USB-PD的规范测试。
传统的BMC收发器分为独立的两部分，即BMC发送器和BMC接收器，如图1所示，给出了一个传统的BMC收发器的示意图，其BMC发送器由推挽驱动输出电路01和上升下降沿控制电路02组成，BMC接收器由比较器03和参考电压产生电路04组成，其中，推挽驱动输出电路01和上升下降沿控制电路02为数字电路，比较器03和参考电压产生电路04为模拟电路，两块电路的性质不同，要求在版图布局时做适当的隔离，同时，推挽驱动输出电路01和上升下降沿控制电路02的电源有比较大的开关噪声，会影响比较器03和参考电压产生电路04的比较结果；另外，传统的BMC发送器采用的架构，如图2给出的一个例子所示，给出了一个传统中常用的带有转换速率控制的BMC发送器，输入数据di经过n级时钟采样后得到的等间隔信号d0～dn(间隔时间为时钟周期Tck)，然后将等间隔信号d0～dn发送给同样数量的缓冲器BUF，使得n个BUF依次打开驱动输出，最终表现出来的就是上升沿或下降沿得到控制的输出波形，如图3上所示。通过改变时钟频率，即时钟周期Tck，就可以改变转换速率，如图3下给出了轻负载和重负载情况下的波形，可以看到有明显的上升沿阶梯或下降沿阶梯，这个阶梯在电路实际工作中会通过滤波器进行滤波，最终看到的将是平滑的上升下降沿，如图3下所示。但是，这种传统的BMC收发器也存在缺点：首先，在性质上BMC发送器为数字电路，BMC接收器为模拟电路，在设计时，需要将两者的电源和地做一定程度的隔离和防护，以防止数字模块和模拟模块在电源系统上的相互影响；其次，传统的BMC发送器采用的架构(如图2所示)，尽管上升沿或下降沿的调节手段也是需要若干等间隔相位的时钟或者是经过若干级采样的数据来控制，但是这些等间隔数据或时钟驱动的是数字缓冲器，不仅会带来较大的电源开关噪声，而且消耗较大的芯片面积和功耗。
发明内容
本发明的目的在于提出一种新颖的低成本、低功耗、简单易实现的BMC收发器，以解决现有技术中传统的BMC发送器与现有的BMC接收器模块在电路性质上不同，导致数字模块和模拟模块在电源系统上的相互影响，同时，由于传统的BMC发送器的等间隔数据或时钟驱动为数字缓冲器，不仅会带来较大的电源开关噪声，而且消耗较大的芯片面积和功耗的问题。
为达到上述目的，本发明提供了以下技术方案：
一种BMC收发器，包括：运算放大器电路和模式切换开关组合，所述运算放大器电路以分时复用的方式工作，其中：
当工作在发送器模式下时，所述模式切换开关组将所述运算放大器电路配置为BMC发送器，将所述数据编码和协议处理单元生成的所述待发送数据txd通过所述运算放大器电路发送到所述CC通道；
当工作在接收器模式下时，所述模式切换开关组将所述运算放大器电路配置为BMC接收器，接收来自所述CC通道由下游发送过来的BMC数据，并发送给所述数据编码和协议处理单元处理；
在所述发送器模式下时，输出波形上升下降时间的调节通过改变所述运算放大器电路自身的偏执电流来改变所述运算放大器电路在阶跃输入信号下对电容的充放电速度来实现。
具体的，所述运算放大器电路为差分输入差分输出的运算放大器或差分输入单端输出的运算放大器。
具体的，所述差分输入差分输出的运算放大器包括：正极性输入端、负极性输入端、正极性输出端和负极性输出端，其中：
所述正极性输入端和所述负极性输入端的输入信号，连接来自所述数据编码和协议处理单元的待发送数据txd或者CC通道由下游发送过来的待接收数据；
所述正极性输出端和所述负极性输出端的输出信号，连接所述CC通道或所述数据编码和协议处理单元待接收数据rxd。
具体的，所述模式切换开关组合包括：第一开关、第二开关、第三开关和第四开关；
当所述BMC收发器工作于发送模式时，控制所述第一开关和所述第三开关闭合、所述第二开关和所述第四开关断开，使得所述运算放大器的所述正极性输入端与来自所述数据编码和协议处理单元的待发送数据txd相连，所述运算放大器的所述正极性输出端和所述负极性输入端相连，形成单位增益缓冲器，驱动CC通道形成最终的BMC输出波形；
当所述BMC收发器工作于接收模式时，控制所述第一开关和所述第三开关断开、所述第二开关和所述第四开关闭合，使得所述运算放大器的所述负极性输入端与所述CC通道相连，接收来自下游设备发送过来的BMC数据，所述运算放大器的所述负极性输出端和所述正极性输入端相连，形成单位增益缓冲器，并将接收到的输入波形整形后送给所述数据编码和协议处理单元处理。
具体的，所述差分输入单端输出的运算放大器包括：正极性输入端、负极性输入端和正极性输出端，其中：
所述正极性输入端和所述负极性输入端的输入信号，连接来自所述数据编码和协议处理单元的待发送数据txd或者CC通道由下游发送过来的待接收数据；
所述正极性输出端的输出信号，连接所述CC通道或所述数据编码和协议处理单元的待接收数据rxd。
具体的，所述模式切换开关组合包括：第一开关、第二开关、第三开关和第四开关；
当所述BMC收发器工作于发送模式时，控制所述第一开关和所述第三开关闭合、所述第二开关和所述第四开关断开，使得所述运算放大器的所述正极性输入端与来自所述数据编码和协议处理单元的待发送数据txd相连，所述运算放大器的所述正极性输出端与所述负极性输入端相连，与所述CC通道相连，驱动所述CC通道形成最终的BMC输出波形；
当所述BMC收发器工作于接收模式时，控制所述第一开关和所述第三开关断开、所述第二开关和所述第四开关闭合，使得所述运算放大器的所述正极性输入端与所述CC通道相连，接收来自下游设备发送过来的BMC数据，所述运算放大器的所述正极性输出端与所述负极性输入端相连，与所述数据编码和协议处理单元的待接收数据rxd相连，并将接收到的输入波形整形后送给所述数据编码和协议处理单元处理。
经由上述的技术方案可知，与现有技术相比，本发明公开了一种BMC收发器，包括：运算放大器电路和模式切换开关组合，运算放大器电路以分时复用的方式工作，其中：当工作在发送器模式下时，模式切换开关组将运算放大器电路配置为BMC发送器，将数据编码和协议处理单元生成的待发送数据txd通过运算放大器电路发送到CC通道；当工作在接收器模式下时，模式切换开关组将运算放大器电路配置为BMC接收器，接收来自CC通道由下游发送过来的BMC数据，并发送给数据编码和协议处理单元处理；在发送器模式下时，输出波形上升下降时间的调节通过改变运算放大器电路自身的偏执电流来改变运算放大器电路在阶跃输入信号下对电容的充放电速度来实现。本发明通过基于分时复用的运算放大器电路，将运算放大器接成单位增益缓冲器作为BMC收发器，通过输入输出选择开关来切换其工作在发送器还是接收器，且在发送器模式下，通过改变运算放大器输入差分对管的偏置电流进而改变其转换速率来实现上升下降沿可调的发送器输出波形，以解决现有技术中传统的BMC发送器与现有的BMC接收器模块在电路性质上不同，导致数字模块和模拟模块在电源系统上的相互影响，同时，由于传统的BMC发送器的等间隔数据或时钟驱动为数字缓冲器，不仅会带来较大的电源开关噪声，而且消耗较大的芯片面积和功耗的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术提供的传统BMC收发器结构示意图；
图2为现有技术中提供的传统BMC发送器结构示意图；
图3为现有技术提供的传统BMC发送器的输出波形原理示意图；
图4为现有技术提供的传统BMC发送器的输入波形和输出波形的示意图；
图5为本发明实施例提供的一种BMC收发器结构示意图；
图6为本发明实施例提供的运算放大器01的一种实施方式的连接方式示意图；
图7为本发明实施例提供的运算放大器01的另一种实施方式的连接方式示意图；
图8为本发明实施例提供的运算放大器01的又一种实施方式的连接方式示意图；
图9为本发明实施例提供的运算放大器01的输入输出阶跃响应波形图；
图10为本发明实施例提供的BMC-Ⅰ型收发器的具体实现形式的结构示意图；
图11为本发明实施例提供的BMC-Ⅰ型收发器中的运算放大器01的具体示意图；
图12为本发明实施例提供的BMC-II型收发器的具体实现形式的结构示意图；
图13为本发明实施例提供的运算放大器01的结构原理示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
术语解释：
USB Type-C：由USB IF组织制定的，具有正反插和大功率供电能力，以及可传输DP、HDMI和MHL等多种视频协议的最新USB接口；
USB-PD：由USB IF组织制定的USB电力传输和通信协议，它允许USB设备间传输最高至100W(20V/5A)的功率，并可以改变端口的供电/受电和数据发送/接收等属性，同时还可以与USB电缆通信，以获取电缆的属性；
CC：Cofiguration Channel，配置通道，Type-C接口中新增的关键通道，通过在CC上的USB-PD消息传输来进行上下游通信，以确立USB连接、正反插以及数据与VBUS的连接建立和管理等；
BMC：Biphase Mark Coding，即双相符号编码，是用于传输USB-PD协议消息的物理层编码机制，如图4所示，其特点是：相邻两个二进制数据位之间有跳变沿，且任何一个数据“1”的中间也一定有一个跳变沿，这种编码的好处是提供直流平衡特性(数据“0”和数据“1”的数量基本一致，DC电平几乎为0)；
UGB：Unity-Gain Buffer，单位增益缓冲器，即跟随器，它是把运算放大器的正(负)极性输入作为UGB信号输入，将运算放大器的负(正)极性输入与正(负)极性输出相连后作为UGB输出的一种运算放大器应用形态，由于运算放大器本身普遍具有较高的增益，因此，UGB具有输出跟随输入变化、输出阻抗小和驱动能力强等特点；
SR：Slew Rate，转换速率或压摆率，是指运算放大器输出信号对输入阶跃信号的跟随或响应能力，反映了运算放大器的瞬态响应能力，通常用1μs时间内输出电压的变化量即V/μs为单位。
USB Type-C接口是USB IF组织为了满足新兴消费电子平台的发展趋势，进一步拓展USB线缆及连接器生态系统需求而制定的最新USB接口标准，它专为新兴产品设计量身定制，比以往手机上常用的数据充电接口USB2.0Micro-B体积更小，支持盲插(正反均可插入，线缆方向可以对调)以及更大的充电功率(最高100W@20V5A)，并且提供Alternate Mode来传输不同的视频数据，扩展了接口的功能。
表1
Figure BDA0001665044910000071
USB Type-CConnector Interface
Figure BDA0001665044910000072
表2
Figure BDA0001665044910000073
USB Type-C Plug Interface
Figure BDA0001665044910000074
如表1和表2所示，解释了USB Type-C接口(包括插座和插头)的信号定义和分布，一旦确定了正反插方向，便确定了插座中是CC1还是CC2与插头中的CC相连，用来传输BMC编码的USB-PD协议消息。本发明只涉及CC通道，其他引脚上的信号与本发明无关。
如图5所示，本发明实施例提供了一种BMC收发器，该BMC收发器包括：运算放大器电路01和模式切换开关组合02，运算放大器电路01以分时复用的方式工作，其中：
当工作在发送器模式下时，模式切换开关组02将运算放大器电路01配置为BMC发送器，将数据编码和协议处理单元00生成的待发送数据txd通过运算放大器电路01发送到CC通道；
当工作在接收器模式下时，模式切换开关组02将运算放大器电路01配置为BMC接收器，接收来自CC通道由下游发送过来的BMC数据，并发送给数据编码和协议处理单元00处理；
在发送器模式下时，输出波形上升下降时间的调节通过改变运算放大器电路自身的偏执电流来改变运算放大器电路在阶跃输入信号下对电容的充放电速度来实现。
如图5所示的BMC收发器中，运算放大器电路以分时复用的方式工作:当工作在发送器模式下，模式切换开关组02将运算放大器电路01配置成发送器，将数据编码和协议处理单元00生成的发送数据txd通过运算放大器电路01发送到CC(CC1或CC2)通道上。当工作在接收器模式下，模式切换开关组02将运算放大器电路01配置成接收器，接收来自CC通道(CC1或CC2)由下游发送过来的BMC数据，并送给数据编码和协议处理单元00处理。在发送器模式下，输出波形上升下降时间的调节是通过改变运算放大器自身的偏执电流来改变运算放大器在阶跃输入信号下对电容的充放电速度来实现的。这种分时复用运算放大器和利用运算放大器自身偏执电流来改变上升下降时间的方式可以大大简化电路设计，只需要设计好核心的运算放大器电路01，再配上模式切换开关组02即可实现BMC收发器，与传统的BMC收发器相比，电路形式简单、类型单一、功耗及电源开关噪声小。
本发明实施例中，需要说明的是，如图6、图7和图8所示，运算放大器电路可以为差分输入差分输出的运算放大器(图6和图7)或差分输入单端输出的运算放大器(图8)。
如图6和图7所示，差分输入差分输出的运算放大器01包括：正极性输入端Vp、负极性输入端Vn、正极性输出端Op和负极性输出端On，其中：
正极性输入端Vp和负极性输入端Vn的输入信号，连接来自数据编码和协议处理单元00的待发送数据txd或者CC通道由下游发送过来的待接收数据rxd；正极性输出端Op和负极性输出端On的输出信号，连接CC通道或数据编码和协议处理单元00的待接收数据rxd。
如图8所示，差分输入单端输出的运算放大器包括：正极性输入端Vp、负极性输入端Vn和正极性输出端Op，其中：
正极性输入端Vp和负极性输入端Vn的输入信号，连接来自数据编码和协议处理单元00的待发送数据txd或者CC通道由下游发送过来的待接收数据rxd；正极性输出端Op的输出信号，连接CC通道或数据编码和协议处理单元00的待接收数据rxd。
在本发明实施例中，需要说明的是，由于运算放大器UGB具有输出跟随输入、输出阻抗小和驱动能力强的特点。如图6、图7和图8所示的运算放大器，图6和图7是差分输入差分输出的运算放大器作为运算放大器应用时的两种连接形式，图8是差分输入单端输出的运算放大器作为运算放大器应用时的连接形式。运算放大器输入到输出的增益可以表达为：AUGB＝Vo/Vi＝A/(A+1)，其中，A为运算放大器的增益，由于A很大(A远大于1，通常能够达到100以上)，所以AUGB≈1，表现出跟随特性。如图9所述，给出了运算放大器UGB的输入输出阶跃响应波形。
如图10和图12所示，模式切换开关组合02包括：第一开关S1、第二开关S2、第三开关S3和第四开关S4；
针对图10中的差分输入差分输出的运算放大器01，当BMC收发器工作于发送模式时，控制第一开关S1和第三开关S3闭合、第二开关S2和第四开关S4断开，使得运算放大器01的正极性输入端Vp与来自数据编码和协议处理单元00的待发送数据txd相连，运算放大器01的正极性输出端Op和负极性输入端Vn相连，形成单位增益缓冲器UGB，驱动CC(CC1或CC2)通道形成最终的BMC输出波形；当BMC收发器工作于接收模式时，控制第一开关S1和第三开关S3断开、第二开关S2和第四开关S4闭合，使得运算放大器01的负极性输入端On与CC(CC1或CC2)通道相连，接收来自下游设备发送过来的BMC数据，运算放大器01的负极性输出端On和正极性输入端Vp相连，形成单位增益缓冲器UGB，并将接收到的输入波形整形后送给数据编码和协议处理单元00处理。
针对图12中的差分输入单端输出的运算放大器，当BMC收发器工作于发送模式时，控制第一开关S1和第三开关S3闭合、第二开关S2和第四开关S4断开，使得运算放大器01的正极性输入端Vp与来自数据编码和协议处理单元00的待发送数据txd相连，运算放大器01的正极性输出端Op与负极性输入端Vn相连，与CC(CC1或CC2)通道相连，驱动CC(CC1或CC2)通道形成最终的BMC输出波形；当BMC收发器工作于接收模式时，控制第一开关S1和第三开关S3断开、第二开关S2和第四开关S4闭合，使得运算放大器01的正极性输入端Vp与CC(CC1或CC2)通道相连，接收来自下游设备发送过来的BMC数据，运算放大器01的正极性输出端Op与负极性输入端Vn相连，与数据编码和协议处理单元00的待接收数据rxd相连，并将接收到的输入波形整形后送给数据编码和协议处理单元00处理。
在本发明实施例中，需要说明的是，无论那种类型的BMC收发器，其两种工作模式均受数据编码和协议处理单元00的控制交替运行，直至CC(CC1或CC2)通道上的USB-PD通信完成，USB Type-C上下游设备建立起连接。
对于发送波形上升下降时间的调节：
如图11所示，给出了一种可能的差分输入差分输出运算放大器的内部电路结构，该电路包括：rail-to-rail(轨到轨)输入级01A、放大级01B、输出级01C和运算放大器稳定性补偿电容01D。如图12中，Ibn和Ibp为放大级01B的偏置电流，vbp和vbn为放大级Cascode管M3P/M4P、M3N/M4N的偏置电压。Isp和Isn为输入级偏置电流，通过改变这两个电流的大小即可改变单位增益缓冲器转换速率和最终的发送波形上升下降沿。根据运算放大器转换速率原理的解释，则SR＝(Isp+Isn)/(Cp+Cn)。
如图13所示，给出了一种可能的差分输入单端输出运算放大器的内部电路结构，当输入Vi有一个大的正阶跃信号，则M2、M3和M4均关断，此时图中实线所示从VDD经M5、Cx、M1、Is到VSS的Ichg即为对Cx的正向充电电流，且Ichg＝Is，该充电电流对Cx的充电引起输出电压Vo的增加，形成输出的正转换速率(上升沿)。当输入Vi有一个大的负阶跃信号，则M1关断，M2、M4打开，图中虚线所示从VDD经M3、Cx、Ib到VSS的Idischg，即为对Cx的反向充电电流，由于Idischg是Is经M2和M4后镜像给M3的，因此，Idischg＝Is，该反向充电电流对Cx的反向充电引起输出电压Vo的下降，形成输出的负转换速率(下降沿)。其他结构运算放大器的SR尽管分析过程可能有不同，但原理都是一样的，且最终转换速率的公式为：SR＝Is/Cx。
本发明实施例提供的一种BMC收发器，包括：运算放大器电路和模式切换开关组合，运算放大器电路以分时复用的方式工作，其中：当工作在发送器模式下时，模式切换开关组将运算放大器电路配置为BMC发送器，将数据编码和协议处理单元生成的待发送数据txd通过运算放大器电路发送到CC通道；当工作在接收器模式下时，模式切换开关组将运算放大器电路配置为BMC接收器，接收来自CC通道由下游发送过来的BMC数据，并发送给数据编码和协议处理单元处理；在发送器模式下时，输出波形上升下降时间的调节通过改变运算放大器电路自身的偏执电流来改变运算放大器电路在阶跃输入信号下对电容的充放电速度来实现。本发明通过基于分时复用的运算放大器电路，将运算放大器接成单位增益缓冲器作为BMC收发器，通过输入输出选择开关来切换其工作在发送器还是接收器，且在发送器模式下，通过改变运算放大器输入差分对管的偏置电流进而改变其转换速率来实现上升下降沿可调的发送器输出波形，以解决现有技术中传统的BMC发送器与现有的BMC接收器模块在电路性质上不同，导致数字模块和模拟模块在电源系统上的相互影响，同时，由于传统的BMC发送器的等间隔数据或时钟驱动为数字缓冲器，不仅会带来较大的电源开关噪声，而且消耗较大的芯片面积和功耗的问题。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种BMC收发器，其特征在于，包括：运算放大器电路和模式切换开关组，所述运算放大器电路以分时复用的方式工作，其中：
当工作在发送器模式下时，所述模式切换开关组将所述运算放大器电路配置为BMC发送器，将数据编码和协议处理单元生成的待发送数据txd通过所述运算放大器电路发送到CC通道；
当工作在接收器模式下时，所述模式切换开关组将所述运算放大器电路配置为BMC接收器，接收来自所述CC通道由下游发送过来的BMC数据，并发送给所述数据编码和协议处理单元处理；
在所述发送器模式下时，输出波形上升下降时间的调节通过改变所述运算放大器电路自身的偏执电流来改变所述运算放大器电路在阶跃输入信号下对电容的充放电速度来实现。
2.根据权利要求1所述的BMC收发器，其特征在于，所述运算放大器电路为差分输入差分输出的运算放大器或差分输入单端输出的运算放大器。
3.根据权利要求2所述的BMC收发器，其特征在于，所述差分输入差分输出的运算放大器包括：正极性输入端、负极性输入端、正极性输出端和负极性输出端，其中：
所述正极性输入端和所述负极性输入端的输入数据，来自所述数据编码和协议处理单元的待发送数据txd或者CC通道由下游发送过来的待接收数据；
所述正极性输出端和所述负极性输出端的输出数据，连接所述CC通道的数据或所述数据编码和协议处理单元待接收数据rxd。
4.根据权利要求3所述的BMC收发器，其特征在于，所述模式切换开关组合包括：第一开关、第二开关、第三开关和第四开关；
当所述BMC收发器工作于发送模式时，控制所述第一开关和所述第三开关闭合、所述第二开关和所述第四开关断开，使得所述运算放大器的所述正极性输入端与所述数据编码和协议处理单元的发送数据端txd相连，所述运算放大器的所述正极性输出端和所述负极性输入端相连，形成单位增益缓冲器，驱动CC通道形成最终的BMC输出波形；
当所述BMC收发器工作于接收模式时，控制所述第一开关和所述第三开关断开、所述第二开关和所述第四开关闭合，使得所述运算放大器的所述负极性输入端与所述CC通道相连，接收来自下游设备发送过来的BMC数据，所述运算放大器的所述负极性输出端和所述正极性输入端相连，形成单位增益缓冲器，并将接收到的输入波形整形后送给所述数据编码和协议处理单元处理。
5.根据权利要求2所述的BMC收发器，其特征在于，所述差分输入单端输出的运算放大器包括：正极性输入端、负极性输入端和正极性输出端，其中：
所述正极性输入端和所述负极性输入端的输入数据，来自所述数据编码和协议处理单元的待发送数据txd或者CC通道由下游发送过来的待接收数据；
所述正极性输出端的输出数据，连接所述CC通道的数据或所述数据编码和协议处理单元的待接收数据rxd。
6.根据权利要求5所述的BMC收发器，其特征在于，所述模式切换开关组合包括：第一开关、第二开关、第三开关和第四开关；
当所述BMC收发器工作于发送模式时，控制所述第一开关和所述第三开关闭合、所述第二开关和所述第四开关断开，使得所述运算放大器的所述正极性输入端与所述数据编码和协议处理单元的发送数据端txd相连，所述运算放大器的所述正极性输出端与所述负极性输入端相连，与所述CC通道相连，驱动所述CC通道形成最终的BMC输出波形；
当所述BMC收发器工作于接收模式时，控制所述第一开关和所述第三开关断开、所述第二开关和所述第四开关闭合，使得所述运算放大器的所述正极性输入端与所述CC通道相连，接收来自下游设备发送过来的BMC数据，所述运算放大器的所述正极性输出端与所述负极性输入端相连，与所述数据编码和协议处理单元的接收数据端rxd相连，并将接收到的输入波形整形后送给所述数据编码和协议处理单元处理。
CN201810478180.2A 2018-05-18 2018-05-18 一种bmc收发器 Active CN108829931B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810478180.2A CN108829931B (zh) 2018-05-18 2018-05-18 一种bmc收发器
US16/049,890 US10425101B1 (en) 2018-05-18 2018-07-31 Biphase mark coding transceiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810478180.2A CN108829931B (zh) 2018-05-18 2018-05-18 一种bmc收发器

Publications (2)

Publication Number Publication Date
CN108829931A CN108829931A (zh) 2018-11-16
CN108829931B true CN108829931B (zh) 2022-07-05

Family

ID=64148331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810478180.2A Active CN108829931B (zh) 2018-05-18 2018-05-18 一种bmc收发器

Country Status (2)

Country Link
US (1) US10425101B1 (zh)
CN (1) CN108829931B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111103827B (zh) * 2019-12-06 2021-06-29 苏州浪潮智能科技有限公司 一种服务器工作模式切换装置
CN112910424A (zh) * 2021-01-18 2021-06-04 杰华特微电子（杭州）有限公司 运算放大电路及开关电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4328578A (en) * 1979-12-31 1982-05-04 Motorola Inc. Digital receiver/transceiver synchronization pulse detector for a multiplexing system
CN101277112A (zh) * 2008-05-15 2008-10-01 复旦大学 采用运算放大器共享的低功耗流水线模数转换器
CN101860335A (zh) * 2010-06-03 2010-10-13 复旦大学 一种双输入运算放大器共享的余量增益放大电路
CN103199806A (zh) * 2013-02-04 2013-07-10 中国科学院电子学研究所 对传感器信号处理的可编程的模拟单元
CN105760331A (zh) * 2016-02-22 2016-07-13 英特格灵芯片(天津)有限公司 一种应用于usb-pd通信中的发送器
CN107430420A (zh) * 2015-06-19 2017-12-01 赛普拉斯半导体公司 具有高空闲噪声和dc电平抑制的低功率type‑c接收器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351189B1 (en) * 2000-07-31 2002-02-26 Nokia Networks Oy System and method for auto-bias of an amplifier
US7149492B2 (en) * 2004-07-30 2006-12-12 Broadcom Corporation Method to improve CMFB phase margin of variable-output-bandwidth mixer
US9014626B2 (en) * 2012-07-31 2015-04-21 Raytheon Company Low noise bias circuit for phased array antenna element
US10277268B2 (en) * 2017-06-02 2019-04-30 Psemi Corporation Method and apparatus for switching of shunt and through switches of a transceiver

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4328578A (en) * 1979-12-31 1982-05-04 Motorola Inc. Digital receiver/transceiver synchronization pulse detector for a multiplexing system
CN101277112A (zh) * 2008-05-15 2008-10-01 复旦大学 采用运算放大器共享的低功耗流水线模数转换器
CN101860335A (zh) * 2010-06-03 2010-10-13 复旦大学 一种双输入运算放大器共享的余量增益放大电路
CN103199806A (zh) * 2013-02-04 2013-07-10 中国科学院电子学研究所 对传感器信号处理的可编程的模拟单元
CN107430420A (zh) * 2015-06-19 2017-12-01 赛普拉斯半导体公司 具有高空闲噪声和dc电平抑制的低功率type‑c接收器
CN105760331A (zh) * 2016-02-22 2016-07-13 英特格灵芯片(天津)有限公司 一种应用于usb-pd通信中的发送器

Also Published As

Publication number Publication date
CN108829931A (zh) 2018-11-16
US10425101B1 (en) 2019-09-24

Similar Documents

Publication Publication Date Title
KR101357331B1 (ko) 고속 공통 모드 피드백을 제어하는 차동 드라이버 회로 및 차동 신호 구동 방법
US10425124B1 (en) Repeaters with fast transitions from low-power standby to low-frequency signal transmission
US9009379B1 (en) Communicating with MIPI-compliant devices using non-MIPI interfaces
CN101739997A (zh) 多功能传输器与数据传输方法
CN105680834A (zh) 一种高速低功耗的动态比较器
US9455713B1 (en) Split resistor source-series terminated driver
US9312846B2 (en) Driver circuit for signal transmission and control method of driver circuit
US8952725B2 (en) Low voltage differential signal driving circuit and electronic device compatible with wired transmission
CN108829931B (zh) 一种bmc收发器
US9735813B2 (en) Method and apparatus for signal edge boosting
US20110019760A1 (en) Methods and Systems for Reducing Supply and Termination Noise
EP2713266B1 (en) Driver circuit
US11139843B1 (en) SerDes driver with common-gate-based buffer to use core devices in relatively high power supply domain
JP2008029004A (ja) チャンネルの相互シンボル干渉を減らし、信号利得損失を補償する受信端
CN108710755B (zh) 一种bmc发送器
CN109644165B (zh) 驱动器电路及其控制方法、以及发送/接收系统
CN116961644A (zh) 驱动器电路和电子设备
US10418976B1 (en) Charge steering transmitter
Kim et al. Design of D-PHY chip for mobile display interface supporting MIPI standard
CN102819999B (zh) 多功能传输器与数据传输方法
US11921651B2 (en) Interface module with low-latency communication of electrical signals between power domains
CN216873286U (zh) 第一图像采集设备和第二图像采集设备
CN107766278B (zh) 一种兼容直流/交流耦合的高速串行接口接收机前端电路
CN116569526B (zh) 决策反馈均衡分接头系统以及相关装置和方法
US7202710B2 (en) Apparatus and method for handling interdevice signaling

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant