CN102819999B - 多功能传输器与数据传输方法 - Google Patents
多功能传输器与数据传输方法 Download PDFInfo
- Publication number
- CN102819999B CN102819999B CN201210275306.9A CN201210275306A CN102819999B CN 102819999 B CN102819999 B CN 102819999B CN 201210275306 A CN201210275306 A CN 201210275306A CN 102819999 B CN102819999 B CN 102819999B
- Authority
- CN
- China
- Prior art keywords
- data
- output unit
- bit
- transmission
- video data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
一种多功能传输器包含:N个输出单元,所述N个输出单元的每一个包含序列转换器与输出驱动器;以及控制单元,所述控制单元包含数据转换单元,用于编码第一输入数据为包含多个X比特数据的第一视频数据,并以第一时钟频率写入所述第一视频数据至多个异步先进先出装置,且以第二时钟频率从所述多个异步先进先出装置输出所述第一视频数据至第一组输出单元。本发明能够为不同传输模式提供不同输出单元,减少芯片面积。
Description
技术领域
本发明大体有关于传输器(transmitter),更具体地,本发明是关于一种能够于不同模式下传输不同规格的多功能传输器与数据传输方法。
背景技术
近来,模拟与数字类型的接口已被一同使用来于LCD装置内处理视频信号。这里,模拟类型接口具有一个优点,其能允许阴极射线管(CRT,CathodeRayTube)显示器直接被替换为LCD装置。而数字类型接口也具有一个优点,因为LCD装置内的阻抗匹配等原因使其具有更佳图像品质。广泛应用的LCD装置的数字类型包含传输最小差动信号(TransmissionMinimizedDifferentialSignaling,TMDS)类型接口或低电压差动信号(LowVoltageDifferentialSignaling,LVDS)类型接口。如此为了与不同LCD装置相容,例如计算机或消费电子产品等电子装置内使用的视频或图像处理器,需要支持能够输出TMDS类型数字视频信号与LVDS类型数字视频信号或其它类型的数字视频信号的数字类型接口。
发明内容
为了解决与不同LCD装置相容的技术问题,本发明提供一种新的多功能传输器与数据传输方法。
本发明提供一种多功能传输器,包含:N个输出单元,所述N个输出单元的每一个包含序列转换器与输出驱动器;以及控制单元,根据模式选择信号,从所述N个输出单元中选择第一组输出单元,以于第一传输模式中传输与第一传输接口相容的第一视频数据,所述第一视频数据包含多个X比特数据,以及从所述第一组输出单元中选择第二组输出单元,以于第二传输模式中传输与第二传输接口相容的第二视频数据,第二视频数据包含多个Y比特第一数据,其中X与Y不同,所述第二传输接口与所述第一传输接口不同。所述控制单元包含数据转换单元,用于编码第一输入数据为包含所述多个X比特数据的所述第一视频数据,并以第一时钟频率写入所述第一视频数据至多个异步先进先出装置,且以第二时钟频率从所述多个异步先进先出装置输出所述第一视频数据至所述第一组输出单元。
本法明还提供一种数据传输方法,包含:于第一传输模式中,编码第一视频数据为多个Y比特第一数据并传输,其中所述第一视频数据与低电压差动信号传输接口相容并包含多个X比特数据;于所述第一传输模式中,输出所述多个Y比特第一数据至多个输出单元的第一组输出单元,其中所述第一组输出单元转换所述多个Y比特第一数据为多个第一数据流并传输所述多个第一数据流至第一外部接收器,其中X与Y不同;以及于第二传输模式中,输出包含多个Y比特第二数据的第二视频数据至所述多个输出单元的第二组输出单元,使得所述第二组输出单元转换所述多个Y比特第二数据为多个第二数据流并传输所述第二数据流至第二外部接收器,其中所述第二视频数据与第二传输接口相容,所述第一传输接口与所述第二传输接口不同,在所述第二传输模式中,所述第一差动对被无效,所述第二差动对与所述第二电流源用于传输所述第二视频数据;其中,所述第一差动对,耦接于第一节点与一对传输端之间;所述第二差动对,耦接于第二节点与上述对传输端之间;以及所述第二电流源,耦接于上述第二节点与地电压之间。
本发明能够为不同传输模式提供不同输出单元,减少芯片面积。
附图说明
图1显示多功能传输器的实施方式的示意图。
图2显示数据转换单元的实施方式的示意图。
图3显示多功能传输器的另一实施方式的示意图。
图4显示多功能传输器的另一实施方式的示意图。
图5显示输出驱动器的实施方式的示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来称呼特定的元件。本领域的技术人员应可理解,硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式,而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”是开放式的用语,故应解释成“包含但不限定于”。此外,“耦接”一词在此是包含任何直接及间接的电气连接手段。因此,若文中描述第一装置耦接于第二装置,则代表第一装置可直接电气连接于第二装置,或通过其它装置或连接手段间接地电气连接到第二装置。
图1显示多功能传输器的实施方式的示意图。如图所示,多功能传输器100包含控制单元5,以及6个输出单元S1~S6,其中每一输出单元包含10:1的序列转换器(serializer)及输出驱动器。举例来说,于电子装置内,多功能传输器100可为图像或视频处理器的一部分,用于从数据源(图未示)传输视频数据至显示装置。电子装置,举例来说,可为移动电话,智能移动电话,数字照相机,个人数字助理(PersonalDigitalAssistant,PDA),笔记型电脑,桌上型电脑,平板个人电脑或者便携式DVD播放器,以上仅为举例,本发明并不限制于此。
控制单元5,根据模式选择信号(modeselectionsignal)MS,从六个输出单元中选择第一组输出单元,来于第一传输模式下传输与第一传输接口相容的第一视频数据DVS1,并从六个输出单元中选择第二组输出单元,来传输与第二传输接口相容的第二视频数据DVS2。于本实施方式中,第一传输接口可为低电压差动信号(LVDS)接口,而第二传输接口可为传输最小差动信号(TMDS)接口,本发明并不限制于此。举例来说,第二传输接口还可为DisplayPort接口或V-by-One接口。
控制单元5包含数据转换单元10,TMDS编码器20A,时序产生器30以及多路复用器40。数据转换单元10将从来自数据源的第一输入数据DVS1转换为与LVDS传输接口相容的第一视频数据,且包含多个10比特数据DB1~DBn,以及TMDS编码器20A将来自数据源的第二输入数据DVS2转换为与TMDS传输接口相容的第二视频(TMDS视频)数据,且包含多个10比特数据DC1~DCm。时序产生器30给数据转换单元10,TMDS编码器20A以及10:1序列转换器S1~S6提供时钟。举例来说,时序产生器30于第一传输模式下给数据转换单元10提供时钟CLK1及CLK2,以及于第二传输模式下给TMDS编码器20A提供时钟CLK3,以及于第一及第二传输模式下给序列转换器S1~S6提供时钟CLKS。多路复用器40根据模式选择信号MS于第一传输模式下从数据转换单元10输出数据给六个输出单元中的第一组(firstset)输出单元,并于第二传输模式下从TMDS编码器20A输出数据至六个输出单元的第二组输出单元。
于第一传输模式下,数据转换单元10根据模式选择信号MS,将来自数据源的第一输入数据DVS1编码为标准LVDS视频数据,即与LVDS传输接口相容的数据,且其包含多个7比特数据,例如如图2中所示的DA1~DAn。举例来说,从数据源来的第一输入数据DVS1可由下列像素信号RED[0:7],GREEN[0:7]及BLUE[0:7]与控制信号HSYNC,VSYNC及DE等组成,且本发明并不仅限于此。数据转换单元10将像素信号RED[0:7],GREEN[0:7]及BLUE[0:7]与控制信号HSYNC,VSYNC及DE编码为包含四组7比特数据的标准LVDS视频数据。此外,从数据源来的第一输入数据DVS1也可由像素信号RED[0:9],GREEN[0:9]及BLUE[0:9]与控制信号HSYNC,VSYNC及DE组成。数据转换单元10将像素信号RED[0:9],GREEN[0:9]及BLUE[0:9]与控制信号HSYNC,VSYNC及DE编码为包含五组7比特数据的标准LVDS视频数据。
接着,数据转换单元10将标准LVDS视频数据(即多个7比特数据)转换为第一视频数据,第一视频数据与LVDS传输接口相容且包含多个10比特数据DB1~DBn。然后数据转换单元10输出包含多个10比特数据的第一视频数据至输出单元的第一组输出单元,如此,第一组输出单元将多个10比特数据转换为多个对应数据流,并传输数据流至第一外部接收器(图未示)。
举例来说,当第一输入数据DVS1由像素信号RED[0:7],GREEN[0:7]及BLUE[0:7]与控制信号HSYNC,VSYNC及DE组成时,数据转换单元10输出与LVDS传输接口相容的四组10比特数据DB1~DB4(即第一视频数据)至10:1序列转换器S1~S4,且时钟被输出至10:1序列转换器S6。接着,10:1序列转换器S1~S4及S6转换接收的数据与时钟为五组对应数据流,然后输出驱动器D1~D4及D6传输五组对应数据流至第一外部接收器。此外,当第一输入数据DVS1由像素信号RED[0:9],GREEN[0:9]及BLUE[0:9]与控制信号HSYNC,VSYNC及DE组成时,数据转换单元10输出与LVDS传输接口相容的五组10比特数据DB1~DB5(即第一视频数据)至10:1序列转换器S1~S5,以及时钟信号被输出至序列转换器S6。接着,10:1序列转换器S1~S6转换接收的数据与接收的时钟为6个对应数据流,且接着输出驱动器D1~D6传输6个对应数据流至第一外部接收器。于一些实施方式中,序列转换器S6接收的时钟可为来自数据转换单元10的时钟CLK1及CLK2,但本发明并不仅限于此。
于此相反,于第二传输模式下,TMDS编码器20A编码来自数据源的第二输入数据DVS2为第二视频数据,其中第二视频数据与TMDS传输接口相容,且包含多个10比特数据DC1~DC3。然后,TMDS编码器20A输出包含多个10比特数据DC1~DC3的第二视频数据至第二组输出单元,如此第二组输出单元转换多个10比特数据DC1~DC3为多个对应数据流,并传输数据流至第二外部接收器(图未示)。
举例来说,来自数据源的第二输入数据DVS2可由像素信号RED[0:7],GREEN[0:7]及BLUE[0:7]与控制信号HSYNC,VSYNC及DE组成,本发明并不仅限于此。TMDS编码器20A将像素信号RED[0:7],GREEN[0:7]及BLUE[0:7]与控制信号HSYNC,VSYNC及DE编码为包含三组10比特数据DC1~DC3的标准TMDS视频数据(即第二视频数据)。接着,TMDS编码器20A输出三组10比特数据DC1~DC3(即第二视频数据)至10:1序列转换器S1~S3以及时钟被输出至10:1序列转换器S6。10:1序列转换器S1~S3及S6转换接收的数据以及时钟为四个对应数据流,且接着输出驱动器D1~D3及D6传输四个对应数据流至第二外部接收器(图未示)。于一些实施方式中,序列转换器S6接收的时钟可为来自TMDS编码器20A的时钟CLK3,可是本发明并不仅限于此。
如此,便能分享六个输出单元(即10:1序列转换器S1~S6与输出驱动器D1~D6),以于第一传输模式中输出与LVDS传输接口相容的第一视频信号,并于第二传输模式中输出与TMDS传输接口相容的第二视频信号。
图2显示数据转换单元的实施方式。如图所示,数据转换单元10包含LVDS编码器11以及多个异步先进先出装置(FirstInFirstOut,FIFO)131~13n。LVDS编码器11将第一输入数据DVS1编码为标准视频数据,其中标准视频数据包含以时钟CLK1为时钟频率的多个7比特数据DA1~DAn,且输出至对应的异步FIFO131~13n。举例来说,当第一输入数据DVS1由像素信号RED[0:7],GREEN[0:7]及BLUE[0:7]与控制信号HSYNC,VSYNC及DE组成时,LVDS编码器11将第一输入数据DVS1编码为标准LVDS视频数据,其包含四组以时钟CLK1为时钟频率的7比特数据DA1~DA4,且输出至异步FIFO131~134。此外,当第一输入数据DVS1由像素信号RED[0:9],GREEN[0:9]及BLUE[0:9]与控制信号HSYNC,VSYNC及DE组成时,LVDS编码器11将第一输入数据DVS1编码为标准LVDS视频数据,其中标准LVDS视频数据包含以时钟CLK1为时钟频率的五组7比特数据,并输出至异步FIFO131~135。于一些实施方式中,异步FIFO131~13n可用异步FIFO阵列(asynchronousFIFOarray)替换,但本发明并不仅限于此。
多个异步FIFO131~13n以时钟CLK1的时钟频率接收并储存多个7比特数据DA1~DAn,并以时钟CLK2的时钟频率输出多个10比特数据DB1~DBn至第一组输出单元,其中时钟CLK2比时钟CLK1小。于本实施方式中,时钟CLK2的时钟频率与时钟CLK1的时钟频率的比值为0.7,且时钟CLK1的时钟频率与7的乘积等于时钟CLK2的时钟频率与10的乘积。如此,分享六个输出单元(即10:1序列转换器S1~S6及输出驱动器D1~D6)来于第一传输模式中输出与LVDS传输接口相容的第一视频信号,且于第二传输模式下输出与TMDS传输接口相容的第二视频信号。
图3显示多功能传输器的另一实施方式。如图所示,多功能传输器200与图1中所示的多功能传输器100类似,唯一的区别在于,TMDS编码器20A被ANSI编码器20B所替换,来将来自数据源的第三输入数据DVS3编码为第三视频数据,其中所述第三视频数据与DisplayPort传输接口相容且包含多个10比特数据DD1~DD4。接着,ANSI编码器20B输出包含多个10比特数据DD1~DD4的第三视频数据至第三组输出单元,使得第三组输出单元转换多个10比特数据DD1~DD4为对应数据流并传输数据流至第三外部接收器(图未示)。举例来说,ANSI编码器20B将来自数据源的第三输入数据DVS3编码为包含四组10比特数据DD1~DD4的标准DisplayPort视频数据(即第三视频数据)。接着,ANSI编码器20B输出四组10比特数据DD1~DD4(即第三视频数据)至10:1序列转换器S1~S4。10:1序列转换器S1~S4将接收的数据与时钟转换为四个对应数据流,然后输出驱动器D1~D4传输四个对应数据流至第三外部接收器(图未示)。如此,分享六个输出单元(即10:1序列转换器S1~S6及输出驱动器D1~D6),以于第一传输模式中输出与LVDS传输接口相容的第一视频信号,并于第二传输模式中输出与DisplayPort传输接口相容的第三视频信号。
因为分享六个输出单元(即10:1序列转换器S1~S6与输出驱动器D1~D6),以于第一传输模式中传输与LVDS传输接口相容的信号,以及于第二传输模式中传输与TMDS传输接口、DisplayPort传输接口或V-by-One传输接口相容的信号,如此便不需要为不同传输模式提供两组输出单元,可减少芯片面积。
图4显示多功能传输器的另一实施方式。如图所示,多功能传输器300与图3所示的多功能传输器200类似,区别在于ANSI编码器20B编码来自数据源的第四输入数据DVS3为与V-by-One相容的第四视频数据,且包含多个10比特数据DF1~DF4。接着,ANSI编码器20B输出包含多个10比特数据DF1~DF4的第四视频数据至第四组输出单元,使得第四组输出单元转换多个10比特数据DF1~DF4为多个对应数据流,并传输数据流至第四外部接收器(图未示)。举例来说,ANSI编码器20B编码来自数据源的第四输入数据DVS4为与V-by-One传输接口相容的第四视频数据,且第四视频数据包含四组10比特数据DF1~DF4。接着,ANSI编码器20B输出四组10比特数据DF1~DF4(即第四视频数据)至10:1序列转换器S1~S4。10:1序列转换器S1~S4转换接收的数据与时钟为四个对应数据流,接着输出驱动器D1~D4传输四个对应数据流至第四外部接收器(图未示)。
图5显示输出驱动器的实施方式。如图所示,输出驱动器DX包含由电压源VDDC供电的预驱动器(pre-driver)14以及由电压源VDDIO供电的驱动单元16,其中电压源VDDC的电压比电压源VDDIO的电压小。举例来说,电压源VDDC可为核心电压源,例如1.2V、1.0V等的核心电压源,但本发明并不仅限于此。输出驱动器DX于第一传输模式中传输与LVDS传输接口相容的信号,并于第二传输模式中传输与第二传输接口相容的信号,举例来说,其中第二传输接口可为TMDS传输接口,DisplayPort传输接口或V-by-One传输接口,但本发明并不仅限于此。
预驱动器14根据来自前端(front-end)的信号于第一及第二传输模式中都提供输入信号IN1至驱动单元16,举例来说,此处的前端可为序列转换器S1~S6其中之一。也就是说,预驱动器14于第一传输模式与第二传输模式中被分享。驱动单元16根据输入信号IN1于第一传输模式中传输与LVDS传输接口相容的信号至传输端OUTN及OUTP,并于第二传输模式中传输与第二传输接口(即TMDS传输接口,DisplayPort传输接口,或V-by-One传输接口)相容的信号至传输端OUTN及OUTP。驱动单元16包含电流源(currentsources)I1及I2,MOS晶体管MP1,MP2,MN1及MN2与切换电路(switchingcircuit)19,其中电流源I1及I2与MOS晶体管MP1,MP2,MN1及MN2连接成电流引导电路(currentsteeringcircuit)。驱动单元16被划分成两个差动单元17与18,以于第一传输模式中传输与LVDS传输接口相容的信号,并于第二传输模式中传输与第二传输接口相容的信号。
于第一传输模式中,差动单元17与18都被使能来作为第一驱动单元,以根据来自预驱动器14的输入信号IN1传输与LVDS传输接口相容的信号。相反地,于第二传输模式下,差动单元17被无效,使得仅有差动单元18被使能来作为第二驱动单元,以根据输入信号IN1传输与第二传输接口相容的信号。如图所示,电流源I1,MOS晶体管MP1与MP2以及切换电路19被作为差动单元17,而电流源I2与MOS晶体管MN1及MN2被作为另一差动单元18。
电流源I1耦接于电压源VDDIO与节点ND1之间,MOS晶体管MP1包含耦接至节点ND1的第一端,耦接至传输端OUTN的第二端,以及耦接至切换电路19的控制端,且MOS晶体管MP2包含耦接至节点ND1的第一端,耦接至传输端OUTP的第二端,以及耦接至切换电路19的控制端。MOS晶体管MP1与MP2以差动对方式实施,且MOS晶体管MP1与MP2的控制端作为差动对的输入端,而MOS晶体管MP1与MP2的第二端作为差动对的输出端。
切换电路19耦接于MOS晶体管MP1及MP2的控制端与预驱动器14之间。切换电路19包含切换装置S1,S2,S3及S4,来根据使能信号EN选择性地无效差动单元17。切换装置S1耦接于预驱动器14与MOS晶体管MP2的控制端之间,切换装置S2耦接于预驱动器14与MOS晶体管MP1的控制端之间,切换装置S3耦接于电压V1与MOS晶体管MP1的控制端之间,切换装置S4耦接于电压V1与MOS晶体管MP2的控制端之间。电压V1可为能够关闭MOS晶体管MP1与MP2的定电压(constantvoltage),举例来说,电压V1可等于电压VDDIO,但本发明并不仅限于此。
当使能信号EN被启动,切换装置S1与S2被开启,而切换装置S3与S4被关闭,使得MOS晶体管MP1与MP2可被输入信号IN1所控制。相反地,当使能信号EN被无效,切换装置S1与S2被关闭,而切换装置S3与S4被开启,使得MOS晶体管MP1与MP2的控制端与预驱动器14电隔离,并拉至电压V1。而且,MOS晶体管MP1与MP2关闭,差动单元17也被相应无效。
MOS晶体管MN1包含耦接至节点ND2的第一端,耦接至传输端OUTN的第二端,以及耦接至预驱动器14的控制端,而MOS晶体管MN2包含耦接至节点ND2的第一端,耦接至传输端OUTP的第二端,以及耦接至预驱动器14的控制端。MOS晶体管MN1与MN2以另一差动对方式实施,且MOS晶体管MN1与MN2的控制端作为差动对的输入端,而MOS晶体管MN1与MN2的第二端作为差动对的输出端。电流源I2耦接于节点ND2与地电压之间。
于第一传输模式,使能信号EN被启动,使得切换电路19并不将MOS晶体管MP1与MP2的控制端的电压拉至电压V1,且使MOS的MP1与MP2的控制端电连接至预驱动器14。也就是说,差动单元17与18于第一模式中都被使能。此时,由电流源实施的I1及I2的电流引导电路与MOS晶体管MP1,MP2,MN1及MN2作为第一驱动单元,来根据输入信号IN1输出与LVDS传输接口相容的信号。举例来说,MOS晶体管MP1与MN2被开启,而MOS晶体管MP2与MN1被关闭来根据输入信号IN1输出与LVDS传输接口相容的第一逻辑状态(firstlogicstate)至传输端OUTN与OUTP。此外,MOS晶体管MP1与MN2被关闭,而MOS晶体管MP2与MN1被开启,来根据输入信号IN1输出与LVDS相容的第二逻辑状态(secondlogicstate)至传输端OUTN与OUTP。
于第二传输模式中,使能信号EN被无效,且切换电路19将MOS晶体管MP1与MP2的控制端的电压拉至电压V1。如此,MOS晶体管MP1与MP2被关闭,使得差动单元17被无效。同时,差动单元18(即MOS晶体管MN1及MN2与电流源I2)作为电流模式逻辑电路(CurrentModeLogic,CML,即第二驱动单元),以根据来自预驱动器14的输入信号IN1来输出与第二传输接口相容的信号。于本实施方式中,第二传输接口可为TMDS传输接口,DisplayPort传输接口或V-by-One传输接口,但本发明并不仅限于此。举例来说,根据输入信号IN1,MOS晶体管MN1与MN2其中之一被开启且另一被关闭,使得与第二传输接口相容的信号可被输出至传输端OUTN与OUTP。
于一些实施方式中,MOS晶体管MN1与MN2可为厚氧化层原生型(thick-oxidenative)装置或低阈值电压装置,使得输出驱动器DX的操作速度并不被MOS晶体管MN1与MN2的阈值电压拉低。因为整个电流引导电路(即差动单元17与18)能够于第一传输模式中输出与LVDS传输接口相容的信号,且电流引导电路的部分(即仅仅差动单元18)能够于第二传输模式中输出与TMDS传输接口,DisplayPort传输接口或V-by-One传输接口相容的信号,因为不同传输模式并不需要两组输出驱动器及预驱动器,所以可以减少需要的芯片面积。并且,因为预驱动器14由电源电压VDDC(即核心电压)供电,而非电源电压VDDIO(即I/O电源电压)供电,其可由薄氧化层(thin-oxide)装置实施,能更进一步节省芯片面积,并减少功率消耗,以及获得高速传输。
本发明虽用较佳实施方式说明如上,然而其并非用来限定本发明的范围,任何本领域中技术人员,在不脱离本发明的精神和范围内,做的任何更动与改变,都在本发明的保护范围内,具体以权利要求界定的范围为准。
Claims (10)
1.一种多功能传输器,包含:
N个输出单元,所述N个输出单元的每一个包含序列转换器与输出驱动器;以及
控制单元,根据模式选择信号,从所述N个输出单元中选择第一组输出单元,以于第一传输模式中传输与第一传输接口相容的第一视频数据,所述第一视频数据包含多个X比特数据,以及从所述第一组输出单元中选择第二组输出单元,以于第二传输模式中传输与第二传输接口相容的第二视频数据,第二视频数据包含多个Y比特第一数据,其中X与Y不同,所述第二传输接口与所述第一传输接口不同;
其中,所述控制单元包含数据转换单元、时序产生器以及多路复用器,所述时序产生器,根据所述模式选择信号,于所述第一传输模式中提供具有第一时钟频率的第一时钟以及第二时钟频率的第二时钟至所述数据转换单元;
所述数据转换单元,用于编码第一输入数据为包含所述多个X比特数据的所述第一视频数据,并以所述第一时钟频率写入所述第一视频数据至多个异步先进先出装置,且以所述第二时钟频率从所述多个异步先进先出装置输出所述第一视频数据至所述第一组输出单元;以及
所述多路复用器,根据所述模式选择信号,选择性地输出多个Y比特第二数据至所述第一组输出单元以及输出所述多个Y比特第一数据至所述第二组输出单元。
2.如权利要求1所述的多功能传输器,其特征在于,所述第一传输接口为低电压差动信号接口,以及所述第二传输接口为传输最小差动信号接口,DisplayPort接口或V-by-One接口其中之一。
3.如权利要求1所述的多功能传输器,其特征在于,根据所述模式选择信号,所述控制单元将所述多个X比特数据编码为所述多个Y比特第二数据,并于所述第一传输模式中输出所述多个Y比特第二数据至所述第一组输出单元,使得所述第一组输出单元转换所述多个Y比特第二数据为多个第一数据流,并传输所述多个第一数据流至第一外部接收器,且所述控制单元于所述第二传输模式中直接输出所述多个Y比特第一数据至所述第二组输出单元,使得所述第二组输出单元转换所述多个Y比特第一数据为多个第二数据流并传输所述多个第二数据流至第二外部接收器。
4.如权利要求1所述的多功能传输器,其特征在于,所述控制单元还包含第一编码器,用于编码第二输入数据为包含所述多个Y比特第一数据的所述第二视频数据。
5.如权利要求1或4所述的多功能传输器,其特征在于,所述数据转换单元包含:
第二编码器,用于编码所述第一输入数据为包含所述多个X比特数据的所述第一视频数据;以及
每一个所述多个异步先进先出装置以所述第一时钟频率储存所述第一视频数据,以及以所述第二时钟频率从所述多个异步先进先出装置输出所述多个Y比特第二数据至所述第一组输出单元。
6.如权利要求1所述的多功能传输器,其特征在于,所述控制单元还包含第一编码器,所述时序产生器,根据所述模式选择信号,提供具有所述第一时钟频率的第三时钟至第一编码器。
7.如权利要求1所述的多功能传输器,其特征在于,X与所述第一时钟频率的乘积与Y与所述第二时钟频率的乘积相等。
8.如权利要求1所述的多功能传输器,其特征在于,所述第二时钟频率比所述第一时钟频率小。
9.如权利要求1所述的多功能传输器,其特征在于,每一个输出驱动器包含:
第一电流源,耦接于电源电压与第一节点之间;
第一差动对,耦接于所述第一节点与一对传输端之间;
第二差动对,耦接于第二节点与所述对传输端之间;以及
第二电流源,耦接于所述第二节点与地电压之间,于所述第一传输模式中,上述第一电流源与上述第二电流源及上述第一差动对与所述第二差动对作为传输所述第一视频数据的第一驱动器,以及于所述第二传输模式中,所述第一差动对被无效及所述第二差动对与所述第二电流源作为传输所述第二视频数据的第二驱动器。
10.一种数据传输方法,其特征在于,包含:
于第一传输模式中,编码第一视频数据为多个Y比特第一数据并传输,其中所述第一视频数据与低电压差动信号传输接口相容并包含多个X比特数据;
于所述第一传输模式中,输出所述多个Y比特第一数据至多个输出单元的第一组输出单元,其中所述第一组输出单元转换所述多个Y比特第一数据为多个第一数据流并传输所述多个第一数据流至第一外部接收器,其中X与Y不同;以及
于第二传输模式中,输出包含多个Y比特第二数据的第二视频数据至所述多个输出单元的第二组输出单元,使得所述第二组输出单元转换所述多个Y比特第二数据为多个第二数据流并传输所述第二数据流至第二外部接收器,其中所述第二视频数据与第二传输接口相容,所述第一传输接口与所述第二传输接口不同,在所述第二传输模式中,第一差动对被无效,第二差动对与第二电流源用于传输所述第二视频数据;
其中,所述第一差动对,耦接于第一节点与一对传输端之间;
所述第二差动对,耦接于第二节点与上述对传输端之间;以及
所述第二电流源,耦接于上述第二节点与地电压之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210275306.9A CN102819999B (zh) | 2009-10-27 | 2009-10-27 | 多功能传输器与数据传输方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210275306.9A CN102819999B (zh) | 2009-10-27 | 2009-10-27 | 多功能传输器与数据传输方法 |
CN2009101810062A CN101739997B (zh) | 2008-11-12 | 2009-10-27 | 多功能传输器与数据传输方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101810062A Division CN101739997B (zh) | 2008-11-12 | 2009-10-27 | 多功能传输器与数据传输方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102819999A CN102819999A (zh) | 2012-12-12 |
CN102819999B true CN102819999B (zh) | 2016-04-13 |
Family
ID=47304092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210275306.9A Active CN102819999B (zh) | 2009-10-27 | 2009-10-27 | 多功能传输器与数据传输方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102819999B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105118409B (zh) * | 2015-08-19 | 2017-12-26 | 武汉精测电子技术股份有限公司 | 基于fpga的v‑by‑one编解码系统及方法 |
CN114339107B (zh) * | 2022-03-14 | 2022-06-24 | 武汉精立电子技术有限公司 | 一种降低vbo信号速率的方法、装置及测试设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000242235A (ja) * | 1999-02-19 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
JP3998399B2 (ja) * | 1999-12-03 | 2007-10-24 | 松下電器産業株式会社 | 映像信号変換装置 |
KR100708078B1 (ko) * | 2000-05-04 | 2007-04-16 | 삼성전자주식회사 | 디지털 비디오 데이터 전송방법, 수신방법, 전송장치,그리고 수신장치 |
US7358873B2 (en) * | 2005-11-10 | 2008-04-15 | Via Technologies, Inc. | LVDS and TMDS dualfunction device |
US20090323728A1 (en) * | 2006-06-30 | 2009-12-31 | Nxp B.V. | Asynchronous data fifo that provides uninterrupted data flow |
-
2009
- 2009-10-27 CN CN201210275306.9A patent/CN102819999B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102819999A (zh) | 2012-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101739997B (zh) | 多功能传输器与数据传输方法 | |
US7538588B2 (en) | Dual-function drivers | |
US8314763B2 (en) | Display device transferring data signal with clock | |
CN101650928B (zh) | 计算机、双模式dp和hdmi传输装置及其使用方法 | |
CN101150321B (zh) | 输出驱动电路、信号转换方法以及并行转串行发送器 | |
US20060077916A1 (en) | Transceiver, data transfer control device, and electronic instrument | |
CN109683836B (zh) | 一种兼容多种显示协议硬件接口的驱动装置 | |
CN208207667U (zh) | 一种可作为其他电脑的显示器使用的一体机 | |
US20150350592A1 (en) | Electronic device and video data receiving method thereof | |
EP2713266B1 (en) | Driver circuit | |
US8773421B2 (en) | Multiplexer for differential signal | |
TWI685197B (zh) | 電流模式邏輯電路 | |
CN103947114B (zh) | 带有内置去加重的高速预驱动器和电压电平转换器 | |
CN102819999B (zh) | 多功能传输器与数据传输方法 | |
CN201655249U (zh) | 用于led显示屏的一体化音视频控制器 | |
CN219716106U (zh) | 一种独显与集显的切换电路及终端设备 | |
CN108829931B (zh) | 一种bmc收发器 | |
JP7051694B2 (ja) | ドライバ回路およびその制御方法、並びに、送受信システム | |
CA2340516A1 (en) | Driver circuit | |
US7418538B2 (en) | Electronic instrument for concurrently uploading and downloading data | |
Cho et al. | Display signal interface techniques for mobile applications | |
TWI700889B (zh) | 用以支援多種介面標準的放大器之負載電路及驅動電路 | |
CN209267704U (zh) | 一种信号发生装置 | |
CN101997535B (zh) | 双输入均衡器 | |
CN219592454U (zh) | 一种多视频源切换电路及交互大屏 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |