TWI685197B - 電流模式邏輯電路 - Google Patents

電流模式邏輯電路 Download PDF

Info

Publication number
TWI685197B
TWI685197B TW106131206A TW106131206A TWI685197B TW I685197 B TWI685197 B TW I685197B TW 106131206 A TW106131206 A TW 106131206A TW 106131206 A TW106131206 A TW 106131206A TW I685197 B TWI685197 B TW I685197B
Authority
TW
Taiwan
Prior art keywords
resistance
current
resistor
switch
mode
Prior art date
Application number
TW106131206A
Other languages
English (en)
Other versions
TW201815068A (zh
Inventor
湯益明
胡波
蘭坤
Original Assignee
聯發科技（新加坡）私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技（新加坡）私人有限公司 filed Critical 聯發科技（新加坡）私人有限公司
Publication of TW201815068A publication Critical patent/TW201815068A/zh
Application granted granted Critical
Publication of TWI685197B publication Critical patent/TWI685197B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/09—Resistor-transistor logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09432—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors with coupled sources or source coupled logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

本發明公開了一種電流模式邏輯電路。該電流模式邏輯電路包括發送模組，該發送模組包括：輸出阻抗單元，用於提供可調的輸出電阻，其中，輸出電阻包括浮動電阻和/或上拉電阻；切換開關單元，耦接於輸出阻抗單元，用於根據可調的輸出電阻控制差分輸入信號和差分輸出信號之間的高低電平切換；電流源，耦接於輸出阻抗單元和切換開關單元，用於為輸出阻抗單元和切換開關單元提供電流。通過上述方式，本發明可以實現一種共模電壓可調、以及發送模組消耗的電流可調的電流模式邏輯電路。

Description

電流模式邏輯電路
本發明涉及高速信號傳輸領域，特別是涉及一種電流模式邏輯電路。
隨著半導體技術的不斷發展，電路工作頻率不斷提升。特別在高速資料傳輸情況下，當速度達到10GHz以上時，基於CMOS邏輯的單元電路將面臨速度上的制約。在高速資料傳輸中通常用電流模式邏輯電路(CML)代替常規的CMOS邏輯電路。
在先前技術中，由於不同的高速信號例如顯示介面(Display Port，DP)、高清介面(High Definition Multimedia Interface，HDMI)、移動終端高清影音標准介面(Mobile High-Definition Link，MHL)、通用序列匯流排介面(Universal Serial Bus，USB)的高速資料信號在傳輸過程中對某些參數例如：差分輸出信號的共模電壓、發送端消耗的電流等有不同的要求，而先前的CML電路的上述參數是固定的，從而使得先前的CML電路只能適用於某一種特定的應用，而無法實現同一CML電路靈活地應用在不同應用場合。
因此，如何實現共模電壓可調、以及消耗的電流可調，從而使得CML電路可以更加靈活地應用在不同場合是個 亟待解決的問題。
有鑑於此，本發明提供一種電流模式邏輯電路。
根據本發明一實施例，本發明提供一種電流模式邏輯電路，該電路包括發送模組，該發送模組包括：輸出阻抗單元，用於提供可調的輸出電阻，其中，輸出電阻包括浮動電阻及/或上拉電阻；切換開關單元，耦接於輸出阻抗單元，用於輸入一差分輸入信號、輸出一差分輸出信號以及根據可調的輸出電阻控制差分輸入信號與差分輸出信號之間的高低電平切換；電流源，耦接於輸出阻抗單元與切換開關單元，用於為輸出阻抗單元與切換開關單元提供電流；其中，浮動電阻為串接於差分輸出信號之間的電阻，上拉電阻為串接於差分輸出信號與電源之間的電阻。
本發明的有益效果是：區別于先前技術的情況，本發明的電流模式邏輯電路根據輸出阻抗單元輸出的可調的輸出電阻控制差分輸入信號與差分輸出信號之間的高低電平切換，從而使得差分輸出信號的共模電壓以及發送模組所消耗的電流可調，進而可以實現將同一電流模式邏輯電路靈活地應用在不同的高速信號傳輸的場合。
1,20‧‧‧發送模組
2,30‧‧‧接收模組
3,40‧‧‧連接線
100,200‧‧‧電流模式邏輯電路
11,21‧‧‧輸出阻抗單元
12,22‧‧‧切換開關單元
13,23‧‧‧電流源
211‧‧‧輸出阻抗子單元
24‧‧‧保護電路單元
301‧‧‧輸入阻抗單元
第1圖是本發明第一實施方式的電流模式邏輯電路的結構示意圖；第2圖是本發明第二實施方式的電流模式邏輯電路的電路 原理圖；第3圖是第2圖所示發送模組工作在第一工作模式下的等效電路圖；第4圖是第2圖所示發送模組工作在第二工作模式下的等效電路圖；第5圖是第2圖所示發送模組工作在第三工作模式下的等效電路圖。
後面的說明是實施本發明之最佳模式。該說明係用於展現本發明之總體原理之目的且不應以限制意味解讀。本發明之保護範圍最好由後附之申請專利範圍決定。
為讓本發明的上述和其它目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：第1圖是本發明第一實施方式的電流模式邏輯電路的結構示意圖。如第1圖所示，電流模式邏輯電路100包括發送模組1和接收模組2。
在本實施例中，發送模組1與接收模組2設置於不同器件中，發送模組1通過連接線3將差分輸出信號發送至接收模組2。
具體來說，發送模組1包括輸出阻抗單元11、切換開關單元12和電流源13。
其中，輸出阻抗單元11用於提供可調的輸出電阻，其中，輸出電阻包括浮動電阻及/或上拉電阻。
切換開關單元12，耦接於輸出阻抗單元11和接收模組2，用於輸入一差分輸入信號、輸出一差分輸出信號至接收模組2以及根據輸出阻抗單元11輸出的可調的輸出電阻控制差分輸入信號和差分輸出信號之間的高低電平切換。
電流源13，耦接於輸出阻抗單元11和切換開關單元12，用於為輸出阻抗單元11和切換開關單元12提供電流。
其中，浮動電阻為串接於差分輸出信號之間的電阻，上拉電阻為串接於差分輸出信號和電源之間的電阻。
通過上述實施方式，本發明第一實施例的電流模式邏輯電路根據輸出阻抗單元輸出的可調的輸出電阻控制差分輸入信號和差分輸出信號之間的高低電平切換，從而使得差分輸出信號的共模電壓以及發送模組所消耗的電流可調，進而可以實現將同一電流模式邏輯電路靈活地應用在不同的高速信號傳輸的場合。
第2圖是本發明第二實施方式的電流模式邏輯電路的電路原理圖。如第2圖所示，電流模式邏輯電路200包括發送模組20和接收模組30。
在本實施例中，發送模組20和接收模組30設置於不同器件中，發送模組20通過連接線40將差分輸出信號OUTP、OUTN發送至接收模組30。
其中，發送模組20包括輸出阻抗單元21、切換開關單元22和電流源23。輸出阻抗單元21用於提供可調的輸出電阻，其中，輸出電阻包括浮動電阻和/或上拉電阻。切換開關單元22用於輸入一差分輸入信號DP、DN、輸出一差分輸出信 號OUTP、OUTN以及根據可調的輸出電阻控制差分輸入信號DP、DN和差分輸出信號OUTP、OUTN之間的高低電平切換。電流源23用於為輸出阻抗單元21和切換開關單元22提供電流。
具體來說，輸出阻抗單元21包括多個相互並聯的輸出阻抗子單元211，各輸出阻抗子單元211包括第一電阻R1、第二電阻R2、第一開關K1、第二開關K2和第三開關K3，各第一電阻R1的一端相互連接並記為第一公共端Q1，各第二電阻R2的一端相互連接並記為第二公共端Q2，第一電阻R1的另一端分別與第一開關K1和第二開關K2的一端連接，第一開關K1的另一端與第二電阻R2的另一端和第三開關K3的一端連接，第二開關K2的另一端和第三開關K3的另一端連接後與第一電源VDD1連接。
切換開關單元22包括第一電晶體N1和第二電晶體N2，第一電晶體N1和第二電晶體N2的閘極接收差分輸入信號DP、DN，第一電晶體N1和第二電晶體N2的汲極分別與第一公共端Q1和第二公共端Q2連接，第一電晶體N1和第二電晶體N2的源極連接後與電流源23的正極連接，電流源23的負極接地。
優選地，發送模組20進一步包括串聯於輸出阻抗單元21和開關切換單元22之間的保護電路單元24，保護電路單元24包括第三電晶體N3和第四電晶體N4，第三電晶體N3和第四電晶體N4的閘極接收控制信號Vcas，第三電晶體N3和第四電晶體N4的源極分別與第一電晶體N1和第二電晶體N2的汲極連接，第三電晶體N3和第四電晶體N4的汲極分別與第一公共端Q1和第二公共端Q2連接。
其中，第一公共端Q1和第二公共端Q2與連接線40的一端連接，以輸出差分輸出信號OUTP、OUTN。
具體來說，接收模組30包括輸入阻抗單元301，輸入阻抗單元301用於提供輸入電阻。其中，輸入阻抗單元301包括第一輸入電阻RS1和第二輸入電阻RS2，第一輸入電阻RS1和第二輸入電阻RS2的一端連接後與第二電源VDD2連接，第一輸入電阻RS1和第二輸入電阻RS2的另一端與連接線40的另一端連接以接收差分輸出信號OUTP、OUTN。
在本實施例中，根據各輸出阻抗子單元211中第一開關K1、第二開關K2和第三開關K3的不同工作狀態，發送模組20可工作在三種不同的工作模式下。
其中，當各輸出阻抗子單元211的第一開關K1閉合，第二開關K2和第三開關K3打開時，輸出阻抗單元21提供的輸出電阻為浮動電阻，發送模組20工作在第一工作模式。
請一併參考第3圖，第3圖是第2圖所示發送模組工作在第一工作模式下的等效電路圖。如第3圖所示，第一浮動電阻R1’和第二浮動電阻R2’為輸出阻抗單元21對應的等效電阻。
其中，第一浮動電阻R1’的一端和第二浮動電阻R2’的一端相連，第一浮動電阻R1’和第二浮動電阻R2’的另一端分別與第一公共端Q1和第二公共端Q2連接。
當發送模組20工作在第一工作模式時，若第一輸入電阻RS1和第二輸入電阻RS2的阻值相同，第一電阻R1和第二電阻R2的阻值相同也即第一浮動電阻R1’和第二浮動電阻 R2’的阻值相同，則發送模組發送的差分輸出信號OUTP、OUTN的共模電壓根據如下公式進行計算：
Figure 106131206-A0101-12-0007-25
其中，
Figure 106131206-A0101-12-0007-26
為第一工作模式下差分輸出信號的高電壓值，
Figure 106131206-A0101-12-0007-27
為第一工作模式下差分輸出信號的低電壓值，
Figure 106131206-A0101-12-0007-28
為第一工作模式下差分輸出信號的共模電壓，AVDD sin k 為第二電源VDD2的電壓值，R sin k 為第一輸入電阻RS1的阻值，I DRV 為電流源提供的電流值，R source 為第一浮動電阻R1’的阻值，其等於第一電阻R1的阻值的1/N，其中，N為輸出阻抗子單元的個數。
舉例來說，當AVDD sin k =3.3V，R source =R sin k =50ohm，I DRV =20mA時，
Figure 106131206-A0101-12-0007-29
，
Figure 106131206-A0101-12-0007-30
，
Figure 106131206-A0101-12-0007-31
。
也就是說，當第二電源VDD2的電壓值為3.3V，第一輸入電阻RS1和第二輸入電阻RS2的阻值為50Ω，第一浮動電阻R1’和第二浮動電阻R2’的阻值為50Ω，電流源提供的電流值為20mA時，差分輸出信號OUTP、OUTN的高電壓值為3.05V，低電壓值為2.55V，共模電壓為2.8V。
另外，當發送模組20工作在第一工作模式時，發送模組20消耗的電流
Figure 106131206-A0101-12-0007-6
為零。
其中，當各輸出阻抗子單元211的第一開關K1打開，第二開關K2和第三開關K3閉合時，輸出阻抗單元21提供的輸出電阻為上拉電阻，發送模組20工作在第二工作模式。
請一併參考第4圖，第4圖是第2圖所示發送模組工作在第二工作模式下的等效電路圖。如第4圖所示，第一上拉電阻R1”和第二上拉電阻R2”為輸出阻抗單元21對應的等效電阻。
其中，第一上拉電阻R1”的一端和第二上拉電阻R2”的一端分別與第一電源VDD1連接，第一上拉電阻R1”和第二上拉電阻R2”的另一端分別與第一公共端Q1和第二公共端Q2連接。
當發送模組20工作在第二工作模式時，若第一輸入電阻RS1和第二輸入電阻RS2的阻值相同，第一電阻R1和第二電阻R2的阻值相同也即第一上拉電阻R1”和第二上拉電阻R2”的阻值相同，則發送模組20發送的差分輸出信號OUTP、OUTN的共模電壓根據如下公式進行計算：
Figure 106131206-A0101-12-0008-32
 另外，發送模組20消耗的電流根據如下公式進行計算：
Figure 106131206-A0101-12-0008-10
 其中，I" source 為第二工作模式下發送模組消耗的電流，
Figure 106131206-A0101-12-0008-33
為第二工作模式下差分輸出信號的高電壓值，
Figure 106131206-A0101-12-0008-34
為第二工作模式下差分輸出信號的低電壓值，
Figure 106131206-A0101-12-0008-35
為第二工作模式下差分輸出信號的共模電壓，AVDD source 為第一電源VDD1的電壓值， AVDD sin k 為第二電源VDD2的電壓值，R sin k 為第一輸入電阻RS1的阻值，I DRV 為電流源提供的電流值，R source 為第一上拉電阻R1”的阻值，其等於第一電阻R1的阻值的1/N，其中，N為輸出阻抗子單元的個數。
舉例來說，當AVDD source =AVDD sin k =3.3V，R source =R sin k =50ohm，I DRV =20mA時，
Figure 106131206-A0101-12-0009-36
，
Figure 106131206-A0101-12-0009-37
，
Figure 106131206-A0101-12-0009-38
；I" source =10mA。
也就是說，當發送模組20工作在第二工作模式時，當第一電源VDD1、第二電源VDD2的電壓值為3.3V，第一輸入電阻RS1和第二輸入電阻RS2的阻值為50Ω，第一上拉電阻R1”和第二上拉電阻R2”的阻值為50Ω，電流源提供的電流值為20mA時，差分輸出信號OUTP、OUTN的高電壓值為3.3V，低電壓值為2.8V，共模電壓為3.05V，發送模組消耗的電流為10mA。
其中，當部分輸出阻抗子單元211的第一開關K1閉合，第二開關K2和第三開關K3打開，剩餘的輸出阻抗子單元211的第一開關K1打開，第二開關K2和第三開關K3閉合時，輸出阻抗單元21提供的輸出電阻包括浮動電阻和上拉電阻，發送模組20工作在第三工作模式。
請一併參考第5圖，第5圖是第2圖所示發送模組工作在第三工作模式下的等效電路圖。如第5圖所示，第一浮動電阻R1A、第二浮動電阻R2A、第一上拉電阻R1B和第二上拉電阻R2B為輸出阻抗單元21對應的等效電阻。
其中，第一浮動電阻R1A的一端和第二浮動電阻 R2A的一端相連，第一浮動電阻R1A和第二浮動電阻R2A的另一端分別與第一公共端Q1和第二公共端Q2連接。
其中，第一上拉電阻R1B的一端和第二上拉電阻R2B的一端分別與第一電源VDD1連接，第一上拉電阻R1B和第二上拉電阻R2B的另一端分別與第一公共端Q1和第二公共端Q2連接。
當發送模組20工作在第三工作模式時，若第一輸入電阻RS1和第二輸入電阻RS2的阻值相同，第一電阻R1和第二電阻R2的阻值相同從而使得第一浮動電阻R1A和第二浮動電阻R2A以及第一上拉電阻R1B和第二上拉電阻R2B的阻值相同時，則發送模組20發送的差分輸出信號OUTP、OUTN的高電壓值、低電壓值、共模電壓和消耗的電流滿足以下關係：
Figure 106131206-A0101-12-0010-39
V CM =0.5*(V H +V L )
I source =0~I" source ；其中，I source 為第三工作模式下發送模組消耗的電流，V H 為第三工作模式下差分輸出信號的高電壓值，V L 為第三工作模式下差分輸出信號的低電壓值，V CM 為第三工作模式下差分輸出信號的共模電壓。
也就是說，發送模組20在第三工作模式下消耗的電流I source 大於在第一工作模式下消耗的電流I' source 也即0並且小於第二工作模式下消耗的電流I" source 。發送模組20在第三工作模式下的共模電壓V CM 大於在第一工作下的共模電壓
Figure 106131206-A0101-12-0010-40
並且小於在第二工作模式下的共模電壓
Figure 106131206-A0101-12-0010-41
。
舉例來說，當發送模組20工作在第三工作模式時，當第一電源VDD1、第二電源VDD2的電壓值為3.3V，第一輸入電阻RS1和第二輸入電阻RS2的阻值為50Ω，第一浮動電阻R1A和第一上拉電阻R1B的阻值之和為50Ω，第二浮動電阻R2A和第二上拉電阻R2B的阻值之和為50Ω，電流源提供的電流值為20mA時，差分輸出信號OUTP、OUTN的高電壓值為3.05~3.3V，低電壓值為2.5~2.8V，共模電壓為2.8~3.05V，發送模組消耗的電流為0~10mA。
也就是說，發送模組20在第一工作模式下的共模電壓最小，消耗的電流最小，在第二工作模式下的共模電壓最大，消耗的電流最多，在第三工作模式下，共模電壓和消耗的電流均在第一工作模式和第二工作模式之間。
通過上述實施方式，本發明第二實施例的電流模式邏輯電路通過控制輸出阻抗子單元中第一開關、第二開關和第三開關的不同工作狀態，使得發送模組可工作在三種不同的工作模式，從而使得發送模組發送的差分輸出信號的共模電壓以及發送模組消耗的電流可以根據不同的工作模式進行調整，進而可以實現將同一電流模式邏輯電路靈活地應用在不同的高速信號傳輸的場合。
本發明可用其他特定形式實做而不偏離其精神或必要特徵。所述例子僅用於從各方面說明性地考慮而非限制性考慮。本發明之範圍因此由後附之申請專利範圍所確定而非前述之說明。所有落入申請專利範圍的含意及等同之內的變化都包含於範圍內。
1‧‧‧發送模組
2‧‧‧接收模組
3‧‧‧連接線
100‧‧‧電流模式邏輯電路
11‧‧‧輸出阻抗單元
12‧‧‧切換開關單元
13‧‧‧電流源

Claims (9)

  1. 一種電流模式邏輯電路，其中所述電流模式邏輯電路包括發送模組，所述發送模組包括：輸出阻抗單元，用於提供可調的輸出電阻，其中，所述輸出電阻包括浮動電阻及/或上拉電阻；切換開關單元，耦接於所述輸出阻抗單元，用於輸入一差分輸入信號、輸出一差分輸出信號以及根據可調的所述輸出電阻控制所述差分輸入信號與所述差分輸出信號之間的高低電平切換；以及電流源，耦接於所述輸出阻抗單元與所述切換開關單元，用於為所述輸出阻抗單元與所述切換開關單元提供電流；其中，所述浮動電阻為串接於所述差分輸出信號之間的電阻，所述上拉電阻為串接於所述差分輸出信號與電源之間的電阻；其中所述輸出阻抗單元包括多個相互並聯的輸出阻抗子單元，各所述輸出阻抗子單元包括第一電阻、第二電阻、第一開關、第二開關和第三開關，各所述第一電阻的一端相互連接並記為第一公共端，各所述第二電阻的一端相互連接並記為第二公共端，所述第一電阻的另一端分別與所述第一開關和所述第二開關的一端連接，所述第一開關的另一端與所述第二電阻的另一端和所述第三開關的一端連接，所述第二開關的另一端與所述第三開關的另一端連接後與第一電源連接；其中，所述第一公共端與所述第二公共端輸出所述差分輸 出信號。
  2. 如申請專利範圍第1項所述之電流模式邏輯電路，其中所述切換開關單元包括第一電晶體與第二電晶體，所述第一電晶體與所述第二電晶體的閘極接收所述差分輸入信號，所述第一電晶體與所述第二電晶體的汲極分別與所述第一公共端與所述第二公共端連接，所述第一電晶體與所述第二電晶體的源極連接後與所述電流源連接。
  3. 如申請專利範圍第2項所述之電流模式邏輯電路，其中所述電路進一步包括接收模組，所述接收模組包括輸入阻抗單元，所述輸入阻抗單元包括第一輸入電阻與第二輸入電阻，所述第一輸入電阻與所述第二輸入電阻的一端連接後與第二電源連接，所述第一輸入電阻與所述第二輸入電阻的另一端接收所述差分輸出信號。
  4. 如申請專利範圍第3項所述之電流模式邏輯電路，其中當各所述輸出阻抗子單元的所述第一開關閉合，所述第二開關與所述第三開關打開時，所述輸出電阻包括浮動電阻，所述發送模組工作在第一工作模式；當各所述輸出阻抗子單元的所述第一開關打開，所述第二開關與所述第三開關閉合時，所述輸出電阻包括上拉電阻，所述發送模組工作在第二工作模式；當部分所述輸出阻抗子單元的所述第一開關閉合，所述第二開關與所述第三開關打開，剩餘的所述輸出阻抗子單元的所述第一開關打開，所述第二開關與所述第三開關閉合時，所述輸出電阻包括浮動電阻與上拉電阻，所述發送模組工作在第三工作模式。
  5. 如申請專利範圍第4項所述之電流模式邏輯電路，其中若所述發送模組的所述差分輸出信號的在所述第一工作模式下的共模電壓記為第一共模電壓，在所述第二工作模式下的共模電壓記為第二共模電壓，在所述第三工作模式下的共模電壓記為第三共模電壓，則所述第三共模電壓大於所述第一共模電壓並且所述第三共模電壓小於所述第二共模電壓。
  6. 如申請專利範圍第5項所述之電流模式邏輯電路，其中當所述發送模組工作在所述第一工作模式時，若所述第一輸入電阻與所述第二輸入電阻的阻值相同，所述第一電阻與所述第二電阻的阻值相同，則所述發送模組發送的所述差分輸出信號的所述共模電壓根據如下公式進行計算：
    Figure 106131206-A0305-02-0017-1
     V CM =0.5*(V H +V L )其中，V H 為所述差分輸出信號的高電壓值，V L 為所述差分輸出電壓信號的低電壓值，V CM 為所述差分輸出信號的共模電壓，AVDD sink 為所述第二電源的電壓值，R sink 為所述第一輸入電阻的阻值，I DRV 為所述電流源提供的電流值，R source 為所述浮動電阻的阻值，其等於所述第一電阻的阻值的1/N，其中，N為所述輸出阻抗子單元的個數。
  7. 如申請專利範圍第5項所述之電流模式邏輯電路，其中當所述發送模組工作在所述第二工作模式時，若所述第一輸入電阻與所述第二輸入電阻的阻值相同，所述第一電阻與所 述第二電阻的阻值相同，則所述發送模組發送的所述差分輸出信號的所述共模電壓根據如下公式進行計算：
    Figure 106131206-A0305-02-0018-2
     V CM =0.5*(V H +V L )其中，V H 為所述差分輸出信號的高電壓值，V L 為所述差分輸出信號的低電壓值，V CM 為所述差分輸出信號的共模電壓，電流AVDD source 為所述第一電源的電壓值，AVDD sink 為所述第二電源的電壓值，R sink 為所述第一輸入電阻的阻值，I DRV 為所述電流源提供的電流值，R source 為所述上拉電阻的阻值，其等於所述第一電阻的阻值的1/N，其中，N為所述輸出阻抗子單元的個數。
  8. 如申請專利範圍第4項所述之電流模式邏輯電路，其中若所述發送模組在所述第一工作模式下消耗的電流記為第一消耗電流，在所述第二工作模式下消耗的電流記為第二消耗電流，在所述第三工作模式下消耗的電流記為第三消耗電流，則所述第三消耗電流大於所述第一消耗電流並且所述第三消耗電流小於所述第二消耗電流。
  9. 如申請專利範圍第8項所述之電流模式邏輯電路，其中當所述發送模組工作在所述第一工作模式時，所述發送模組消耗的電流為零；其中當所述發送模組工作在所述第二工作模式時，若所述第一輸入電阻與所述第二輸入電阻的阻值相同，所述第一電阻與所述第二電阻的阻值相同，則所述發送模組消耗的 電流根據如下公式進行計算：
    Figure 106131206-A0305-02-0019-3
     其中，I source 為所述發送模組消耗的電流，AVDD source 為所述第一電源的電壓值，AVDD sink 為所述第二電源的電壓值，R sink 為所述第一輸入電阻的阻值，I DRV 為所述電流源提供的電流值，R source 為所述上拉電阻對應的阻值，其等於所述第一電阻的阻值的1/N，其中，N為所述輸出阻抗子單元的個數。
TW106131206A 2016-09-22 2017-09-12 電流模式邏輯電路 TWI685197B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610841642.3A CN107872218B (zh) 2016-09-22 2016-09-22 电流模式逻辑电路
??201610841642.3 2016-09-22
CN201610841642.3 2016-09-22

Publications (2)

Publication Number Publication Date
TW201815068A TW201815068A (zh) 2018-04-16
TWI685197B true TWI685197B (zh) 2020-02-11

Family

ID=61621406

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106131206A TWI685197B (zh) 2016-09-22 2017-09-12 電流模式邏輯電路

Country Status (3)

Country Link
US (1) US10135442B2 (zh)
CN (1) CN107872218B (zh)
TW (1) TWI685197B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108459653B (zh) * 2018-05-22 2020-01-07 龙迅半导体（合肥）股份有限公司 一种端接电阻校准电路及其控制方法
US11190235B2 (en) * 2018-09-12 2021-11-30 Synaptics Incorporated Low-power differential data transmission systems and methods
KR102295708B1 (ko) * 2020-06-05 2021-08-30 한양대학교 산학협력단 전류 모드 로직 회로
KR20220019347A (ko) * 2020-08-10 2022-02-17 매그나칩 반도체 유한회사 전류 모드 로직 드라이버 및 이를 포함하는 전송 드라이버

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847232B2 (en) * 2001-11-08 2005-01-25 Texas Instruments Incorporated Interchangeable CML/LVDS data transmission circuit
US6856178B1 (en) * 2003-07-31 2005-02-15 Silicon Bridge, Inc. Multi-function input/output driver
US6943588B1 (en) * 2003-09-24 2005-09-13 Altera Corporation Dynamically-adjustable differential output drivers
US7236018B1 (en) * 2004-09-08 2007-06-26 Altera Corporation Programmable low-voltage differential signaling output driver
US7397283B2 (en) * 2006-09-29 2008-07-08 Parade Technologies, Ltd. Digital A/V transmission PHY signaling format conversion, multiplexing, and de-multiplexing
US7893719B2 (en) * 2005-06-15 2011-02-22 Ati Technologies, Ulc Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030085737A1 (en) * 2001-11-08 2003-05-08 Tinsley Steven J. Innovative high speed LVDS driver circuit
CN100392963C (zh) * 2003-04-17 2008-06-04 中兴通讯股份有限公司 一种低压大电流模块电源
US7061273B2 (en) * 2003-06-06 2006-06-13 Rambus Inc. Method and apparatus for multi-mode driver
US7034606B2 (en) * 2004-05-07 2006-04-25 Broadcom Corporation VGA-CTF combination cell for 10 Gb/s serial data receivers
US7145359B2 (en) * 2004-06-28 2006-12-05 Silicon Laboratories Inc. Multiple signal format output buffer
US7598779B1 (en) * 2004-10-08 2009-10-06 Altera Corporation Dual-mode LVDS/CML transmitter methods and apparatus
US7388406B2 (en) * 2005-07-12 2008-06-17 Agere Systems Inc. CML circuit devices having improved headroom
GB2431785B (en) * 2005-10-27 2008-05-07 Toumaz Technology Ltd Current mode logic digital circuits
US7279937B2 (en) * 2006-01-25 2007-10-09 Lsi Corporation Programmable amplitude line driver
JP4798618B2 (ja) * 2006-05-31 2011-10-19 ルネサスエレクトロニクス株式会社 出力回路および半導体集積回路装置
JP4384207B2 (ja) * 2007-06-29 2009-12-16 株式会社東芝 半導体集積回路
CN201097182Y (zh) * 2007-08-29 2008-08-06 比亚迪股份有限公司 汽车空调电机控制器
US7965121B2 (en) * 2008-01-03 2011-06-21 Mediatek Inc. Multifunctional output drivers and multifunctional transmitters using the same
US7936180B2 (en) * 2008-02-01 2011-05-03 Mediatek Inc. Serial link transmitter
US8217682B1 (en) * 2010-08-10 2012-07-10 Xilinx, Inc. Output driver and operation thereof
US8441281B2 (en) * 2011-06-21 2013-05-14 Lsi Corporation Current-mode logic buffer with enhanced output swing
WO2012176250A1 (ja) * 2011-06-23 2012-12-27 パナソニック株式会社 差動スイッチ駆動回路及び電流ステアリング型デジタル・アナログ変換器
US9120132B2 (en) * 2011-11-09 2015-09-01 ZZ Ventures, LLC Pallet washing apparatus
KR20130096495A (ko) * 2012-02-22 2013-08-30 삼성전자주식회사 반도체 장치의 버퍼 회로
US9281810B2 (en) * 2014-05-13 2016-03-08 Qualcomm Incorporated Current mode logic circuit with multiple frequency modes
US9614530B2 (en) * 2014-12-12 2017-04-04 Samsung Display Co., Ltd. Fast fall and rise time current mode logic buffer
US9325316B1 (en) * 2015-04-23 2016-04-26 Broadcom Corporation Low-power high swing CML driver with independent common-mode and swing control

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847232B2 (en) * 2001-11-08 2005-01-25 Texas Instruments Incorporated Interchangeable CML/LVDS data transmission circuit
US6856178B1 (en) * 2003-07-31 2005-02-15 Silicon Bridge, Inc. Multi-function input/output driver
US6943588B1 (en) * 2003-09-24 2005-09-13 Altera Corporation Dynamically-adjustable differential output drivers
US7236018B1 (en) * 2004-09-08 2007-06-26 Altera Corporation Programmable low-voltage differential signaling output driver
US7893719B2 (en) * 2005-06-15 2011-02-22 Ati Technologies, Ulc Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications
US7397283B2 (en) * 2006-09-29 2008-07-08 Parade Technologies, Ltd. Digital A/V transmission PHY signaling format conversion, multiplexing, and de-multiplexing

Also Published As

Publication number Publication date
US10135442B2 (en) 2018-11-20
CN107872218A (zh) 2018-04-03
US20180083624A1 (en) 2018-03-22
CN107872218B (zh) 2021-01-26
TW201815068A (zh) 2018-04-16

Similar Documents

Publication Publication Date Title
TWI685197B (zh) 電流模式邏輯電路
US10425124B1 (en) Repeaters with fast transitions from low-power standby to low-frequency signal transmission
US8581628B2 (en) Low voltage transmitter with high output voltage
US7538588B2 (en) Dual-function drivers
KR101290080B1 (ko) 프리엠퍼시스 회로 및 이를 구비한 차동 전류 신호전송 시스템
US8749269B2 (en) CML to CMOS conversion circuit
KR101759340B1 (ko) 스큐 정정을 갖는 serdes 전압-모드 드라이버
TW201830189A (zh) 前置驅動電路
US20080061837A1 (en) Low Supply Voltage, Large Output Swing, Source-Terminated Output Driver for High Speed AC-coupled Double-Termination Serial Links
Qian et al. A 1.25 Gbps programmable FPGA I/O buffer with multi-standard support
US11005477B2 (en) Driver circuit and control method therefor, and transmission/reception system
TWI429197B (zh) 多模態的傳送輸出電路
Zongxiong et al. LVDS driver design for high speed serial link in 0.13 um CMOS technology
TWI535198B (zh) 差分信號驅動器
CN106416077A (zh) 低电压差分信号传送器
TWI631818B (zh) 阻抗匹配電路與接口電路
Song et al. A reduced-swing voltage-mode driver for low-power multi-gb/s transmitters
US8755474B2 (en) Signal conditioning by combining precursor, main, and post cursor signals without a clock signal
TWI841895B (zh) 用於高速收發器之共模電壓控制
Gopikrishnan et al. A Power Efficient Fully Differential Back Terminated Current-Mode HDMI Source
TW202247614A (zh) 用於高速收發器之共模電壓控制
TWI636666B (zh) 高速低功耗電位轉換電路
Xiong A Low Power Voltage-Mode Driver Design for CIS Applications
JP2023550303A (ja) 自己バイアス差動トランスミッタ
Liao et al. A New High Speed LVDS Repeater