TW202247614A - 用於高速收發器之共模電壓控制 - Google Patents

用於高速收發器之共模電壓控制 Download PDF

Info

Publication number
TW202247614A
TW202247614A TW110148582A TW110148582A TW202247614A TW 202247614 A TW202247614 A TW 202247614A TW 110148582 A TW110148582 A TW 110148582A TW 110148582 A TW110148582 A TW 110148582A TW 202247614 A TW202247614 A TW 202247614A
Authority
TW
Taiwan
Prior art keywords
signal
voltage
node
transient voltage
external capacitor
Prior art date
Application number
TW110148582A
Other languages
English (en)
Other versions
TWI841895B (zh
Inventor
雄恩 張
Original Assignee
美商達爾科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商達爾科技股份有限公司 filed Critical 美商達爾科技股份有限公司
Publication of TW202247614A publication Critical patent/TW202247614A/zh
Application granted granted Critical
Publication of TWI841895B publication Critical patent/TWI841895B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/029—Provision of high-impedance states
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/20—Repeater circuits; Relay circuits
    • H04L25/24—Relay circuits using discharge tubes or semiconductor devices
    • H04L25/242—Relay circuits using discharge tubes or semiconductor devices with retiming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Bidirectional Digital Transmission (AREA)

Abstract

描述用於高速收發器(例如，中繼器，諸如重驅動器或重定時器)之電路及技術，其確保所連接之裝置之一輸入或輸出處之暫態電壓保持在一所要或指定之電壓範圍內。

Description

用於高速收發器之共模電壓控制
本申請案係關於用於高速收發器之共模電壓控制。
存在用於在所連接之裝置之間傳輸串列資料之多種傳輸協定。此等協定之實例包含DisplayPort標準、高清晰度多媒體介面(HDMI)標準、串列ATA標準、周邊元件互連高速(PCI-E)標準、通用串列匯流排(USB)標準、Hypertransport協定、Infiniband協定、XAUI協定及乙太網路協定。此等協定之各者隨時間演進以包含多代協定，且至少針對一些協定，在各代協定中包含多個版本。串列介面可根據此等標準中之任一者使用單端或差動傳訊來實施。
如熟知，隨著信號之頻率或資料速率及/或傳輸線之長度增加，經由此等介面發射之信號之完整性降級。串列介面上之信號降級之問題通常藉由在所連接之裝置之間引入一或多個高速收發器(稱為中繼器)來處置。中繼器(例如，重驅動器或重定時器)係在所連接之裝置之間傳輸資料時復原信號完整性之裝置。
對USB標準之一最近更新包含更改連接至一中繼器之發射埠之AC耦合電容器另一側(亦稱為連接器側)之暫態電壓之可允許範圍，即在下游裝置處看到之暫態電壓。此暫態電壓在USB 3.2規範中稱為VTX_DC+AC_CONN，且在USB4規範中稱為V_TX_DC_AC_CONN。此電壓之新指定範圍(本文亦稱為下游暫態電壓)係-0.5至1伏特。
在一些中繼器之操作期間，下游暫態電壓通常與發射埠處之電壓(本文亦稱為TX偏壓電壓)成比例。當在TX偏壓電壓上存在一正轉變時，亦存在下游暫態電壓之對應之正轉變。類似地，TX偏壓電壓上之一負轉變與下游暫態電壓之一負轉變對應。在正常操作期間，可控制TX偏壓電壓上之轉變之範圍，以確保下游暫態電壓保持在由USB標準指定之範圍內。
然而，對於一些中繼器設計，當中繼器開始掉電時，下游暫態電壓亦可能受到中繼器之供應電壓(VDD)之放電速率之影響。隨著VDD下降，下游暫態電壓對應地下降，其在某些條件下可下降至低於-0.5伏特，且因此違反由USB標準指定之範圍之下端。
解決此問題之一種方法係添加一特殊之斷電序列至中繼器，以確保滿足此新要求。此將需要一額外之通用輸入/輸出(GPIO)接腳來控制中繼器之啟用輸入。新的GPIO將用以啟動一受控掉電模式，其中中繼器在VDD開始放電之前經歷斷電序列。然而，眾多現存系統可能不具有可用於此目的之額外GPIO。且對於具有用於此目的之一額外GPIO之現存系統，由於各種原因，斷電序列之時序要求對於系統設計者而言可能係不合意的。
根據一特定類別之實施方案，一種裝置包含：一第一接收埠，其經組態以自一第一裝置接收一第一信號；第一電路系統，其經組態以處理該第一信號以復原該第一信號之一或多個態樣，從而產生一第二信號；及一第一發射埠，其經組態以經由一第一耦合電容器將該第二信號發射至一第二裝置。該裝置包含一外部電容器節點，其經組態用於連接至一外部電容器之連接。該外部電容器節點連接至該第一發射埠。該裝置包含一供應電壓節點，其經組態用於連接至一供應電壓。該裝置包含第二電路系統，其經組態以回應於偵測到該供應電壓已下降至低於一臨限值而致使與該第一發射埠相關聯之一發射節點轉變至一高阻抗狀態，並控制該外部電容器節點與該供應電壓節點之間之一連接，使得該外部電容器節點與該供應電壓節點斷開連接。該臨限值表示該第二裝置之一輸入處之一暫態電壓，該暫態電壓在由一串列資料傳輸協定指定之一電壓範圍內。
根據此類別之一具體實施方案，該外部電容器之特徵在於一放電速率，該放電速率確保在該外部電容器節點與該供應電壓節點斷開連接之後，該第二裝置之該輸入處之該暫態電壓保持在該電壓範圍內。
根據此類別之另一具體實施方案，該串列資料傳輸協定包括通用串列匯流排(USB)協定。根據一更具體之實施方案，該第二裝置之該輸入處之該暫態電壓與該USB規範之V_TX_DC_AC_CONN對應，且該電壓範圍係-0.5至1.0伏特。
根據此類別之另一具體實施方案，該裝置包含：一第二接收埠，其經組態以自該第二裝置接收一第三信號；第三電路系統，其經組態以處理該第三信號以復原該第三信號之一或多個態樣，從而產生一第四信號；及一第二發射埠，其經組態以經由一第二耦合電容器將該第四信號發射至該第一裝置。該外部電容器節點連接至該第二發射埠，且該臨限值亦表示該第一裝置之一輸入處之一暫態電壓，該暫態電壓在由該串列資料傳輸協定指定之該電壓範圍內。
根據此類別之另一具體實施方案，該裝置係一重驅動器，且該第一電路系統經組態以提升該第一信號之一資料分量。
根據此類別之另一具體實施方案，該裝置係一重定時器，且該第一電路系統經組態以恢復該第一信號之一資料分量及一時脈分量。
根據此類別之另一具體實施方案，該第一接收埠及該第一發射埠採用單端傳訊。
根據此類別之另一具體實施方案，該第一接收埠及該第一發射埠採用差動傳訊，且其中該第二裝置之該輸入包括一差動輸入。根據一更具體之實施方案，該臨限值表示該第二裝置之該差動輸入處之一第一暫態電壓及一第二暫態電壓，該第一暫態電壓及第二暫態電壓在由該串列資料傳輸協定指定之該電壓範圍內。該第一暫態電壓與該差動輸入之一第一信號線對應，且該第二暫態電壓與該差動輸入之一第二信號線對應。
根據另一類別之實施方案，一種系統包含：一第一裝置；一第二裝置；及一串列資料介面，其連接該第一及第二裝置。該串列資料介面包含一中繼器。該中繼器包含：一第一接收埠，其經組態以自該第一裝置接收一第一信號；第一電路系統，其經組態以處理該第一信號以復原該第一信號之一或多個態樣，從而產生一第二信號；及一第一發射埠，其經組態以經由一第一耦合電容器將該第二信號發射至該第二裝置。該系統包含：一外部電容器，其連接至一外部電容器節點及該第一發射埠；以及一供應電壓節點，其連接至一供應電壓。該系統包含第二電路系統，其經組態以回應於偵測到該供應電壓已下降至低於一臨限值而致使與該第一發射埠相關聯之一發射節點轉變至一高阻抗狀態，並控制該外部電容器節點與該供應電壓節點之間之一連接，使得該外部電容器節點與該供應電壓節點斷開連接。該臨限值表示該第二裝置之一輸入處之一暫態電壓，該暫態電壓在由一串列資料傳輸協定指定之一電壓範圍內。
根據此類別之一具體實施方案，該外部電容器之特徵在於一放電速率，該放電速率確保在該外部電容器與該供應電壓節點斷開連接之後，該第二裝置之該輸入處之該暫態電壓保持在該電壓範圍內。
根據此類別之另一具體實施方案，該串列資料傳輸協定包括通用串列匯流排(USB)協定。
根據此類別之另一具體實施方案，該第二裝置之該輸入處之該暫態電壓與該USB規範之V_TX_DC_AC_CONN對應，且該電壓範圍係-0.5至1.0伏特。
根據此類別之另一具體實施方案，該中繼器包含：一第二接收埠，其經組態以自該第二裝置接收一第三信號；第三電路系統，其經組態以處理該第三信號以復原該第三信號之一或多個態樣，從而產生一第四信號；及一第二發射埠，其經組態以經由一第二耦合電容器將該第四信號發射至該第一裝置。該外部電容器節點連接至該第二發射埠，且該臨限值亦表示該第一裝置之一輸入處之一暫態電壓，該暫態電壓在由該串列資料傳輸協定指定之該電壓範圍內。
根據此類別之另一具體實施方案，該中繼器係一重驅動器，且該第一電路系統經組態以提升該第一信號之一資料分量。
根據此類別之另一具體實施方案，該中繼器係一重定時器，且該第一電路系統經組態以恢復該第一信號之一資料分量及一時脈分量。
根據此類別之另一具體實施方案，該第一接收埠及該第一發射埠採用單端傳訊。
根據此類別之另一具體實施方案，該第一接收埠及該第一發射埠採用差動傳訊，且其中該第二裝置之該輸入包括一差動輸入。根據一更具體之實施方案，該臨限值表示該第二裝置之該差動輸入處之一第一暫態電壓及一第二暫態電壓，該第一暫態電壓及第二暫態電壓係在由該串列資料傳輸協定指定之該電壓範圍內。該第一暫態電壓與該差動輸入之一第一信號線對應，且該第二暫態電壓與該差動輸入之一第二信號線對應。
根據另一類別之實施方案，一種裝置包含：一接收埠，其經組態以自一第一裝置接收一第一信號；第一電路系統，其經組態以處理該第一信號以復原該第一信號之一或多個態樣，從而產生一第二信號；及一發射埠，其經組態以經由一耦合電容器將該第二信號發射至一第二裝置。該裝置包含一外部電容器節點，其經組態用於連接至一外部電容器。該外部電容器節點係連接至該發射埠。該裝置包含一供應電壓節點，其經組態用於連接至一供應電壓。該裝置包含第二電路系統，其經組態以回應於偵測到該供應電壓已下降至低於一臨限值而致使與該第一發射埠相關聯之一發射節點轉變至一高阻抗狀態，並控制該外部電容器節點與該供應電壓節點之間之一連接，使得該外部電容器節點與該供應電壓節點斷開連接。該臨限值表示該第二裝置之一輸入處之一暫態電壓，該暫態電壓高於由通用串列匯流排規範之一版本指定之一電壓範圍之一下端。
可藉由參考說明書之其餘部分及附圖來達成對各種實施方案之性質及優點之進一步理解。
現在將詳細參考具體實施方案。附圖中繪示此等實施方案之實例。應注意，此等實例出於闡釋性目的進行描述，並不意欲限制本公開之範圍。實情係，所描述之實施方案之替代物、修改及等效物包含在由隨附發明申請專利範圍界定之本公開之範圍內。另外，為了促進對所描述之實施方案之一透徹理解，可提供具體細節。本公開之範圍內之一些實施方案可在沒有此等細節中之一些或所有之情況下實踐。此外，為了清楚起見，可能未詳細描述熟知之特徵。
本公開係關於用於高速收發器(例如，中繼器，諸如重驅動器或重定時器)之電路及技術，其確保所連接之裝置之一輸入或輸出處之暫態電壓保持在一所要或指定之電壓範圍內。本文描述具體係關於由USB標準(例如，USB 3.2規範中之VTX_DC+AC_CONN或USB4規範中之V_TX_DC_AC_CONN)指定之AC耦合電容器之另一(連接器)側處之暫態電壓之一特定類別之實施方案。然而，應注意，由本公開達成之電路及技術可更普遍地適用。亦即，以一類似之共模電壓問題為特徵之任何串列介面或協定可受益於本文所描述之技術。因此，本公開之範圍不應由對此等實施方案之引用限制。
圖1A係描繪一串列介面通信系統100之一實施方案之一實例之一方塊圖。系統100可根據上文提及之各種傳輸協定中之任一者來實施，包含，例如，DisplayPort標準、HDMI標準、串列ATA標準、PCI-E標準、USB標準、Hypertransport協定、lnfiniband協定、XAUI協定、乙太網路協定，或各協定之各代及/或版本中之任一者。串列匯流排通信系統100包含上游裝置l02、下游裝置104及串列匯流排106。應瞭解，串列匯流排通信系統100可係一雙向通信系統，其中上游裝置102能夠進行發射及接收，且下游裝置104能夠進行發射及接收。
亦應瞭解，串列匯流排通信系統100之雙向實施方案可包含具有用於發射及接收埠之切換介面之全雙工實施方案及半雙工實施方案。應進一步瞭解，串列匯流排通信系統100可係一單向通信系統，其中上游裝置102能夠進行發射，且下游裝置104能夠進行接收。
圖1B係描繪其中串列匯流排106包含串聯耦合之一或多個中間高速信號調節收發器(例如，中繼器108)之一實施方案之一實例之一方塊圖，其中此等裝置之數目取決於串列匯流排之跡線或纜線長度。中繼器108可用作串列匯流排106之一串列鏈路驅動器介面，或多個中繼器108可用於提供用於串列匯流排106之一串列鏈路驅動器介面。此外，應瞭解，串列匯流排106包含形成在傳輸介質(諸如導電材料或用於傳播電信號之其他手段)中或使用一傳輸介質形成之跡線或纜線。應進一步瞭解，包含一或多個中繼器之串列匯流排通信系統100之實施方案可係全雙工雙向、半雙工雙向或單向的，如圖1A所描述。
上游裝置102可在一更大之裝置或系統中實施，諸如各種積體電路或裝置中之任一者，包含但不限於輸入/輸出(「I/O」)集線器、根聯合體、伺服器及膝上型對接站等。此外，應瞭解，下游裝置l04可被嵌入至一更大之裝置或系統中，諸如各種周邊裝置中之任一者，包含但不限於硬碟機、圖形卡及子卡等。應瞭解，參考上游裝置及下游裝置係出於實例之目的，且上文列出之上游裝置102及下游裝置104之實例可與不利用一層級式拓撲之串列標準之終端通信裝置對應。
經由串列匯流排106之通信可使用一差動或單端傳訊協定。例如，上游裝置102可包含用於提供一差動信號之一差動輸出驅動器(未展示)。中繼器108(當存在時)處理來自上游裝置102之一輸出傳輸，以將此等經處理之輸出傳輸提供至另一中繼器或直接提供至下游裝置104。下游裝置104可包含一差動輸入驅動器(未展示)。例如，存在可與串列匯流排通信系統100一起使用之眾多已知之差動數位傳訊協定，諸如，差動短截線串列端接邏輯(「SSTL」)、差動高速收發器邏輯(「HSTL」)、低壓差動傳訊(「LVDS」)、差動低壓正射極耦合邏輯(「LVPECL」)及低擺幅差動傳訊(「RSDS」)以及其他差動數位傳訊協定。此外，考慮使用單端串列介面協定之實施方案，例如，諸如用於PCI之低壓電晶體-電晶體邏輯(「LVTTL」)及低壓互補金屬氧化物半導體(「LVCMOS」)，以及其他單端串列介面協定。習知地，PCI使用一LVTTL輸入緩衝器及一推拉輸出緩衝器。
圖2展示經組態用於測試是否符合USB標準之一中繼器202 (例如，一特定類型之中繼器108)。中繼器202經展示為一雙向裝置，其包含用於與一上游裝置(未展示)連接之發射(TX)及接收(RX)埠204及206以及用於與一下游裝置(未展示)連接之TX及RX埠208及210。在所描繪之實例中，中繼器202之埠採用差動傳訊，其中指示P及N (例如，TXN及TXP)表示差動對之正信號線及負信號線。然而，應注意考慮單端實施方案。
中繼器202亦包含信號調節電路系統212，其可取決於中繼器之類型以各種方式實施。例如，若中繼器202係一重驅動器，則信號調節電路系統212可包含基本上類比之電路系統，其經設計以提升自一個所連接之裝置接收之一信號之高頻分量(例如，一串列資料流)，然後將經提升之信號發射至另一所連接之裝置。替代地，若中繼器202係一重定時器，則信號調節電路可包含混合信號(類比及數位)電路，其經設計以恢復所接收之一信號之資料及時脈分量，然後再將經恢復之信號發射至所連接之裝置。信號調節電路系統212之細節與本公開無關，且因此未展示或描述。然而，如上文參考中繼器108所討論的，鑒於中繼器202被描繪為一雙向裝置，電路系統212可在下游與上游路徑之間共用，或可包含專用於各路徑之雙工電路系統。
中繼器202亦在指定為CAP_EXT之一連接節點處連接至一外部電容器214，此通常係中繼器202被部署在一系統中時之情況。此等電容器充當一電荷庫，當外部電力供應器下降至低於一臨限值時提供電力。
作為其中可判定中繼器202是否符合USB規範之一測試組態之一部分，TX埠208之TXP經展示為連接至一AC耦合電容器216及一負載電阻器218。儘管通常以此方式測試所有埠，但為了簡單起見，僅展示至TX埠208之信號線之連接。此等測試組態可用於判定電容器216與電阻器218之間之節點217處之暫態電壓(例如，USB 3.2規範中之VTX_DC+AC_CONN或USB4規範中之V_TX_DC_AC_CONN)是否保持在由USB標準指定之範圍內。在此實例中，電阻器218之值為200千歐姆，在此情況下，指定範圍係-0.5至1.0伏特。在另一實例中，電阻218之值可能係50歐姆，在此情況下，指定之範圍係-0.3至1.0伏特。電容器216之值較大，例如，USB規範假定一最大值係265 nF。為了簡單起見，僅展示中繼器202之埠中之一者經組態用於測試。將理解，所有四個埠都可以所展示之方式經組態以用於測試。
如上文所討論的，在中繼器202之正常操作期間，TX埠208之TXP處的轉變導致節點217處的成比例轉變。另外，當中繼器202掉電時，中繼器202之供應電壓(VDD)的放電速率亦影響節點217處的暫態電壓。在任一情況下，為了符合更新之USB規範，節點217處之暫態電壓必須保持在指定範圍內。根據一特定類別之實施方案，提供負載電壓控制電路系統220以確保此符合性。現在將參考圖2、圖3之示意圖及圖4之時序圖來描述一特定實施方案。
圖3係與負載電壓控制電路系統302之操作相關之一中繼器300(例如，中繼器108或202)之部分之一簡化示意圖。中繼器300之信號調節電路系統係由經標記為「內部電路」之電路系統304及經標記為「不具有PMOS之高速I/O」之電路系統306表示。如上文所提及的，此電路系統之細節與控制電路系統302之操作不特別相關，且因此不進行描述。需要足夠注意的是，電路系統306包含經連接至節點308 (標記為「HS I/O」)之一I/O緩衝器，出於此實例之目的，節點308係中繼器300之一TX埠(其可為或可不為差動輸出埠)之一單端輸出節點。當中繼器300包含在一系統中時，節點308通常經由一AC耦合電容器(例如，電容器216)連接至一下游裝置(例如，由圖2之負載電阻器218表示)。
在中繼器300之正常操作期間，一供應電壓(VDD)經由PMOS電晶體310將電力直接提供至電路系統304及電路系統306。PMOS 310 (由312表示)之本質體二極體經展示為經連接至一外部電容器(例如，電容器214)所連接至之CAP_EXT節點。同樣在正常操作期間，VDD經由PMOS電晶體314及其體二極體(由316表示)連接至CAP_EXT。另外需要注意的是，在正常操作期間，節點308處之偏壓電壓(亦稱為TX偏壓電壓)與VDD成比例。
現在參考圖4，描繪兩個信號；表示一中繼器(例如，中繼器108、202或300)之供應電壓VDD的底部信號402 (垂直刻度上之每格2.0伏特)及表示經連接至中繼器(例如，圖2之節點217)之一TX埠之AC耦合電容器之相對側上之暫態電壓的頂部信號404 (每格500毫伏特)。各信號之零點係由對應之虛線描繪。
在t1處，例如歸因於一掉電之開始，VDD開始下降。由於HS I/O節點308 (未展示)處之電壓與VDD成比例，因此其跟隨VDD並亦開始下降。AC耦合電容器(例如，電容器216)充當一低電阻路徑(實際上為一短路)，透過負載(例如，電阻器218)傳導來自接地之電流，將暫態電壓(例如，在節點217處)下降至低於零。
另外，在一些操作模式下，節點308可能處於一高阻抗狀態，因此中繼器之TX埠(例如，HS I/O節點308)處之TX偏壓電壓不保持其與VDD之比例，其下降速度比VDD之放電速率慢，其中VDD最終下降至低於TX偏壓電壓。在不具有由本公開達成之控制電路系統之情況下，此結果可參考圖3來理解。
由於VDD中之下降，TX偏壓電壓相應下降。在不具有任何控制之情況下，TX偏壓電壓將繼續下降，直至VDD達到0伏特。因此，TX偏壓電壓中之下降將最終導致節點217處之暫態電壓下降至低於-0.5伏特，並違反指定範圍之下限。
因此，根據圖3中所描繪之具體實施方案，負載電壓控制電路系統302之作用係防止AC耦合電容器之另一側上之暫態電壓(例如，節點217處之電壓)下降至低於指定範圍之下端。電路系統302採用一比較器352比較自VDD (經由電阻器R1及R2)分壓之節點A處之一電壓與由帶隙裝置354產生之節點B處之一參考電壓。當VDD充分下降使得節點A處之電壓低於節點B處之電壓時(圖4中之時間t2)，比較器352之輸出(VDD_PG或VDD「電力良好」)自高變低。VDD_PG (即，VDD_PG#)之一反相版本發信號通知電路系統304以掉電(經由輸入PDIN)。VDD_PG變高亦藉由經由NAND閘320關斷PMOS電晶體310來自電路系統306移除電力。VDD_PG#亦關斷PMOS電晶體314，從而使CAP_EXT與VDD斷開連接。
藉由自電路系統306移除電力，HS I/O節點308轉至一高阻抗狀態，例如，回顧埠之掉電I/O緩衝器，該高阻抗狀態實際上為一開路。此移除了歸因於各種相關聯之偏壓元件而導致之漏泄電流路徑，從而停止電流透過下游負載及AC耦合電容器(例如，電阻器218及電容器216)之流動，從而使負載處之暫態電壓恢復為零，如圖4中在時間t2處之信號404中所反映的。
恰在t2之後，VDD隨著外部供應電壓繼續下降，但TX偏壓電壓將在一段時間內保持不變，此係因為節點308處於一高阻抗狀態。隨後，當CAP_EXT處之電壓下降至低於TX偏壓電壓時，PMOS電晶體310之二極體318及體二極體將變為正向偏壓，從而呈現新之漏泄電流路徑。但是，藉由選擇用於外部電容器214之適當值，CAP_EXT之節點電壓將足夠緩慢地放電，以防止節點217處之暫態電壓違反指定範圍之下限。
可選擇VDD_PG自一切換至零之點，以確保暫態下游電壓(IDV)尚未違反指定電壓範圍之下端。圖3之示意圖之一數值實例將係指導性的。
在此實例中，Rl及R2將節點A處之3.3伏特之一VDD分壓為0.268倍。將此電壓與節點B處之0.71之一帶隙電壓進行比較。當VDD達到2.65伏特時，比較器352之輸出自高轉變為低，使得VDD_PG=0伏特。那時，HS I/O處之輸出緩衝器轉至一高阻抗狀態，且沒有電流自AC耦合電容器流動或流動通過Rload，從而導致IDV跳回至接地，如圖4中在時間t2處所展示。
選擇帶隙參考電壓以及Rl及R2之值，以確保在IDV達到-0.5伏特之前達到中繼器之通電/斷電臨限值電壓。HS I/O約為VDD之0.75倍。IDV約為VDD之下降之0.75倍。VDD之0.65伏特之一下降(自3.3伏特至2.65伏特斷電臨限值)與0.75 x 0.65=0.488伏特之IDV之一下降(自接地)對應。因此，在此實例中，IDV恰在USB規範之-0.5伏特下限之前回至0伏特。
另外，藉由使CAP_EXT與VDD斷開連接，HS I/O節點308處之電壓不再追蹤VDD之放電速率，而是追蹤連接至CAP_EXT之外部電容器之放電。亦即，即使CAP_EXT與VDD斷開連接，該節點上之電壓仍將繼續以與外部電容器之大小成反比之一速率放電。因此，可選擇外部電容器之值以確保此放電速率足夠慢，使得由PMOS電晶體310之二極體318及體二極體表示之漏泄電流路徑(其在CAP_EXT處之電壓下降至低於HS I/O時變為有效)永遠不會汲取足夠之電流使得IDV在時間t2之後有違反指定範圍之下限之危險。針對此實例及圖4中所描繪之波形，外部電容器之值被選擇為2.2微法拉。
更一般而言，取決於VDD之值及VDD與HS I/O處之電壓之間之關係，選擇適當之電力良好臨限值及外部電容器之適當值可確保暫態下游電壓保持在指定範圍內。且如上文所提及的，此可針對一高速收發器之TX及RX埠之各者之信號線之各者進行，以確保各者保持在指定範圍內。
熟習此項技術者將理解，在不脫離本公開之範圍之情況下，可對本文描述之實施方案之形式及細節進行更改。另外，儘管已參考各種實施方案描述各種優點、態樣及目標，但本公開之範圍不應受到此等優點、態樣及目標之限制。實情係，應參考隨附發明申請專利範圍判定本公開之範圍。
100:串列匯流排通信系統 102:上游裝置 104:下游裝置 106:串列匯流排 108:中繼器 202:中繼器 204:埠 206:埠 208:埠 210:埠 212:信號調節電路系統 214:外部電容器 216:電容器 217:節點 218:電阻器 220:負載電壓控制電路系統 300:中繼器 302:負載電壓控制電路系統 304:電路系統 306:電路系統 308:節點 310:PMOS電晶體 312:PMOS電晶體 314:PMOS電晶體 316:體二極體 318:二極體 320:NAND閘 352:比較器 354:帶隙裝置 402:底部信號 404:頂部信號 t1、t2:時間
圖1A係一串列資料傳輸系統之一簡化方塊圖。
圖1B係包含中繼器之一串列資料傳輸系統之一簡化方塊圖。
圖2係中繼器之一特定實施方案之一簡化圖。
圖3係一中繼器之一特定實施方案之一部分之一簡化示意圖。
圖4係繪示一中繼器之一特定實施方案之操作之一時序圖。
202:中繼器
204:埠
206:埠
208:埠
210:埠
212:信號調節電路系統
214:外部電容器
216:電容器
217:節點
218:電阻器
220:負載電壓控制電路系統

Claims (20)

  1. 一種裝置，其包括： 一第一接收埠，其經組態以自一第一裝置接收一第一信號； 第一電路系統，其經組態以處理該第一信號以復原該第一信號之一或多個態樣，從而產生一第二信號； 一第一發射埠，其經組態以經由一第一耦合電容器將該第二信號發射至一第二裝置； 一外部電容器節點，其經組態用於連接至一外部電容器，該外部電容器節點經連接至該第一發射埠； 一供應電壓節點，其經組態用於連接至一供應電壓；及 第二電路系統，其經組態以回應於偵測到該供應電壓已下降至低於一臨限值而致使與該第一發射埠相關聯之一發射節點轉變至一高阻抗狀態，並控制該外部電容器節點與該供應電壓節點之間之一連接，使得該外部電容器節點與該供應電壓節點斷開連接，其中該臨限值表示該第二裝置之一輸入處之一暫態電壓，該暫態電壓係在由一串列資料傳輸協定指定之一電壓範圍內。
  2. 如請求項1之裝置，進一步包括該外部電容器，其中該外部電容器之特徵在於一放電速率，該放電速率確保在該外部電容器節點與該供應電壓節點斷開連接之後，該第二裝置之該輸入處之該暫態電壓保持在該電壓範圍內。
  3. 如請求項1之裝置，其中該串列資料傳輸協定包括通用串列匯流排(USB)協定。
  4. 如請求項3之裝置，其中該第二裝置之該輸入處之該暫態電壓與該USB規範之V_TX_DC_AC_CONN對應，且該電壓範圍係-0.5至1.0伏特。
  5. 如請求項1之裝置，進一步包括： 一第二接收埠，其經組態以自該第二裝置接收一第三信號； 第三電路系統，其經組態以處理該第三信號以復原該第三信號之一或多個態樣，從而產生一第四信號；及 第二發射埠，其經組態以經由一第二耦合電容器將該第四信號發射至該第一裝置； 其中該外部電容器節點係連接至該第二發射埠，且其中該臨限值亦表示該第一裝置之一輸入處之一暫態電壓，該暫態電壓係在由該串列資料傳輸協定指定之該電壓範圍內。
  6. 如請求項1之裝置，其中該裝置係一重驅動器，且該第一電路系統經組態以提升該第一信號之一資料分量。
  7. 如請求項1之裝置，其中該裝置係一重定時器，且該第一電路系統經組態以恢復該第一信號之一資料分量及一時脈分量。
  8. 如請求項1之裝置，其中該第一接收埠及該第一發射埠採用單端傳訊。
  9. 如請求項1之裝置，其中該第一接收埠及該第一發射埠採用差動傳訊，且其中該第二裝置之該輸入包括一差動輸入。
  10. 如請求項9之裝置，其中該臨限值表示該第二裝置之該差動輸入處之一第一暫態電壓及一第二暫態電壓，該第一暫態電壓及第二暫態電壓係在由該串列資料傳輸協定指定之該電壓範圍內，該第一暫態電壓與該差動輸入之一第一信號線對應，且該第二暫態電壓與該差動輸入之一第二信號線對應。
  11. 一種系統，其包括： 一第一裝置； 一第二裝置；及 一串列資料介面，其連接該第一及第二裝置，該串列資料介面包含一中繼器，該中繼器包含： 一第一接收埠，其經組態以自該第一裝置接收一第一信號； 一第一電路系統，其經組態以處理該第一信號以復原該第一信號之一或多個態樣，從而產生一第二信號； 一第一發射埠，其經組態以經由一第一耦合電容器將該第二信號發射至該第二裝置； 一外部電容器，其經連接至一外部電容器節點及該第一發射埠； 一供應電壓節點，其經連接至一供應電壓；及 第二電路系統，其經組態以回應於偵測到該供應電壓已下降至低於一臨限值而致使與該第一發射埠相關聯之一發射節點轉變至一高阻抗狀態，並控制該外部電容器節點與該供應電壓節點之間之一連接，使得該外部電容器節點與該供應電壓節點斷開連接，其中該臨限值表示該第二裝置之一輸入處之一暫態電壓，該暫態電壓係在由一串列資料傳輸協定指定之一電壓範圍內。
  12. 如請求項11之系統，其中該外部電容器之特徵在於一放電速率，該放電速率確保在該外部電容器與該供應電壓節點斷開連接之後，該第二裝置之該輸入處之該暫態電壓保持在該電壓範圍內。
  13. 如請求項11之系統，其中該串列資料傳輸協定包括通用串列匯流排(USB)協定。
  14. 如請求項13之系統，其中該第二裝置之該輸入處之該暫態電壓與該USB規範之V_TX_DC_AC_CONN對應，且該電壓範圍係-0.5至1.0伏特。
  15. 如請求項11之系統，其中該中繼器進一步包含： 一第二接收埠，其經組態以自該第二裝置接收一第三信號； 第三電路系統，其經組態以處理該第三信號以復原該第三信號之一或多個態樣，從而產生一第四信號；及 一第二發射埠，其經組態以經由一第二耦合電容器將該第四信號發射至該第一裝置； 其中該外部電容器節點經連接至該第二發射埠，且其中該臨限值亦表示該第一裝置之一輸入處之一暫態電壓，該暫態電壓係在由該串列資料傳輸協定指定之該電壓範圍內。
  16. 如請求項11之系統，其中該中繼器係一重驅動器，且該第一電路系統經組態以提升該第一信號之一資料分量。
  17. 如請求項11之系統，其中該中繼器係一重定時器，且該第一電路系統經組態以恢復該第一信號之一資料分量及一時脈分量。
  18. 如請求項11之系統，其中該第一接收埠及該第一發射埠採用單端傳訊。
  19. 如請求項11之系統，其中該第一接收埠及該第一發射埠採用差動傳訊，其中該第二裝置之該輸入包括一差動輸入，且其中該臨限值表示該第二裝置之該差動輸入處之一第一暫態電壓及一第二暫態電壓，該第一暫態電壓及第二暫態電壓係在由該串列資料傳輸協定指定之該電壓範圍內，該第一暫態電壓與該差動輸入之一第一信號線對應，且該第二暫態電壓與該差動輸入之一第二信號線對應。
  20. 一種裝置，其包括： 一接收埠，其經組態以自一第一裝置接收一第一信號； 第一電路系統，其經組態以處理該第一信號以復原該第一信號之一或多個態樣，從而產生一第二信號； 發射埠，其經組態以經由一耦合電容器將該第二信號發射至一第二裝置； 一外部電容器節點，其經組態用於連接至一外部電容器，該外部電容器節點經連接至該發射埠； 一供應電壓節點，其經組態用於連接至一供應電壓；及 第二電路系統，其經組態以回應於偵測到該供應電壓已下降至低於一臨限值而致使與該第一發射埠相關聯之一發射節點轉變至一高阻抗狀態，並控制該外部電容器節點與該供應電壓節點之間之一連接，使得該外部電容器節點與該供應電壓節點斷開連接，其中該臨限值表示該第二裝置之一輸入處之一暫態電壓，該暫態電壓高於由通用串列匯流排規範之一版本指定之一電壓範圍之一下端。
TW110148582A 2021-05-21 2021-12-24 用於高速收發器之共模電壓控制 TWI841895B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/327,425 2021-05-21
US17/327,425 US11537185B2 (en) 2021-05-21 2021-05-21 Common-mode voltage control for high-speed transceivers

Publications (2)

Publication Number Publication Date
TW202247614A true TW202247614A (zh) 2022-12-01
TWI841895B TWI841895B (zh) 2024-05-11

Family

ID=

Also Published As

Publication number Publication date
KR20220157867A (ko) 2022-11-29
US11537185B2 (en) 2022-12-27
US20220374061A1 (en) 2022-11-24
CN115459798B (zh) 2023-09-12
CN115459798A (zh) 2022-12-09

Similar Documents

Publication Publication Date Title
CN110277988B (zh) 具有从低功率待机到低频信号传输的快速转换的中继器
JP4430048B2 (ja) データトランシーバー及びそれを有するバスインターフェース
TW316959B (en) Circuit and method of low-power-consumption binary signal transmission interface
CN109683836B (zh) 一种兼容多种显示协议硬件接口的驱动装置
US20220239334A1 (en) Signal correction for serial interfaces
US20170364141A1 (en) Physical Layer for Peripheral Interconnect with Reduced Power and Area
TWI685197B (zh) 電流模式邏輯電路
GB2377102A (en) A programmable differential CMOS USB bus driver which allows trimming of crossover voltage to counteract manufacturing variations
US6552582B1 (en) Source follower for low voltage differential signaling
Qian et al. A 1.25 Gbps programmable FPGA I/O buffer with multi-standard support
TWI841895B (zh) 用於高速收發器之共模電壓控制
CN115459798B (zh) 用于高速收发器的共模电压控制
US20230170934A1 (en) Bidirectional bypass mode
CN113590515B (zh) 一种信号传输损耗补偿电路、集成电路及传输系统
US11921651B2 (en) Interface module with low-latency communication of electrical signals between power domains
US8755474B2 (en) Signal conditioning by combining precursor, main, and post cursor signals without a clock signal
JP2024524022A (ja) パワードメイン間の電気信号の低レイテンシ通信のインタフェースモジュール
Mishra et al. An output structure for a bi-modal 6.4-Gbps GDDR5 and 2.4-Gbps DDR3 compatible memory interface
den Besten The USB 2.0 physical layer: Standard and implementation
Devices 8. Selectable I/O Standards in
Kim et al. Dual-Level LVDS Technique for Reducing Data Transmission Lines by Half in LCD Driver IC's
Leung Low-voltage low-power high-speed I/O buffers
Park et al. A Distortion-Free General Purpose LVDS Driver
JPH11145817A (ja) 半導体集積回路装置