CN108459653B

CN108459653B - 一种端接电阻校准电路及其控制方法

Info

Publication number: CN108459653B
Application number: CN201810493409.XA
Authority: CN
Inventors: 季翔宇; 陶成; 陈余; 徐希; 付家喜
Original assignee: Longxun Semiconductor (hefei) Co Ltd
Current assignee: Longxun Semiconductor (hefei) Co Ltd
Priority date: 2018-05-22
Filing date: 2018-05-22
Publication date: 2020-01-07
Anticipated expiration: 2038-05-22
Also published as: TW202005275A; CN108459653A; TWI655844B; US10193552B1

Abstract

本发明提供一种端接电阻校准电路及其控制方法，本发明直接对CML发送器的端接电阻进行阻值校准，省去了复制电阻带来的误差，从而提高了校准精度，以及由于省去了复制电阻和设置恒定电流源，从而减少了电路占用面积；使用的绝对电流和相对电流均从带隙基准模块而来，精度较高；并且，CML发送器的输出信号控制模块、恒定电流源和端接电阻在阻值校准完成后，会用于信号数据的发送，不会闲置，从而提高了电路模块的利用率。

Description

一种端接电阻校准电路及其控制方法

技术领域

本发明涉及数据传输领域，更具体地说，涉及一种端接电阻校准电路及其控制方法。

背景技术

随着电子信息技术的发展，需要传输、处理的数据量不断增长；特别是在视频传输、数据存储等领域，随着画质分辨率和存储空间的增大，需要传输的数据量也在迅速增加。目前，商用串行接口的速度已经达到10Gbps的量级。高速信号在传输过程中，由于阻抗不匹配，会造成传输信号形成反射、串扰、驻波等现象，对信号质量产生严重影响，损害信号完整性，影响接收器接收。因此，对于高速信号传输电路，通常会设置校准电路模块，对发送器的输出阻抗进行匹配校准以提高信号传输质量。

校准电路模块主要包括可调电阻和恒定电流源等模块。将与端接电阻成比例的电阻作为校准电路模块的可调电阻，这个电阻的个数比较多，占用面积很大；与可调电阻配合使用的恒定电流源，为了达到较高的精度，减少电流源误差，恒定电流源电路的尺寸一般也会比较大，即占用面积较大；可调电阻是复制端接电阻得到，复制得到的可调电阻与真实电阻(即端接电阻)之间存在误差，校准结果可能不是最优配置；以及在校准完成以后，校准电路模块就闲置下来了，利用率较低。

发明内容

有鉴于此，本发明提出一种端接电阻校准电路及其控制方法，欲充分利用CML发送器的已有结构，控制CML发送器完成阻值校准，在实现阻抗匹配的同时，减小电路占用面积、降低成本、提高校准精度以及提高电路模块利用率的目的。

为了实现上述目的，现提出的方案如下：

一种端接电阻校准电路，与一个CML发送器连接，所述端接电阻校准电路包括：带隙基准模块、电流生成模块、片外电阻、第一片内电阻、第二片内电阻、比较器、输出信号控制模块和校准控制模块；

所述带隙基准模块，用于产生参考电压；

所述电流生成模块，用于利用所述参考电压和所述片外电阻，生成绝对电流，以及利用所述参考电压和所述第一片内电阻生成相对电流；

所述第二片内电阻，用于流通所述相对电流；

所述比较器的一个输入端连接所述第二片内电阻的非公共端，所述比较器的另一个输入端连接所述CML发送器的一个端接电阻的非公共端，所述比较器的输出端连接所述校准控制模块；

所述绝对电流，用于作为所述CML发送器的恒定电流源中输入的参考电流；

所述输出信号控制模块，用于在阻抗匹配时，控制与所述一个端接电阻连接的第一电子开关为导通状态，并控制与所述CML发送器的另一个端接电阻连接的第二电子开关为断开状态；

所述校准控制模块，用于对所述CML发送器的两个端接电阻进行阻值校准。

可选的，端接电阻校准电路与N个CML发送器连接，所述N为大于等于2的正整数，所述端接电阻校准电路还包括：连接在所述比较器的另一个输入端与各个CML发送器的一个端接电阻的非公共端之间的选择器；

所述绝对电流，用于作为每个所述CML发送器的恒定电流源中输入的参考电流；

所述校准控制模块，用于通过所述选择器的选择，逐一对各个所述CML发送器中的两个端接电阻进行阻值校准。

一种控制方法，应用于上述的端接电阻校准电路，所述方法包括：

所述输出信号控制模块输出第一驱动控制信号，以控制所述第一电子开关为导通状态；

所述输出信号控制模块输出第二驱动控制信号，以控制所述第二电子开关为断开状态；

所述校准控制模块根据所述比较器的输出信号，生成配置信号，所述配置信号用于调节所述一个端接电阻的阻值，以及所述另一个端接电阻的阻值，以实现对所述CML发送器的两个端接电阻的阻值校准。

可选的，所述校准控制模块具体利用二分法对所述CML发送器的两个端接电阻进行阻值校准。

可选的，所述校准控制模块具体利用累加法对所述CML发送器的两个端接电阻进行阻值校准。

与现有技术相比，本发明的技术方案具有以下优点：

上述技术方案提供的端接电阻校准电路，直接对CML发送器的端接电阻进行阻值校准，省去了复制电阻带来的误差，从而提高了校准精度，以及由于省去了复制电阻和设置恒定电流源，从而减少了电路占用面积；使用的绝对电流和相对电流均从带隙基准模块而来，精度较高；并且，CML发送器的输出信号控制模块、恒定电流源和端接电阻在阻值校准完成后，会用于信号数据的发送，不会闲置，从而提高了电路模块的利用率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为N输入CML电路示意图；

图2为P输入CML电路示意图；

图3为本发明实施例提供的一种端接电阻校准电路的示意图；

图4为本发明实施例提供的另一种端接电阻校准电路的示意图；

图5为本发明实施例提供的一种应用于图3所示的端接电阻校准电路的控制方法流程图。

具体实施方式

本发明的主要思想是，充分利用CML发送器已有的基本结构，设置相应的控制模块完成对端接电阻的阻值校准，从而可以不进行电阻复制等，减少了电路占用面积、降低了成本、提高了校准精度并提高了电路模块的利用率。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

现对本发明涉及的名词进行解释，以便于对本发明方案的理解：

TX：Transmitter，发送器，在高速信号传输电路中作为信号的上游发送源，将信息通过跳变的电平信号发送到接收端。

RX：Receiver，接收器，与TX配合使用，用于接收信号电平。

MOS管：场效应晶体管，器件有G，S，D三端，在G端加入一定的电压，则S、D端会导通，可以流过电流，G端没有合适的电压，则S、D端不导通。

CML：Current Mode Logic，电流模逻辑。CML发送器是基于差分对结构的逻辑电路，结构如图1和图2所示，I_TX为恒定电流源，通过控制开关管SW_P、SW_N的开和关，切换I_TX流过不同的端接电阻R_TX，在OUT_P与OUT_N之间产生电压差，从而产生输出信号。根据开关管SW_P、SW_N使用的MOS管类型不同，CML分为N输入CML和P输入CML。CML发送器具有低功耗，低摆幅，低噪声，高速度，高抗干扰能力等优点，被广泛应用在高频信号电路中。

信号反射：传输线在传输交流信号时具有一定的阻抗，这是物理的固有属性，称为特征阻抗。如果特征阻抗在信号传输过程中不连续，即传输路径中特征阻抗值发生了变化，则会将一部分信号的能量原路反射回去，即形成反射。反射信号与后续传输信号进行叠加，则有可能使后续信号质量变差。

阻抗匹配：TX的输出阻抗，在工程应用时一般会使其尽可能接近传输线阻抗，以使TX发送出的信号产生的反射最小。而CML发送器的输出阻抗近似等于端接电阻R_TX，如果端接电阻R_TX等于传输线的特征阻抗，则称为阻抗匹配。

阻值校准：在芯片生产过程中，端接电阻R_TX的阻值会随着工艺发生变化，无法精确等于传输线的特征阻抗，因此，需要通过一定的方法进行校准，使端接电阻R_TX的阻值近似等于传输线的特征阻抗，达到阻抗匹配，从而减少反射。传输线的特征阻抗在工程中是已知的，也就是说在阻值校准前知道校准目标，即已知端接电阻R_TX调整的目标阻值R_目。

BG：Bandgap，带隙基准，作用是产生温漂极小的电压作为整个芯片系统的参考电压源

AC Couple：高速信号传输通路的一种连接方式，在传输线中间放置耦合电容，只有交流小信号可以通过电容传递到接收端，TX和RX的直流分量被隔离。

DC Couple：高速信号传输通路的一种连接方式，在传输线中不放置耦合电容，直接通过传输线连接到RX，直流和交流信号都通过传输线进行传输。

本实施例提供一种端接电阻校准电路，参见图3所示，该端接电阻校准电路与一个CML发送器连接，所述端接电阻校准电路包括：BG模块11、电流生成模块12、片外电阻R_ext、第一片内电阻R_int0、第二片内电阻R_int1、比较器C、输出信号控制模块13和校准控制模块14。

BG模块11，用于产生参考电压V_BG。

电流生成模块12，用于利用参考电压V_BG和片外电阻R_ext，生成绝对电流I_abs＝V_BG/R_ext；以及用于利用参考电压V_BG和第一片内电阻R_int0，生成相对电流I_rela＝V_BG/R_int0。片外电阻为芯片外部独立器件，生产精度很高，利用参考电压V_BG和片外电阻R_ext，得到的绝对电流I_abs＝V_BG/R_ext不随工艺和温度等因素变化。片内电阻随工艺、温度等变化都有可能产生一定的偏差，阻值并不准确，进而利用其产生的电流可能也不是预期的。

第二片内电阻R_int1，用于流通相对电流I_rela。工艺、温度等变化时，第二片内电阻R_int1与第一片内电阻R_int0的比值是固定的，利用相对电流I_rela和与第一片内电阻R_int0成比例的第二片内电阻R_int1＝k*R_int0，得到需要的比较电压V_ref＝V_BIAS-I_rela*R_int1＝V_BIAS-V_BG/R_int0*k*R_int0＝V_BIAS-k*V_BG，即通过设置第二片内电阻R_int1与第一片内电阻R_int0的阻值比值，可以得到需要的比较电压V_ref，即第二片内电阻的非公共端的电压V_ref。

比较器C的一个输入端连接第二片内电阻R_int1的非公共端，第二片内电阻R_int1与偏置电压V_BIAS连接的一端称为公共端，另一端称为非公共端；比较器C的另一个输入端连接CML发送器的一个端接电阻R_TX的非公共端；比较器C的输出端连接校准控制模块14。端接电阻R_TX与偏置电压V_BIAS连接的一端称为公共端，另一端称为非公共端。第二片内电阻R_int1的非公共端接的可以是比较器C的同相输入端或反相输入端。如果端接电阻R_TX的非公共端连接的是比较器C的反相输入端，则第二片内电阻R_int1的非公共端连接的就是比较器C的同相输入端；反之，如果端接电阻R_TX的非公共端连接的是比较器C的同相输入端，则第二片内电阻R_int1的非公共端连接的就是比较器C的反相输入端。连接方式不同，比较器C在校准过程中输出的比较结果则不同，因此，端接电阻R_TX的非公共端连接比较器C的输入端变化时，需要调整校准控制模块14的判断逻辑。图3示出的是第二片内电阻R_int1的非公共端连接是比较器C的同相输入端，端接电阻R_TX的非公共端连接比较器C的反相输入端。

CML发送器的两个端接电阻R_TX，为多条电阻支路并联构成的可调电阻，每条电阻支路包括一个电子开关，校准控制模块14发送配置信号控制可调电阻中各个电阻支路中的电子开关的导通和断开，以调节端接电阻R_TX的具体阻值。端接电阻中的n条电阻支路，第i条电阻支路的电阻的阻值为2^i-1R，i为区间(0，n]内的整数。通过导通不同电阻支路得到不同阻值的端接电阻R_TX，当端接电阻R_TX的阻值最接近传输线的特征阻抗时，即实现阻值校准。

绝对电流I_abs，用于作为CML发送器的恒定电流源21中输入的参考电流。恒定电流源21，用于配置输出需要的恒定电流I_TX。图3中恒定电流源21为电流镜，电流镜将参考电流通过其自身电路结构进行精确复制得到需要的目标电流值。通过调节电流镜中不同的分支的打开和闭合状态，得到精确复制的电流，即恒定电流I_TX；恒定电流源21包括m个分支，各个分支中镜像管的个数分别为2^m-1、2^m-2、……、2、1，对应的电流分别为2^m-1I_abs、2^m-2I_abs、……、2I_abs、I_abs。根据公式I_TX*R_目＝k*V_BG，设置合适的k和I_TX的值。

输出信号控制模块13，用于在阻值校准时，控制与一个端接电阻R_TX连接的第一电子开关SW_P为导通状态，并控制与CML发送器的另一个端接电阻R_TX连接的第二电子开关SW_N为断开状态。CML发送器的两个电子开关SW_P、SW_N为MOS管。通过输入不同的电压控制电子开关SW_P、SW_N的导通和断开。具体的，SW_P的输入电压为高电平，SW_N的输入电压为低电平，SW_P导通流过电流I_TX，SW_N断开没有电流流过。非公共端OUT_P处的电压为V_BIAS，而非公共端OUT_N处的电压为V_BIAS-I_TX*R_TX，两点间会产生V_TX＝I_TX*R_TX的电压差。V_TX就是CML发送器正常工作时的输出信号。在阻值校准时，与第一电子开关SW_P连接的端接电阻R_TX的非公共端OUT_N的电压会作为调节变化信号，与V_ref进行比较。CML发送器在正常工作时，通过输出信号控制模块13输出控制信号IN_P、IN_N用于分别控制SW_P、SW_N的导通和断开，从而得到不同的输出信号。在阻值校准时，控制CML发送器固定输出状态，在本实施例中保持IN_P为高电平、IN_N为低电平，即保持SW_P导通、SW_N断开，直到校准结束返回正常工作状态。

校准控制模块14，用于对CML发送器的两个端接电阻进行阻值校准。具体的可以使用二分法或累加法对CML发送器的两个端接电阻进行阻值校准。二分法，即最初端接电阻R_TX的所有电阻支路全部断开，然后第1条电阻支路的电子开关K1导通，此时若比较器C输出高电平，则保持K1不变，将第2条电阻支路的电子开关K2导通，此时若比较器C输出低电平，则将K2断开，并将第3条电阻支路的电子开关K3导通，同理，若此时比较器C输出高电平，则保持K3不变，并将后一条电阻支路(即第4电阻支路)的电子开关导通，若此时比较器C输出低电平，则将K3断开，并将后一条电阻支路(即第4电阻支路)的电子开关导通，直到第n条电阻支路的电子开关Kn导通后，此时若比较器C输出高电平，则保持Kn不变，此时若比较器C输出低电平，则将Kn断开。最后保存各个电子开关K1、K2、……、Kn的状态，即最终得到的最优配置，即实现阻值校准。

累加法，将端接电阻R_TX的各个电阻支路的电子开关控制信号[M1,M2,...,Mn]组成一个二进制数，M1、M2、...、Mn依次为最高位、次高位、……、最低位。Mi＝0表示第i条电阻支路的电子开关断开，Mi＝1表示第i条电阻支路的电子开关导通。首先将[M1,M2,...,Mn]组成一个二进制数的所有位全部设置为零，然后对二进制数加1，并判断比较器的输出结果是否发生跳变，若发生跳变，则保存当前二进制数的数值，得到各个电子开关K1、K2、……、Kn的状态，即最终得到的最优配置；若没有发生跳变则对二进制数继续加1，直到比较器的输出结果发生跳变为止。

需要说明的是本发明适用于AC couple连接方式，例如DP，USB3.0，USB3.1，PCIE等高速接口，也可以适用于DC couple连接方式，如USB2.0等。应用于DC couple连接方式时，若接口连接了下游电路，需要对I_TX或者V_ref进行调整才可进行阻值校准。

本实施例提供另一种端接电阻校准电路，参见图4所示，该端接电阻校准电路与N个CML发送器(即图中所示CML TX_0、CML TX_1、……、CML TX_N-1)连接，N为大于等于2的正整数，相比较图3公开的端接电阻校准电路还包括：连接在比较器C的另一个输入端与各个CML发送器的一个端接电阻的非公共端OUT_N_TX_0、OUT_N_TX_1、……、OUT_N_TX_N-1之间的选择器；

绝对电流I_abs，用于作为每个CML发送器的恒定电流源21的输入。各个CML发送器的恒定电流源21输出相同的电流，即各个CML发送器的恒定电流源21具有相同的配置。

校准控制模块14，用于通过选择器的选择，逐一对各个CML发送器中的两个端接电阻进行阻值校准。锁存针对每个CML发送器的端接电阻进行阻值校准得到的最优配置，以校准各个CML发送器的端接电阻的阻值。图4中未示出的模块请参考图3所示。

本实施例还提供一种应用于图3所示的端接电阻校准电路的控制方法，参见图5所示，该控制方法包括步骤：

S11：输出信号控制模块13输出第一驱动控制信号IN_P，以控制所述第一电子开关SW_P为导通状态；

S12：输出信号控制模块13输出第二驱动控制信号IN_N，以控制所述第二电子开关SW_N为断开状态；

S13：校准控制模块14根据所述比较器C的输出信号，生成配置信号，所述配置信号用于调节所述一个端接电阻的阻值，以及所述另一个端接电阻的阻值，以实现对所述CML发送器的两个端接电阻的阻值校准。

可选的，所述校准控制模块具体利用二分法或累加法对所述CML发送器的两个端接电阻进行阻值校准。

对于前述的方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对本发明所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种端接电阻校准电路，其特征在于，与N个CML发送器连接，所述N为大于等于2的正整数，所述端接电阻校准电路包括：带隙基准模块、电流生成模块、片外电阻、第一片内电阻、第二片内电阻、比较器、输出信号控制模块和校准控制模块；

所述带隙基准模块，用于产生参考电压；

所述第二片内电阻，用于流通所述相对电流；

所述比较器的一个输入端连接所述第二片内电阻的非公共端，所述第二片内电阻与偏置电压连接的一端称为所述第二片内电阻的公共端，所述第二片内电阻的另一端称为所述第二片内电阻的非公共端，所述比较器的另一个输入端连接所述CML发送器的一个端接电阻的非公共端，所述端接电阻与偏置电压连接的一端称为所述端接电阻的公共端，所述端接电阻的另一端称为所述端接电阻的非公共端，所述比较器的输出端连接所述校准控制模块；

所述端接电阻校准电路还包括：连接在所述比较器的另一个输入端与各个CML发送器的一个端接电阻的非公共端之间的选择器；

2.一种控制方法，其特征在于，应用于如权利要求1所述的端接电阻校准电路，所述方法包括：所述校准控制模块通过所述选择器的选择，逐一对各个所述CML发送器中的两个端接电阻进行阻值校准；

对每个所述CML发送器中的两个端接电阻进行阻值校准的过程包括：

3.根据权利要求2所述的方法，其特征在于，所述校准控制模块具体利用二分法对所述CML发送器的两个端接电阻进行阻值校准。

4.根据权利要求2所述的方法，其特征在于，所述校准控制模块具体利用累加法对所述CML发送器的两个端接电阻进行阻值校准。