TWI655844B

TWI655844B - 一種端接電阻校準電路及其控制方法

Info

Publication number: TWI655844B
Application number: TW107121663A
Authority: TW
Inventors: 季翔宇; 陳余; 陶成; 希徐; 付家喜
Original assignee: 大陸商龍迅半導體（合肥）股份有限公司
Priority date: 2018-05-22
Filing date: 2018-06-25
Publication date: 2019-04-01
Also published as: US10193552B1; CN108459653A; CN108459653B; TW202005275A

Abstract

本發明提供一種端接電阻校準電路及其控制方法，本發明直接對CML發送器的端接電阻進行阻值校準，省去了複製電阻帶來的誤差，從而提高了校準精度，以及由於省去了複製電阻和設置恆定電流源，從而減少了電路佔用面積；使用的絕對電流和相對電流均從帶隙基準模組而來，精度較高；並且，CML發送器的輸出信號控制模組、恆定電流源和端接電阻在阻值校準完成後，會用於信號資料的發送，不會閒置，從而提高了電路模組的利用率。

Description

一種端接電阻校準電路及其控制方法

本發明涉及資料傳輸領域，更具體地說，涉及一種端接電阻校準電路及其控制方法。

隨著電子資訊技術的發展，需要傳輸、處理的資料量不斷增長；特別是在視頻傳輸、資料存儲等領域，隨著畫質解析度和存儲空間的增大，需要傳輸的資料量也在迅速增加。目前，商用序列介面的速度已經達到10Gbps的量級。高速信號在傳輸過程中，由於阻抗不匹配，會造成傳輸信號形成反射、串擾、駐波等現象，對信號品質產生嚴重影響，損害信號完整性，影響接收器接收。因此，對於高速信號傳輸電路，通常會設置校準電路模組，對發送器的輸出阻抗進行匹配校準以提高信號傳輸品質。

校準電路模組主要包括可調電阻和恆定電流源等模組。將與端接電阻成比例的電阻作為校準電路模組的可調電阻，這個電阻的個數比較多，佔用面積很大；與可調電阻配合使用的恆定電流源，為了達到較高的精度，減少電流源誤差，恆定電流源電路的尺寸一般也會比較大，即佔用面積較大；可調電阻是複製端接電阻而得到，複製得到的可調電阻與真實電阻（即端接電阻）之間存在誤差，校準結果可能不是最優配置；以及在校準完成以後，校準電路模組就閒置下來了，利用率較低。

有鑑於此，本發明提出一種端接電阻校準電路及其控制方法，欲充分利用CML發送器的已有結構，控制CML發送器完成阻值校準，在實現阻抗匹配的同時，減小電路佔用面積、降低成本、提高校準精度以及提高電路模組利用率的目的。

為了實現上述目的，現提出的方案如下：一種端接電阻校準電路，與一個CML發送器連接，所述端接電阻校準電路包括：帶隙基準模組、電流生成模組、片外電阻、第一片內電阻、第二片內電阻、比較器、輸出信號控制模組和校準控制模組；所述帶隙基準模組，用於產生參考電壓；所述電流生成模組，用於利用所述參考電壓和所述片外電阻，生成絕對電流，以及利用所述參考電壓和所述第一片內電阻生成相對電流；所述第二片內電阻，用於流通所述相對電流；所述比較器的一個輸入端連接所述第二片內電阻的非公共端，所述比較器的另一個輸入端連接所述CML發送器的一個端接電阻的非公共端，所述比較器的輸出端連接所述校準控制模組；所述絕對電流，用於作為所述CML發送器的恆定電流源中輸入的參考電流；所述輸出信號控制模組，用於在阻抗匹配時，控制與所述一個端接電阻連接的第一電子開關為導通狀態，並控制與所述CML發送器的另一個端接電阻連接的第二電子開關為斷開狀態；所述校準控制模組，用於對所述CML發送器的兩個端接電阻進行阻值校準。

可選地，端接電阻校準電路與N個CML發送器連接，所述N為大於等於2的正整數，所述端接電阻校準電路還包括：連接在所述比較器的另一個輸入端與各個CML發送器的一個端接電阻的非公共端之間的選擇器；所述絕對電流，用於作為每個所述CML發送器的恆定電流源中輸入的參考電流；所述校準控制模組，用於通過所述選擇器的選擇，逐一對各個所述CML發送器中的兩個端接電阻進行阻值校準。

一種控制方法，應用於上述的端接電阻校準電路，所述方法包括：所述輸出信號控制模組輸出第一驅動控制信號，以控制所述第一電子開關為導通狀態；所述輸出信號控制模組輸出第二驅動控制信號，以控制所述第二電子開關為斷開狀態；所述校準控制模組根據所述比較器的輸出信號，生成配置信號，所述配置信號用於調節所述一個端接電阻的阻值，以及所述另一個端接電阻的阻值，以實現對所述CML發送器的兩個端接電阻的阻值校準。

可選地，所述校準控制模組具體利用二分法對所述CML發送器的兩個端接電阻進行阻值校準。

可選地，所述校準控制模組具體利用累加法對所述CML發送器的兩個端接電阻進行阻值校準。

與習知技術相比，本發明的技術方案具有以下優點：上述技術方案提供的端接電阻校準電路，直接對CML發送器的端接電阻進行阻值校準，省去了複製電阻帶來的誤差，從而提高了校準精度，以及由於省去了複製電阻和設置恆定電流源，從而減少了電路佔用面積；使用的絕對電流和相對電流均從帶隙基準模組而來，精度較高；並且，CML發送器的輸出信號控制模組、恆定電流源和端接電阻在阻值校準完成後，會用於信號資料的發送，不會閒置，從而提高了電路模組的利用率。

本發明的主要思想是，充分利用CML發送器已有的基本結構，設置相應的控制模組完成對端接電阻的阻值校準，從而可以不進行電阻複製等，減少了電路佔用面積、降低了成本、提高了校準精度並提高了電路模組的利用率。

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域具有通常知識者在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。

現對本發明涉及的名詞進行解釋，以便於對本發明方案的理解： TX：Transmitter，發送器，在高速信號傳輸電路中作為信號的上游發送源，將資訊通過跳變的電位信號發送到接收端。 RX：Receiver，接收器，與TX配合使用，用於接收信號電位。 MOS電晶體：場效應電晶體，器件有G，S，D三端，在G端加入一定的電壓，則S、D端會導通，可以流過電流，G端沒有合適的電壓，則S、D端不導通。 CML：Current Mode Logic，電流模邏輯。CML發送器是基於差分對結構的邏輯電路，結構如圖1和圖2所示，I _TX為恆定電流源，通過控制開關電晶體SW _P、SW _N的開和關，切換I _TX流過不同的端接電阻R _TX，在OUT _P與OUT _N之間產生電壓差，從而產生輸出信號。根據開關電晶體SW _P、SW _N使用的MOS電晶體類型不同，CML分為N輸入CML和P輸入CML。CML發送器具有低功耗，低擺幅，低雜訊，高速度，高抗干擾能力等優點，被廣泛應用在高頻信號電路中。信號反射：傳輸線在傳輸交流信號時具有一定的阻抗，這是物理的固有屬性，稱為特徵阻抗。如果特徵阻抗在信號傳輸過程中不連續，即傳輸路徑中特徵阻抗值發生了變化，則會將一部分信號的能量原路反射回去，即形成反射。反射信號與後續傳輸信號進行疊加，則有可能使後續信號品質變差。阻抗匹配： TX的輸出阻抗，在工程應用時一般會使其盡可能接近傳輸線阻抗，以使TX發送出的信號產生的反射最小。而CML發送器的輸出阻抗近似等於端接電阻R _TX，如果端接電阻R _TX等於傳輸線的特徵阻抗，則稱為阻抗匹配。阻值校準：在晶片生產過程中，端接電阻R _TX的阻值會隨著工藝發生變化，無法精確等於傳輸線的特徵阻抗，因此，需要通過一定的方法進行校準，使端接電阻R _TX的阻值近似等於傳輸線的特徵阻抗，達到阻抗匹配，從而減少反射。傳輸線的特徵阻抗在工程中是已知的，也就是說在阻值校準前知道校準目標，即已知端接電阻R _TX調整的目標阻值R _目。 BG：Bandgap，帶隙基準，作用是產生溫漂極小的電壓作為整個晶片系統的參考電壓源。 AC Couple：高速信號傳輸通路的一種連接方式，在傳輸線中間放置耦合電容，只有交流小信號可以通過電容傳遞到接收端，TX和RX的直流分量被隔離。 DC Couple：高速信號傳輸通路的一種連接方式，在傳輸線中不放置耦合電容，直接通過傳輸線連接到RX，直流和交流信號都通過傳輸線進行傳輸。

本實施例提供一種端接電阻校準電路，參見圖3所示，該端接電阻校準電路與一個CML發送器連接，所述端接電阻校準電路包括：BG模組11、電流生成模組12、片外電阻R _ext、第一片內電阻R _int0、第二片內電阻R _int1、比較器C、輸出信號控制模組13和校準控制模組14。

BG模組11，用於產生參考電壓V _BG。

電流生成模組12，用於利用參考電壓V _BG和片外電阻R _ext，生成絕對電流I _abs=V _BG/R _ext；以及用於利用參考電壓V _BG和第一片內電阻R _int0，生成相對電流I _rela=V _BG/R _int0。片外電阻為晶片外部獨立器件，生產精度很高，利用參考電壓V _BG和片外電阻R _ext，得到的絕對電流I _abs=V _BG/R _ext不隨工藝和溫度等因素變化。片內電阻隨工藝、溫度等變化都有可能產生一定的偏差，阻值並不準確，進而利用其產生的電流可能也不是預期的。

第二片內電阻R _int1，用於流通相對電流I _rela。工藝、溫度等變化時，第二片內電阻R _int1與第一片內電阻R _int0的比值是固定的，利用相對電流I _rela和與第一片內電阻R _int0成比例的第二片內電阻R _int1=k*R _int0，得到需要的比較電壓V _ref=V _BIAS-I _rela* R _int1= V _BIAS-V _BG/ R _int0* k*R _int0=V _BIAS-k* V _BG，即通過設置第二片內電阻R _int1與第一片內電阻R _int0的阻值比值，可以得到需要的比較電壓V _ref，即第二片內電阻的非公共端的電壓V _ref。

比較器C的一個輸入端連接第二片內電阻R _int1的非公共端，第二片內電阻R _int1與偏置電壓V _BIAS連接的一端稱為公共端，另一端稱為非公共端；比較器C的另一個輸入端連接CML發送器的一個端接電阻R _TX的非公共端；比較器C的輸出端連接校準控制模組14。端接電阻R _TX與偏置電壓V _BIAS連接的一端稱為公共端，另一端稱為非公共端。第二片內電阻R _int1的非公共端接的可以是比較器C的同相輸入端或反相輸入端。如果端接電阻R _TX的非公共端連接的是比較器C的反相輸入端，則第二片內電阻R _int1的非公共端連接的就是比較器C的同相輸入端；反之，如果端接電阻R _TX的非公共端連接的是比較器C的同相輸入端，則第二片內電阻R _int1的非公共端連接的就是比較器C的反相輸入端。連接方式不同，比較器C在校準過程中輸出的比較結果則不同，因此，端接電阻R _TX的非公共端連接比較器C的輸入端變化時，需要調整校準控制模組14的判斷邏輯。圖3示出的是第二片內電阻R _int1的非公共端連接是比較器C的同相輸入端，端接電阻R _TX的非公共端連接比較器C的反相輸入端。

CML發送器的兩個端接電阻R _TX，為多條電阻支路並聯構成的可調電阻，每條電阻支路包括一個電子開關，校準控制模組14發送配置信號控制可調電阻中各個電阻支路中的電子開關的導通和斷開，以調節端接電阻R _TX的具體阻值。端接電阻中的n條電阻支路，第i條電阻支路的電阻的阻值為2 ^i-1R，i為區間（0，n）內的整數。通過導通不同電阻支路得到不同阻值的端接電阻R _TX，當端接電阻R _TX的阻值最接近傳輸線的特徵阻抗時，即實現阻值校準。

絕對電流I _abs，用於作為CML發送器的恆定電流源21中輸入的參考電流。恆定電流源21，用於配置輸出需要的恆定電流I _TX。圖3中恆定電流源21為電流鏡，電流鏡將參考電流通過其自身電路結構進行精確複製得到需要的目標電流值。通過調節電流鏡中不同的分支的打開和閉合狀態，得到精確複製的電流，即恆定電流I _TX；恆定電流源21包括m個分支，各個分支中鏡像電晶體的個數分別為2 ^m-1、2 ^m-2、……、2、1，對應的電流分別為2 ^m-1I _abs、2 ^m-2I _abs、……、2I _abs、I _abs。根據公式I _TX*R _目=k*V _BG，設置合適的k和I _TX的值。

輸出信號控制模組13，用於在阻值校準時，控制與一個端接電阻R _TX連接的第一電子開關SW _P為導通狀態，並控制與CML發送器的另一個端接電阻R _TX連接的第二電子開關SW _N為斷開狀態。CML發送器的兩個電子開關SW _P、SW _N為MOS電晶體。通過輸入不同的電壓控制電子開關SW _P、SW _N的導通和斷開。具體的，SW _P的輸入電壓為高電位，SW _N的輸入電壓為低電位，SW _P導通流過電流I _TX，SW _N斷開沒有電流流過。非公共端OUT _P處的電壓為V _BIAS，而非公共端OUT _N處的電壓為V _BIAS-I _TX*R _TX，兩點間會產生V _TX=I _TX*R _TX的電壓差。V _TX就是CML發送器正常工作時的輸出信號。在阻值校準時，與第一電子開關SW _P連接的端接電阻R _TX的非公共端OUT _N的電壓會作為調節變化信號，與V _ref進行比較。CML發送器在正常工作時，通過輸出信號控制模組13輸出控制信號IN _P、IN _N用於分別控制SW _P、SW _N的導通和斷開，從而得到不同的輸出信號。在阻值校準時，控制CML發送器固定輸出狀態，在本實施例中保持IN _P為高電位、IN _N為低電位，即保持SW _P導通、SW _N斷開，直到校準結束返回正常工作狀態。

校準控制模組14，用於對CML發送器的兩個端接電阻進行阻值校準。具體的可以使用二分法或累加法對CML發送器的兩個端接電阻進行阻值校準。二分法，即最初端接電阻R _TX的所有電阻支路全部斷開，然後第1條電阻支路的電子開關K1導通，此時若比較器C輸出高電位，則保持K1不變，將第2條電阻支路的電子開關K2導通，此時若比較器C輸出低電位，則將K2斷開，並將第3條電阻支路的電子開關K3導通，同理，若此時比較器C輸出高電位，則保持K3不變，並將後一條電阻支路（即第4電阻支路）的電子開關導通，若此時比較器C輸出低電位，則將K3斷開，並將後一條電阻支路（即第4電阻支路）的電子開關導通，直到第n條電阻支路的電子開關Kn導通後，此時若比較器C輸出高電位，則保持Kn不變，此時若比較器C輸出低電位，則將Kn斷開。最後保存各個電子開關K1、K2、……、Kn的狀態，即最終得到的最優配置，即實現阻值校準。

累加法，將端接電阻R _TX的各個電阻支路的電子開關控制信號[M1,M2,...,Mn]組成一個二進位數字，M1、M2、...、Mn依次為最高位元、次高位、……、最低位元。Mi=0表示第i條電阻支路的電子開關斷開，Mi=1表示第i條電阻支路的電子開關導通。首先將[M1,M2,...,Mn]組成一個二進位數字的所有位元全部設置為零，然後對二進位數字加1，並判斷比較器的輸出結果是否發生跳變，若發生跳變，則保存當前二進位數字的數值，得到各個電子開關K1、K2、……、Kn的狀態，即最終得到的最優配置；若沒有發生跳變則對二進位數字繼續加1，直到比較器的輸出結果發生跳變為止。

需要說明的是本發明適用於AC couple連接方式，例如DP，USB3.0，USB3.1，PCIE等高速介面，也可以適用於DC couple連接方式，如USB2.0等。應用於DC couple連接方式時，若介面連接了下游電路，需要對I _TX或者V _ref進行調整才可進行阻值校準。

本實施例提供另一種端接電阻校準電路，參見圖4所示，該端接電阻校準電路與N個CML發送器（即圖中所示CML TX_0、CML TX_1、……、CML TX_N-1）連接，N為大於等於2的正整數，相比較圖3公開的端接電阻校準電路還包括：連接在比較器C的另一個輸入端與各個CML發送器的一個端接電阻的非公共端OUT _N_TX_0、OUT _N_TX_1、……、OUT _N_TX_N-1之間的選擇器；絕對電流I _abs，用於作為每個CML發送器的恆定電流源21的輸入。各個CML發送器的恆定電流源21輸出相同的電流，即各個CML發送器的恆定電流源21具有相同的配置。

校準控制模組14，用於通過選擇器的選擇，逐一對各個CML發送器中的兩個端接電阻進行阻值校準。鎖存針對每個CML發送器的端接電阻進行阻值校準得到的最優配置，以校準各個CML發送器的端接電阻的阻值。圖4中未示出的模組請參考圖3所示。

本實施例還提供一種應用於圖3所示的端接電阻校準電路的控制方法，參見圖5所示，該控制方法包括步驟： S11：輸出信號控制模組13輸出第一驅動控制信號IN _P，以控制所述第一電子開關SWP為導通狀態； S12：輸出信號控制模組13輸出第二驅動控制信號IN _N，以控制所述第二電子開關SWN為斷開狀態； S13：校準控制模組14根據所述比較器C的輸出信號，生成配置信號，所述配置信號用於調節所述一個端接電阻的阻值，以及所述另一個端接電阻的阻值，以實現對所述CML發送器的兩個端接電阻的阻值校準。

可選地，所述校準控制模組具體利用二分法或累加法對所述CML發送器的兩個端接電阻進行阻值校準。

對於前述的方法實施例，為了簡單描述，故將其都表述為一系列的動作組合，但是本領域具有通常知識者應該知悉，本發明並不受所描述的動作順序的限制，因為依據本發明，某些步驟可以採用其他順序或者同時進行。

以上所描述的裝置實施例僅僅是示意性的，其中所述作為分離部件說明的單元可以是或者也可以不是物理上分開的。可以根據實際的需要選擇其中的部分或者全部模組來實現本實施例方案的目的。本領域具有通常知識者在不付出創造性勞動的情況下，即可以理解並實施。

在本文中，諸如第一和第二等之類的關係術語僅僅用來將一個實體或者操作與另一個實體或操作區分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關係或者順序。而且，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，並不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。

本說明書中各個實施例採用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。

對本發明所公開的實施例的上述說明，使本領域具有通常知識者能夠實現或使用本發明。對這些實施例的多種修改對本領域具有通常知識者來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發明的精神或範圍的情況下，在其它實施例中實現。因此，本發明將不會被限制於本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的範圍。

11‧‧‧BG模組

12‧‧‧電流生成模組

13‧‧‧輸出信號控制模組

14‧‧‧校準控制模組

21‧‧‧恆定電流源

為了更清楚地說明本發明實施例或習知技術中的技術方案，下面將對實施例或習知技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的實施例，對於本領域具有通常知識者來講，在不付出創造性勞動的前提下，還可以根據提供的附圖獲得其他的附圖。

圖1為N輸入CML電路示意圖；圖2為P輸入CML電路示意圖；圖3為本發明實施例提供的一種端接電阻校準電路的示意圖；圖4為本發明實施例提供的另一種端接電阻校準電路的示意圖; 圖5為本發明實施例提供的一種應用於圖3所示的端接電阻校準電路的控制方法流程圖。

Claims

一種端接電阻校準電路，其係與一個電流模邏輯(CML)發送器連接，所述端接電阻校準電路包括：帶隙基準模組、電流生成模組、片外電阻、第一片內電阻、第二片內電阻、比較器、輸出信號控制模組和校準控制模組；所述帶隙基準模組，用於產生參考電壓；所述電流生成模組，用於利用所述參考電壓和所述片外電阻，生成絕對電流，以及利用所述參考電壓和所述第一片內電阻生成相對電流；所述第二片內電阻，用於流通所述相對電流；所述比較器的一個輸入端連接所述第二片內電阻的非公共端，所述比較器的另一個輸入端連接所述CML發送器的一個端接電阻的非公共端，所述比較器的輸出端連接所述校準控制模組；所述絕對電流，用於作為所述CML發送器的恆定電流源中輸入的參考電流；所述輸出信號控制模組，用於在阻抗匹配時，控制與所述一個端接電阻連接的第一電子開關為導通狀態，並控制與所述CML發送器的另一個端接電阻連接的第二電子開關為斷開狀態；所述校準控制模組，用於對所述CML發送器的兩個端接電阻進行阻值校準。
如請求項1所述的電路，其係與N個CML發送器連接，所述N為大於等於2的正整數，所述端接電阻校準電路還包括：連接在所述比較器的另一個輸入端與各個CML發送器的一個端接電阻的非公共端之間的選擇器；所述絕對電流，用於作為每個所述CML發送器的恆定電流源中輸入的參考電流；所述校準控制模組，用於通過所述選擇器的選擇，逐一對各個所述CML發送器中的兩個端接電阻進行阻值校準。
一種控制方法，其係應用於如請求項1所述的端接電阻校準電路，所述方法包括：所述輸出信號控制模組輸出第一驅動控制信號，以控制所述第一電子開關為導通狀態；所述輸出信號控制模組輸出第二驅動控制信號，以控制所述第二電子開關為斷開狀態；所述校準控制模組根據所述比較器的輸出信號，生成配置信號，所述配置信號用於調節所述一個端接電阻的阻值，以及所述另一個端接電阻的阻值，以實現對所述CML發送器的兩個端接電阻的阻值校準。
如請求項3所述的方法，其中所述校準控制模組具體利用二分法對所述CML發送器的兩個端接電阻進行阻值校準。
如請求項3所述的方法，其中所述校準控制模組具體利用累加法對所述CML發送器的兩個端接電阻進行阻值校準。