CN114627913A - 半导体装置及其操作方法以及半导体系统 - Google Patents

半导体装置及其操作方法以及半导体系统 Download PDF

Info

Publication number
CN114627913A
CN114627913A CN202110793506.2A CN202110793506A CN114627913A CN 114627913 A CN114627913 A CN 114627913A CN 202110793506 A CN202110793506 A CN 202110793506A CN 114627913 A CN114627913 A CN 114627913A
Authority
CN
China
Prior art keywords
pull
during
pad
control code
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110793506.2A
Other languages
English (en)
Inventor
洪尹起
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114627913A publication Critical patent/CN114627913A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

本申请涉及半导体装置及其操作方法以及半导体系统。一种半导体装置包括：终端电路，其联接到第一焊盘并且适合于在通过第一焊盘输入和输出数据的正常操作期间根据第一控制码和第二控制码来提供终端电阻；应力复制电路，其适合于在正常操作期间复制施加到终端电路的应力并且在第二校准模式期间生成检测码；第一校准电路，其适合于在第一校准模式期间调节第一控制码以使联接到第二焊盘的电阻器部分的阻抗与外部电阻器匹配；以及第二校准电路，其适合于在第二校准模式期间通过根据检测码调节第一控制码来生成第二控制码。

Description

半导体装置及其操作方法以及半导体系统
技术领域
本公开涉及半导体设计技术，具体地，涉及一种包括管芯上终端电路和校准电路的半导体装置。
背景技术
在半导体装置中，信号的摆动宽度正在减小以使半导体装置之间接口的信号的传输时间最小化。随着信号的摆动宽度减小，外部噪声对半导体装置的影响增加，并且可能由接口中的阻抗不匹配导致的信号反射成为严重问题。如果发生阻抗不匹配，则可能难以高速传输数据，并且从半导体装置的输出端子输出的数据可能失真。因此，由于接收数据的半导体装置接收失真的输出信号，所以可能频繁地发生诸如设置/保持失败、误判等的问题。
为了解决这些问题，需要高速操作的半导体装置包括阻抗匹配电路(称为管芯上终端电路)，其与焊盘相邻安装在集成电路(IC)芯片内。通常，对于发送机和接收机之间的管芯上终端方案，在发送机中通过输出电路执行源终端，并且在接收机中通过与联接到输入焊盘的输入电路并联联接的终端电路执行并联终端。可通过管芯上终端电路改进信号完整性(SI)特性。
半导体装置可包括校准电路以用于生成终端控制码以调节管芯上终端电路的电阻或阻抗。校准电路执行用于生成根据工艺、电压和温度(PVT)条件而变化的终端控制码的校准操作。这通常被称为ZQ校准操作。
此外，管芯上终端电路包括多个上拉晶体管和/或下拉晶体管。由于晶体管根据半导体装置的操作而经受各种类型的应力，随着阻抗匹配特性劣化，可能导致信号失真。
发明内容
各种示例性实施方式涉及一种能够生成适合于终端电路中由于诸如负偏压温度不稳定性(NBTI)的各种应力而劣化的晶体管的终端控制码的校准电路以及包括其的半导体装置。
根据实施方式，一种半导体装置包括：终端电路，其联接到第一焊盘并且适合于在通过第一焊盘输入和输出数据的正常操作期间根据第一控制码和第二控制码来提供终端电阻；应力复制电路，其适合于在正常操作期间复制施加到终端电路的应力并且在第二校准模式期间生成检测码；第一校准电路，其适合于在第一校准模式期间调节第一控制码以使联接到第二焊盘的电阻器部分的阻抗与外部电阻器匹配；以及第二校准电路，其适合于在第二校准模式期间通过根据检测码调节第一控制码来生成第二控制码。
根据实施方式，一种半导体装置包括：至少一个第一上拉电阻器组，其联接到第一焊盘并且适合于在读操作期间根据第一上拉控制码来提供第一阻抗；至少一个第二上拉电阻器组，其联接到第一焊盘并且适合于在读操作和写操作中的任一个期间根据第二上拉控制码来提供第二阻抗；应力复制电路，其适合于在写操作期间复制施加到第二上拉电阻器组的应力并且在第二校准模式期间生成检测码；以及校准电路，其适合于在第一校准模式期间调节第一上拉控制码以使联接到第二焊盘的上拉电阻器部分的阻抗与外部电阻器匹配，并且在第二校准模式期间通过根据检测码调节第一上拉控制码来生成第二上拉控制码。
根据实施方式，一种半导体系统包括：第一半导体装置；以及第二半导体装置，其适合于通过第一焊盘与第一半导体装置交换数据，其中，第二半导体装置包括：终端电路，其联接到第一焊盘，并且适合于在通过第一焊盘输入和输出数据的正常操作期间根据第一控制码和第二控制码来提供终端电阻；应力复制电路，其适合于在正常操作期间复制施加到终端电路的应力并且在第二校准模式期间生成检测码；第一校准电路，其适合于在第一校准模式期间调节第一控制码以使联接到第二焊盘的电阻器部分的阻抗与外部电阻器匹配；以及第二校准电路，其适合于在第二校准模式期间通过根据检测码调节第一控制码来生成第二控制码。
根据实施方式，提出了一种半导体装置的操作方法，该半导体装置包括均联接到第一焊盘的至少一个第一电阻器组和至少一个第二电阻器组，所述操作方法包括以下步骤：在通过第一焊盘输入和输出数据的正常操作期间复制施加到第二电阻器组的应力；在第一校准模式期间调节第一控制码以使联接到第二焊盘的电阻器部分的阻抗与外部电阻器匹配；以及在第二校准模式期间，根据复制的应力来生成检测码并且通过根据检测码调节第一控制码来生成第二控制码。
根据实施方式，一种半导体装置包括：第一电路，其包括第一电阻组并且适合于生成第一控制码以用于使第一电阻组具有与外部电阻阻抗匹配的第一电阻，并且在读操作期间向外部提供包括导通电阻的第一电阻；以及第二电路，其包括第二电阻组并且适合于通过根据检测码调节第一控制码来生成第二控制码以用于使第二电阻组具有第二电阻，并且向外部提供在读操作期间包括导通电阻并且在写操作期间包括管芯上终端电阻的第二电阻，其中，第二电阻组包括一个或更多个晶体管，并且其中，检测码表示在读操作和写操作期间对其施加的电应力所导致的晶体管的复制劣化。
根据实施方式，校准电路可通过复制和反映终端电路中的晶体管的劣化来生成终端控制码，从而在改进信号完整性(SI)特性的同时改进阻抗匹配特性。
附图说明
图1是示出包括终端电路的半导体装置的配置图。
图2A和图2B是示出图1的第二上拉电阻器组和第二下拉电阻器组的详细电路图。
图3是用于描述图1的第一上拉电阻器组和第二上拉电阻器组的操作的表。
图4是示出根据本发明的实施方式的半导体装置的配置图。
图5A和图5B是示出图4的第一上拉电阻器组和第二上拉电阻器组的详细电路图。
图6是示出图4的应力复制电路的电路图。
图7是示出图4的第一校准电路的电路图。
图8是示出图4的第二校准电路的电路图。
图9是用于描述根据本发明的实施方式的半导体装置的操作的流程图。
图10是示出根据本发明的实施方式的半导体系统的配置图。
具体实施方式
下面参照附图描述各种实施方式。然而，实施方式可按不同的形式具体实现，因此不应被解释为限于本文所阐述的实施方式。贯穿本公开，相同的标号贯穿本发明的各种附图和实施方式表示相同的部分。需要注意的是，对“实施方式”、“另一实施方式”等的引用未必仅意指一个实施方式，对任何这样的短语的不同引用未必是指相同的实施方式。术语“实施方式”在本文中使用时未必指所有实施方式。
将理解，尽管本文可使用术语“第一”、“第二”、“第三”等来标识各种元件，但是这些元件不受这些术语限制。这些术语用于将一个元件与原本具有相同或相似名称的另一元件相区分。因此，一个实例中的第一元件在另一实例中也可被称为第二或第三元件，而不指示元件本身的任何改变。
将进一步理解，当元件被称为“连接到”或“联接到”另一元件时，其可直接在另一元件上、连接到或联接到另一元件，或者可存在一个或更多个中间元件。另外，还将理解，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的仅有元件，或者也可存在一个或更多个中间元件。除非上下文另外指出或指示，否则两个元件(无论直接还是间接连接/联接)之间的通信可以是有线的或无线的。
如本文所使用的，除非上下文另外清楚地指示，否则单数形式也可包括复数形式，反之亦然。
将进一步理解，当在本说明书中使用时，术语“包括”和“包含”指定存在所述元件并且不排除一个或更多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或更多个相关所列项的任何和所有组合。
图1是示出包括终端电路20和40的半导体装置10的配置图。图2A和图2B是示出图1的第二上拉电阻器组PU1和第二下拉电阻器组PD1的详细电路图。图3是用于描述图1的第一上拉电阻器组PU0和第二上拉电阻器组PU1的操作的表。
参照图1，半导体装置10可包括用于接收/输出数据的数据焊盘DQ、输入缓冲器12和输出驱动器14。
输入缓冲器12可在写操作期间通过缓冲通过数据焊盘DQ输入的数据来向内部电路(未示出)提供内部数据DIN。尽管未示出，输入缓冲器12可根据写命令来操作。
输出驱动器14可在读操作期间通过驱动从内部电路提供的内部数据DIN来向数据焊盘DQ输出数据。输出驱动器14可包括终端电路20和40以用于在读操作或写操作期间向数据焊盘DQ提供上拉阻抗和/或下拉阻抗。尽管图1示出一个数据焊盘DQ，但本发明不限于此。根据实施方式，多个数据焊盘以及与这些数据焊盘对应的多个终端电路可设置在半导体装置10中。
终端电路20和40可包括通过输出节点DQ_N联接到数据焊盘DQ的上拉终端电路20和下拉终端电路40。在读操作或写操作期间，半导体装置10与外部装置(未示出)之间的阻抗匹配可通过由从上拉终端电路20提供的上拉阻抗和从下拉终端电路40提供的下拉阻抗确定的终端电阻来实现。
上拉终端电路20可包括多个上拉电阻器组(例如，第一上拉电阻器组PU0和第二上拉电阻器组PU1)，各个上拉电阻器组包括并联联接的多个电阻器。第一上拉电阻器组PU0和第二上拉电阻器组PU1可根据内部数据DIN以及第一终端使能信号ODT_ENB1和第二终端使能信号ODT_ENB2中的对应一个而启用，并且根据上拉控制码PCODE<0:n>被修整以具有特定目标电阻值(例如，240欧姆)。
第一上拉电阻器组PU0和第二上拉电阻器组PU1可具有基本上相同的配置。例如，参照图2A，第二上拉电阻器组PU1可包括上拉控制逻辑21和多个单元电阻器22。
上拉控制逻辑21可根据内部数据DIN和第二终端使能信号ODT_ENB2来生成上拉选择信号P_SEL。上拉控制逻辑21可包括反相器INV11和逻辑与门AD11。反相器INV11可将内部数据DIN的逻辑电平反相，并且逻辑与门AD11可对反相器INV11的输出和第二终端使能信号ODT_ENB2执行逻辑与运算。因此，当第二终端使能信号ODT_ENB2被禁用为逻辑高电平时，上拉控制逻辑21可通过将内部数据DIN的逻辑电平反相来输出上拉选择信号P_SEL。当第二终端使能信号ODT_ENB2被使能为逻辑低电平时，上拉控制逻辑21可输出逻辑低电平的上拉选择信号P_SEL，而不管内部数据DIN的逻辑电平如何。
多个单元电阻器22可并联联接在源极电压(VDD)端子与输出节点DQ_N之间，并且响应于上拉选择信号P_SEL而导通以接收上拉控制码PCODE<0:n>的各个比特。单元电阻器22可与上拉控制码PCODE<0:n>的比特数(n+1)对应。各个单元电阻器22可包括串联联接在源极电压(VDD)端子与输出节点DQ_N之间的第一上拉晶体管P11、第二上拉晶体管P12和电阻器元件R11。第一上拉晶体管P11可利用p型金属氧化物半导体(PMOS)晶体管来实现，并且根据上拉控制码PCODE<0:n>当中的对应比特而导通。第二上拉晶体管P12可利用PMOS晶体管来实现，并且根据上拉选择信号P_SEL而导通。利用上述配置，当第二终端使能信号ODT_ENB2被禁用为逻辑高电平并且内部数据DIN具有逻辑高电平时，第二上拉电阻器组PU1可根据上拉控制码PCODE<0:n>而被修整为具有特定目标电阻值(例如，240欧姆)。
返回参照图1，下拉终端电路40可包括多个下拉电阻器组(例如，第一下拉电阻器组PD0和第二下拉电阻器组PD1)，各个下拉电阻器组包括并联联接的多个电阻器。第一下拉电阻器组PD0和第二下拉电阻器组PD1可根据内部数据DIN而启用，并且根据下拉控制码NCODE<0:n>被修整为具有特定目标电阻值(例如，240欧姆)。
第一下拉电阻器组PD0和第二下拉电阻器组PD1可具有基本上相同的配置。例如，参照图2B，第二下拉电阻器组PD1可包括下拉控制逻辑41和多个单元电阻器42。
下拉控制逻辑41可根据内部数据DIN来生成下拉选择信号N_SEL。下拉控制逻辑41可利用将内部数据DIN的逻辑电平反相以输出下拉选择信号N_SEL的反相器来实现。
多个单元电阻器42可并联联接在输出节点DQ_N与接地电压(VSS)端子之间，并且响应于下拉选择信号N_SEL而导通以接收下拉控制码NCODE<0:n>的各个比特。单元电阻器42可与下拉控制码NCODE<0:n>的比特数(n+1)对应。各个单元电阻器42可包括串联联接在接地电压(VSS)端子与输出节点DQ_N之间的第一下拉晶体管N11、第二下拉晶体管N12和电阻器元件R12。第一下拉晶体管N11可利用n型金属氧化物半导体(NMOS)晶体管来实现，并且根据下拉控制码NCODE<0:n>当中的对应比特而导通。第二下拉晶体管N12可利用NMOS晶体管来实现，并且根据下拉选择信号N_SEL而导通。利用上述配置，当内部数据DIN具有逻辑低电平时，第二下拉电阻器组PD1可根据下拉控制码NCODE<0:n>被修整为具有特定目标电阻值(例如，240欧姆)。
此外，终端电路20和40可向数据焊盘DQ提供由上拉阻抗和/或下拉阻抗确定的终端电阻。此时，终端电路20和40可根据写操作或读操作提供不同值的终端电阻。例如，如图3所示，在读操作期间，第一终端使能信号ODT_ENB1和第二终端使能信号ODT_ENB2可被禁用为逻辑高电平。根据内部数据DIN的逻辑电平，终端电路20和40可向输出驱动器14提供终端电阻作为导通电阻Ron，终端电阻由从第一上拉电阻器组PU0和第二上拉电阻器组PU1提供的上拉阻抗以及从第一下拉电阻器组PD0和第二下拉电阻器组PD1提供的下拉阻抗确定。此外，如图3所示，在写操作期间，第一终端使能信号ODT_ENB1可被禁用为逻辑高电平，但是第二终端使能信号ODT_ENB2可被使能为逻辑低电平。终端电路20和40可向数据焊盘DQ提供终端电阻作为管芯上终端电阻Rtt，终端电阻由从第二上拉电阻器组PU1提供的上拉阻抗确定。
当高电场被施加到PMOS晶体管的栅极时，随着时间推移，半导体装置中所使用的负偏压根据温度的改变而变得不稳定。这被称为负偏压温度不稳定性(NBTI)应力。当发生NBTI应力时，PMOS晶体管的阈值电压Vth增大，并且半导体存储器装置的性能可能劣化。由于在读操作或写操作期间包括在第二上拉电阻器组PU1中的PMOS晶体管(具体地，第二上拉晶体管P12)维持导通状态，所以第二上拉晶体管P12可能由于NBTI应力而劣化。此外，与导通状态相比，终端电路20和40可能提供管芯上终端电阻Rtt相对更长的时间，从而进一步加速第二上拉电阻器组PU1中的PMOS晶体管的劣化。结果，第二上拉电阻器组PU1中的PMOS晶体管的阈值电压Vth可远大于第一上拉电阻器组PU0中的PMOS晶体管的阈值电压，因此，在读操作期间导通电阻Ron可增大，导致信号完整性(SI)的劣化。因此，第二上拉电阻器组PU1提供准确的上拉阻抗变得困难。
以下，将描述根据本发明的实施方式的通过复制由于NBTI应力而劣化的PMOS晶体管的特性并反映复制的特性以生成上拉控制码来提供准确的阻抗的方法。
图4是示出根据本发明的实施方式的半导体装置100的配置图。图5A和图5B是示出图4的第一上拉电阻器组PU0和第二上拉电阻器组PU1的详细电路图。
参照图4，半导体装置100可包括第一焊盘DQ、第二焊盘ZQ、终端电路110、应力复制电路130和校准电路150。第一焊盘DQ是用于接收/输出数据的数据输入/输出焊盘，第二焊盘ZQ可包括联接到外部电阻器RZQ的校准焊盘。以下，通过第一焊盘DQ输入和输出数据的读操作或写操作可被定义为正常操作，通过第二焊盘ZQ来生成并调节根据工艺、电压和温度(PVT)条件而变化的终端控制码的操作可被定义为校准操作。在此实施方式中，终端控制码可包括第一上拉控制码PCODE<0:n>、第二上拉控制码PCODE_R<0:n>和下拉控制码NCODE<0:n>。
终端电路110可联接到第一焊盘DQ，并且在通过第一焊盘DQ输入和输出数据的正常操作期间根据第一上拉控制码PCODE<0:n>、第二上拉控制码PCODE_R<0:n>和下拉控制码NCODE<0:n>提供终端电阻。终端电路110可包括通过输出节点DQ_N联接到第一焊盘DQ的上拉终端电路112和下拉终端电路114。在读操作或写操作期间，半导体装置100与外部装置(未示出)之间的阻抗匹配可通过由从上拉终端电路112提供的上拉阻抗和从下拉终端电路114提供的下拉阻抗确定的终端电阻来实现。
上拉终端电路112可包括多个上拉电阻器组(例如，第一上拉电阻器组PU0和第二上拉电阻器组PU1)，各个上拉电阻器组包括并联联接的多个电阻器。第一上拉电阻器组PU0可联接到第一焊盘DQ，并且根据第一终端使能信号ODT_ENB1和内部数据DIN而启用以提供根据第一上拉控制码PCODE<0:n>调节的第一上拉阻抗。第二上拉电阻器组PU1可联接到第一焊盘DQ，并且根据第二终端使能信号ODT_ENB2和内部数据DIN而启用以提供根据第二上拉控制码PCODE_R<0:n>调节的第二上拉阻抗。
下拉终端电路114可包括多个下拉电阻器组(例如，第一下拉电阻器组PD0和第二下拉电阻器组PD1)，各个下拉电阻器组包括并联联接的多个电阻器。第一下拉电阻器组PD0可联接到第一焊盘DQ，并且根据内部数据DIN而启用以提供根据下拉控制码NCODE<0:n>调节的第一下拉阻抗。第二下拉电阻器组PD1可联接到第一焊盘DQ，并且根据内部数据DIN而启用以提供根据下拉控制码NCODE<0:n>调节的第二下拉阻抗。
在读操作期间，第一终端使能信号ODT_ENB1和第二终端使能信号ODT_ENB2可被禁用为逻辑高电平，以使得第一上拉/下拉阻抗和第二上拉/下拉阻抗可形成对输出驱动器的导通电阻Ron。在写操作期间，第二终端使能信号ODT_ENB2可被使能为逻辑低电平，以使得第二上拉阻抗可形成对第一焊盘DQ的管芯上终端电阻Rtt。
第一上拉电阻器组PU0和第二上拉电阻器组PU1可具有与图2A的第二上拉电阻器组PU1基本上相同的配置，并且第一下拉电阻器组PD0和第二下拉电阻器组PD1可具有与图2B的第二下拉电阻器组PD1基本上相同的配置。然而，与图1的第一上拉电阻器组PU0和第二上拉电阻器组PU1不同，根据实施方式的第一上拉电阻器组PU0和第二上拉电阻器组PU1可分别接收彼此不同的上拉控制码。
详细地，参照图5A，第一上拉电阻器组PU0可包括上拉控制逻辑121和多个单元电阻器122。由于除了上拉控制逻辑121接收第一终端使能信号ODT_ENB1而非第二终端使能信号ODT_ENB2之外，上拉控制逻辑121和单元电阻器122可具有与图2A的上拉控制逻辑21和单元电阻器22基本上相同的配置，所以将省略详细说明。当第一终端使能信号ODT_ENB1被禁用为逻辑高电平并且内部数据DIN具有逻辑高电平时，第一上拉电阻器组PU0可根据第一上拉控制码PCODE<0:n>被修整为具有特定目标电阻值(例如，240欧姆)。如图3所示，由于在读操作或写操作期间第一终端使能信号ODT_ENB1被禁用为逻辑高电平，所以第一上拉电阻器组PU0可根据第一上拉控制码PCODE<0:n>和内部数据DIN来提供目标电阻值。
参照图5B，第二上拉电阻器组PU1可包括上拉控制逻辑124和多个单元电阻器125。同样，由于上拉控制逻辑124和单元电阻器125可具有与图2A的上拉控制逻辑21和单元电阻器22基本上相同的配置，所以将省略详细说明。当第二终端使能信号ODT_ENB2被禁用为逻辑高电平并且内部数据DIN具有逻辑高电平时，第二上拉电阻器组PU1可根据第二上拉控制码PCODE_R<0:n>被修整为具有特定目标电阻值(例如，240欧姆)。如图3所示，由于在读操作期间第二终端使能信号ODT_ENB2被禁用为逻辑高电平，所以第二上拉电阻器组PU1可根据第二上拉控制码PCODE_R<0:n>和内部数据DIN来提供目标电阻值。相反，由于在写操作期间第二终端使能信号ODT_ENB2被使能为逻辑低电平，所以第二上拉电阻器组PU1可根据第二上拉控制码PCODE_R<0:n>提供目标电阻值，而不管内部数据DIN的逻辑电平如何。此时，由于包括在第二上拉电阻器组PU1中的PMOS晶体管在读操作或写操作期间维持导通状态，所以PMOS晶体管可能由于NBTI应力而劣化，从而增大导通电阻Ron。根据实施方式，可通过向设置有劣化的PMOS晶体管的第二上拉电阻器组PU1施加与第一上拉控制码PCODE<0:n>不同的第二上拉控制码PCODE_R<0:n>来补偿导通电阻Ron。
此外，尽管图4示出上拉终端电路112和下拉终端电路114中的每一个具有两个电阻器组，但本发明不限于此。至少两个电阻器组可设置在上拉终端电路112和下拉终端电路114中的每一个中。此时，随着各个终端使能信号被使能，上拉终端电路112和下拉终端电路114可提供依次减小至例如240Ω、120Ω、80Ω、60Ω、48Ω、40Ω的上拉阻抗和下拉阻抗。
应力复制电路130可在正常操作期间复制施加到终端电路110的应力，并且在第二校准模式期间生成检测码CODEA<0:m>(将稍后描述)。应力复制电路130可包括串联联接在源极电压(VDD)端子与接地电压(VSS)端子之间的上拉复制晶体管(图6的RP11)和下拉复制晶体管(图6的RN11)。在正常操作期间，应力复制电路130可根据第二终端使能信号ODT_ENB2向上拉复制晶体管RP11施加应力(即，施加表示高电场的栅极电压以复制NBTI应力效果)。例如，随着在写操作期间第二终端使能信号ODT_ENB2被使能为逻辑低电平，应力复制电路130可通过使上拉复制晶体管RP11导通来向上拉复制晶体管RP11施加应力。此外，应力复制电路130可根据在第二校准模式期间启用的第二模式信号CAL_EN2来生成表示通过使上拉复制晶体管RP11和下拉复制晶体管RN11导通而形成的复制阻抗的检测码CODEA<0:m>。即，应力复制电路130(通过向上拉复制晶体管RP11施加表示高电场的栅极电压)可在正常操作期间通过向上拉复制晶体管RP11施加NBTI应力来复制由于NBTI应力而劣化的PMOS晶体管的特性，该NBTI应力与施加到上拉终端电路112的NBTI应力基本上相同。此外，在校准操作期间，应力复制电路130可基于复制的特性来提供检测码CODEA<0:m>。
作为参考，在本发明的实施方式中，校准操作可被分类为设定第一上拉控制码PCODE<0:n>的第一校准模式和设定第二上拉控制码PCODE_R<0:n>的第二校准模式。由于第一校准模式不同于第二校准模式，所以对于校准操作的第一校准模式可将第一模式信号CAL_EN1使能，而对于校准操作的第二校准模式可将第二模式信号CAL_EN2使能。即，第一模式信号CAL_EN1的启用区段可不与第二模式信号CAL_EN2的启用区段交叠。根据实施方式，校准操作可被分类为两种以上的校准模式。以下，作为示例将说明在校准操作期间第一模式信号CAL_EN1和第二模式信号CAL_EN2被依次使能为逻辑高电平的情况。
校准电路150可包括上拉电阻器部分(图7的210)和下拉电阻器部分(图7的230)中的至少一个。在第一校准模式期间，校准电路150可调节第一上拉控制码PCODE<0:n>和下拉控制码NCODE<0:n>以使联接到第二焊盘ZQ的电阻器部分的阻抗与联接到第二焊盘ZQ的外部电阻器RZQ匹配。此外，在第二校准模式期间，校准电路150可通过根据检测码CODEA<0:m>调节第一上拉控制码PCODE<0:n>来生成第二上拉控制码PCODE_R<0:n>。详细地，校准电路150可包括第一校准电路152和第二校准电路154。
第一校准电路152可根据第一模式信号CAL_EN1而启用。在第一校准模式期间，第一校准电路152可调节第一上拉控制码PCODE<0:n>以使联接到第二焊盘ZQ的上拉电阻器部分210的阻抗与外部电阻器RZQ匹配，并且调节下拉控制码NCODE<0:n>以使下拉电阻器部分230的阻抗与外部电阻器RZQ匹配。
第二校准电路154可根据第二模式信号CAL_EN2而启用。在第二校准模式期间，第二校准电路154可通过根据检测码CODEA<0:m>调节由第一校准电路152生成的第一上拉控制码PCODE<0:n>来生成第二上拉控制码PCODE_R<0:n>。由第一校准电路152生成的第一上拉控制码PCODE<0:n>可以是已在第一校准模式下调节的码。
如上所述，根据实施方式的半导体装置100可通过在读操作或写操作期间复制和反映由于始终导通状态而劣化的第二上拉电阻器组PU1中的PMOS晶体管的特性来生成第二上拉控制码PCODE_R<0:n>。此外，半导体装置100可向第一上拉电阻器组PU0施加第一上拉控制码PCODE<0:n>，同时向包括劣化的PMOS晶体管的第二上拉电阻器组PU1施加不同于第一上拉控制码PCODE<0:n>的第二上拉控制码PCODE_R<0:n>，从而补偿导通电阻Ron。因此，可在改进信号完整性(SI)特性的同时改进阻抗匹配特性。
图6是示出图4的应力复制电路130的电路图。
参照图6，应力复制电路130可包括上拉复制晶体管RP11、下拉复制晶体管RN11、复制控制电路132和模数转换器(ADC)134。
上拉复制晶体管RP11和下拉复制晶体管RN11可串联联接在源极电压(VDD)端子和接地电压(VSS)端子之间，并且分别通过其栅极接收第一复制控制信号PU_ZQA和第二复制控制信号PD_ZQA。上拉复制晶体管RP11可利用PMOS晶体管来实现。第一复制控制信号PU_ZQA可被使能为逻辑低电平以用于启用PMOS晶体管。下拉复制晶体管RN11可利用NMOS晶体管来实现。第二复制控制信号PD_ZQA可被使能为逻辑高电平以用于启用NMOS晶体管。
复制控制电路132可在正常操作期间将第一复制控制信号PU_ZQA使能，并且在第二校准模式期间将第一复制控制信号PU_ZQA和第二复制控制信号PD_ZQA二者使能。例如，复制控制电路132可包括反相器INV21和逻辑与门AD21。反相器INV21可将第二模式信号CAL_EN2反相，并且逻辑与门AD21可对反相器INV21的输出和第二终端使能信号ODT_ENB2执行逻辑与运算，从而输出第一复制控制信号PU_ZQA。复制控制电路132可输出第二模式信号CAL_EN2作为第二复制控制信号PD_ZQA。根据实施方式，复制控制电路132可缓冲第二模式信号CAL_EN2以输出第二复制控制信号PD_ZQA。因此，当第二终端使能信号ODT_ENB2被使能为逻辑低电平时，复制控制电路132可仅将第一复制控制信号PU_ZQA使能。当第二模式信号CAL_EN2被使能为逻辑高电平时，复制控制电路132可将第一复制控制信号PU_ZQA和第二复制控制信号PD_ZQA二者使能。
ADC 134可根据第二模式信号CAL_EN2而被启用，并且转换上拉复制晶体管RP11与下拉复制晶体管RN11之间的公共节点C_N处的信号TGA以输出检测码CODEA<0:m>。即，ADC134可将模拟类型的信号TGA转换为数字类型的检测码CODEA<0:m>。
如上所述，在正常操作期间，应力复制电路130可通过向上拉复制晶体管RP11施加应力来复制上拉复制晶体管RP11的特性。此时，为了复制第二上拉电阻器组PU1中劣化的PMOS晶体管的特性，应力复制电路130可根据第二终端使能信号ODT_ENB2向上拉复制晶体管RP11施加应力。随着劣化程度增加，导通电阻Ron增加，这降低了公共节点C_N上的信号TGA的电压电平。因此，可确定并最终输出检测码CODEA<0:m>的值。
图7是示出图4的第一校准电路152的电路图。
参照图7，第一校准电路152可包括上拉电阻器部分210、虚设电阻器部分220、下拉电阻器部分230、第一比较器242、第二比较器252、第一计数器244、第二计数器254和基准电压发生器260。第一计数器244和第二计数器254可根据第一模式信号CAL_EN1而被使能。
第一比较器242可将第二焊盘ZQ的电压与从基准电压发生器260生成的基准电压VREF进行比较，以根据比较结果生成第一上/下信号UP/DN1。第二焊盘ZQ的电压可由外部电阻器RZQ和上拉电阻器部分210的分压比确定。第一计数器244可响应于第一上/下信号UP/DN1而增大或减小第一上拉控制码PCODE<0:n>的值。上拉电阻器部分210可包括并联联接的多个上拉电阻器，这些上拉电阻器根据第一上拉控制码PCODE<0:n>而导通或截止。
上拉电阻器部分210可联接到第二焊盘ZQ，并且通过根据第一上拉控制码PCODE<0:n>使上拉电阻器导通或截止来调节其阻抗。上拉电阻器部分210的调节的阻抗可再次影响第二焊盘ZQ的电压，并且上述操作可重复。结果，直至联接到第二焊盘ZQ的上拉电阻器部分210的阻抗与外部电阻器RZQ匹配，可重复校准操作。这种校准操作可被定义为上拉校准操作。
上拉电阻器部分210可被设计为与驱动第一焊盘DQ的上拉终端电路(图4的112)类似，其趋于相同或相似。虚设电阻器部分220可具有与上拉电阻器部分210基本上相同的配置。下拉电阻器部分230可包括并联联接的多个下拉电阻器，这些下拉电阻器根据下拉控制码NCODE<0:n>而导通或截止。下拉电阻器部分230可被设计为与下拉终端电路类似，其趋于相同或相似。
通过上拉校准操作生成的上拉控制码PCODE<0:n>可被提供给虚设电阻器部分220以确定虚设电阻器部分220的阻抗。第二比较器252可将虚设电阻器部分220和下拉电阻器部分230的公共节点NB处的电压与基准电压VREF进行比较，以根据比较结果生成第二上/下信号UP/DN2。第二计数器254可响应于第二上/下信号UP/DN2而增大或减小下拉控制码NCODE<0:n>的值。下拉电阻器部分230可包括并联联接的多个下拉电阻器，这些下拉电阻器根据下拉控制码NCODE<0:n>而导通或截止。与上拉校准操作类似，直至公共节点NB处的电压与基准电压VREF相同，可重复校准操作。这种校准操作可被定义为下拉校准操作。因此，作为包括上拉校准操作和下拉校准操作的ZQ校准操作的结果，可生成上拉控制码PCODE<0:n>和下拉控制码NCODE<0:n>，并且将它们提供给终端电路(图4的110)以控制其阻抗。
图8是示出图4的第二校准电路154的电路图。
参照图8，第二校准电路154可包括劣化确定部分310和码调节部分320。
劣化确定部分310可根据第二模式信号CAL_EN2而被使能。在第二校准模式期间，劣化确定部分310可根据检测码CODEA<0:m>来生成表示配置第二上拉电阻器组PU1并且其劣化特性由上拉复制晶体管RP11复制的PMOS晶体管的劣化程度的调节码INC<0:k>。例如，劣化确定部分310可计算检测码CODEA<0:m>与配置第二上拉电阻器组PU1的PMOS晶体管处于理想条件而没有劣化时可能出现的基准码之间的差，并且生成与所计算的差对应的调节码INC<0:k>。根据实施方式，劣化确定部分310可利用减法器来实现。例如，当基准码由“1111”组成并且可输入“1001”的检测码CODEA<0:m>时，劣化确定部分310可通过从“1111”减去“1001”来生成“110”的调节码INC<0:k>。
码调节部分320可将调节码INC<0:k>反映到第一上拉控制码PCODE<0:n>上以生成第二上拉控制码PCODE_R<0:n>。根据实施方式，码调节部分320可利用加法器来实现。
利用上述配置，在第二校准模式期间，第二校准电路154可通过根据检测码CODEA<0:m>调节从第一校准电路152生成的第一上拉控制码PCODE<0:n>来生成第二上拉控制码PCODE_R<0:n>。第二上拉控制码PCODE_R<0:n>可被生成为与第一上拉控制码PCODE<0:n>相比更多地增加PMOS晶体管的驱动性，从而补偿第二上拉电阻器组PU1中的劣化的PMOS晶体管的导通电阻Ron。
以下，参照图4至图9，将说明根据本发明的实施方式的半导体装置的操作。
图9是用于描述根据本发明的实施方式的半导体装置的操作的流程图。
参照图10，半导体装置100可执行通过第一焊盘DQ输入和输出数据的读操作或写操作。此时，联接到第一焊盘DQ的第一上拉电阻器组PU0根据第一终端使能信号ODT_ENB1和内部数据DIN而被启用，以提供根据第一上拉控制码PCODE<0:n>调节的第一上拉阻抗。联接到第一焊盘DQ的第二上拉电阻器组PU1根据第二终端使能信号ODT_ENB2和内部数据DIN而被启用，以提供根据第二上拉控制码PCODE_R<0:n>调节的第二上拉阻抗。
在读操作期间，第一终端使能信号ODT_ENB1和第二终端使能信号ODT_ENB2被禁用为逻辑高电平。终端电路110提供终端电阻作为第一焊盘DQ的导通电阻Ron，该终端电阻由从第一上拉电阻器组PU0和第二上拉电阻器组PU1提供的上拉阻抗以及从第一下拉电阻器组PD0和第二下拉电阻器组PD1提供的下拉阻抗确定。相反，在写操作期间，第一终端使能信号ODT_ENB1维持逻辑高电平，但是第二终端使能信号ODT_ENB2被使能为逻辑低电平。终端电路110提供终端电阻作为对第一焊盘DQ的管芯上终端电阻Rtt，该终端电阻由从第二上拉电阻器组PU1提供的上拉阻抗确定。
根据实施方式，应力复制电路130在诸如读操作和写操作的正常操作期间复制施加到终端电路110的应力，并且在校准操作期间生成检测码CODEA<0:m>(在S910)。应力复制电路130可在写操作期间通过根据第二终端使能信号ODT_ENB2向上拉复制晶体管RP11施加应力来将由于NBTI应力而劣化的PMOS晶体管的特性复制到上拉复制晶体管RP11上。
此后，半导体装置100进入校准操作的第一校准模式。第一校准电路152可调节第一上拉控制码PCODE<0:n>以使上拉电阻器部分210的阻抗与联接到第二焊盘ZQ的外部电阻器RZQ匹配，并且调节下拉控制码NCODE<0:n>以使下拉电阻器部分230的阻抗与外部电阻器RZQ匹配(在S920)。
此后，半导体装置100进入校准操作的第二校准模式(在S930)。应力复制电路130可生成表示通过使上拉复制晶体管RP11和下拉复制晶体管RN11导通而形成的复制阻抗的检测码CODEA<0:m>(在S932)。第二校准电路154可通过根据检测码CODEA<0:m>调节第一上拉控制码PCODE<0:n>来生成第二上拉控制码PCODE_R<0:n>(在S934)。
图10是示出根据本发明的实施方式的半导体系统400的配置图。
参照图10，半导体系统400可包括第一半导体装置410和第二半导体装置420。第一半导体装置410和第二半导体装置420可以是彼此通信的电子组件。第一半导体装置410可以是主装置，第二半导体装置420可以是由第一半导体装置410控制的从装置。例如，第一半导体装置410可以是诸如处理器或控制器的主机装置，并且可包括例如中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)、数字信号处理器(DSP)和存储控制器中的一个或更多个。此外，第一半导体装置410可通过将具有各种功能的各种处理器芯片(例如，应用处理器(AP))集成到单个芯片中来以系统芯片的形式实现。第二半导体装置420可以是存储器装置，并且存储器装置可包括易失性存储器和非易失性存储器。易失性存储器可包括例如静态RAM(SRAM)、动态RAM(DRAM)或同步DRAM(SDRAM)，非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可擦除可编程ROM(EEPROM)、电可编程ROM(EPROM)、闪存、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)或铁电RAM(FRAM)。
第一半导体装置410和第二半导体装置420可通过信号传输线430彼此联接。第一半导体装置410可包括数据焊盘DQ，并且数据焊盘DQ可联接到信号传输线430。第二半导体装置420可包括数据焊盘DQ，并且数据焊盘DQ可联接到信号传输线130。信号传输线430可以是通道、链路或总线。尽管信号传输线430被示出为传输数据的传输线，但是要注意，实施方式不限于此，信号传输线430可传输时钟信号、命令信号或地址信号。第一半导体装置410可包括发送装置(TX)412和接收装置(RX)413。发送装置(TX)412可生成输出信号并通过信号传输线430将输出信号发送到第二半导体装置420。接收装置(RX)413可通过信号传输线430接收从第二半导体装置420发送的信号。类似地，第二半导体装置420可包括发送装置(TX)422和接收装置(RX)423。发送装置(TX)422可生成输出信号并通过信号传输线430将输出信号发送到第一半导体装置410。接收装置(RX)423可通过信号传输线430接收从第一半导体装置410发送的信号。
第一半导体装置410的发送装置(TX)412可对应于图1的终端电路20和40。第一半导体装置410还可包括校准电路414。校准电路414可通过校准焊盘ZQ联接到外部电阻器RZQ。校准电路414可通过执行校准操作来生成终端控制码，并且将终端控制码提供给发送装置(TX)412的终端电路，从而设定发送装置(TX)412的电阻值。例如，根据校准操作的结果，发送装置(TX)412的电阻值被设定为60欧姆、120欧姆或240欧姆。
根据实施方式，第二半导体装置420的发送装置(TX)422可包括图4的终端电路110。第二半导体装置420还可包括校准电路424和应力复制电路426。应力复制电路426可在正常操作期间复制施加到终端电路的应力，并且在第二校准模式期间生成检测码CODEA<0:m>。在校准操作的第一校准模式期间，校准电路424可调节第一上拉控制码PCODE<0:n>以使上拉电阻器部分的阻抗与外部电阻器RZQ匹配。在校准操作的第一校准模式期间，校准电路424可调节下拉控制码NCODE<0:n>以使下拉电阻器部分的阻抗与外部电阻器RZQ匹配。此外，在校准操作的第二校准模式期间，校准电路424可通过根据检测码CODEA<0:m>调节第一上拉控制码PCODE<0:n>来生成第二上拉控制码PCODE_R<0:n>。包括第一上拉控制码PCODE<0:n>、第二上拉控制码PCODE_R<0:n>和下拉控制码NCODE<0:n>的终端控制码可被提供给发送装置(TX)422的终端电路，从而设定发送装置(TX)422的电阻值。例如，根据校准操作的结果，发送装置(TX)422的电阻值被设定为60欧姆、120欧姆或240欧姆。
此外，尽管图10仅示出第二半导体装置420包括应力复制电路426，但本发明不限于此。根据实施方式，应力复制电路426可被包括在第一半导体装置410和第二半导体装置420二者中。
如上所述，根据本发明的实施方式，半导体装置可通过复制和反映终端电路中的晶体管的劣化来生成终端控制码，从而在改进信号完整性(SI)特性的同时改进阻抗匹配特性。
此外，尽管实施方式说明了当PMOS晶体管由于NBTI应力而劣化时可使用复制上拉终端电路112中的PMOS晶体管的劣化的特性的应力复制电路130来补偿导通电阻Ron，但本发明不限于此。根据实施方式，当下拉终端电路114中的NMOS晶体管由于正偏压温度不稳定性(PBTI)应力而劣化时，可使用复制下拉终端电路114中的NMOS晶体管的劣化的特性的应力复制电路来补偿导通电阻Ron。
应该注意，尽管结合其优选实施方式描述了本公开的技术精神，但这仅是为了描述，不应被解释为限制。本领域普通技术人员应该理解，在不脱离本公开的技术精神的情况下，可对其进行各种改变。
例如，对于在上述实施方式中作为示例提供的逻辑门和晶体管，可根据输入信号的极性实现不同的位置和类型。
相关申请的交叉引用
本申请要求2020年12月14日提交的韩国专利申请No.10-2020-0174211的优先权，其整体通过引用并入本文。

Claims (22)

1.一种半导体装置，该半导体装置包括：
终端电路，该终端电路联接到第一焊盘并且在通过所述第一焊盘输入和输出数据的正常操作期间根据第一控制码和第二控制码来提供终端电阻；
应力复制电路，该应力复制电路在所述正常操作期间复制施加到所述终端电路的应力并且在第二校准模式期间生成检测码；
第一校准电路，该第一校准电路在第一校准模式期间调节所述第一控制码以使联接到第二焊盘的电阻器部分的阻抗与外部电阻器匹配；以及
第二校准电路，该第二校准电路在所述第二校准模式期间通过根据所述检测码调节所述第一控制码来生成所述第二控制码。
2.根据权利要求1所述的半导体装置，其中，所述终端电路包括：
至少一个第一电阻器组，所述至少一个第一电阻器组联接到所述第一焊盘并根据第一终端使能信号和内部数据而被启用，并且提供根据所述第一控制码调节的第一阻抗；以及
至少一个第二电阻器组，所述至少一个第二电阻器组联接到所述第一焊盘并根据第二终端使能信号和所述内部数据而被启用，并且提供根据所述第二控制码调节的第二阻抗。
3.根据权利要求2所述的半导体装置，
其中，在读操作期间，所述第一终端使能信号和所述第二终端使能信号被禁用，并且所述第一阻抗和所述第二阻抗形成对输出驱动器的导通电阻，并且
其中，在写操作期间，所述第一终端使能信号被禁用并且所述第二终端使能信号被使能，并且所述第二阻抗形成对所述第一焊盘的管芯上终端电阻。
4.根据权利要求2所述的半导体装置，
其中，所述应力复制电路包括串联联接在源极电压端子和接地电压端子之间的上拉复制晶体管和下拉复制晶体管，并且
其中，所述应力复制电路还：
通过根据所述第二终端使能信号仅使所述上拉复制晶体管导通来向所述上拉复制晶体管施加应力，并且
根据指示所述第二校准模式的第二模式信号来生成表示通过使所述上拉复制晶体管和所述下拉复制晶体管导通而形成的复制阻抗的所述检测码。
5.根据权利要求1所述的半导体装置，其中，所述应力复制电路包括：
上拉复制晶体管和下拉复制晶体管，该上拉复制晶体管和该下拉复制晶体管串联联接在源极电压端子和接地电压端子之间，并且分别通过其栅极接收第一复制控制信号和第二复制控制信号；
复制控制电路，该复制控制电路在所述正常操作期间将所述第一复制控制信号使能，并且在所述第二校准模式期间将所述第一复制控制信号和所述第二复制控制信号二者使能；以及
模数转换器，该模数转换器在所述第二校准模式期间转换所述上拉复制晶体管和所述下拉复制晶体管之间的公共节点处的信号以输出所述检测码。
6.根据权利要求1所述的半导体装置，其中，所述第一校准电路包括：
所述电阻器部分，所述电阻器部分联接到所述第二焊盘并且根据所述第一控制码来提供阻抗；
比较器，该比较器通过将所述第二焊盘的电压与基准电压进行比较来生成上/下信号；以及
计数器，该计数器根据指示所述第一校准模式的第一模式信号而被使能，并且响应于所述上/下信号而调节所述第一控制码的值。
7.根据权利要求1所述的半导体装置，其中，所述第二校准电路包括：
劣化确定部分，该劣化确定部分在所述第二校准模式期间根据所述检测码来生成表示晶体管的劣化程度的调节码；以及
码调节部分，该码调节部分通过将所述调节码反映到所述第一控制码上来生成所述第二控制码。
8.根据权利要求1所述的半导体装置，其中，所述第一焊盘包括数据输入/输出焊盘，并且所述第二焊盘包括联接到所述外部电阻器的校准焊盘。
9.根据权利要求1所述的半导体装置，其中，在校准操作期间依次执行所述第一校准模式和所述第二校准模式。
10.一种半导体装置，该半导体装置包括：
至少一个第一上拉电阻器组，所述至少一个第一上拉电阻器组联接到第一焊盘并且在读操作期间根据第一上拉控制码来提供第一阻抗；
至少一个第二上拉电阻器组，所述至少一个第二上拉电阻器组联接到所述第一焊盘并且在所述读操作和写操作中的任一个期间根据第二上拉控制码来提供第二阻抗；
应力复制电路，该应力复制电路在所述写操作期间复制施加到所述第二上拉电阻器组的应力并且在第二校准模式期间生成检测码；以及
校准电路，该校准电路在第一校准模式期间调节所述第一上拉控制码以使联接到第二焊盘的上拉电阻器部分的阻抗与外部电阻器匹配，并且在所述第二校准模式期间通过根据所述检测码调节所述第一上拉控制码来生成所述第二上拉控制码。
11.根据权利要求10所述的半导体装置，其中，所述应力复制电路包括：
上拉复制晶体管和下拉复制晶体管，该上拉复制晶体管和该下拉复制晶体管串联联接在源极电压端子和接地电压端子之间并且分别通过其栅极接收第一复制控制信号和第二复制控制信号；
复制控制电路，该复制控制电路在所述写操作期间将所述第一复制控制信号使能，并且在所述第二校准模式期间将所述第一复制控制信号和所述第二复制控制信号二者使能；以及
模数转换器，该模数转换器在所述第二校准模式期间转换所述上拉复制晶体管和所述下拉复制晶体管之间的公共节点处的信号以输出所述检测码。
12.根据权利要求10所述的半导体装置，其中，所述第一校准电路包括：
所述上拉电阻器部分，所述上拉电阻器部分联接到所述第二焊盘并且根据所述第一上拉控制码来提供阻抗；
比较器，该比较器通过将所述第二焊盘的电压与基准电压进行比较来生成上/下信号；以及
计数器，该计数器根据指示所述第一校准模式的第一模式信号而被使能，并且响应于所述上/下信号而调节所述第一上拉控制码的值。
13.根据权利要求10所述的半导体装置，其中，所述第二校准电路包括：
劣化确定部分，该劣化确定部分在所述第二校准模式期间根据所述检测码来生成用于确定晶体管的劣化程度的调节码；以及
码调节部分，该码调节部分通过将所述调节码反映到所述第一上拉控制码上来生成所述第二上拉控制码。
14.根据权利要求10所述的半导体装置，其中，所述第一焊盘包括数据输入/输出焊盘，并且所述第二焊盘包括联接到所述外部电阻器的校准焊盘。
15.一种半导体系统，该半导体系统包括：
第一半导体装置；以及
第二半导体装置，该第二半导体装置通过第一焊盘与所述第一半导体装置交换数据，
其中，所述第二半导体装置包括：
终端电路，该终端电路联接到所述第一焊盘，并且在通过所述第一焊盘输入和输出数据的正常操作期间根据第一控制码和第二控制码来提供终端电阻；
应力复制电路，该应力复制电路在所述正常操作期间复制施加到所述终端电路的应力并且在第二校准模式期间生成检测码；
第一校准电路，该第一校准电路在第一校准模式期间调节所述第一控制码以使联接到第二焊盘的电阻器部分的阻抗与外部电阻器匹配；以及
第二校准电路，该第二校准电路在所述第二校准模式期间通过根据所述检测码调节所述第一控制码来生成所述第二控制码。
16.根据权利要求15所述的半导体系统，其中，所述终端电路包括：
至少一个第一电阻器组，所述至少一个第一电阻器组联接到所述第一焊盘并根据第一终端使能信号和内部数据而被启用，并且提供根据所述第一控制码调节的第一阻抗；以及
至少一个第二电阻器组，所述至少一个第二电阻器组联接到所述第一焊盘并根据第二终端使能信号和所述内部数据而被启用，并且提供根据所述第二控制码调节的第二阻抗。
17.根据权利要求16所述的半导体系统，
其中，在读操作期间，所述第一终端使能信号和所述第二终端使能信号被禁用，并且所述第一阻抗和所述第二阻抗形成对输出驱动器的导通电阻，并且
其中，在写操作期间，所述第一终端使能信号被禁用并且所述第二终端使能信号被使能，并且所述第二阻抗形成对所述第一焊盘的管芯上终端电阻。
18.根据权利要求16所述的半导体系统，
其中，所述应力复制电路包括串联联接在源极电压端子和接地电压端子之间的上拉复制晶体管和下拉复制晶体管，并且
其中，所述应力复制电路还：
通过根据所述第二终端使能信号仅使所述上拉复制晶体管导通来向所述上拉复制晶体管施加应力，并且
根据指示所述第二校准模式的第二模式信号来生成表示通过使所述上拉复制晶体管和所述下拉复制晶体管导通而形成的复制阻抗的所述检测码。
19.根据权利要求15所述的半导体系统，其中，所述第二校准电路包括：
劣化确定部分，该劣化确定部分在所述第二校准模式期间根据所述检测码来生成用于确定晶体管的劣化程度的调节码；以及
码调节部分，该码调节部分通过将所述调节码反映到所述第一控制码上来生成所述第二控制码。
20.一种半导体装置的操作方法，该半导体装置包括均联接到第一焊盘的至少一个第一电阻器组和至少一个第二电阻器组，所述操作方法包括以下步骤：
在通过所述第一焊盘输入和输出数据的正常操作期间复制施加到所述第二电阻器组的应力；
在第一校准模式期间调节第一控制码以使联接到第二焊盘的电阻器部分的阻抗与外部电阻器匹配；以及
在第二校准模式期间，根据复制的应力来生成检测码并且通过根据所述检测码调节所述第一控制码来生成第二控制码。
21.根据权利要求20所述的操作方法，该操作方法还包括以下步骤：
在所述正常操作期间，根据第一阻抗和第二阻抗来提供终端电阻，
其中，根据所述第一控制码从所述第一电阻器组提供所述第一阻抗，并且根据所述第二控制码从所述第二电阻器组提供所述第二阻抗。
22.一种半导体装置，该半导体装置包括：
第一电路，该第一电路包括第一电阻组并且：
生成第一控制码以用于使所述第一电阻组具有与外部电阻阻抗匹配的第一电阻，并且
在读操作期间向外部提供包括导通电阻的所述第一电阻；以及
第二电路，该第二电路包括第二电阻组并且：
通过根据检测码调节所述第一控制码来生成第二控制码以用于使所述第二电阻组具有第二电阻，并且
向外部提供在所述读操作期间包括所述导通电阻并且在写操作期间包括管芯上终端电阻的所述第二电阻，
其中，所述第二电阻组包括一个或更多个晶体管，并且
其中，所述检测码表示在所述读操作和所述写操作期间对所述晶体管施加的电应力所导致的所述晶体管的复制的劣化。
CN202110793506.2A 2020-12-14 2021-07-14 半导体装置及其操作方法以及半导体系统 Withdrawn CN114627913A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0174211 2020-12-14
KR1020200174211A KR20220084592A (ko) 2020-12-14 2020-12-14 캘리브레이션 회로 및 이를 포함하는 반도체 장치

Publications (1)

Publication Number Publication Date
CN114627913A true CN114627913A (zh) 2022-06-14

Family

ID=81589000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110793506.2A Withdrawn CN114627913A (zh) 2020-12-14 2021-07-14 半导体装置及其操作方法以及半导体系统

Country Status (3)

Country Link
US (2) US11335386B1 (zh)
KR (1) KR20220084592A (zh)
CN (1) CN114627913A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115910142A (zh) * 2023-03-03 2023-04-04 长鑫存储技术有限公司 一种电阻校准电路、电阻校准方法和存储器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220084592A (ko) * 2020-12-14 2022-06-21 에스케이하이닉스 주식회사 캘리브레이션 회로 및 이를 포함하는 반도체 장치
US12014787B2 (en) * 2022-03-29 2024-06-18 Micron Technology, Inc. Techniques for determining an interface connection status

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866927B1 (ko) * 2006-09-27 2008-11-04 주식회사 하이닉스반도체 온 다이 터미네이션 회로 및 그의 구동방법
KR100897255B1 (ko) * 2007-04-12 2009-05-14 주식회사 하이닉스반도체 반도체 메모리 장치의 온 다이 터미네이션 회로 및 방법
KR100845807B1 (ko) * 2007-06-13 2008-07-14 주식회사 하이닉스반도체 온 다이 터미네이션 제어신호 생성회로
KR20110013704A (ko) * 2009-08-03 2011-02-10 삼성전자주식회사 Ｚｑ 캘리브레이션 회로를 포함하는 반도체 장치 및 그 캘리브레이션 동작 방법
KR101789077B1 (ko) * 2010-02-23 2017-11-20 삼성전자주식회사 온-다이 터미네이션 회로, 데이터 출력 버퍼, 반도체 메모리 장치, 메모리 모듈, 온-다이 터미네이션 회로의 구동 방법, 데이터 출력 버퍼의 구동 방법 및 온-다이 터미네이션 트레이닝 방법
KR101113329B1 (ko) * 2010-04-01 2012-02-24 주식회사 하이닉스반도체 온다이 터미네이션 회로
KR20130072056A (ko) * 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 임피던스 코드 생성 회로 및 이를 포함하는 반도체 장치
KR101912123B1 (ko) * 2012-02-17 2018-10-26 삼성전자주식회사 임피던스 조정 회로 및 이를 포함하는 집적 회로
KR102103019B1 (ko) * 2013-09-30 2020-04-21 에스케이하이닉스 주식회사 임피던스 교정회로
KR102185284B1 (ko) * 2013-12-12 2020-12-01 삼성전자 주식회사 온 다이 터미네이션 저항들의 부정합을 보상하는 버퍼 회로, 반도체 장치 반도체 장치의 동작방법
US20150333753A1 (en) * 2014-05-16 2015-11-19 Taiwan Semiconductor Manufacturing Company Ltd. Io and pvt calibration using bulk input technique
KR20170061418A (ko) 2015-11-26 2017-06-05 삼성전자주식회사 스트레스 인가 모드를 갖는 캘리브레이션 회로 및 이를 포함하는 메모리 장치
KR20220084592A (ko) * 2020-12-14 2022-06-21 에스케이하이닉스 주식회사 캘리브레이션 회로 및 이를 포함하는 반도체 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115910142A (zh) * 2023-03-03 2023-04-04 长鑫存储技术有限公司 一种电阻校准电路、电阻校准方法和存储器
CN115910142B (zh) * 2023-03-03 2023-05-05 长鑫存储技术有限公司 一种电阻校准电路、电阻校准方法和存储器

Also Published As

Publication number Publication date
US20220254389A1 (en) 2022-08-11
KR20220084592A (ko) 2022-06-21
US11972833B2 (en) 2024-04-30
US11335386B1 (en) 2022-05-17

Similar Documents

Publication Publication Date Title
US7528626B2 (en) Semiconductor memory device with ZQ calibration circuit
US7961001B1 (en) Impedance adjusting device
US11972833B2 (en) Calibration circuit and semiconductor device including the same
US8553471B2 (en) Data output buffer and memory device
JP5572277B2 (ja) インピーダンス調整回路とそれを備える集積回路及びそれを利用した出力ドライバのインピーダンス調整方法
US7710143B2 (en) Impedance matching circuit and semiconductor memory device with the same
US8120381B2 (en) Impedance adjusting device
US10785067B2 (en) Analog multiplexing scheme for decision feedback equalizers
US7804323B2 (en) Impedance matching circuit and semiconductor memory device with the same
US7683657B2 (en) Calibration circuit of on-die termination device
US7884637B2 (en) Calibration circuit and semiconductor memory device with the same
US8319519B2 (en) Impedance code generation circuit and integrated circuit including the same
US20100097093A1 (en) Input/output circuitry with compensation block
US8922240B2 (en) Termination circuit
TW202139592A (zh) 校準用於資料驅動器的電阻
CN111418019A (zh) 用于改进存储器装置中的输入信号质量的系统和方法
US20130162286A1 (en) Impedance code generation circuit and semiconductor memory device including the same
US11431338B1 (en) Semiconductor apparatus performing calibration operation and a semiconductor system using the semiconductor apparatus
US7772878B2 (en) Parallel resistor circuit, on-die termination device having the same, and semiconductor memory device having the on-die termination device
KR100976414B1 (ko) 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치
KR20090022043A (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
US20230403040A1 (en) Transmitter circuit and operation method thereof
KR20190116023A (ko) 리시버 회로
US11296697B1 (en) On-die termination circuit, operating method thereof, and semiconductor system
KR20120098091A (ko) 온 다이 터미네이션 장치 및 코드 생성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20220614

WW01 Invention patent application withdrawn after publication