CN107276589A - 冷备份系统高阻态高线性采样保持电路 - Google Patents

冷备份系统高阻态高线性采样保持电路 Download PDF

Info

Publication number
CN107276589A
CN107276589A CN201710331574.0A CN201710331574A CN107276589A CN 107276589 A CN107276589 A CN 107276589A CN 201710331574 A CN201710331574 A CN 201710331574A CN 107276589 A CN107276589 A CN 107276589A
Authority
CN
China
Prior art keywords
sampling
sampling switch
nmos tube
unit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710331574.0A
Other languages
English (en)
Inventor
杨平
岑远军
李大刚
李永凯
牛义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co Ltd
Original Assignee
CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co Ltd filed Critical CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co Ltd
Priority to CN201710331574.0A priority Critical patent/CN107276589A/zh
Publication of CN107276589A publication Critical patent/CN107276589A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/54—Input signal sampled and held with linear return to datum

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Electronic Switches (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

冷备份系统高阻态高线性采样保持电路，涉及集成电路。本发明包括采样开关，所述采样开关包括一个NMOS管，采样开关的输入端接NMOS管的源极，输出端接NMOS管的漏极，采样开关的控制端接NMOS管的栅极，其特征在于，还包括一个自举单元，自举单元的输入端接采样开关的输入端，自举单元的输出端接NMOS管的栅极，采样开关的控制端接自举单元的输出端。本发明在增添少量芯片面积及功耗的条件下，通过自举单元产生采样开关的导通电平电压，从而将沟道注入电荷引起的采样误差全部转化为线性采样误差。

Description

冷备份系统高阻态高线性采样保持电路
技术领域
本发明涉及集成电路，特别涉及对电压信号进行采样保持的多路模数转换类电路。
背景技术
多路模数转换器，可将任意指定通道的输入模拟信号VIN转换为数字信号DOUT输出。
由信号的调制解调理论可知，DOUT通过波形重构，可生成重构模拟信号VOUT，而VOUT＝VIN+(线性转换误差+非线性转换误差)。
因此为使重构模拟信号VOUT最大限度还原输入模拟信号VIN，需将转换误差最小化，通常而言，采样保持电路为模数转换器中非常重要的转换误差引入模块。
由于线性转换误差可通过VOUT波形平移的手段进行有效剔除，故针对采样保持电路的设计重点为降低非线性采样误差。
为提高整机系统的应用可靠性，多通道模数转换器单元在整机中多采用冷备份的方式进行应用，具体应用电路图如图1所示：
经典双通道电压型采样保持电路的冷备份应用结构：
图2所示为经典的双通道冷备份系统中的任意模拟输入端口连接关系图，其中VIN为电压型输入模拟信号，S1、S2为开关控制信号。
针对采样开关而言，目前主流的设计方案共分两种：采用NMOS单管作为采样开关，以及采用NMOS和PMOS对管作为采样开关。上述两种采样开关示意图如图3所示。
在图3所示的开关方案中，由于沟道电荷注入效应，将会在OUT端引入采样误差。
单管方案中，导通时，NMOS管的栅极电压固定为VCC，OUT端引入的采样误差正比于(VCC-VIN)的电压值，因此该采样误差为非线性误差。
对管方案中，由于NMOS管和PMOS管的沟道电荷注入效应方向相反，通过合理设置NMOS管和PMOS管的尺寸，在采样保持时，可有效降低沟道电荷注入效应，因此对管方案的采样非线性误差远远小于单管方案的采样非线性误差。
通过图4中的PMOS管和NMOS管工艺制造结构图，并对比图1的应用环境示意图，可得出备机模块中，NMOS和PMOS的源、漏两级同地的连接关系等效图如图5、图6所示。
由图5和图6可知，冷备份系统中备机的NMOS器件的漏、源两级对地均呈高阻态，PMOS器件的漏、源两级对地均呈低阻态。
由图5和图6还可得出：当VIN1(或VIN2)输入信号电压较高时(例如等于电源电压VCC)，若备机系统的模拟输入端口VIN1和VIN2仅连接NMOS管，则备机电源电压VCC始终为0；若备机系统的模拟输入端口VIN1和VIN2连接PMOS管回路，则备机系统的电源电压VCC将会跟随模拟信号变化，且电压幅值等于模拟信号减去二极管导通电压。备机中若模拟输入端口仅连接PMOS时，双通道间等效电路如图7所示。
结合图6和图7可知，当VIN1(或VIN2)电压较高时(例如等于电源电压VCC)，VCC将会大于PMOS管的导通电压，此时PMOS1和PMOS2全部导通，VIN1和VIN2端口呈短路状态。
综上所述，双通道经典采保结构应用于冷备份模式时，NMOS单管采样开关在备机中模拟输入对地以及模拟输入通道间均呈高阻态，但主机中采样后引入较大的非线性误差；NMOS和PMOS对管采样开关在主机采样后具备较低的非线性误差，但在备机中模拟输入对地以及模拟输入通道间为低阻态。
发明内容
本发明所要解决的技术问题是，提供一种采样保持电路，使主机系统采样时引入较低的非线性误差，同时保证备机系统中模拟输入对地以及模拟输入通道间呈高阻态。
本发明解决所述技术问题采用的技术方案是，冷备份系统高阻态高线性采样保持电路，包括采样开关，所述采样开关包括一个NMOS管，采样开关的输入端接NMOS管的源极，输出端接NMOS管的漏极，采样开关的控制端接NMOS管的栅极，其特征在于，还包括一个自举单元，自举单元的输入端接采样开关的输入端，自举单元的输出端接NMOS管的栅极，采样开关的控制端接自举单元的输出端。
本发明的有益效果是，在增添少量芯片面积及功耗的条件下，通过自举单元产生采样开关的导通电平电压，从而将沟道注入电荷引起的采样误差全部转化为线性采样误差。
附图说明
图1冷备份系统应用图。
图2双通道经典采样保持电路应用图。
图3经典采样开关设计方案示意图。
图4PMOS管和NMOS管工艺制造结构图。
图5备机中NMOS器件的源(漏)级对地等效连接关系示意图。
图6备机中PMOS器件的源(漏)级对地等效连接关系示意图。
图7备机中若仅连接PMOS管的双通道间连接关系图。
图8本发明中的采样开关示意图。
图9本发明的采样保持电路无杂散动态范围仿真结果示意图。
图10为自举单元的结构示意图。
具体实施方式
如图8所示。本发明冷备份系统高阻态高线性采样保持电路，包括采样开关，所述采样开关包括一个NMOS管，采样开关的输入端接NMOS管的源极，输出端接NMOS管的漏极，采样开关的控制端接NMOS管的栅极，其特征在于，还包括一个自举单元，自举单元的输入端接采样开关的输入端，自举单元的输出端接NMOS管的栅极，采样开关的控制端接自举单元的输出端。
自举单元产生采样开关的导通电平电压，该结构在以较小的功耗和芯片面积为代价下，使主机系统采样时引入较低的非线性误差，同时保证备机系统中模拟输入对地以及模拟输入通道间呈高阻态。
图2中采样开关的主体采用NMOS单管，但控制开关S的导通电平由电源电压更改为自举单元电压输出，该自举电压单元的输入采样点连接输入模拟信号端，输出点连接NMOS管的栅极。
当采样开关为关断状态时，自举单元输出电压恒定为GND电平；
当采样开关为导通状态时，自举单元输出电压为VIN+α*VCC，其中α由自举开关自身结构决定，并且α＞0。
本发明的带自举电路型采样开关包括单NMOS开关和自举单元两个部分，自举单元的输入采样点连接模拟输入信号端，输出点连接NMOS器件的栅极。
本发明利用自举电路调整NMOS栅极的导通电平电压，在导通时，使NMOS管的珊、源电压差值保持恒定，从而将采样开关引入的非线性误差完全转化为线性误差，并在备机中确保模拟输入端对地为高阻态。
其工作原理为：当自举单元输出为GND时，NMOS管的珊源电压≤0，故NMOS管关断；当自举单元的输出电压为VIN+α*VCC时，NMOS管的珊源电压固定为α*VCC，合理调整α的值，使α*VCC恒大于NMOS管的开启电压VTH，此时NMOS管导通。由沟道电荷注入效应而在图2的采样电容上引入电荷Q的计算公式如下所示：
Q＝β*(α*VCC-VTH)
针对同一个NMOS器件而言，β值恒定不变；针对同一个自举单元，α也保持不变，故通过本发明产生的采样保持电路，非线性采样误差全部转换为线性采样误差。
本发明利用自采样型自举单元，使自举输出电压跟随模拟输入信号的变化而变化，达到NMOS单管采样开关的采样误差全部转换为线性采样误差，从而达到主机系统采样时引入较低的非线性误差，同时在备机系统中保持模拟输入对地呈高阻态。
就电压自举单元本身而言，在目前的模拟IC设计中已十分成熟，故本发明仅介绍一种经典的自举单元电路简易图，如图10所示，S1和S2为逻辑控制端。
其工作原理为：
当采样开关需要为关断状态时，S1为GND电平状态，S2为VCC电平状态，此时自举输出为GND电平。
当采样开关需要为导通状态时，S2保持GND电平恒定不变，而S1先为VCC电平，此时自举电容C的负端同GND相连，正端同自举输入端相连；再将S1拉低为GND电平，此时自举电容C正端同自举输入端断开，而自举电容C负端由GND电平切换为VCC电平，由于电容两端的电压差不可突变，导致自举输出端电压为VIN+α*VCC，其中α由自举开关自身结构决定，并且α＞0。
仿真验证
图2中采样开关采用图8的电路后，图1的主机系统中，在模拟输入端VIN输入标准正弦波信号，对采样输出点进行信号无杂散动态范围参数仿真(25℃)，采样输出信号的无杂散动态范围为103dB，仿真结果如图9所示，由此可知，使用本发明的采样保持电路具有非常低的采样非线性采样误差，至少可满足16位高精度模数转化器的主机应用要求。
图2中采样开关采用图8的电路后，在图1的备机系统中，由图5和图7可知，使用本发明的采样保持电路在备机系统中模拟输入对地以及模拟输入通道间均呈高阻态。

Claims (1)

1.冷备份系统高阻态高线性采样保持电路，包括采样开关，所述采样开关包括一个NMOS管，采样开关的输入端接NMOS管的源极，输出端接NMOS管的漏极，采样开关的控制端接NMOS管的栅极，其特征在于，还包括一个自举单元，自举单元的输入端接采样开关的输入端，自举单元的输出端接NMOS管的栅极，采样开关的控制端接自举单元的输出端。
CN201710331574.0A 2017-05-11 2017-05-11 冷备份系统高阻态高线性采样保持电路 Pending CN107276589A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710331574.0A CN107276589A (zh) 2017-05-11 2017-05-11 冷备份系统高阻态高线性采样保持电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710331574.0A CN107276589A (zh) 2017-05-11 2017-05-11 冷备份系统高阻态高线性采样保持电路

Publications (1)

Publication Number Publication Date
CN107276589A true CN107276589A (zh) 2017-10-20

Family

ID=60073947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710331574.0A Pending CN107276589A (zh) 2017-05-11 2017-05-11 冷备份系统高阻态高线性采样保持电路

Country Status (1)

Country Link
CN (1) CN107276589A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108806757A (zh) * 2018-06-19 2018-11-13 广州领知信息技术有限公司 高速增压型信号采样传输开关
CN113225055A (zh) * 2021-04-21 2021-08-06 深圳市国微电子有限公司 电荷注入消除电路、模拟开关电路以及采样装置
CN116911235A (zh) * 2023-09-13 2023-10-20 电子科技大学 一种过采样自举开关隔离驱动采样保持电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102098034A (zh) * 2009-12-15 2011-06-15 北京中星微电子有限公司 自举采样电路
CN203027252U (zh) * 2012-11-28 2013-06-26 四川和芯微电子股份有限公司 采样保持电路
CN103762986A (zh) * 2014-01-16 2014-04-30 四川和芯微电子股份有限公司 采样保持开关电路
CN105450019A (zh) * 2016-01-20 2016-03-30 电子科技大学 一种用于dc-dc变换器的驱动电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102098034A (zh) * 2009-12-15 2011-06-15 北京中星微电子有限公司 自举采样电路
CN203027252U (zh) * 2012-11-28 2013-06-26 四川和芯微电子股份有限公司 采样保持电路
CN103762986A (zh) * 2014-01-16 2014-04-30 四川和芯微电子股份有限公司 采样保持开关电路
CN105450019A (zh) * 2016-01-20 2016-03-30 电子科技大学 一种用于dc-dc变换器的驱动电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
卢宇潇: "高速低功耗逐次逼近式ADC研究与实现", 《中国博士学位论文全文数据库 信息科技辑》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108806757A (zh) * 2018-06-19 2018-11-13 广州领知信息技术有限公司 高速增压型信号采样传输开关
CN113225055A (zh) * 2021-04-21 2021-08-06 深圳市国微电子有限公司 电荷注入消除电路、模拟开关电路以及采样装置
CN113225055B (zh) * 2021-04-21 2024-02-13 深圳市国微电子有限公司 电荷注入消除电路、模拟开关电路以及采样装置
CN116911235A (zh) * 2023-09-13 2023-10-20 电子科技大学 一种过采样自举开关隔离驱动采样保持电路
CN116911235B (zh) * 2023-09-13 2023-12-22 电子科技大学 一种过采样自举开关隔离驱动采样保持电路

Similar Documents

Publication Publication Date Title
CN102761337B (zh) 跟踪系统与对输入信号执行跟踪操作的方法
CN101860335B (zh) 一种双输入运算放大器共享的余量增益放大电路
CN104079177B (zh) 一种电压调整器的电路
CN105187039B (zh) 一种cmos栅压自举开关电路
CN107370487A (zh) 一种基于nmos管的栅压自举开关电路
CN107276589A (zh) 冷备份系统高阻态高线性采样保持电路
CN101587753B (zh) 一种模拟信号采样电路以及一种开关电容电路
CN206807279U (zh) 一种桥式驱动电路
CN102005941A (zh) 一种实现数控电位器调节的压电陶瓷驱动电源
CN107465407A (zh) 一种漏电保护型自举采样开关电路及设备
CN103677040B (zh) 一种参考电压的驱动电路
CN203278623U (zh) 一种用于开关电源或led驱动芯片的栅驱动电路
CN203445592U (zh) 一种带短路保护的高端输出电路
CN207200679U (zh) 一种漏电保护型自举采样开关电路
CN104242940B (zh) 一种宽工作电压的可配置异步逐次逼近型模数转换器
CN107968642A (zh) 一种低电压应用的双自举采样开关电路
CN207490898U (zh) 双电源运放的逻辑电平转换装置和放大电路
CN212785316U (zh) 一种不影响器件寿命的自举开关结构
CN203659000U (zh) 一种兼容多种usb接口类型的接口电路及智能信息终端
CN205427679U (zh) 太阳阵模拟器的开路电压控制电路
CN107204774A (zh) 支持多通道输入的冷备份系统高阻态高线性采样保持电路
JP6185032B2 (ja) 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置
CN103326700A (zh) 一种自举采样开关电路
CN112636756A (zh) 一种基于双向自举控制的低泄漏单次检测电压时间转换器
CN207853848U (zh) 一种多输入放大器及包括该放大器的双控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171020

WD01 Invention patent application deemed withdrawn after publication