CN116911235A - 一种过采样自举开关隔离驱动采样保持电路 - Google Patents

一种过采样自举开关隔离驱动采样保持电路 Download PDF

Info

Publication number
CN116911235A
CN116911235A CN202311176930.8A CN202311176930A CN116911235A CN 116911235 A CN116911235 A CN 116911235A CN 202311176930 A CN202311176930 A CN 202311176930A CN 116911235 A CN116911235 A CN 116911235A
Authority
CN
China
Prior art keywords
type mos
mos tube
drain
gate
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311176930.8A
Other languages
English (en)
Other versions
CN116911235B (zh
Inventor
李大刚
李泽宏
李平
翟亚红
何弢
杨绍澎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202311176930.8A priority Critical patent/CN116911235B/zh
Publication of CN116911235A publication Critical patent/CN116911235A/zh
Application granted granted Critical
Publication of CN116911235B publication Critical patent/CN116911235B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种过采样自举开关隔离驱动采样保持电路，属于模拟集成电路设计领域。对模拟信号的采样，是从模拟信号转换到数字信号的关键一步，对模拟信号采样的精确程度将直接影响后续数字编码的准确性。本发明基于栅压自举开关电路，提出一种过采样自举开关隔离驱动采样保持电路，通过运放隔离输入信号与控制信号的相互影响，以此来达到提高采样精度的目的。

Description

一种过采样自举开关隔离驱动采样保持电路
技术领域
本发明属于模拟集成电路设计领域，具体涉及一种过采样自举开关隔离驱动采样保持电路。
背景技术
模数转换器（ADC）的作用是将现实生活中连续的模拟信号转化为数字编码，是沟通现实世界和虚拟世界的桥梁，为此需要对模拟信号进行快速精确的采样，这样才能保证转化后数字编码的准确性。
对模拟信号的采样和保持由开关电容电路实现，基本的采样保持电路如图1所示，它由NMOS开关和电容组成。当时钟信号CLK为高电平时NMOS开关导通输入信号IN对电容C进行充电，使OUT随IN变化实现对信号的采样保持。此时的NMOS管工作在三极管区，它的导通电阻为
由于Vgs会随着输入信号的变化而变化，因此MOS晶体管实现的采样开关的导通电阻会随着模拟输入信号的变化而变化。这样，MOS晶体管对信号的依赖的导通电阻会导致采样输出失真。
并且用NMOS晶体管单管传输模拟信号会产生阈值损失，有2种方式来补偿这样的阈值损失第一种方式是用PMOS+NMOS的双晶体管来共同传输模拟信号，第二种方式是提高NMOS晶体管在传输信号时候栅端电压，提高后的栅压至少比最大输入模拟信号高出一个MOS管的阈值电压，保证NMOS晶体管的栅源电压远远大于其本身的阈值电压，我们可以用一个充好电的电容来完成这样的功能，在采样工作的时候，充电后的电容接入栅源之间，由于电容靠近的极板上的电荷无处可去，保持守恒，栅电压只能被抬高输入信号的大小，在保持工作的时候，关闭采样开关，将电容接到电源-地之间预充。
发明内容
为了提高采样的精度，本发明提出了一种过采样自举开关隔离驱动采样保持电路。
本发明的电路如图2所示：
电路包括：P型MOS管M4和P型MOS管M5；N型MOS管M1、N型MOS管M2、N型MOS管M3、N型MOS管M6、N型MOS管M7、N型MOS管M8、N型MOS管M9、N型MOS管M10；电容C1；放大器OP；反相器B1；
N型MOS管M1的栅端连接偏置电压VP，漏端接电源电压VDD，源端接电容C1的一端；N型MOS管M2的栅端接反相器B1的输出端，漏端连接电容C1的另一端，源端连接地电位；N型MOS管M3的栅端接时钟信号CLK，漏端接P型MOS管M4的漏端，源端接N型MOS管M2的漏端；P型MOS管M4的栅端接时钟信号CLK，源端接电源电压VDD；P型MOS管M5的栅端接P型MOS管M4和N型MOS管M6的漏端，源端接N型MOS管M1的源端，漏端接N型MOS管M8的源端；N型MOS管M6的栅端接N型MOS管M7的栅端，源端接N型MOS管M2的漏端；N型MOS管M7的栅端接N型MOS管M6的栅端及N型MOS管M8的漏端，源端接N型MOS管M2的漏端，漏端接运算放大器OP的输出端N型MOS管；M8的栅端接电源电压VDD，漏端接P型MOS管M5的漏端，源端接N型MOS管M9的漏端；N型MOS管M9的栅端接反相器的输出端，漏端接N型MOS管M8的源端，源端接地电位；N型MOS管M10的栅端接N型MOS管M6和N型MOS管M7的栅端，源端接运放的同向输入端和输入信号VIN，漏端接输出信号VOUT；放大器OP的同向输入端连接N型MOS管M10的源端，反向输入端连接放大器OP的输出端，输出端连接N型MOS管M7的漏端；
表1包含所有的晶体管具体设计参数和比例大小：
表1：晶体管设计参数
类型 沟道宽度/沟道长度 并联数量 其它
M1 NMOS 3.5um/0.6um 1 深N-WELL器件
M2 NMOS 3.5um/0.6um 2 深N-WELL器件
M3 NMOS 3.5um/0.6um 1 深N-WELL器件
M4 PMOS 3.5um/0.6um 3
M5 PMOS 3.5um/0.6um 1
M6 NMOS 1.6um/0.6um 1 深N-WELL器件
M7 NMOS 3.5um/0.6um 1 深N-WELL器件
M8 NMOS 3.5um/0.6um 1 深N-WELL器件
M9 NMOS 3.5um/0.6um 2 深N-WELL器件
M10 NMOS 5.2um/0.6um 3 深N-WELL器件
从上表可以看出，大多数器件具有相同的沟道宽度，所有器件具有相同的沟道长度，相对一致的晶体管尺寸有利于半导体器件的加工制造和器件的匹配。在电路设计中，多数NMOS晶体管的衬底电位不是接芯片的地，而是需要自己独立的电位。所以在工艺制造和器件选型中必须使用能够独立连接电位的深N-WELL器件，这是本发明中需要特殊设计和考虑的因素。
本发明的有益效果：
1、不同的晶体管尺寸大小会给集成电路带来完全不同的功能效果。本发明经过大量的仿真和芯片流片验证，得到了表1所示的晶体管尺寸，图2所示的电路使用该晶体管尺寸，可以得到很高的采样精度。
2、在N型MOS管M7和N型MOS管M10加入运放OP的设计，可以实现信号采样与信号传输的隔离，防止VIN信号通过N型MOS管M7传递到自举升压电路，减小噪声的影响，提升采样精度。
附图说明
图1为基本的采样保持电路图；
图2为本发明设计的自举开关采样保持电路图；
图3为自举开关仿真图；
具体实施方式
下面将结合附图对实施方式进行具体说明。
图2为本发明的电路结构，其具体的工作方式分为保持和采样两个阶段。
在保持阶段，CLK为低电平，N型MOS管M2的栅端为高电平，N型MOS管M2导通，电容C1一端接VDD一端接地，对电容C1充电到VDD。N型MOS管M9的栅端为高电平，N型MOS管M9导通，导致N型MOS管M6、N型MOS管M7和N型MOS管M10的栅端接地，不导通，此时VOUT不随VIN变化。
在采样阶段，CLK为高电平，N型MOS管M2的栅端为低电平，N型MOS管M2关断，电容C1两端电压保持VDD。N型MOS管M9的栅端电压为低电平，N型MOS管M9关断。N型MOS管M3导通，P型MOS管M5的栅端连接电容C1的下级板，P型MOS管M5的源端连接的是C1的上极板，此时P型MOS管M5的栅源电压等于电容C1的两端电压VDD，P型MOS管M5导通。N型MOS管M7和N型MOS管M10的栅端连接到C1的上极板，N型MOS管M7的源端连接的是C1的下级板，所以N型MOS管M7的栅源电压为VDD，N型MOS管M7导通，VIN经过OP后通过N型MOS管M7接入到C1的下级板，C1没有电荷泄放通路，由于电荷守恒，C1上极板电压为VIN+VDD，使得N型MOS管M10的栅压为VIN+VDD，使N型MOS管M10的栅源电压稳定在VDD，使采样更加精准。
使用表1的晶体管参数，在tsmc0.25um工艺下对电路进行仿真，得到的结果如图3所示。
图中黑色的线是输入信号，当输入信号达到5V的时候NMOS晶体管M10的栅极电压已经到达了9.5V，基本是2倍的信号电压的大小，在tsmc0.25um工艺下NMOS晶体管的阈值电压大于等于0.7V，4.5V的VGS电压差显然已经远远满足要求。
通过图2可以看到输入信号VIN会通过N型MOS管M7传递到主要的自举升压电路，但是由于半导体开关的不理想特性，NMOS晶体管N型MOS管M7的衬底电压和栅电压时钟信号也会从栅端耦合到漏端A点。由于过采样ADC的信号频率和采样频率会有较大的差距，比如过采样率OSR=64，那么时钟频率就是信号频率的128倍。如果信号在采样中耦合进时钟噪声，那么ADC的SNR（信噪比）和THD（总谐波失真）等性能会受到严重的影响。
因此，本发明的另一个主要发明点是在N型MOS管M7和N型MOS管M10之间加入一个单级增益的运算放大器OP来实现信号采样和信号传输的隔离。
信号输入VIN端口传输最原始的采样信号，从本质上看信号只经过N型MOS管M10进行传输，如果信号全部从VIN到VOUT并不会从N型MOS管M7得到额外的噪声，那么是最理想的情况。但是在深亚微米半导体工艺中，肯定有部分额外信号传递到VOUT上。这不是采样设计中想看到的，尤其是在高过采样的超高精度ADC中。放大器OP的存在阻断了N型MOS管M7的额外噪声传递到N型MOS管M10的通道。特别的，放大器OP虽然会增加额外的功耗，但是实现了完全的信号隔离，另外放大器OP组成的单级增益缓冲器，给N型MOS管M7传递信号时，具备了一定的驱动能力，可以满足更快速的采样要求。

Claims (1)

1.一种过采样自举开关隔离驱动采样保持电路，其特征在于，所述电路包括：P型MOS管M4和P型MOS管M5；N型MOS管M1、N型MOS管M2、N型MOS管M3、N型MOS管M6、N型MOS管M7、N型MOS管M8、N型MOS管M9、N型MOS管M10；电容C1；放大器OP；反相器B1；
N型MOS管M1的栅端连接偏置电压VP，漏端接电源电压VDD，源端接电容C1的一端；N型MOS管M2的栅端接反相器B1的输出端，漏端连接电容C1的另一端，源端连接地电位；N型MOS管M3的栅端接时钟信号CLK，漏端接P型MOS管M4的漏端，源端接N型MOS管M2的漏端；P型MOS管M4的栅端接时钟信号CLK，源端接电源电压VDD；P型MOS管M5的栅端接P型MOS管M4和N型MOS管M6的漏端，源端接N型MOS管M1的源端，漏端接N型MOS管M8的源端；N型MOS管M6的栅端接N型MOS管M7的栅端，源端接N型MOS管M2的漏端；N型MOS管M7的栅端接N型MOS管M6的栅端及N型MOS管M8的漏端，源端接N型MOS管M2的漏端，漏端接运算放大器OP的输出端N型MOS管；M8的栅端接电源电压VDD，漏端接P型MOS管M5的漏端，源端接N型MOS管M9的漏端；N型MOS管M9的栅端接反相器的输出端，漏端接N型MOS管M8的源端，源端接地电位；N型MOS管M10的栅端接N型MOS管M6和N型MOS管M7的栅端，源端接运放的同向输入端和输入信号VIN，漏端接输出信号VOUT；放大器OP的同向输入端连接N型MOS管M10的源端，反向输入端连接放大器OP的输出端，输出端连接N型MOS管M7的漏端；
其中，N型MOS管M1，N型MOS管M2，N型MOS管M3，P型MOS管M4，P型MOS管M5，N型MOS管M7，N型MOS管M8，N型MOS管M9的沟道宽度/沟道长度为3.5um/0.6um，N型MOS管M6的沟道宽度/沟道长度为1.6um/0.6um，N型MOS管M10的沟道宽度/沟道长度为5.2um/0.6um；N型MOS管M1，N型MOS管M3，P型MOS管M5，N型MOS管M6，N型MOS管M7，N型MOS管M8的并联数量为1，N型MOS管M2和N型MOS管M9的并联数量为2，P型MOS管M4和N型MOS管M10的并联数量为3；N型MOS管M1、N型MOS管M2、N型MOS管M3、N型MOS管M6、N型MOS管M7、N型MOS管M8、N型MOS管M9、N型MOS管M10均为深N-WELL器件。
CN202311176930.8A 2023-09-13 2023-09-13 一种过采样自举开关隔离驱动采样保持电路 Active CN116911235B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311176930.8A CN116911235B (zh) 2023-09-13 2023-09-13 一种过采样自举开关隔离驱动采样保持电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311176930.8A CN116911235B (zh) 2023-09-13 2023-09-13 一种过采样自举开关隔离驱动采样保持电路

Publications (2)

Publication Number Publication Date
CN116911235A true CN116911235A (zh) 2023-10-20
CN116911235B CN116911235B (zh) 2023-12-22

Family

ID=88365422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311176930.8A Active CN116911235B (zh) 2023-09-13 2023-09-13 一种过采样自举开关隔离驱动采样保持电路

Country Status (1)

Country Link
CN (1) CN116911235B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833364A (ja) * 1981-08-21 1983-02-26 Matsushita Electric Ind Co Ltd 垂直同期信号分離回路
JPH06152270A (ja) * 1992-11-10 1994-05-31 Fujitsu Ten Ltd スイッチング増幅回路
CN102832919A (zh) * 2012-09-13 2012-12-19 中国科学院半导体研究所 栅压自举开关电路
US20150188533A1 (en) * 2013-12-26 2015-07-02 Texas Instruments Incorporated Bootstrapped Sampling Switch Circuits and Systems
WO2016206123A1 (zh) * 2015-06-24 2016-12-29 中国电子科技集团公司第二十四研究所 一种cmos主从式采样保持电路
CN107276589A (zh) * 2017-05-11 2017-10-20 成都华微电子科技有限公司 冷备份系统高阻态高线性采样保持电路
EP3806334A1 (en) * 2019-10-07 2021-04-14 IniVation AG Switched capacitor circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833364A (ja) * 1981-08-21 1983-02-26 Matsushita Electric Ind Co Ltd 垂直同期信号分離回路
JPH06152270A (ja) * 1992-11-10 1994-05-31 Fujitsu Ten Ltd スイッチング増幅回路
CN102832919A (zh) * 2012-09-13 2012-12-19 中国科学院半导体研究所 栅压自举开关电路
US20150188533A1 (en) * 2013-12-26 2015-07-02 Texas Instruments Incorporated Bootstrapped Sampling Switch Circuits and Systems
WO2016206123A1 (zh) * 2015-06-24 2016-12-29 中国电子科技集团公司第二十四研究所 一种cmos主从式采样保持电路
CN107276589A (zh) * 2017-05-11 2017-10-20 成都华微电子科技有限公司 冷备份系统高阻态高线性采样保持电路
EP3806334A1 (en) * 2019-10-07 2021-04-14 IniVation AG Switched capacitor circuit

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
RONAK TRIVEDI: "Low Power and High Speed Sample-and-Hold Circuit", 2006 49TH IEEE INTERNATIONAL MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS, pages 453 - 456 *
白晓东等: "相位可调射频有源移相器设计", 北京工业大学学报, vol. 27, no. 3, pages 287 - 289 *
郭金峰: "一种低功耗高速高精度Pipelined ADC设计", 中国优秀硕士学位论文全文数据库信息科技辑, no. 8, pages 135 - 200 *

Also Published As

Publication number Publication date
CN116911235B (zh) 2023-12-22

Similar Documents

Publication Publication Date Title
Cho et al. A 10 b, 20 Msample/s, 35 mW pipeline A/D converter
Wu et al. A 1-V 100-MS/s 8-bit CMOS switched-opamp pipelined ADC using loading-free architecture
Zheng et al. A 14-bit 250 MS/s IF sampling pipelined ADC in 180 nm CMOS process
US7221191B2 (en) Signal samplers with enhanced dynamic range
CN109639282B (zh) 一种单端输入的低功耗同步寄存器型逐次逼近adc
CN111200402B (zh) 一种能够提升增益的高线性度动态残差放大器电路
CN102332919B (zh) 一种模数转换器
CN112953503B (zh) 一种高线性度的栅压自举开关电路
CN111245413B (zh) 一种高速高线性度的栅压自举开关电路
CN108777579B (zh) 栅压自举开关
CN111740739A (zh) 基于高速异步逻辑的pvt自校准方法及其sar adc电路
CN112564709B (zh) 一种基于误差反馈式的噪声整形逐次逼近模数转换器
CN106067822B (zh) 一种高速高精度的cmos锁存比较器
CN216625715U (zh) 浮空型动态锁存比较器和逐次逼近型模数转换器
CN112671382A (zh) 一种栅压自举开关电路
CN111865319A (zh) 一种基于四输入比较器的超低功耗逐次逼近型模数转换器
CN110690884A (zh) 一种采用cmos传输门的栅压自举开关电路
CN116911235B (zh) 一种过采样自举开关隔离驱动采样保持电路
CN115987267A (zh) 一种高线性度采样开关电路
CN113067557B (zh) 一种带电平转换的高速全差分比较器电路
CN112953420B (zh) 一种输入管处于线性区的动态运算放大器电路
CN110690900B (zh) 一种时间域adc全摆幅前端电路
Cho A 2.24-mW, 61.8-dB SNDR, 20-MS/s pipelined ADC with charge-pump-based dynamic biasing for power reduction in op amp sharing
CN111431490B (zh) 一种用于流水线adc的全差分放大器
Ahrar et al. A Digital Method for Offset Cancellation of Fully Dynamic Latched Comparators

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: He Tao

Inventor after: Li Ping

Inventor after: Li Zehong

Inventor after: Li Dagang

Inventor after: Zhai Yahong

Inventor after: Yang Shaopeng

Inventor before: Li Dagang

Inventor before: Li Zehong

Inventor before: Li Ping

Inventor before: Zhai Yahong

Inventor before: He Tao

Inventor before: Yang Shaopeng

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant