CN107861553B - 基于斩波调制技术的抗辐射基准电压源 - Google Patents

基于斩波调制技术的抗辐射基准电压源 Download PDF

Info

Publication number
CN107861553B
CN107861553B CN201710947588.5A CN201710947588A CN107861553B CN 107861553 B CN107861553 B CN 107861553B CN 201710947588 A CN201710947588 A CN 201710947588A CN 107861553 B CN107861553 B CN 107861553B
Authority
CN
China
Prior art keywords
chopper
operational amplifier
phase
modulation switch
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710947588.5A
Other languages
English (en)
Other versions
CN107861553A (zh
Inventor
高静
丁英光
徐江涛
史再峰
聂凯明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201710947588.5A priority Critical patent/CN107861553B/zh
Publication of CN107861553A publication Critical patent/CN107861553A/zh
Application granted granted Critical
Publication of CN107861553B publication Critical patent/CN107861553B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及模拟集成电路设计领域，为消除由于辐射引起的器件失配与运放输入端失调电压的影响，提高基准电压源的精度。本发明，基于斩波调制技术的抗辐射基准电压源，由3个PMOS管P1，P2，P3，三个电阻R1，R2，R3，一个斩波调制开关以及一个斩波运算放大器组成；P1，P2管的栅源与地相接，P1的漏端接斩波调制开关的in1端，斩波调制开关的out1端接A点，A点接斩波运算放大器的正端，电阻R2接A点和基准电压输出Vref之间；P2管的漏端接斩波调制开关的in2端，斩波调制开关的out2端接B点，而且B点接斩波运算放大器的负端。本发明主要应用于模拟集成电路设计场合。

Description

基于斩波调制技术的抗辐射基准电压源
技术领域
本发明涉及模拟集成电路设计领域，具体涉及一种抗辐射加固的基准电压源。
背景技术
基准电压源为模拟电路提供稳定的偏置电压。在任何模拟电路中，都会存在寄生噪声，温度漂移和电源抑制都会对电压基准的精度造成影响。而当基准电压源电路工作在辐射环境中，主要会引发两种辐射效应，总剂量效应(TID)和单粒子效应(SEE)。TID会导致MOS管阈值电压漂移，NMOS管器件内部漏电与器件间漏电。SEE对基准电压源电路主要会造成单粒子锁定现象(SEL)，即当高能带电粒子穿过CMOS电路的PN/PN结构时，电离作用会使CMOS电路中的可控硅结构被触发导通，由此在电源与地之间形成低电阻大电流通路。
如图1所示，对于传统的基准电压电路，TID的影响会造成运放输入端的失调电压会随着辐射剂量波动，电流镜P3与P4的失调，MOS管P1与P2的失调，这些失调不可避免地对电压基准的精度产生影响。
发明内容
为克服现有技术的不足，本发明旨在提出一种基于斩波调制技术的基准电压产生电路，消除了由于辐射引起的器件失配与运放输入端失调电压的影响，提高基准电压源的精度。本发明采用的技术方案是，基于斩波调制技术的抗辐射基准电压源，由3个PMOS管P1，P2，P3，三个电阻R1，R2，R3，一个斩波调制开关以及一个斩波运算放大器组成；P1，P2管的栅源与地相接，P1的漏端接斩波调制开关的in1端，斩波调制开关的out1端接A点，A点接斩波运算放大器的正端，电阻R2接A点和基准电压输出Vref之间；P2管的漏端接斩波调制开关的in2端，斩波调制开关的out2端接B点，而且B点接斩波运算放大器的负端，电阻R3接B点与基准电压输出Vref之间。P3管的源端接电压源，漏端接基准电压输出Vref，P3管的栅端接斩波运算放大器的输出。
斩波调制开关的工作方式为：in1，in2为斩波调制开关的两个输入端，out1与out2为斩波调制器的两个输出端，当时钟处于相位1时，in1接out1，in2接out2；当时钟处于相位2时，in1接out2，in2接out1。
斩波运算放大器由2个斩波调制开关，差分放大器A1，运算放大器A2和1个低通滤波器组成，它的连接方式如下：斩波运算放大器的输入正端接斩波调制器1的in1端，输入负端接斩波调制器的1的in2端，out1端接差分放大器A1的正输入端，out2端接差分放大器A1的负输入端。差分放大器A1的负向输出端接斩波调制器2的in1端，正向输出端接斩波调制器2的in2端，斩波调制器的out1端接运算放大器的负输入端，out2端接运算放大器的正输入端。运算放大器A2的输出端接低通滤波器，低通滤波器的输出即为斩波运算放大器的输出。
斩波调制放大器的工作原理如下：在相位1阶段，
Figure BDA0001432091690000011
VIN是输入信号，VOS1为差分放大器A1的失调电压，VOS2为运算放大器A2的失调电压，令
Figure BDA0001432091690000021
为全部的输入失调电压，令A＝A1A2，VF＝A(VIN+VOS)，同理，在相位2阶段，VF＝A(VIN-VOS)；
在经过低通滤波器后VF＝AVIN。
抗辐射基准电压源电路中，ΔV1，ΔV2与ΔV3分别为PMOS管P1，P2，P3受辐射后的失调电压，I1为通过电阻R2的电流，I2为通过电阻R3的电流，抗辐射基准电压源的工作原理如下，R3＝nR2：
当处于相位1阶段时，输入失调电压等效为VOS，
Figure BDA0001432091690000022
Figure BDA0001432091690000023
当处于相位2阶段时，输入失调电压等效为-VOS
Figure BDA0001432091690000024
Figure BDA0001432091690000025
Vp1(I1)为处于相位1时，流过电流为I1时P1源端电压，Vp2(I2)为处于相位1时，流过电流为I2时P2源端电压；Vp1(I2)为处于相位2时，流过电流为I2时P1源端电压，Vp2(I1)为处于相位2时，流过电流为I1时P2源端电压。
由于斩波调制放大器输出端前有低通滤波器，电流和基准输出电压Vref就变成相位1和相位2的平均值；
滤波后的电流I1为：
Figure BDA0001432091690000026
滤波后的电流I2为：
Figure BDA0001432091690000027
Figure BDA0001432091690000028
以上公式也证明了MOS管的失配被消除；
Figure BDA0001432091690000029
Figure BDA00014320916900000210
由公式可见，运放的失调电压最终被消除，基准电压源输出端的最终失调电压为MOS管P1与P2的失调电压平均值。
本发明的特点及有益效果是：
本发明利用斩波调制技术，有效消除了辐射效应对基准电压源输出电压失调的影响，保证了基准电压源的精度。
附图说明：
图1传统基准电压源电路图。
图2斩波调制开关、斩波运算放大器结构图，图中：
(a)斩波调制开关；
(b)斩波运算放大器。
图3抗辐射基准电压源电路。
具体实施方式
本发明利用斩波调制技术可以在一定程度上消除辐射诱导失调对基准电压的影响，同时利用通用技术对MOS器件漏电和SEL进行抗辐射加固。
本发明的连接方式如下：
所述基于斩波调制技术的基准电压产生电路包括3个PMOS管P1，P2，P3，三个电阻R1，R2，R3，一个斩波调制开关以及一个斩波运算放大器。
P1，P2管的栅源与地相接，P1的漏端接斩波调制开关的in1端，斩波调制开关的out1端接A点，A点接斩波运算放大器的正端，电阻R2接A点和基准电压输出Vref之间；P2管的漏端接斩波调制开关的in2端，斩波调制开关的out2端接B点，而且B点接斩波运算放大器的负端，电阻R3接B点与基准电压输出Vref之间。P3管的源端接电压源，漏端接基准电压输出Vref，P3管的栅端接斩波运算放大器的输出。
图2(a)为斩波调制开关的原理图，in1，in2为斩波调制开关的两个输入端，out1与out2为斩波调制开关的两个输出端。当时钟处于相位1时，in1接out1，in2接out2；当时钟处于相位2时，in1接out2，in2接out1。
图2(b)为斩波调制放大器内部结构图，斩波运算放大器的输入正端接斩波调制器1的in1端，输入负端接斩波调制器的1的in2端，out1端接差分放大器A1的正输入端，out2端接差分放大器A1的负输入端。差分放大器A1的负向输出端接斩波调制器2的in1端，正向输出端接斩波调制器2的in2端，斩波调制器的out1端接运算放大器的负输入端，out2端接运算放大器的正输入端。运算放大器A2的输出端接低通滤波器，低通滤波器的输出即为斩波运算放大器的输出。
斩波调制放大器的工作原理如下：在相位1阶段，
Figure BDA0001432091690000031
是输入信号，VOS1为差分放大器A1的失调电压，VOS2为运算放大器A2的失调电压，令
Figure BDA0001432091690000032
为全部的输入失调电压，令A＝A1A2，VF＝A(VIN+VOS)，同理，在相位2阶段，VF＝A(VIN-VOS)；
在经过低通滤波器后VF＝AVIN。
抗辐射基准电压源电路中，ΔV1，ΔV2与ΔV3分别为PMOS管P1，P2，P3受辐射后的失调电压，I1为通过电阻R2的电流，I2为通过电阻R3的电流，抗辐射基准电压源的工作原理如下，假设R3＝nR2：
当处于相位1阶段时，输入失调电压等效为VOS，
Figure BDA0001432091690000033
Figure BDA0001432091690000034
当处于相位2阶段时，输入失调电压等效为-VOS
Figure BDA0001432091690000041
Figure BDA0001432091690000042
Vp1(I1)为处于相位1时，流过电流为I1时P1源端电压，Vp2(I2)为处于相位1时，流过电流为I2时P2源端电压；Vp1(I2)为处于相位2时，流过电流为I2时P1源端电压，Vp2(I1)为处于相位2时，流过电流为I1时P2源端电压。
由于斩波调制放大器输出端前有低通滤波器，电流和基准输出电压Vref就变成相位1和相位2的平均值；
滤波后的电流I1为：
Figure BDA0001432091690000043
滤波后的电流I2为：
Figure BDA0001432091690000044
Figure BDA0001432091690000045
以上公式也证明了MOS管的失配被消除。
Figure BDA0001432091690000046
Figure BDA0001432091690000047
由公式可见，运放的失调电压最终被消除，基准电压源输出端的最终失调电压为MOS管P1与P2的失调电压平均值。
结合图3，来分析下该抗辐射基准电压源的最佳实施方式，相位1和2对应的是两相非交叠时钟，防止开关同时导通，in1与in2同时接到相同输出端。为了防止TID引起NMOS管内部漏电现象，可以在此电路中采用封闭栅MOS管。同时用衬底保护环和保护漏方案可以抑制TID引起的器件间漏电；稳定衬底和N阱电势，抑制衬底/阱电势调制；增加衬底/阱接触面积，抑制SEL。为了使版图上电阻更好的匹配，设R3的电阻阻值为R2的n倍，这样电阻R2，R3就可以用单位电阻并联实现。考虑到斩波频率受系统带宽限制，而且斩波频率过高会导致电荷注入和动态输入电流等寄生影响，所以斩波频率不可过高。对于斩波放大器的低通滤波器部分，滤波器设计的截止频率应当为斩波调制频率的一半，可以在放大器的输出端接大电容构成低通滤波器。

Claims (3)

1.一种基于斩波调制技术的抗辐射基准电压源，其特征是，由3个PMOS管P1，P2，P3，三个电阻R1，R2，R3，一个斩波调制开关以及一个斩波运算放大器组成；P1，P2管的栅漏与地相接，P1的源端接斩波调制开关的in1端，斩波调制开关的out1端接A点，A点接斩波运算放大器的正端，电阻R2接A点和基准电压输出Vref之间；P2管的源端接斩波调制开关的in2端，斩波调制开关的out2端经电阻R1接B点，而且B点接斩波运算放大器的负端，电阻R3接B点与基准电压输出Vref之间，P3管的源端接电压源，漏端接基准电压输出Vref，P3管的栅端接斩波运算放大器的输出；
斩波运算放大器由2个斩波调制开关，差分放大器A1，运算放大器A2和1个低通滤波器组成，它的连接方式如下：斩波运算放大器的输入正端接斩波调制开关1的in1端，输入负端接斩波调制开关1的in2端，斩波调制开关1的out1端接差分放大器A1的正输入端，斩波调制开关1的out2端接差分放大器A1的负输入端，差分放大器A1的负向输出端接斩波调制开关2的in1端，正向输出端接斩波调制开关2的in2端，斩波调制开关2的out1端接运算放大器A2的负输入端，斩波调制开关2的out2端接运算放大器A2的正输入端，运算放大器A2的输出端接低通滤波器，低通滤波器的输出即为斩波运算放大器的输出；
斩波运算放大器的工作原理如下：在相位1阶段，
Figure FDA0002608508600000011
VF为运算放大器A2的输出，VIN是输入信号，VOS1为差分放大器A1的失调电压，VOS2为运算放大器A2的失调电压，令
Figure FDA0002608508600000012
为全部的输入失调电压，令A＝A1A2，VF＝A(VIN+VOS)，同理，在相位2阶段，VF＝A(VIN-VOS)；
在经过低通滤波器后VF＝AVIN；
抗辐射基准电压源电路中，ΔV1，ΔV2与ΔV3分别为PMOS管P1，P2，P3受辐射后的失调电压，I1为通过电阻R2的电流，I2为通过电阻R3的电流，抗辐射基准电压源的工作原理如下，R3＝nR2：
当处于相位1阶段时，输入失调电压等效为VOS，
Figure FDA0002608508600000013
Figure FDA0002608508600000014
当处于相位2阶段时，输入失调电压等效为-VOS
Figure FDA0002608508600000015
Figure FDA0002608508600000016
Vp1(I1)为处于相位1时，流过电流为I1时P1源端电压，Vp2(I2)为处于相位1时，流过电流为I2时P2源端电压；Vp1(I2)为处于相位2时，流过电流为I2时P1源端电压，Vp2(I1)为处于相位2时，流过电流为I1时P2源端电压。
2.如权利要求1所述的基于斩波调制技术的抗辐射基准电压源，其特征是，斩波调制开关的工作方式为：in1，in2为斩波调制开关的两个输入端，out1与out2为斩波调制开关的两个输出端，当时钟处于相位1时，in1接out1，in2接out2；当时钟处于相位2时，in1接out2，in2接out1。
3.如权利要求1所述的基于斩波调制技术的抗辐射基准电压源，其特征是，由于斩波运算放大器输出端前有低通滤波器，电流和基准输出电压Vref就变成相位1和相位2的平均值；
滤波后的电流I1为：
Figure FDA0002608508600000021
滤波后的电流I2为：
Figure FDA0002608508600000022
Figure FDA0002608508600000023
以上公式也证明了MOS管的失配被消除；
Figure FDA0002608508600000024
Figure FDA0002608508600000025
由公式可见，运放的失调电压最终被消除，基准电压源输出端的最终失调电压为MOS管P1与P2的失调电压平均值。
CN201710947588.5A 2017-10-12 2017-10-12 基于斩波调制技术的抗辐射基准电压源 Expired - Fee Related CN107861553B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710947588.5A CN107861553B (zh) 2017-10-12 2017-10-12 基于斩波调制技术的抗辐射基准电压源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710947588.5A CN107861553B (zh) 2017-10-12 2017-10-12 基于斩波调制技术的抗辐射基准电压源

Publications (2)

Publication Number Publication Date
CN107861553A CN107861553A (zh) 2018-03-30
CN107861553B true CN107861553B (zh) 2020-10-30

Family

ID=61698164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710947588.5A Expired - Fee Related CN107861553B (zh) 2017-10-12 2017-10-12 基于斩波调制技术的抗辐射基准电压源

Country Status (1)

Country Link
CN (1) CN107861553B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108562373B (zh) * 2018-04-24 2020-12-29 电子科技大学 一种高精度的温度传感器电路
CN108572034B (zh) * 2018-04-24 2020-11-13 电子科技大学 一种内建时钟的温度传感器电路
CN110597346A (zh) * 2019-09-27 2019-12-20 上海治精微电子有限公司 一种低温漂带隙基准电压源电路
CN111585527B (zh) * 2020-06-03 2024-03-15 上海类比半导体技术有限公司 一种斩波仪表放大器电路
CN115562421B (zh) * 2022-10-24 2023-06-23 电子科技大学 一种抗单粒子辐射的基准源

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462612B1 (en) * 2001-06-28 2002-10-08 Intel Corporation Chopper stabilized bandgap reference circuit to cancel offset variation
CN101621281A (zh) * 2008-06-11 2010-01-06 英特赛尔美国股份有限公司 斩波稳定放大器
CN102150363A (zh) * 2008-09-11 2011-08-10 美国亚德诺半导体公司 用于抑制斩波稳定放大器中的偏移和纹波的自动校正反馈环路
CN103529889A (zh) * 2012-07-02 2014-01-22 中国科学院声学研究所 低噪声cmos集成参考电压产生电路
CN104375546A (zh) * 2014-03-18 2015-02-25 苏州芯动科技有限公司 一种带开关电容滤波器的斩波带隙基准设备
CN105807827A (zh) * 2014-12-02 2016-07-27 奕力科技股份有限公司 斩波稳定的带隙电压基准电路
CN206039350U (zh) * 2016-08-30 2017-03-22 厦门安斯通微电子技术有限公司 一种采用失调自校正运放的带隙基准电路
CN106647906A (zh) * 2015-10-26 2017-05-10 马维尔国际贸易有限公司 使用斩波技术的开关电容器带隙基准电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20111319A1 (it) * 2011-07-15 2013-01-16 St Microelectronics Srl Generatore di tensione a band-gap senza ripple che implementa una tecnica di chopping e relativo metodo
JP6073112B2 (ja) * 2012-11-13 2017-02-01 ルネサスエレクトロニクス株式会社 基準電圧発生回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462612B1 (en) * 2001-06-28 2002-10-08 Intel Corporation Chopper stabilized bandgap reference circuit to cancel offset variation
CN101621281A (zh) * 2008-06-11 2010-01-06 英特赛尔美国股份有限公司 斩波稳定放大器
CN102150363A (zh) * 2008-09-11 2011-08-10 美国亚德诺半导体公司 用于抑制斩波稳定放大器中的偏移和纹波的自动校正反馈环路
CN103529889A (zh) * 2012-07-02 2014-01-22 中国科学院声学研究所 低噪声cmos集成参考电压产生电路
CN104375546A (zh) * 2014-03-18 2015-02-25 苏州芯动科技有限公司 一种带开关电容滤波器的斩波带隙基准设备
CN105807827A (zh) * 2014-12-02 2016-07-27 奕力科技股份有限公司 斩波稳定的带隙电压基准电路
CN106647906A (zh) * 2015-10-26 2017-05-10 马维尔国际贸易有限公司 使用斩波技术的开关电容器带隙基准电路
CN206039350U (zh) * 2016-08-30 2017-03-22 厦门安斯通微电子技术有限公司 一种采用失调自校正运放的带隙基准电路

Also Published As

Publication number Publication date
CN107861553A (zh) 2018-03-30

Similar Documents

Publication Publication Date Title
CN107861553B (zh) 基于斩波调制技术的抗辐射基准电压源
US9576679B2 (en) Multi-stage sample and hold circuit
US8330504B2 (en) Dynamic biasing systems and methods
US8963630B2 (en) System and method for boosted switches
US20150008894A1 (en) Dynamic start-up circuit for hysteretic loop switched-capacitor voltage regulator
US8456225B1 (en) Negative charge pump
US8786324B1 (en) Mixed voltage driving circuit
US9531336B2 (en) Operational amplifier and driving circuit
US10938382B2 (en) Electronic circuit and electronic device
US10591532B2 (en) Semiconductor integrated circuit
US10200038B2 (en) Bootstrapping circuit and unipolar logic circuits using the same
US9419571B2 (en) Precision, high voltage, low power differential input stage with static and dynamic gate protection
US9876477B2 (en) Operational amplifier circuit
Haga et al. Bulk-driven flipped voltage follower
JP2012034101A (ja) 半導体装置
US8829882B2 (en) Current generator circuit and method for reduced power consumption and fast response
TW201622346A (zh) 取樣電路與取樣方法
US7323932B2 (en) Silicon-on-insulator differential amplifier circuit
EP3764192A1 (en) Self-optimizing circuits for mitigating total ionizing dose effects, temperature drifts, and aging phenomena in fully-depleted silicon-on-insulator technologies
JP2008252029A (ja) 半導体装置
CN105843322A (zh) 电压参考电路及其工作方法
Mishra et al. OTA and its application in LPF utilizing the Bulk Driven Technique with various LV-LP topologies
CN112003594A (zh) 一种低功耗的动态比较器电路
JP6672067B2 (ja) 安定化電源回路
EP1352462A1 (en) Local supply generator for a digital cmos integrated circuit having an analog signal processing circuitry

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201030

Termination date: 20211012

CF01 Termination of patent right due to non-payment of annual fee