CN1987711A - 电源电路 - Google Patents

电源电路 Download PDF

Info

Publication number
CN1987711A
CN1987711A CNA2006101678900A CN200610167890A CN1987711A CN 1987711 A CN1987711 A CN 1987711A CN A2006101678900 A CNA2006101678900 A CN A2006101678900A CN 200610167890 A CN200610167890 A CN 200610167890A CN 1987711 A CN1987711 A CN 1987711A
Authority
CN
China
Prior art keywords
operational amplifier
output
impedance
transistor
power circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101678900A
Other languages
English (en)
Other versions
CN1987711B (zh
Inventor
小岛友和
本田稔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1987711A publication Critical patent/CN1987711A/zh
Application granted granted Critical
Publication of CN1987711B publication Critical patent/CN1987711B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

运算放大器从参考电势产生电源电势。阻抗调节器根据控制信号调节所述运算放大器的输出阻抗。电荷储蓄器积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述阻抗调节器调节。比较器对在所述阻抗调节器进行阻抗调节之前所述运算放大器的输出电压和所述阻抗调节器进行阻抗调节之后所述运算放大器的输出电压进行相互比较，所述比较器进而根据比较结果产生所述控制信号，并且向所述阻抗调节器输出所产生的控制信号。

Description

电源电路
技术领域
本发明涉及一种在液晶显示装置等等中使用的电源电路，具体而言涉及带液晶显示器驱动、控制电路、RAM等等混载的具有高驱动性能的电源电路。
背景技术
近年来在以移动电话等为代表的可移动装置的模式中，安装有用于提供多种功能所需功率的电源电路的装置的类型呈现上升趋势。可以通过与功能的开关相呼应来控制电源的开关，从而减少功率损耗和电源线的数量，这种模式在这点上具有优势。
作为这种类型的电源电路，具有如下特点的电源电路在传统上已经为人所知，它能够通过将平滑电容经电阻连接到运算放大器的输出端来实现来自运算放大器的输出的相位稳定，以及响应所述输出的瞬时变化(例如，参见日本专利申请特开平No.2002-14733)。
作为另一种实例，具有如下特点的电源电路是公知的，该电源电路能够不使用平滑电容，而通过自动调节相位补偿电阻和运算放大器中的电容来实现相位稳定和高速运行(例如，参见日本专利申请特开平No.H11-340753)。
图48示出了用于确保面积减小、较小功耗和相位稳定的传统电源电路A01。在图48中，1代表参考电势Vin的输入端；2代表电源电路输出端；B1代表一种运算放大器，其用于通过缓冲参考电势Vin来产生电源电势V1；R01代表相位稳定电阻；以及E1代表平滑电容。电阻R01通常具有数Ω-数百Ω量级的范围的阻抗，以便稳定运算放大器B1的输出电压V1的相位和电源电路输出电压Vout的电平。平滑电容E1具有数μF(微法)量级的静电电容，以便使运算放大器B1的输出电压V1变得平滑。
在如图48所示的电源电路A01中，电源电路的输出电压Vout向移动装置中的功能块(负载)供应功率。举例而言，在包含电源电路的液晶显示装置的情况中，控制电路、RAM等等连接到电源电路输出端2。这些功能块根据显示于液晶显示装置的屏幕上的数据而损耗不同的功率水平。将功率损耗水平大致分为两类，它们是损耗大功率(例如，数十mW量级)的状态(大功率损耗状态)，和几乎不损耗功率的状态(瞬时功率损耗状态)。在大功率损耗状态中，电流从运算放大器B1通过电阻R01进行补给的，而在瞬时功率损耗状态中，电荷从平滑电容E1进行补给。相应地，可以向控制电路、RAM等等供给稳定的功率。
需要以下各项来采取电源模式：
●虽然电荷可以被瞬时补给到要求高速处理的功能块，还是需要平滑电容E1。
●有必要使用使得电源电路的输出电压Vout甚至在大电源中也不会下降的小电阻值(例如，最多数Ω-数百Ω)电阻元件作为电阻R01，。
●难以确保相位稳定，因为在较小功率损耗模式中功率不被反向补给，而不管具有能够响应运算放大器B1中的大功率的能力。
●为了稳定相位，有必要向运算放大器B1的输出晶体管补给电流或者将电阻R01设置成较大值(例如，至少数百Ω)。
为了实现对应不同模式的电源电路，电阻R01的值根据功率损耗状态而具有不同的理想值，或者放大器B1有必要控制从而防止输出晶体管即使在功率较小的模式中振荡。无论何种情况中都产生了如下缺陷，即，电源电路的输出电压Vout被偏移，相位容限降低，输出晶体管的电流增大，另外，芯片面积增大。
发明内容
因此，本发明的主要目的是提供一种电源电路，当电源电路被安装于包含多种功能的装置中时，该电源电路的输出电压的偏移小，并且防止了损耗电流和芯片面积的增大。
为了实现上述目的，根据本发明的电源电路被如下配置。
本发明的构造1
构造1涉及一种电源电路，其用于产生电压来以直流电驱动负载，所述电源电路包括：
运算放大器，其用于从参考电势产生电源电势；
阻抗调节器，其用于根据控制信号调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述阻抗调节器调节；和
比较器，其用于对在所述阻抗调节器进行阻抗调节之前所述运算放大器的输出电压和所述阻抗调节器进行阻抗调节之后所述运算放大器的输出电压进行相互比较，所述比较器进一步根据比较结果产生所述控制信号，并向所述阻抗调节器输出所产生的控制信号。
关于构造1可以参考其后描述的优选实施例中的图1。
在构造1中，根据电源电路的输出端中是否存在负载，阻抗调节器两端的电压差异发生变化。负载的存在与否对应于连接到电源电路的功能块的运行/非运行的转换。电压差异的变化在比较器中得以检测，并且阻抗调节器的阻抗基于控制信号而调整，该控制信号表示了比较器输出的比较结果。在负载未连接到电源电路的情况下，输出阻抗在阻抗调节器中被调节成高阻抗水平，从而可以确保相位稳定。相反地，在负载连接到电源电路的情况下，输出阻抗在阻抗调节器中被调节成低水平阻抗，从而使压降得到控制并进而使较大功率能够被供给到负载。
因为根据负载的存在与否所产生的变化，输出阻抗由此在阻抗调节器中得到自动调节，压降的减小和输出电压的稳定之间的折衷可以被消除，而同时可以实现面积的减小，而不需要运算放大器的任何复杂化。结果，可以实现如下特点的电源电路，其可以具有高驱动性能而功耗较小并达到较高的相位精确度。
本发明的构造2
存在一种模式，其中，在构造1中，运算放大器包括转换相位补偿器调节其输出相位，所述转换相位补偿器包括多个相位补偿电路，这些相位补偿电路分别具有彼此不同的相位补偿电平，并且用于调节所述输出相位的所述相位补偿电路基于所述控制信号而相互切换。针对构造2可参考稍后所描述的优选实施例中的图11和12。
在构造2中，在负载未连接到电源电路的情况下，输出阻抗在阻抗调节器中被调节成高阻抗水平，并且运算放大器基于所述相位补偿电路的转换被设置为用作反相放大器。结果，可改进相位稳定性。
在负载连接到电源电路的情况下，输出阻抗在阻抗调节器中被调节成低水平阻抗。相应地，压降可以得到控制，并且较大电流能够被提供给负载。进一步，当运算放大器基于所述相位补偿器的转换被设置为用作电压跟随器时，用于对电荷储蓄器进行充电的运算放大器的启动特性(rise characteristic)得到了改进，并且运行得到加速。
本发明的构造3
存在一种模式，其中，在构造2中，电源电路进一步包括输入端，所述参考电势从外部输入到所述输入端，其中
所述运算放大器包括：
非反相输入端，所述参考电势从所述输入端输入到该非反相输入端；
反相输入端；和
放大器输出端，其用于输出所述电源电势，并且
所述转换相位补偿器包括：
第一开关，其基于所述控制信号控制所述输入端和所述反相输入端之间的导通；
第一电阻，其串联连接到所述第一开关；
第二开关，其基于所述控制信号控制所述反相输入端和所述输出端之间的导通；和
并联电路，其并联连接到所述第二开关；并且其中
所述并联电路包括相互并联连接的电容和第二电阻。关于构造3可参考稍后描述的优选实施例中的图13。
在构造3中，当负载未被连接时，基于来自比较器的控制信号，第一开关被关闭并且第二开关被打开，这样，运算放大器的输出端直接连接到反相输入端。相应地，运算放大器被设置为用作电压跟随器从而确保高速运行。进一步，当负载被连接时，基于来自比较器的控制信号，第一开关被打开并且第二开关被关闭，这样，第一和第二电阻以及电容被连接到反相输入端。相应地，运算放大器被设置为用作差分放大器从而确保相位稳定。
本发明的构造4
存在一种模式，其中，在构造3中，电源电路进一步包括第三开关，其基于所述控制信号控制所述并联电路和所述输出端之间的导通。关于构造4可参考之后所描述的优选实施例中的图14。
根据构造4，当运算放大器从用作反相放大器的结构转换到用作电压跟随器的结构时，第三开关被关闭，从而防止并联电路的电容放电。结果，当运算放大器从用作电压跟随器的结构又转换到用作反相放大器的结构时，用于对电容充电的运算放大器的启动速度(rising speed)得以提高。
本发明的构造5
存在一种模式，其中，在构造2中，电源电路进一步包括输入端，所述参考电势从外部输入到所述输入端，其中
所述运算放大器包括：
非反相输入端，所述参考电势从所述输入端输入到该非反相输入端；
反相输入端；和
放大器输出端，其用于输出所述电源电势，并且
所述转换相位补偿器包括：
开关，其基于所述控制信号控制所述反相输入端和所述输出端之间的导通；和
并联电路，其并联连接到所述开关，并且
所述并联电路包括相互并联连接的电容和电阻。关于构造5可参考稍后描述的优选实施例中的图15。
根据构造5，构造元件的数量较之构造3得到了降低。结果，电路面积可以得到降低，而在没有载荷的情况下的相位精确度被同时得到确保。
本发明的构造6
存在一种模式，其中，在构造1中，电源电路进一步包括电源电路输出端，其用于向外部输出所述电源电势，其中
所述运算放大器包括放大器输出端，其用于向所述电源电路输出端输出所述电源电势，
所述阻抗调节器包括设置于所述放大器输出端和所述电源电路输出端之间的并联电路，并且
所述并联电路包括：
开关，其用于根据所述控制信号控制所述放大器输出端和所述电源电路输出端之间的导通；和
电阻，其并联连接到所述开关。
可以构造为以使得所述并联电路包括相互并联连接的串联电路和第一电阻，并且
所述串联电路包括：
开关，其用于根据所述控制信号控制所述放大器输出端和所述电源输出端之间的导通；和
第二电阻，其串联连接到所述开关。
关于构造6可参考稍后描述的优选实施例中的图6和4。
本发明的构造7
存在一种模式，其中，在构造1中，电源电路进一步包括电源电路输出端，其用于向外部输出所述电源电势，其中
所述运算放大器包括放大器输出端，其用于向所述电源电路输出端输出所述电源电势，
所述阻抗调节器包括：
第一晶体管，其设置于所述放大器输出端和所述电源电路输出端之间；和
ON电阻，其并联连接到所述第一晶体管。
另外，可以构造为使得所述阻抗调节器包括：
第一晶体管，其设置于所述放大器输出端和所述电源电路输出端之间；和
第二晶体管，其并联连接到所述第一晶体管，其中
所述第二晶体管具有的晶体管尺寸不同于所述第一晶体管。
关于构造7可参考稍后描述的优选实施例中的图7。
本发明的构造8
存在一种模式，其中，在构造1中，电源电路进一步包括电源电路输出端，其用于向外部输出所述电源电势，其中
所述运算放大器包括放大器输出端，其用于向所述电源电路输出端输出所述电源电势，
所述阻抗调节器包括设置于所述放大器输出端和所述电源电路输出端的晶体管，其中
大于阈电压的电势供给到所述晶体管的栅电势，并且
所述晶体管的后栅电势基于所述控制信号转换。关于构造8可参考稍后描述的优选实施例中的图8和9。
本发明的构造9
存在一种模式，其中，在构造1中，当阻抗调节后所述运算放大器的输出电压高于或等于阻抗调节前所述运算放大器的输出电压时，所述比较器输出所述控制信号，从而使所述阻抗调节器的输出阻抗被调节到高阻抗水平；并且当阻抗调节后所述运算放大器的输出电压低于阻抗调节前所述运算放大器的输出电压时，所述比较器输出所述控制信号，从而使所述阻抗调节器的输出阻抗被调节到低阻抗水平。关于构造9可参考稍后描述的优选实施例中的图5。
在构造9中，基于阻抗调节之后运算放大器的输出电压和阻抗调节之前运算放大器的输出电压的比较来判断在电源电路输出端的负载存在与否。更具体地，当阻抗调节后所述运算放大器的输出电压高于或等于阻抗调节前所述运算放大器的输出电压时，判断为不存在负载，而当所述运算放大器在阻抗调节后的输出电压低于所述运算放大器在阻抗调节前的输出电压时，判断为存在负载。
本发明的构造10
存在一种模式，其中，在构造1中，电源电路进一步包括电源电路输出端，其用于向外部输出所述电源电势，其中
所述比较器包括非反相输入端和反相输入端，其中
所述比较器的非反相输入端连接到所述电源电路输出端，并且
所述比较器的反相输入端连接到电阻划分点，在该点处划分了所述运算放大器的输出电压。关于构造10可参考稍后描述的优选实施例中的图10。
本发明的构造11
根据构造11，一种电源电路，其用于产生电压来以直流电驱动负载，包括：
运算放大器，其用于从参考电势产生电源电势；
阻抗调节器，其用于根据控制信号调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述阻抗调节器调节；和
比较器，其用于将参考电势与在所述阻抗调节器进行阻抗调节后所述运算放大器的输出电压进行比较，然后根据比较结果产生所述控制信号，进而将所产生的控制信号输出到所述阻抗调节器。
较之构造1，构造11的特征在于比较器将阻抗调节后的运算放大器的输出电压与参考电势进行比较，而不是与调节前的运算放大器的输出电压进行比较。针对构造11可以参考稍后描述的优选实施例中的图16。
根据构造11，比较器不受运算放大器的任何影响，因此可以提高响应速度。
本发明的构造12
存在一种模式，其中，在构造11中，电源电路包括电源电路输出端，其用于向外部输出所述电源电势，其中
所述比较器包括非反相输入端和反相输入端，其中
所述比较器的非反相输入端连接到所述电源电路输出端，并且
所述比较器的反相输入端连接到电阻划分点，在该点处划分了所述参考电势。针对构造12可以参考稍后描述的优选实施例中的图10。
本发明的构造13
根据构造13，一种电源电路，用于产生电压来以直流电驱动负载，所述电源电路包括：
运算放大器，其用于从参考电势产生电源电势；
阻抗调节器，其用于根据控制信号调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述阻抗调节器调节；和
第一比较器，其用于对在所述阻抗调节器进行阻抗调节之前所述运算放大器的输出电压和所述参考电势进行比较，进而根据比较结果产生转换信号；
开关，其用于根据所述转换信号选择在所述阻抗调节器进行阻抗调节之前所述运算放大器的输出电压和所述参考电势的其中之一；和
第二比较器，其用于将在所述阻抗调节器进行阻抗调节之后所述运算放大器的输出电压与所述开关的输出电压进行比较，进而根据比较结果产生所述控制信号，从而将所产生的控制信号输出到所述阻抗调节器。
针对构造13可以参考稍后描述的优选实施例中的图18。
在构造13中，第一比较器对在所述阻抗调节器进行阻抗调节之前所述运算放大器的输出电压和处于电压前沿(leading edge)的参考电势进行比较。在所述前沿的初始阶段中，在所述阻抗调节器进行阻抗调节之前所述运算放大器的输出电压小于参考电势。因此，开关基于由第一比较器输出的切换信号向第二比较器提供参考电势。结果，在功率前沿的初始阶段，第二比较器将在所述阻抗调节器进行阻抗调节之后所述运算放大器的输出电压与参考电势进行比较。
当运算放大器的输出电压随着时间的推移而稳定下来时，从第二比较器输出的切换信号被反相。相应地，开关将在所述阻抗调节器进行阻抗调节之前所述运算放大器的输出电压提供到第二比较器。因此，在所述功率前沿的后期阶段，第二比较器转移到以下状态，即，将在所述阻抗调节器进行阻抗调节之后所述运算放大器的输出电压与在所述阻抗调节器进行阻抗调节之前所述运算放大器的输出电压进行相互比较。因此，在所述功率前沿的初始阶段，第二比较器的运行可以高速启动。进一步，在运算放大器的运行被稳定后，第二比较器转换到比较状态，而不考虑偏移，从而使第二比较器可以以高精确度运行。这种构造可以实现高速的响应和精确的比较处理之间的平衡。
本发明的构造14
根据构造14，一种电源电路，其用于产生电压来以直流电驱动负载，包括：
运算放大器，其用于从参考电势产生电源电势；
阻抗调节器，其用于根据控制信号调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述阻抗调节器调节；和
第一比较器，其用于对在所述阻抗调节器进行阻抗调节之前所述运算放大器的输出电压和在所述阻抗调节器进行阻抗调节之后所述运算放大器的输出电压进行相互比较，进而根据比较结果产生切换信号；
开关，其用于根据所述转换信号选择在所述阻抗调节器进行阻抗调节之前所述运算放大器的输出电压和所述参考电势的其中之一；和
第二比较器，其用于将所述运算放大器在所述阻抗调节器进行阻抗调节之后的输出电压与所述开关的输出电压进行比较，进而根据比较结果产生所述控制信号，从而将所产生的控制信号输出到所述阻抗调节器。针对构造14可以参考稍后描述的优选实施例中的图21。
在构造14中，在运算放大器的输出电流增大并从而阻抗调节器中的电势差增大的情况下，开关基于转换信号将参考电势提供到第二比较器。结果，第二比较器将在所述阻抗调节器进行阻抗调节之后所述运算放大器的输出电压与参考电势进行比较，于是第二比较器的高速运行变得可能。
同时，在阻抗调节器中的电势差被来自第二比较器的控制信号降低后，从第一比较器输出的切换信号被反相。因此，开关将阻抗调节之前所述运算放大器的输出电压提供到第二比较器。进而，由第二比较器执行的比较处理交换到比较阻抗调节之前和之后运算放大器的输出电压的状态，即不考虑偏移的状态，这样就可以使第二比较器以较高的精确度运行。这种构造实现了快速的响应和精确的比较处理之间的平衡。
本发明的构造15
根据本发明的构造15，一种电源电路，其用于产生电压来以直流电驱动负载，所述电源电路包括：
运算放大器，其用于从参考电势产生电源电势；
阻抗调节器，其用于根据控制信号调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述阻抗调节器调节；
功能块，其由所述电源电路产生的电压进行直流电驱动；
定时控制器，其用于根据所述功能块的运行在预定的定时处输出转换信号；
开关，其用于根据所述切换信号来选择在所述阻抗调节器进行阻抗调节之前所述运算放大器的输出电压和参考电势的其中之一；
比较器，其用于对在所述阻抗调节器进行阻抗调节之后所述运算放大器的输出电压和所述开关的输出电压进行比较，进而根据比较结果产生控制信号，从而向所述阻抗调节器输出所产生的控制信号。针对构造15可以参考稍后描述的优选实施例中的图24。
根据构造15，在进行阻抗调节之后所述运算放大器的输出电压已知的情况下，在功能块中预先计算输出稳定时间。开关通过转换信号将参考电势提供到比较器，直到运算放大器的输出电压稳定为止。相应地，可能的是，在进行阻抗调节之后所述运算放大器的输出电压未稳定的这段时期期间，比较器可以高速运行，并且在进行阻抗调节之后所述运算放大器的输出电压变稳定之后，比较器可以以较高的精确度运行。这种构造可以实现快速的响应和精确的比较处理之间的平衡。
本发明的构造16
存在一种模式，其中，在构造15中，所述定时控制器产生同步于所述功能块的运行频率或所述运行频率的N-分频的所述切换信号。
本发明的构造17
根据构造17，一种电源电路，其用于产生电压来以直流电驱动负载，所述电源电路包括：
第一运算放大器，其用于从参考电势产生电源电势；
连续可变阻抗调节器，其用于根据控制信号连续可变地对所述第一运算放大器的输出阻抗进行设置；
电荷储蓄器，其用于积聚所述第一运算放大器的输出电荷，所述第一运算放大器的阻抗受所述连续可变阻抗调节器调节；以及
第二运算放大器，其用于执行在所述连续可变阻抗调节器进行阻抗调节之前所述运算放大器的输出电压和在所述连续可变阻抗调节器进行阻抗调节之后所述运算放大器的输出电压的差别的运算，然后根据所述差别产生所述控制信号，从而向所述连续可变阻抗调节器输出所产生的控制信号。针对构造17可以参考稍后描述的优选实施例中的图26。
在构造17中，当连接到电源电路的负载减小并且第一运算放大器的输出电流因此而减小，从而使连续可变阻抗调节器中的压降减小时，第二运算放大器产生用于调节的控制信号，从而增大了连续可变阻抗调节器中的输出阻抗。相反地，当连接到电源电路的负载增大并且第一运算放大器的输出电流因此而增大，从而使连续可变阻抗调节器中的压降增大时，第二运算放大器产生用于调节的控制信号，从而减小了连续可变阻抗调节器中的输出阻抗。结果，可以使阻抗以连续值的方式而可调节地控制。
本发明的构造18
存在一种模式，其中，在构造17中，电源电路，进一步包括防闭锁电路，其中，当检测到所述连续可变阻抗调节器的闭锁时，所述防闭锁电路选择所述连续可变阻抗调节器的回避路径。针对构造18可以参考稍后描述的优选实施例中的图34。
在构造18中，可以避免连续可变阻抗调节器中的闭锁。
本发明的构造19
存在一种模式，其中，在构造18中，电源电路包括电源电路输出端，其用于向外部输出所述电源电势，其中
所述第一运算放大器包括放大器输出端，其用于向所述电源电路输出端输出所述电源电势，并且
所述防闭锁电路包括：
第一晶体管，其使用所述第一运算放大器或所述第二运算放大器的输出电流作为电流补给源；
第二晶体管，其通过与所述第一晶体管配对来构建电流镜像电路；
第三晶体管，其使用所述第二晶体管作为电流供给源；
第四晶体管，其通过与所述第三晶体管配对来构建电流镜像电路；
输入电流电路，其用作所述第四晶体管的电流供给源；
第一反相器，其连接所述第四晶体管和所述输入电流电路相连接的点；
第二反相器，其连接到所述第一反相器；和
开关，其用于根据所述第二反相器的输出信号来控制所述放大器输出端和所述电源电路输出端之间的导通。针对构造19可以参考稍后描述的优选实施例中的图35。
本发明的构造20
存在一种模式，其中，在构造18中，所述防闭锁电路包括：
第一晶体管，其使用所述第一运算放大器或所述第二运算放大器的输出电流作为电流供给源；
第二晶体管，其通过与所述第一晶体管配对来构建电流镜像电路；
第三晶体管，其使用所述第二晶体管作为电流供给源；
第四晶体管，其通过与所述第三晶体管配对来构建电流镜像电路；
输入电流电路，其用作所述第四晶体管的电流供给源；
第一反相器，其连接到所述第四晶体管和所述输入电流电路相连接的点；
第二反相器，其连接到所述第一反相器；和
开关，其用于根据所述第二反相器的输出信号来对所述第二运算放大器的输出是否替代所述第一运算放大器的输出进行转换。针对构造20可以参考稍后描述的优选实施例中的图36。
在构造20中，在提供了防闭锁功能时，当检测到过大的电流时，在调节中对阻抗进行改变的任何不连续得到消除。结果，阻抗可以采用连续可变阻抗调节器而精细地进行调节。
本发明的构造21
存在一种模式，其中，在构造18中，电源电路包括电源电路输出端，其用于向外部输出所述电源电势，其中
所述第一运算放大器包括放大器输出端，其用于向所述电源电路输出端输出所述电源电势，并且
所述防闭锁电路包括：
第一晶体管，其使用所述第一运算放大器或所述第二运算放大器的输出电流作为电流供给源；
第二晶体管，其通过与所述第一晶体管配对来构建电流镜像电路；
输入电流电路，其用作所述第二晶体管的电流供给源；
反相器，其连接到所述第二晶体管和所述输入电流电路相连接的点；
开关，其用于根据所述反相器的输出信号来控制所述放大器输出端和所述电源电路输出端之间的导通。针对构造21可以参考稍后描述的优选实施例中的图37。
本发明的构造22
存在一种模式，在构造18中，所述防闭锁电路包括：
第一晶体管，其使用所述第一运算放大器或所述第二运算放大器的输出电流作为电流供给源；
第二晶体管，其通过与所述第一晶体管配对来构建电流镜像电路；
输入电流电路，其用作所述第二晶体管的电流供给源；
反相器，其连接到所述第二晶体管和所述输入电流电路相连接的点；
开关，其用于根据所述反相器的输出信号来对所述第二运算放大器的输出是否替代所述第一运算放大器的输出进行转换。针对构造22可以参考之后描述的优选实施例中的图38。
根据构造22，在提供了防闭锁功能时，当检测到过大的电流时，在调节中对阻抗进行改变的任何不连续得到消除。结果，阻抗可以采用连续可变阻抗调节器而精细地进行调节。
本发明的构造23
根据构造23，一种电源电路，其用于产生电压来以直流电驱动负载，所述电源电路包括：
运算放大器，其用于从参考电势产生电源电势；
输出阻抗晶体管，其用于根据所述运算放大器的运行来调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述输出阻抗晶体管调节，其中
所述运算放大器包括输出晶体管，其中
所述输出阻抗晶体管的栅极连接到所述输出晶体管的栅极，并且
所述输出阻抗晶体管的阈电压设置为小于所述输出晶体管的阈电压的值，或设置为负值(低压类型)。针对构造23可以参考稍后描述的优选实施例中的图39。
根据构造23，输出阻抗晶体管的阻抗根据运算放大器的电流监控晶体管的电流变化而得到可变地控制。因此，可以实现类似于构造1的效果，并且运算放大器的输出电流得到直接监控，从而使针对输出阻抗变化的控制可以得到执行。
本发明的构造24
根据构造24，一种电源电路，其用于产生电压来以直流电驱动负载，所述电源电路包括：
运算放大器，其用于从参考电势产生电源电势；
输出阻抗晶体管，其用于调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述输出阻抗晶体管调节，
电流监控晶体管，其用于监控所述运算放大器的输出电流；
第一晶体管，其通过与所述电流监控晶体管配对来构建电流镜像电路；
第二晶体管，其使用所述第一晶体管作为电流供给源；
第三晶体管，其通过与所述第二晶体管配对来构建电流镜像电路；
第四晶体管，其用于将所述第三晶体管的输出电流转换成电压，并将所转换的输出电压提供到所述输出阻抗晶体管的栅极。针对构造24可以参考稍后描述的优选实施例中的图40。
根据构造24，输出阻抗晶体管的阻抗根据运算放大器的电流监控晶体管的电流变化而得到可变地控制。
本发明的构造25
存在一种模式，其中，在构造24中，进一步包括第五晶体管，其处于所述第三晶体管和所述第四晶体管之间的电流供给路径中，其中
在所述输出阻抗晶体管进行阻抗调节之前所述运算放大器的输出电压被提供到所述第五晶体管的栅极。针对构造25可以参考稍后描述的优选实施例中的图41。
本发明的构造26
根据构造26，一种电源电路，其用于产生电压来以直流电驱动负载，所述电源电路包括：
运算放大器，其用于从参考电势产生电源电势；
输出阻抗晶体管，其用于调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述输出阻抗晶体管调节，
电流监控晶体管，其用于监控所述运算放大器的输出电流；
第一晶体管，其通过与所述电流监控晶体管配对来构建电流镜像电路；
第二晶体管，其使用所述第一晶体管作为电流供给源；
第三晶体管，其通过与所述第二晶体管配对来构建电流镜像电路；
第四晶体管，其用于将电流提供到所述第三晶体管，其中
在所述输出阻抗晶体管进行阻抗调节之前的所述电源电势被提供到所述第四晶体管的栅极，并且
所述第四晶体管的输出电压被提供到所述输出阻抗晶体管的栅极。针对构造26可以参考之后描述的优选实施例中的图42。
根据构造26，输出阻抗晶体管的阻抗根据运算放大器的电流监控晶体管的电流变化而得到可变地控制。
本发明的构造27
根据构造27，一种电源电路，其用于产生电压来以直流电驱动负载，所述电源电路包括：
运算放大器，其用于从参考电势产生电源电势；
输出阻抗晶体管，其用于调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述输出阻抗晶体管调节，
电流监控晶体管，其用于监控所述运算放大器的输出电流；
第一晶体管，其通过与所述电流监控晶体管配对来构建电流镜像电路；
第二晶体管，其使用所述第一晶体管作为电流供给源；
第三晶体管，其通过与所述第二晶体管配对来构建电流镜像电路；
第四晶体管，其用于将电流提供到所述第三晶体管；和
第五晶体管，其设置于所述第三和第四晶体管之间，在所述连续可变阻抗调节器进行阻抗调节之前的所述运算放大器的输出电压被提供到所述第五晶体管的栅极，其中
所述第四晶体管的栅极连接到所述第一晶体管的栅极，并且
所述第四晶体管的输出电压被提供到所述输出阻抗晶体管的栅极。针对构造27可以参考稍后描述的优选实施例中的图43。
根据构造27，输出阻抗晶体管的阻抗根据运算放大器的电流监控晶体管的电流变化而得到可变地控制。
本发明的构造28
根据构造28，一种电源电路，其用于产生电压来以直流电驱动负载，所述电源电路包括：
运算放大器，其用于从参考电势产生电源电势；
输出阻抗晶体管，其用于调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述输出阻抗晶体管调节，
电流监控晶体管，其用于监控所述运算放大器的输出电流；
晶体管，通过与所述电流监控晶体管配对来构建电流镜像电路
电阻，其设置于所述晶体管和地电势之间，其中
所述晶体管的输出电压被提供到所述输出阻抗晶体管的栅极。针对构造28可以参考稍后描述的优选实施例中的图44。
根据构造28，输出阻抗晶体管的阻抗根据运算放大器的电流监控晶体管的电流变化而得到可变地控制。
本发明的构造29
存在一种模式，其中，在构造28中，电源电路进一步包括：替代所述输出阻抗晶体管的ON电阻，其根据所述晶体管和所述电阻相连接的点处的电势而运行；或者替代所述输出阻抗晶体管的多个晶体管，所述多个晶体管分别具有不同的晶体管尺寸并互相并联连接。针对构造29可以参考稍后描述的优选实施例中的图45。
根据构造29，可以采用更精细地划分了步长的方式来对阻抗进行调节。
本发明的构造30
根据构造30，一种电源电路，其用于产生电压来以直流电驱动负载，所述电源电路包括：
运算放大器，其用于从参考电势产生电源电势；
高电势电流监控晶体管，其用于在高电势一侧监控所述运算放大器的输出电流；
第一晶体管，其通过与所述高电势电流监控晶体管配对来构建电流镜像电路，
低电势电流监控晶体管，其用于在低电势一侧监控所述运算放大器的输出电流；
第二晶体管，其通过与所述低电势电流监控晶体管配对来构建电流镜像电路；
第一电阻，其设置于所述第一晶体管和地电势之间；
第二电阻，其设置于所述第二晶体管和电源之间；
第一输出阻抗晶体管，其用于根据所述第一晶体管和所述第一电阻相连接的点处的电势来调节所述运算放大器的输出阻抗；
第二输出阻抗晶体管，其用于根据所述第二晶体管和所述第二电阻相连接的点处的电势来调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述第一和第二输出阻抗晶体管调节。针对构造30可以参考稍后描述的优选实施例中的图46。
根据构造30，可以实现类似于构造28的效果，并且进而可以使运行得到进一步的稳定。
本发明的构造31
存在一种模式，其中，在构造30中，电源电路进一步包括：
替代所述第一输出阻抗晶体管的ON电阻，其根据所述第一晶体管和所述第一电阻相连接的点处的电势而运行，和
替代所述第二输出阻抗晶体管的ON电阻，其根据所述第二晶体管和所述第二电阻相连接的点处的电势而运行。
根据构造30的另一种模式，多个分别具有不同的晶体管尺寸并互相并联连接的晶体管被提供来替代所述第一输出阻抗晶体管；多个分别具有不同的晶体管尺寸并互相并联连接的晶体管被提供来替代所述第二输出阻抗晶体管的。针对构造31可以参考之后描述的优选实施例中的图47。
根据构造31，可以以更精细地划分了步长的方式来对阻抗进行调节。
总结所描述的构造，输出阻抗可以根据运算放大器的输出电流得到调节，而不需要运算放大器的任何复杂化。因此，可以实现压降的降低、输出电压的稳定和功耗的降低，这些与功耗的变化无关。
根据本发明，可以实现在电源电路中消除压降，稳定输出电压，并且减小功耗，这些与所损耗电流的量无关。结果，具有复杂结构的运算放大器变得没有必要，这减少了电源电路所安装到的系统的面积。
作为用于降低电源电路的电路和系统面积的一种工艺，根据本发明的工艺是有效的，所述电源电路为带液晶显示器驱动、控制电路、RAM等等混载的具有高驱动性能的电源电路。
附图说明
本发明的这些和其他目标以及优势将通过下文中对本发明的优选实施例的描述而变得清晰。一旦实施本发明，本领域的技术人员将会注意到未在本说明书中叙述的多种益处。
图1A是描述根据本发明优选实施例1的电源电路构造的结构图。
图1B示出了图1A中所示电路的具体电路配置。
图2示出了根据优选实施例1的运算放大器的构造。
图3示出了根据优选实施例1的运算放大器的电路配置。
图4示出了根据优选实施例1的阻抗调节器的电路配置(1)。
图5示出了根据优选实施例1的比较器的电路配置(1)。
图6示出了根据优选实施例1的阻抗调节器的电路配置(2)。
图7示出了根据优选实施例1的阻抗调节器的电路配置(3)。
图8示出了根据优选实施例1的阻抗调节器的电路配置(4)。
图9示出了根据优选实施例1的阻抗调节器的电路配置(5)。
图10示出了根据优选实施例1的比较器的电路配置(2)。
图11是描述根据本发明优选实施例2的电源电路构造的结构图。
图12示出了根据优选实施例2的电源电路中的运算放大器和转换相位补偿器的构造。
图13示出了根据优选实施例2的电源电路中的转换相位补偿器的电路配置(1)。
图14示出了根据优选实施例2的功率电路中的转换相位补偿器的电路配置(2)。
图15示出了根据优选实施例2的功率电路中的转换相位补偿器的电路配置(3)。
图16是描述根据本发明优选实施例3的电源电路构造的结构图。
图17是描述根据优选实施例3的改造后实施例的电源电路构造的结构图。
图18是描述根据本发明优选实施例4的电源电路构造的结构图。
图19示出了根据优选实施例4的第一比较器的电路配置(1)。
图20示出了根据优选实施例4的第一比较器的电路配置(2)。
图21是描述根据本发明优选实施例5的电源电路构造的结构图。
图22示出了根据优选实施例5的第一比较器的电路配置(1)。
图23示出了根据优选实施例5的第一比较器的电路配置(2)。
图24是描述根据本发明优选实施例6的电源电路构造的结构图。
图25是根据优选实施例6的定时控制器的时序图。
图26A是描述根据本发明优选实施例7的电源电路构造的结构图。
图26B示出了图26A所示电路的详细电路配置。
图27示出了根据优选实施例7的第二运算放大器的电路配置(1)。
图28示出了根据优选实施例7的连续可变阻抗调节器的电路配置(1)。
图29示出了根据优选实施例7的第二运算放大器的电路配置(2)。
图30示出了根据优选实施例7的连续可变阻抗调节器的电路配置(2)。
图31示出了根据优选实施例7的连续可变阻抗调节器的电路配置(3)。
图32示出了根据优选实施例7的连续可变阻抗调节器的电路配置(4)。
图33是描述根据本发明优选实施例8的电源电路构造和具体电路配置的结构图。
图34示出了一种构造，其中在连续可变阻抗调节器中根据优选实施例8提供有防闭锁电路。
图35示出了根据优选实施例8的防闭锁电路的电路配置(1)。
图36示出了根据优选实施例8的防闭锁电路的电路配置(2)。
图37示出了根据优选实施例8的防闭锁电路的电路配置(3)。
图38示出了根据优选实施例8的防闭锁电路的电路配置(4)。
图39是描述根据优选实施例8的电源电路构造的结构图。
图40是描述根据优选实施例8的改造后实施例的电源电路(1)的构造的结构图。
图41是描述根据优选实施例8的另一改造后实施例的电源电路(2)的构造的结构图。
图42是描述根据优选实施例8的又一改造后实施例的电源电路(3)的构造的结构图。
图43是描述根据优选实施例8的再一改造后实施例的电源电路(4)的构造的结构图。
图44是描述根据本发明优选实施例9的电源电路构造的结构图。
图45是描述根据优选实施例9的改造后实施例的电源电路构造的结构图(1)。
图46是描述根据优选实施例9的另一改造后实施例的电源电路构造的结构图(2)。
图47是描述根据优选实施例9的又一改造后实施例的电源电路构造的结构图(3)。
图48是描述根据传统技术的电源电路构造的结构图。
具体实施方式
下文中，参照附图详细描述根据本发明的电源电路的优选实施例。
以下描述根据本发明优选实施例1的电源电路。图1A是描述根据优选实施例1的电源电路构造的结构图。图1B示出了图1A中所示电路的详细配置。参照图1A和1B中所示的参考标号，A1代表电源电路；1代表参考电势Vin的输入端；2代表电源电路A1的输出端；B1代表用来基于所施加的参考电势Vin产生电源电势V1的运算放大器；C1代表插于运算放大器B1的输出端3和电源电路输出端2之间，并根据控制信号S1调节阻抗的阻抗调节器；D1代表用于对电源电路输出端2中的电源电路输出电压Vout和运算放大器B1的输出电压V1进行相互比较，并基于比较结果向阻抗调节器C1输出控制信号S1的比较器；E1代表连接到电源电路输出端2从而在电源电路输出端2中积聚电荷的电荷储蓄器。
运算放大器B1具有图2所示的电压跟随器结构的结构，并且参考电势Vin被输入到运算放大器OP1的非反相输入端(+)。运算放大器OP1的输入端3连接到其反相输入端(-)。运算放大器OP1基本地具有图3所示的两级放大器的结构。P1、P2和P3代表Pch晶体管，而N1、N2、N3和N4代表Nch晶体管。
阻抗调节器C1具有图4所示的结构。包含电阻R1、开关Sw1和电阻R2的并联电路连接到运算放大器B1的输出端3和电源电路输出端2之间，而开关Sw1由从比较器D1输出的控制信号S1打开和关闭。电阻R1和R2通常具有范围为数Ω到数百Ω的阻抗以稳定电源电路输出电压Vout的电平。
比较器D1具有图5所示磁滞比较器的结构。运算放大器B1的输出电压V1输入到运算放大器OP2的反相输入端(-)。电源电路输出电压Vout输入到运算放大器OP2的非反相输入端(+)。电阻R3连接于运算放大器OP2的非反相输入端(+)和输出端之间。电阻R4连接于运算发大器OP2的输出端和阻抗调节器C1之间。电荷储蓄器E1具有数μF(微法)量级的静电电容，以便使输出电压V1的变化变得平缓。
接下来，将描述根据本优选实施例而构造出的电源电路A1的运转。在电源电路输出端2空载的情况下，来自运算放大器B1的电流量很小，并且在阻抗调节器C1中的压降很小(例如，低于100mV)。结果，在作为磁滞比较器的比较器D1中，电源电路输出电压Vout等于运算放大器B1的输出电压V1，并且比较器D1输出”H”电平作为控制信号S1。相应地，在阻抗调节器C1中的开关Sw1被关闭，从而使电阻R被分离，因此，在阻抗调节器C1中的电阻水平增大。更具体地，为了确保运算放大器B1中的相位补偿，阻抗调节器C1中的电阻水平高到例如100Ω-数MΩ。
在电源电路输出端2承受负载的情况下，运算放大器B1的输出电流增大(例如，1mA)，并且阻抗调节器C1中的压降增大(例如，高于100mV)。结果，电源电路输出电压Vout低于比较器D1中的运算放大器B1的输出电压V1，并且比较器D1输出”L”电平作为控制信号S1。相应地，阻抗调节器C1中的开关Sw1被打开，并且电阻R2并联连接到电阻R1。结果，在阻抗调节器C1中的电阻水平变低。更具体地，阻抗调节器C1中的电阻变得低到例如数Ω-至多100Ω，以便控制压降。
如上所述，根据本优选实施例，阻抗调节器C1的阻抗根据电源电路输出端2处负载的存在或消失而被自动调节。因此压降的减小和输出电压的稳定之间的折衷能够得以消除，同时实现了面积减小，而运算放大器B1没有被任何复杂化。因此，可以实现具有功率损耗较少的高驱动性能(至少数mA)、相位容限(phase allowance)和高稳定性的电源电路。
进一步，开关Sw1可以以稳定的方式被打开和关闭，该方式与运算放大器B1的偏置电压无关，因为比较器D1连接到阻抗调节器C1的两端之间。
优选实施例1的改造实施例
这里将描述阻抗调节器C1的其它构造。在如图6所示的阻抗调节器中，如图4所示的电阻R2被除去，并且使用开关Sw1的ON电阻以替代电阻R2。在如图7所示的阻抗调节器C1中，包含Nch晶体管N5和N6的并联电路被插于运算放大器B1的输出端3和电源电路输出端2之间。这些Nch晶体管N5和N6分别在它们的ON电阻和晶体管尺寸上是不同的。Pch晶体管P4和Nch晶体管N7构成了一种反相器，并且Nch晶体管N5和Nch晶体管N6的其中之一被导通。
在如图8所示的阻抗调节器C1中，Pch晶体管P5连接于运算放大器B1的输出端3和电源电路输出端2之间。等于或大于阈电压的电势BIAS被供给为Pch晶体管P5的栅电势。开关Sw2根据从比较器D1输出的控制信号S1而被打开或关闭。Pch晶体管P5的后栅电势因此可以从Pch晶体管P5的源极电势和电源电势之一选择。
在如图9所示的阻抗调节器C1中，提供了Nch晶体管N8以替代如图8所示的Pch晶体管P5。开关Sw3根据从比较器D1输出的控制信号S1而被打开或关闭，从而使Nch晶体管N8的后栅电势可以从Nch晶体管N8的源电势、衬底电势和地电势之一选择。
接下来要描述的是比较器D1的另一种构造。在如图10所示的比较器D1中，运算放大器B1的输出电压V1的被电阻分压后被输入到如图5所示的运算放大器OP2的反相输入端(-)，并且电源电路输出电压Vout被输入到运算放大器OP2的非反相输入端(+)。在这种构造中，比较器D1可以被线性地操作，并且开关可以以更为稳定的方式被开启和关闭。
在图3中，两级放大电路被用作运算放大器OP1。然而，显然的是，在采用三级放大电路、轨到轨(Rail-to-Rail)运算放大器等等的情况下，仍然可以发挥根据本优选实施例的电源电路A1的效果。
在图7中，采用Nch晶体管作为电路元件，然而，当使用Pch晶体管作为电路元件时，可实现类似的电路。
优选实施例2
图11是描述根据本发明优选实施例2的电源电路A2的构造的结构图。在图11中，与根据优选实施例1如图1所示的参考标号相同的参考标号代表相同的构造元件，并且它们不再赘述。电源电路A2具有运算放大器B1’，转换相位补偿器连接到替代运算放大器B1的运算放大器B1’。相应地，阻抗调节器C1和运算放大器B1’受到来自比较器D1的控制信号S1的控制。
如图12所示配置运算放大器B1’。转换相位补偿器F1设置于运算放大器OP1的反相输入端(-)和运算放大器B1’的输出端3之间，并且两个相位补偿电路通过开关而被选择。运算放大器OP1由于构造方式与图3中相同，在此不再赘述。
如图13所示配置转换相位补偿电路F1。包含电阻R7和开关Sw4的串联电路设置于参考电势Vin的输入端1和运算放大器OP1的反相输入端(-)之间。包含开关Sw5，电阻R8和相位补偿电容Cc1的并联电路设置于运算放大器OP1的输出端和反相输入端(-)。开关Sw4和Sw5彼此相反地被从比较器D1输出的控制信号S1打开和关闭。
接下来将描述根据本优选实施例从而构建的电源电路A2的运行。在空载的情况下，来自比较器D1的控制信号S1处于”H”电平，使阻抗调节器C1的阻抗随之增大。此时，转换相位补偿器F1的开关Sw4被同时打开，开关Sw5被关闭。然后，相位补偿电容Cc1连接到运算放大器OP1的反相输入端(-)，结果，运算放大器OP1用作反相放大电路。
在承受负载的情况下，来自比较器D1的控制信号S1处于”L”电平，使阻抗调节器C1的阻抗随之减小。此时，转换相位补偿器F1的开关Sw4被同时关闭，开关Sw5被打开。结果，运算放大器OP1用作电压跟随器。
如上文所述，根据本优选实施例，在空载的情况下，连接相位补偿电容Cc1和运算放大器用作反相放大电路的方式不同于优选实施例1。结果，运算放大器OP1得到进一步稳定。
优选实施例2的改造实施例
如图14所示，在构造方式不同于图13的转换相位补偿器F1中，开关Sw6被插入运算放大器B1’的输出端3和电阻R8之间，基于来自比较器D1的控制信号S1而打开和关闭开关Sw6。在空载的情况下，控制信号S1处于”H”电平，而在承受负载的情况下开关Sw6被处于”L”电平的控制信号S1关闭。
根据这种构造，当运算放大器OP1用作电压跟随器时，开关Sw6处于OFF状态，电容Cc1因此被分离，从而防止了电容Cc1的放电。结果，当在运算放大器OP1中用作电压跟随器的结构被切换为用作反相放大电路的结构时，电容Cc1被高速充电，电源电路A2的输出上升速度随之增大。
进一步，开关Sw4和Sw6的ON电阻被相等地设置，并且在作为反相放大器运行中的电阻比率相等。结果，可以确保偏置下降。
如图15所示，在不同于图13的转换相位补偿器F1中，电阻R7和开关Sw4被除去。相应地，电路面积可以减小，而空载状态下的相位容限(phaseallowance)得到保证。
被添加于如图14所示的构造中的开关Sw6未设置于如图15所示的构造中，然而，开关Sw6可以设置于如图15所示的电路配置中。
优选实施例3
图16是描述了根据本发明优选实施例3的电源电路A3的构造的结构图。在图16中，与根据优选实施例1如图1所示相同的参考标号代表相同的构造元件，它们将不再赘述。在根据本优选实施例的电源电路A3中，比较器D1将电源电路输出电压Vout和施加到输入端1的参考电压Vin互相比较，并根据比较结果向阻抗调节器C1输出控制信号S1。
根据本优选实施例，从比较器D1向反相输入端(-)的输入不受运算放大器B1的任何影响，这提高了比较器D1的响应速度。其他任何操作与优选实施例1类似，不再赘述。
优选实施例3的改造实施例
如图17所示的电源电路A3’对应如下构造，在该构造中，其中优选实施例3应用于根据优选实施例2如图11所示的构造中。更具体地，比较器D1将电源电路输出电压Vout和施加到输入端1的参考电势Vin进行相互比较，并根据比较结果向阻抗调节器C1和运算放大器B1’中的转换相位补偿器F1输出控制信号S1。根据这种构造，比较器D1的响应速度较之图11所示的构造得到了提高。
优选实施例4
图18是描述根据本发明优选实施例4的电源电路A4的构造的结构图。在图18中，B1代表用于从施加于输入端1的参考电势Vin形成电源电势V1的运算放大器。C1代表设置于运算放大器B1的输出端3和电源电路输出端2之间，从而根据控制信号S1调节阻抗的阻抗调节器。E1代表连接到电源电路输出端2，并在电源电路输出端2中积聚电荷的电荷储蓄器。D2代表用于对施加于输入端1的参考电势Vin和运算放大器B1的输出电压V1进行相互比较的第一比较器。Sw7代表开关，基于转换信号S2来切换Sw7，从而选择运算放大器B1的参考电势Vin和输出电压V1的其中之一，所述转换信号S2依照第一比较器D2的比较结果。D1代表第二比较器，其用于对开关Sw7的输出电压V2和电源电路输出电压Vout进行相互比较，从而根据比较结果向阻抗调节器C1输出控制信号S1。
第一比较器D2具有如图19所示的磁滞比较器的结构。参考电势Vin输入到运算放大器OP3的反相输入端(-)。运算放大器B1的输出电压V1输入到运算放大器OP3的非反相输入端(+)。运算放大器OP3的输出是用于打开和关闭开关Sw7的切换信号S2。
接下来描述根据本优选实施例从而构造的电源电路A4的运行。当电源启动时，第一比较器D2将参考电势Vin与运算放大器B1的输出电压V1进行比较。在电源启动后的初始阶段，运算放大器B1的输出电压V1低于参考电势(电压差为例如至少100mV)。因此，开关Sw7由第一比较器D2所输出的切换信号S2控制，并且开关Sw7的输出电压V2连接到第二比较器D1的输入。相应地，第二比较器D1在电源启动后的初始阶段将电源电路输出电压Vout与参考电势Vin进行比较。参考电势Vin的上升速度快于阻抗调节器C1的输入电压，即运算放大器B1的输出电压V1，的上升速度。
当运算放大器B1的输出电压V1随着时间的流逝而稳定时，从第一比较器D2输出的转换信号S2被反相，并且开关Sw7响应信号反相而将运算放大器B1的输出电压V1连接到第二比较器D1的输入。因此，在电源启动后的后期阶段中，在第二比较器D1中执行的比较转变为如下模式，即，将电源电路输出电压Vout与运算放大器B1的输出电压V1进行比较。因为其他任何操作均类似于优选实施例1，因此不再赘述。
如上文所述，根据本优选实施例，第二比较器D1的运行可以在电源启动后的初始阶段很快地被启动。进一步，在运算放大器B1的运行稳定后，通过将第二比较器D1切换到不考虑偏置的比较状态，可以精确的操作第二比较器D1。因此，比较时的较高响应速度和较高准确度是可以相容的。
优选实施例4的改造实施例
在如图20所示的第一比较器D2中，不同于如图19所示的构造，参考电势Vin被电阻分压后输入到运算放大器OP3的反相输入端(-)，并且运算放大器B1的输出电压V1输入到非反相输入端(+)。根据如图20所示的构造，第一比较器D2可以被线性操作，并且开关可以用更为稳定的方式打开或关闭。
在上文的描述中，在运算放大器B1启动其运行后，参考电势Vin立刻被输入到第二比较器D1的反相输入端(-)。然而，毫无疑问，即使在运算放大器B1的输出电压V1由于外部因素而减小时，参考电势Vin也被输入到第二比较器D1的反相输入端(-)。
优选实施例5
图21是描述根据本发明优选实施例5的电源电路A5的构造的结构图。在图21中，B1代表如下运算放大器，其基于施加到输入端1的参考电势Vin来产生电源电势V1。C1代表如下阻抗调节器，其插入运算放大器B1的输出端3和电源电路输出端2之间，从而根据控制信号S1调节阻抗。E1代表如下电荷储蓄器，其连接到电源电路输出端2，从而在电源电路输出端2中积聚电荷。D3代表第一比较器，其用于将运算放大器B1的输出电压V1和电源电路输出电压Vout进行相互比较。Sw7代表如下开关，基于依照第一比较器D3比较结果的转换信号切换Sw7，以选择参考电势Vin和运算放大器B1的输出电压V1的其中之一。D1代表如下第二比较器，其用于对开关Sw7的输出电压V2和电源电路输出电压Vout进行相互比较，从而根据比较结果向阻抗调节器C1输出控制信号S1。
第一比较器D3具有如图22所示的磁滞比较器的结构。运算放大器B1的输出电压V1输入到运算放大器OP4的反相输入端(-)。电源电路输出电压Vout输入到运算放大器OP4的非反相输入端(+)。运算放大器OP4输出是用于打开和关闭开关Sw7的切换信号S3。
现在对根据本优选实施例而构造的电源电路A5的运行进行描述。当运算放大器B1的输出电流增大并且阻抗调节器C1中的电势差增大时，由第一比较器D3输出的转换信号S3所控制的开关Sw7向第二比较器D1的输入提供参考电势Vin。于是，第二比较器D1将电源电路输出电压Vout与参考电势Vin进行比较，从而使第二比较器D1高速运行。
同时，在阻抗调节器C1中的电势差被来自第二比较器D1的控制信号S1降低后，从第一比较器D3输出的切换信号S3被反相。因此，由转换信号S3控制的开关Sw7向第二比较器D1提供运算放大器B1的输出电压V1(阻抗调节器C1的输入电压)。相应地，第二比较器D1转换到如下比较模式，在该模式中电源电路输出电压Vout与运算放大器B1的输出电压V1进行比较，其中偏置不受考虑。因此，第二比较器D1可以精确运行。结果，快速响应和高准确性比较可以相容。
优选实施例5的改造实施例
不同于图22所示，图23所示的第一比较器D3将运算放大器B1的输出电压V1经电阻分压后的电压输入到运算放大器OP4的反相输入端(-)，并将电源电路输出电压Vout输入到运算放大器OP4的非反相输入端(+)。根据如图23所示的构造，第一比较器D3因此可以被线性操作，从而可以更稳定地打开和关闭开关。
优选实施例6
图24是描述根据本发明优选实施例6的电源电路A6的构造的结构图。在图24中，G1代表通过将电源电路输出电压Vout用作电压供给源而运行的功能块。H1代表如下定时控制器，其用于通过根据功能块G1的运行输出转换信号S4而控制开关Sw7。功能块G1由外部输入或内部产生的时钟操作。定时控制器H1具有如下功能，即，产生切换信号S4，该信号具有从功能块G1运行频率的1-N分频中得出的频率，如图25所示，并且开关Sw7的打开和关闭受切换信号S4控制。任何类似于如图21所示的优选实施例5的其它元件，被简单地提供以相同的参考标号而不再赘述。
下文中的描述基于如下假设给出，即，电源电路输出电压Vout的值已知。功能块G1预先计算用于稳定电源电路A6的电源电路输出电压Vout的时间量。定时控制器H1控制开关Sw7，使得参考电势Vin输入到比较器D1，直至电源电路输出电压Vout得到稳定，从而使比较器D1高速运转。在电源电路输出电压Vout稳定后，定时控制器H1控制开关Sw7，使得运算放大器B1的输出电压V1输入到比较器D1，进而使比较器D1以高准确性运转。
在本优选实施例中，对功能块G1而言必要的电源根据功能块G1的运转而被输出。结果，系统中功率损耗的降低和电源电路的高效率运转可以相容。
优选实施例7
图26A是描述根据本发明优选实施例7的电源电路A7的构造的结构图。图26B示出了图26A所示电路的具体配置。在图26A和26B中，B1代表如下第一运算放大器，其用于基于施加在输入端1的参考电势Vin产生电源电势V1。C2代表如下的连续可变阻抗调节器，其设置于第一运算放大器B1的输出端3和电源电路输出端2之间，从而根据控制信号S5连续地和可变地调节阻抗。E1代表如下电荷储蓄器，其连接到电源电路输出端2，从而将电荷积聚于电源电路输出端2中。B2代表如下第二运算放大器，其用于实现电源电路输出电压Vout和第一运算放大器B1输出电压V1之间的差别的运算，并根据所述差别向连续可变阻抗调节器C2输出控制信号S5。
图27示出了第二运算放大器B2的构造。第二运算放大器B2具有运算放大器OP5。如图27所示，运算放大器B1的输出电压V1输入到运算放大器OP5的反相输入端(-)，同时电源电路输出电压Vout输入到运算放大器OP5的非反相输入端(+)。
图28示出了阻抗连续调节器C2的构造。连续可变阻抗调节器C2包括Nch晶体管N9。如图28所示，从运算放大器OP5输出的控制信号S5被输入到晶体管N9的栅极，同时运算放大器B1的输出电压V1输入到晶体管N9的漏极。在电源电路输出端2中的电源电路输出电压Vout输入到晶体管N9的源极，并且这种不产生闭锁的电势输入到晶体管N9的后栅极。
接下来描述根据本优选实施例而构造的电源电路A7的运行。在电源电路输出端2空载(第一运算放大器B1的输出电流量小，并且连续可变阻抗调节器C2中的压降小)的情况下，针对第二运算放大器B2的输入差异小。因此，控制信号S5因而显示小值。相应地，施加到连续可变阻抗调节器C2的栅极的电压下降，并且连续可变阻抗调节器C2因而具有高电阻(例如，100Ω-数MΩ)。结果，可以确保在运算放大器B1中的相位补偿。
同时，在承受负载(第一运算放大器B1的输出电流量增大(例如，1mA)，并且在连续可变阻抗调节器C2中的压降大)的情况下，针对第二运算放大器B2的输入差异增大。因此，控制信号S5因而显示大值。相应地，向连续可变阻抗调节器C2的栅极施加的电压增大，并且压降得到控制，从而使连续可变阻抗调节器C2具有低电阻(例如，数Ω-至多100Ω)。
因此，根据针对第二运算放大器B2的输入差异的值，来连续地调节连续可变阻抗调节器C2中的阻抗。
如上文所述，根据本优选实施例，可以达到类似于优选实施例1的效果，并且阻抗可以被可变地控制成连续的值。
优选实施例7的改造实施例
在如图29所示的第二运算放大器B2中，不同于图28中的构造，运算放大器B1的输出电压V1经电阻分压后输入到运算放大器OP5的反相输入端(-)，并且电源电路输出电压Vout输入到运算放大器OP5的非反相输入端(+)。结果，第二运算放大器B2可以被线性操作，从而进一步稳定了打开/关闭控制。
如图30所示的连续可变阻抗调节器C2包括不同于如图28所示Nch晶体管N9的Pch晶体管P6。在不同于图28中调节器的如图31所示的连续可变阻抗调节器C2中，从第二运算放大器B2输出的控制信号S5输入到Nch晶体管N10的后栅极，阻抗因此可变。根据该构造，大于Nch晶体管N10的阈电压的电势被输入到Nch晶体管N10的栅极。
如图32所示的连续可变阻抗调节器C2，不同于如图31所示的Nch晶体管N10，包括了Pch晶体管P7。在如图33所示的电源电路A’中，施加到输入端1的参考电压Vin被输入到第二运算放大器B2。
当使用迄今描述的任意一种连续可变阻抗调节器C2时，根据连续可变阻抗调节器C2中的电压输入状况，可能产生闭锁。图34示出了一种构造，其中防闭锁电路K1并联连接到连续可变阻抗调节器C2。
如图35所示配置图34中的防闭锁电路K1。从第二运算放大器B2输出的控制信号S5通过电阻R9输入到Pch晶体管P8。在Pch晶体管P8中流动的电流输入到Pch晶体管P9中，该Pch晶体管P9通过与Pch晶体管P8配对而构成电流镜像电路。在Pch晶体管P9中流动的电流输入到Nch晶体管N11中，Nch晶体管N11使用Pch晶体管P9作为电流供给源。在Nch晶体管N11中流动的电流被提供给Nch晶体管N12，该Nch晶体管N12通过与Nch晶体管N11配对而构成电流镜像电路。在Nch晶体管N12中流动的电流输入到输入电流电路I1，输入电流电路I1使用Nch晶体管N12作为电流供给源。一种反相器(包括Pch晶体管P10和Nch晶体管N13)和另一种反相器(包括Pch晶体管P11和Nch晶体管N14)以两级串联连接到一点，在该点处连接有输入电流电路11和Nch晶体管N12。这些反相器的输出输入到开关Sw8的打开/关闭控制器。
现在描述如图23所示的使用连续可变阻抗调节器C2的防闭锁电路的运行。当第一运算放大器B1的输出电流量增大并且连续可变阻抗调节器C2中的电势差增大时，如果第二运算放大器B2试图降低连续可变阻抗调节器C2中的阻抗，从第二运算放大器B2输出的控制信号S5的电压增大。此时，如果第一运算放大器B1的输出电压V1或电源电路输出电压Vout大于控制信号S5的增大后电压，则产生闭锁。如图32所示，当控制信号S5的电压增大被检测到阻塞了Pch晶体管P7的路径时，防闭锁电路K1打开开关Sw8。
图36示出了防闭锁电路K1的另一种构造。当如图35的开关Sw8被打开时，连续可变阻抗调节器C2的晶体管N10的源极和后栅极被同时连接，从而使如图32所示的Pch晶体管P7的路径被阻塞。鉴于此，除了防止闭锁外，连续可变阻抗调节器C2的晶体管N10中的阻抗被连续控制，从而使阻抗可以被连续调节。
在如图35所示的构造中，在后栅极以及源极或漏极之间的结路径在闭锁之前被阻塞，从而防止闭锁产生。然而，如下问题需要注意，即，运算放大器B1的输出电压V1和电源电路输出电压Vout可能在闭锁防止之时被连接，这样可变阻抗实质上是短路的，这可能导致运算放大器的振荡。
在如图35所示的构造中，可变电阻在提供可变阻抗晶体管的状态和不提供可变阻抗晶体管的状态之间被基于防闭锁电路的功能分两级调节。因此，可变电阻在电源电路驱动大电流(后栅电势增大)的情况下被降低，随后短路状态产生(防闭锁电路开始运行)。
相反地，根据如图36所示配置的防闭锁电路，可变阻抗被设置为晶体管的ON电阻的最小值(衬底偏置效应为零)，同时闭锁正被防止(晶体管的后栅极和源极被短路，从而使电流路径被阻塞)。结果，可以不必关心振荡。进一步，因为可变阻抗被连续地改变，可以提供稳定电源电路，在该电源电路中，由于输出电流量和闭锁状态而导致输出不变。
图37示出了防闭锁电路K1的另一种构造。在该构造中，Pch晶体管P8、Pch晶体管P9和在一级中的反相器从图35所示的构造中删去。虽然每个晶体管接收的电压的电平较之如图35所示的构造不同，根据该构造的基本运行和效果类似于如图35所示的构造。因此，省略对其的详细描述。
图38示出了防闭锁电路K1的另一种构造。在如图37所示的构造中，当开关Sw8打开时，连接了连续可变阻抗调节器C2中的晶体管N10的源极和后栅极，从而阻塞了如图32所示的Pch晶体管P7的路径。根据本构造，除了防止闭锁外，连续可变阻抗调节器C2的晶体管N10中的阻抗被连续地控制，从而使阻抗可以被连续地调节。根据本构造的基本运行和效果类似于如图37所示的构造，省略对其的详细描述。
在如图35、36、37和38所示的防闭锁电路K1中，Nch和Pch晶体管被用来构造电流镜像电路。然而，防闭锁电路不是必要地限于所述的组合。
优选实施例8
图39是描述根据本发明优选实施例8的电源电路A8的构造的结构图。在该图中，Pch晶体管P12和Nch晶体管N18是用于监控电流的运算放大器OP6的输出晶体管。用于输出阻抗的Pch晶体管P13设置于运算放大器OP6的输出和电源电路输出端2之间。晶体管P13的栅极连接到Pch晶体管P12的栅极。用于输出阻抗的Pch晶体管P13的源极连接到运算放大器OP6的输出。用于输出阻抗的Pch晶体管P13的漏极连接到电源电路输出端2。用于输出阻抗的Pch晶体管P13的阈电压设置为小于用于监控电流的Pch晶体管P12的阈电压。
接下来描述根据本优选实施例而构造的电源电路A8的运行。当在电源电路输出端2处于承受负载的情况下运算放大器OP6的输出电流量增大时，用于监控电流的Pch晶体管P12的栅电势增大。因为Pch晶体管P12的栅电势连接到用于输出阻抗的Pch晶体管P13的栅极，Pch晶体管P13的源极和栅极之间的电势增大，并且Pch晶体管P13中的阻抗降低。当虽然电源电路输出端2包含负载，但是运算放大器OP6的输出电流量降低时，用于输出阻抗的Pch晶体管P13中的阻抗如上文所述反向地增大。
因为用于输出阻抗的Pch晶体管P13的阈电压小于用于监控电流的Pch晶体管P12的阈电压，可以实现如此所述的运行。
如上文所述，根据本优选实施例，可以确定地获得如优选实施例1所述的效果。进一步，运算放大器OP6的输出电流可以被直接监控并且输出阻抗可以被可变地控制。
优选实施例8的改造实施例
在如图40所示的电源电路A8中，较之如图30所示构造的配置不同，输出阻抗通过电流-电压变换而被控制。在图40中，与图39所示相同的参考标号代表相同的元件，其详细的描述省略。
提供了Pch晶体管P14，通过与用于监控电流的Pch晶体管P12配对而构造电流镜像电路。提供了Nch晶体管N24，将在Pch晶体管P14中流动的电流用作电流供给源。提供了Nch晶体管N20，通过与用于监控电流的Nch晶体管N24配对而构造电流镜像电路。提供了Pch晶体管P15，用于将电流供应到Nch晶体管N20。提供了Pch晶体管P13用于输出阻抗，在Pch晶体管P15中的电流-电压转换的结果输入到Pch晶体管P13的栅极。
在如图41所示的电源电路A8中，较之如图40所示构造的配置不同，Pch晶体管P16设置于Pch晶体管P15和Nch晶体管N20之间。Pch晶体管P16的栅极连接到运算放大器OP6的输出。在较之如图40所示构造的配置不同的如图42所示的电源电路A8中，Pch晶体管P15的栅极连接到运算放大器OP6的输出。在较之如图41所示构造的配置不同的如图43所示的电源电路A8中，Pch晶体管P15的栅极连接到Pch晶体管P14的栅极，Nch晶体管N21用于输出阻抗。
在图39-42中，Pch晶体管被用作用于输出阻抗的Pch晶体管P13、用于监控电流的Pch晶体管P12等等。然而，毫无疑问，Nch晶体管可以构造类似的电路。
优选实施例9
图44是描述根据本发明优选实施例9的电源电路A9的构造的结构图。在优选实施例9中，用于输出阻抗的Nch晶体管N21设置于运算放大器OP6的输出和电源电路输出端2之间。用于监控运算放大器OP6的电流的Pch晶体管P12的栅极与Pch晶体管P14的栅极相连。Pch晶体管P14的漏极通过电阻R10连接到地电势。连接Pch晶体管P14和电阻R10的点连接到用于输出阻抗的Nch晶体管N21的栅极。在图44中，构造方式与如图40的描述相同的任何元件具有相同的参考标号，其具体的构造和运行在此不再赘述。
接下来描述根据本优选实施例而构造的电源电路A9的运行。当运算放大器OP6的输出电流量增大时，Pch晶体管14中的电流流动增大。当Pch晶体管14中的电流流动增大时，电阻R10中的压降增大，并且输入到用于输出阻抗的Nch晶体管N21的栅极的电势随之增大。然后，Nch晶体管N21中的阻抗降低，连续可变阻抗调节器C2中的压降的大小得到相应的控制。当运算放大器OP6的输出电流下降时，与上文所述的运行相反，Nch晶体管N21的阻抗增大。
如上文所述，根据本优选实施例，克服了各元件制造中的差别的电路配置可以被提供来与如优选实施例8所示的构造进行比较。
优选实施例9的改造实施例
在较之如图44所示构造的配置不同的如图45所示的电源电路A8中，包含多个Nch晶体管N22、N23和N24的并联电路被提供来替代用于输出阻抗的Nch晶体管N21，这些晶体管都分别具有不同的ON电阻或不同的晶体管尺寸。通过采取如图45所示的构造，可以以更好地进行了划分的步骤来实现阻抗调节。
在较之如图44所示构造配置不同的如图46所示的电源电路A9中，除了Nch晶体管之外，还设置了Pch晶体管。Pch晶体管N17与用于输出阻抗的Nch晶体管N21并联设置。Nch晶体管N18的栅极与Nch晶体管N24的栅极相连，其中Nch晶体管N18用于监控运算放大器OP6的低电势一侧的电流。Nch晶体管N24的漏极通过电阻R11连接到电源。连接Nch晶体管N24和电阻R11的点连接到Pch晶体管P17的栅极。与图44类似的任何其它元件仅仅被标以相同的参考标号而在此不再赘述。如图46所示的构造较之如图44所示的构造可以进一步稳定运行。
在较之如图46所示构造配置不同的如图47所示的电源电路A9中，提供了包括多个Nch晶体管N22、N23和N24的并联电路和包括多个Pch晶体管P18、P19和P20的并联电路来分别替代用于输出阻抗的Nch晶体管N21和Pch晶体管P17，所述多个Nch晶体管N22、N23和N24具有不同的ON电阻或不同的晶体管尺寸。通过采取如图47所示的构造，可以以更好地进行了划分的步骤来实现阻抗调节。
在如图44和45所示的构造中，Nch晶体管被用作电路元件，然而毫无疑问，Pch晶体管可以被用作电路元件而构造类似电路。
MOS晶体管被用于上述优选实施例中，然而，毫无疑问，双极晶体管可被用来构造类似电路。
本发明不限于上述的实施例，并且可在本发明的权利要求书的范围内自由改造。
虽然详细描述了本发明的优选实施例，但是可以理解的是，在其中可进行各种改造，并且本发明旨在将落于本发明的实际精神和范围之中的所有这种改造涵盖于所附权利要求书中。

Claims (35)

1、一种电源电路，其用于产生电压来以直流电驱动负载，所述电源电路包括：
运算放大器，其用于从参考电势产生电源电势；
阻抗调节器，其用于根据控制信号调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述阻抗调节器调节；和
比较器，其用于对在所述阻抗调节器进行阻抗调节之前所述运算放大器的输出电压和所述阻抗调节器进行阻抗调节之后所述运算放大器的输出电压进行相互比较，进而根据比较结果产生所述控制信号，并向所述阻抗调节器输出所产生的控制信号。
2、根据权利要求1所述的电源电路，其中
所述运算放大器包括转换相位补偿器，用于调节其输出相位，其中所述转换相位补偿器包括多个相位补偿电路，所述相位补偿电路分别具有不同的相位补偿电平，并且用于调节所述输出相位的所述相位补偿电路基于所述控制信号而相互切换。
3、根据权利要求2所述的电源电路，进一步包括输入端，所述参考电势从外部输入到所述输入端，其中
所述运算放大器包括：
非反相输入端，所述参考电势从所述输入端输入到该非反相输入端；
反相输入端；和
放大器输出端，其用于输出所述电源电势，并且
所述转换相位补偿器包括：
第一开关，其基于所述控制信号控制所述输入端和所述反相输入端之间的导通；
第一电阻，其串联连接到所述第一开关；
第二开关，其基于所述控制信号控制所述反相输入端和所述输出端之间的导通；和
并联电路，其并联连接到所述第二开关；并且
所述并联电路包括相互并联连接的电容和第二电阻。
4、根据权利要求3所述的电源电路，进一步包括第三开关，其基于所述控制信号控制所述并联电路和所述输出端之间的导通。
5、根据权利要求2所述的电源电路，包括输入端，所述参考电势从外部输入至所述输入端，其中
所述运算放大器包括：
非反相输入端，所述参考电势从所述输入端输入到该非反相输入端；
反相输入端；和
放大器输出端，其用于输出所述电源电势，并且
所述转换相位补偿器包括：
开关，其基于所述控制信号控制所述反相输入端和所述输出端之间的导通；和
并联电路，其并联连接到所述开关，并且
所述并联电路包括相互并联连接的电容和电阻。
6、根据权利要求1所述的电源电路，包括电源电路输出端，其用于向外部输出所述电源电势，其中
所述运算放大器包括放大器输出端，其用于向所述电源电路输出端输出所述电源电势，
所述阻抗调节器包括设置于所述放大器输出端和所述电源电路输出端之间的并联电路，并且
所述并联电路包括：
开关，其用于根据所述控制信号控制所述放大器输出端和所述电源电路输出端之间的导通；和
电阻，其并联连接到所述开关。
7、根据权利要求1所述的电源电路，包括电源电路输出端，其用于向外部输出所述电源电势，其中
所述运算放大器包括放大器输出端，其用于向所述电源电路输出端输出所述电源电势，
所述阻抗调节器包括设置于所述放大器输出端和所述电源电路输出端之间的并联电路，并且
所述并联电路包括相互并联连接的串联电路和第一电阻，并且
所述串联电路包括：
开关，其用于根据所述控制信号控制所述放大器输出端和所述电源输出端之间的导通；和
第二电阻，其串联连接到所述开关。
8、根据权利要求1所述的电源电路，包括电源电路输出端，其用于向外部输出所述电源电势，其中
所述运算放大器包括放大器输出端，其用于向所述电源电路输出端输出所述电源电势，
所述阻抗调节器包括：
第一晶体管，其设置于所述放大器输出端和所述电源电路输出端之间；和
ON电阻，其并联连接到所述第一晶体管。
9、根据权利要求1所述的电源电路，包括电源电路输出端，其用于向外部输出所述电源电势，其中
所述运算放大器包括放大器输出端，其用于向所述电源电路输出端输出所述电源电势，并且
所述阻抗调节器包括：
第一晶体管，其设置于所述放大器输出端和所述电源电路输出端之间；和
第二晶体管，其并联连接到所述第一晶体管，其中
所述第二晶体管具有的晶体管尺寸不同于所述第一晶体管。
10、根据权利要求1所述的电源电路，包括电源电路输出端，其用于向外部输出所述电源电势，其中
所述运算放大器包括放大器输出端，其用于向所述电源电路输出端输出所述电源电势，
所述阻抗调节器包括设置于所述放大器输出端和所述电源电路输出端之间的晶体管，其中
大于阈电压的电势被供给到所述晶体管的栅电势，并且
所述晶体管的后栅电势基于所述控制信号转换。
11、根据权利要求1所述的电源电路，其中
当所述运算放大器在阻抗调节后的输出电压高于或等于所述运算放大器在阻抗调节前的输出电压时，所述比较器输出所述控制信号，从而使所述输出阻抗被所述阻抗调节器调节到高阻抗水平；并且当所述运算放大器在阻抗调节后的输出电压低于所述运算放大器在阻抗调节前的输出电压时，所述比较器输出所述控制信号，从而使所述输出阻抗被所述阻抗调节器调节到低阻抗水平。
12、根据权利要求1所述的电源电路，包括电源电路输出端，其用于向外部输出所述电源电势，其中
所述比较器包括非反相输入端和反相输入端，
所述比较器的非反相输入端连接到所述电源电路输出端，并且
所述比较器的反相输入端连接到电阻划分点，在该点处所述运算放大器的输出电压被划分。
13、一种电源电路，其用于产生电压来以直流电驱动负载，所述电源电路包括：
运算放大器，其用于从参考电势产生电源电势；
阻抗调节器，其用于根据控制信号调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述阻抗调节器调节；和
比较器，其用于将参考电势与在所述阻抗调节器进行阻抗调节之后所述运算放大器的输出电压进行比较，然后根据比较结果产生所述控制信号，进而将所产生的控制信号输出到所述阻抗调节器。
14、根据权利要求13所述的电源电路，进一步包括电源电路输出端，其用于向外部输出所述电源电势，其中
所述比较器包括非反相输入端和反相输入端，
所述比较器的非反相输入端连接到所述电源电路输出端，并且
所述比较器的反相输入端连接到电阻划分点，在该点处所述参考电势被划分。
15、一种电源电路，其用于产生电压来以直流电驱动负载，所述电源电路包括：
运算放大器，其用于从参考电势产生电源电势；
阻抗调节器，其用于根据控制信号调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述阻抗调节器调节；和
第一比较器，其用于对在所述阻抗调节器进行阻抗调节之前所述运算放大器的输出电压和所述参考电势进行比较，进而根据比较结果产生切换信号；
开关，其用于根据所述切换信号选择在所述阻抗调节器进行阻抗调节之前所述运算放大器的输出电压和所述参考电势的其中之一；和
第二比较器，其用于将在所述阻抗调节器进行阻抗调节之后所述运算放大器的输出电压与所述开关的输出电压进行比较，进而根据比较结果产生所述控制信号，从而将所产生的控制信号输出到所述阻抗调节器。
16、一种电源电路，其用于产生电压来以直流电驱动负载，所述电源电路包括：
运算放大器，其用于从参考电势产生电源电势；
阻抗调节器，其用于根据控制信号调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述阻抗调节器调节；和
第一比较器，其用于对在所述阻抗调节器进行阻抗调节之前所述运算放大器的输出电压和在所述阻抗调节器进行阻抗调节之后所述运算放大器的输出电压进行相互比较，进而根据比较结果产生切换信号；
开关，其用于根据所述切换信号选择在所述阻抗调节器进行阻抗调节之前所述运算放大器的输出电压和所述参考电势的其中之一；和
第二比较器，其用于将在所述阻抗调节器进行阻抗调节之后所述运算放大器的输出电压与所述开关的输出电压进行比较，进而根据比较结果产生所述控制信号，从而将所产生的控制信号输出到所述阻抗调节器。
17、一种电源电路，其用于产生电压来以直流电驱动负载，所述电源电路包括：
运算放大器，其用于从参考电势产生电源电势；
阻抗调节器，其用于根据控制信号调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述阻抗调节器调节；
功能块，其由所述电源电路所产生的电压以直流电驱动；
定时控制器，其用于根据所述功能块的运行在预定的定时处输出转换信号；
开关，其用于根据所述切换信号来选择在所述阻抗调节器进行阻抗调节之前所述运算放大器的输出电压和参考电势的其中之一；
比较器，其用于对在所述阻抗调节器进行阻抗调节之后所述运算放大器的输出电压和所述开关的输出电压进行比较，进而根据比较结果产生控制信号，从而向所述阻抗调节器输出所产生的控制信号。
18、根据权利要求17所述的电源电路，其中
所述定时控制器产生所述切换信号，所述切换信号同步于所述功能块的运行频率或所述运行频率的N-分频。
19、一种电源电路，其用于产生采用电压来以直流电驱动负载，所述电源电路包括：
第一运算放大器，其用于从参考电势产生电源电势；
连续可变阻抗调节器，其用于根据控制信号连续地和可变地调节所述第一运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述第一运算放大器的输出电荷，所述第一运算放大器的阻抗受所述连续可变阻抗调节器调节；
第二运算放大器，其用于执行在所述阻抗连续调节器进行阻抗调节之前所述运算放大器的输出电压和在所述阻抗连续调节器进行阻抗调节之后所述运算放大器的输出电压之间差别的运算，然后根据所述差别产生所述控制信号，从而向所述阻抗连续调节器输出所产生的控制信号。
20、根据权利要求19所述的电源电路，进一步包括防闭锁电路，其中，当检测到所述连续可变阻抗调节器的闭锁时，所述防闭锁电路选择所述连续可变阻抗调节器的回避路径。
21、根据权利要求20所述的电源电路，包括电源电路输出端，其用于向外部输出所述电源电势，其中
所述第一运算放大器包括放大器输出端，其用于向所述电源电路输出端输出所述电源电势，并且
所述防闭锁电路包括：
第一晶体管，其使用所述第一运算放大器或所述第二运算放大器的输出电流作为电流供给源；
第二晶体管，其通过与所述第一晶体管配对来构建电流镜像电路；
第三晶体管，其使用所述第二晶体管作为电流供给源；
第四晶体管，其通过与所述第三晶体管配对来构建电流镜像电路；
输入电流电路，其用作所述第四晶体管的电流供给源；
第一反相器，其连接到所述第四晶体管和所述输入电流电路相连接的点；
第二反相器，其连接到所述第一反相器；和
开关，其用于根据所述第二反相器的输出信号来控制所述放大器输出端和所述电源电路输出端之间的导通。
22、根据权利要求20所述的电源电路，其中所述防闭锁电路包括：
第一晶体管，其使用所述第一运算放大器或所述第二运算放大器的输出电流作为电流供给源；
第二晶体管，其通过与所述第一晶体管配对来构建电流镜像电路；
第三晶体管，其使用所述第二晶体管作为电流供给源；
第四晶体管，其通过与所述第三晶体管配对来构建电流镜像电路；
输入电流电路，其用作所述第四晶体管的电流供给源；
第一反相器，其连接到所述第四晶体管和所述输入电流电路相连接的点；
第二反相器，其连接到所述第一反相器；和
开关，其用于根据所述第二反相器的输出信号来对所述第二运算放大器的输出是否替代所述第一运算放大器的输出进行转换。
23、根据权利要求20所述的电源电路，包括电源电路输出端，其用于向外部输出所述电源电势，其中
所述第一运算放大器包括放大器输出端，其用于向所述电源电路输出端输出所述电源电势，并且
所述防闭锁电路包括：
第一晶体管，其使用所述第一运算放大器或所述第二运算放大器的输出电流作为电流供给源；
第二晶体管，其通过与所述第一晶体管配对来构建电流镜像电路；
输入电流电路，其用作所述第二晶体管的电流供给源；
反相器，其连接到所述第二晶体管和所述输入电流电路相连接的点；
开关，其用于根据所述反相器的输出信号来控制所述放大器输出端和所述电源电路输出端之间的导通。
24、根据权利要求20所述的电源电路，其中所述防闭锁电路包括：
第一晶体管，其使用所述第一运算放大器或所述第二运算放大器的输出电流作为电流供给源；
第二晶体管，其通过与所述第一晶体管配对来构建电流镜像电路；
输入电流电路，其用作所述第二晶体管的电流供给源；
反相器，其连接到所述第二晶体管和所述输入电流电路相连接的点；
开关，其用于根据所述反相器的输出信号来对所述第二运算放大器的输出是否替代所述第一运算放大器的输出进行转换。
25、一种电源电路，其用于产生电压来以直流电驱动负载，所述电源电路包括：
运算放大器，其用于从参考电势产生电源电势；
输出阻抗晶体管，其用于根据所述运算放大器的运行来调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述输出阻抗晶体管调节，其中
所述运算放大器包括输出晶体管，其中
所述输出阻抗晶体管的栅极连接到所述输出晶体管的栅极，并且
所述输出阻抗晶体管的阈电压设置为小于所述输出晶体管的阈电压的值，或设置为负值。
26、一种电源电路，其用于产生电压来以直流电驱动负载，所述电源电路包括：
运算放大器，其用于从参考电势产生电源电势；
输出阻抗晶体管，其用于调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述输出阻抗晶体管调节，
电流监控晶体管，其用于监控所述运算放大器的输出电流；
第一晶体管，其通过与所述电流监控晶体管配对来构建电流镜像电路；
第二晶体管，其使用所述第一晶体管作为电流供给源；
第三晶体管，其通过与所述第二晶体管配对来构建电流镜像电路；
第四晶体管，其用于将所述第三晶体管的输出电流转换成电压，并将所转换的输出电压提供到所述输出阻抗晶体管的栅极。
27、根据权利要求26所述的电源电路，进一步包括第五晶体管，其处于所述第三晶体管和所述第四晶体管之间的电流供给路径中，其中
在所述输出阻抗晶体管进行阻抗调节之前所述运算放大器的输出电压被提供到所述第五晶体管的栅极。
28、一种电源电路，其用于产生电压来以直流电驱动负载，所述电源电路包括：
运算放大器，其用于从参考电势产生电源电势；
输出阻抗晶体管，其用于调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述输出阻抗晶体管调节，
电流监控晶体管，其用于监控所述运算放大器的输出电流；
第一晶体管，其通过与所述电流监控晶体管配对来构建电流镜像电路；
第二晶体管，其使用所述第一晶体管作为电流供给源；
第三晶体管，其通过与所述第二晶体管配对来构建电流镜像电路；
第四晶体管，其用于将电流提供到所述第三晶体管，其中
在所述输出阻抗晶体管进行阻抗调节之前的所述电源电势被提供到所述第四晶体管的栅极，并且
所述第四晶体管的输出电压被提供到所述输出阻抗晶体管的栅极。
29、一种电源电路，其用于产生电压来以直流电驱动负载，所述电源电路包括：
运算放大器，其用于从参考电势产生电源电势；
输出阻抗晶体管，其用于调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述输出阻抗晶体管调节，
电流监控晶体管，其用于监控所述运算放大器的输出电流；
第一晶体管，其通过与所述电流监控晶体管配对来构建电流镜像电路；
第二晶体管，其使用所述第一晶体管作为电流供给源；
第三晶体管，其通过与所述第二晶体管配对来构建电流镜像电路；
第四晶体管，其用于将电流提供到所述第三晶体管；和
第五晶体管，其设置于所述第三和第四晶体管之间，在所述连续可变阻抗调节器进行阻抗调节之前所述运算放大器的输出电压被提供给所述第五晶体管的栅极，其中
所述第四晶体管的栅极连接到所述第一晶体管的栅极，并且
所述第四晶体管的输出电压被提供到所述输出阻抗晶体管的栅极。
30、一种电源电路，其用于产生电压来以直流电驱动负载，所述电源电路包括：
运算放大器，其用于从参考电势产生电源电势；
输出阻抗晶体管，其用于调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述输出阻抗晶体管调节，
电流监控晶体管，其用于监控所述运算放大器的输出电流；
晶体管，通过与所述电流监控晶体管配对来构建电流镜像电路
电阻，其设置于所述晶体管和地电势之间，其中
所述晶体管的输出电压被提供到所述输出阻抗晶体管的栅极。
31、根据权利要求30所述的电源电路，进一步包括替代所述输出阻抗晶体管的ON电阻，其根据所述晶体管和所述电阻相连接的点处的电势而运行。
32、根据权利要求30所述的电源电路，进一步包括替代所述输出阻抗晶体管的多个晶体管，其分别具有不同的晶体管尺寸并互相并联连接。
33、一种电源电路，其用于产生电压来以直流电驱动负载，所述电源电路包括：
运算放大器，其用于从参考电势产生电源电势；
高电势电流监控晶体管，其用于在高电势一侧监控所述运算放大器的输出电流；
第一晶体管，其通过与所述高电势电流监控晶体管配对来构建电流镜像电路，
低电势电流监控晶体管，其用于在低电势一侧监控所述运算放大器的输出电流；
第二晶体管，其通过与所述低电势电流监控晶体管配对来构建电流镜像电路；
第一电阻，其设置于所述第一晶体管和地电势之间；
第二电阻，其设置于所述第二晶体管和电源之间；
第一输出阻抗晶体管，其用于根据所述第一晶体管和所述第一电阻相连接的点处的电势来调节所述运算放大器的输出阻抗；
第二输出阻抗晶体管，其用于根据所述第二晶体管和所述第二电阻相连接的点处的电势来调节所述运算放大器的输出阻抗；
电荷储蓄器，其用于积聚所述运算放大器的输出电荷，所述运算放大器的阻抗受所述第一和第二输出阻抗晶体管调节。
34、根据权利要求33所述的电源电路，进一步包括：
替代所述第一输出阻抗晶体管的ON电阻，其根据所述第一晶体管和所述第一电阻相连接的点处的电势而运行，和
替代所述第二输出阻抗晶体管的ON电阻，其根据所述第二晶体管和所述第二电阻相连接的点处的电势而运行。
35、根据权利要求33所述的电源电路，包括：
替代所述第一输出阻抗晶体管的多个晶体管，其分别具有不同的晶体管尺寸并互相并联连接；和替代所述第二输出阻抗晶体管的多个晶体管，其分别具有不同的晶体管尺寸并互相并联连接。
CN2006101678900A 2005-12-21 2006-12-20 电源电路 Expired - Fee Related CN1987711B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-367889 2005-12-21
JP2005367889A JP4757623B2 (ja) 2005-12-21 2005-12-21 電源回路
JP2005367889 2005-12-21

Publications (2)

Publication Number Publication Date
CN1987711A true CN1987711A (zh) 2007-06-27
CN1987711B CN1987711B (zh) 2011-02-16

Family

ID=38172683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101678900A Expired - Fee Related CN1987711B (zh) 2005-12-21 2006-12-20 电源电路

Country Status (5)

Country Link
US (1) US7772813B2 (zh)
JP (1) JP4757623B2 (zh)
KR (1) KR20070066955A (zh)
CN (1) CN1987711B (zh)
TW (1) TW200735013A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102195635A (zh) * 2010-03-04 2011-09-21 联咏科技股份有限公司 可提高稳定性的输出缓冲电路
US8803600B2 (en) 2010-02-04 2014-08-12 Novatek Microelectronics Corp. Output buffer circuit capable of enhancing stability
CN104009515A (zh) * 2013-02-27 2014-08-27 蔡富生 控制流经分支的分支电流的电流控制电路及电流控制方法
CN104635050A (zh) * 2013-11-08 2015-05-20 瑞昱半导体股份有限公司 阻抗检测装置与方法
CN106712498A (zh) * 2017-01-09 2017-05-24 格科微电子（上海）有限公司 稳压电荷泵装置及其控制方法
CN107102493A (zh) * 2017-05-22 2017-08-29 友达光电股份有限公司 一种主动元件阵列基板及显示面板的操作方法
CN109460104A (zh) * 2018-12-03 2019-03-12 惠科股份有限公司 一种电压调节电路、电压调节装置以及显示装置
CN110212880A (zh) * 2019-07-04 2019-09-06 深圳贝特莱电子科技股份有限公司 一种电荷放大器电路及其时序控制方法
CN112164368A (zh) * 2020-10-20 2021-01-01 北京集创北方科技股份有限公司 显示驱动装置及电子设备
CN113012611A (zh) * 2021-02-26 2021-06-22 深圳市华星光电半导体显示技术有限公司 电压侦测电路、显示装置及其显示驱动方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5057868B2 (ja) * 2007-07-06 2012-10-24 ルネサスエレクトロニクス株式会社 表示装置、及び表示パネルドライバ
JP2009300866A (ja) * 2008-06-16 2009-12-24 Nec Electronics Corp 駆動回路および表示装置
JP5187150B2 (ja) * 2008-11-13 2013-04-24 セイコーエプソン株式会社 集積回路装置、電気光学装置及び電子機器
CA2690585C (en) 2009-01-21 2013-03-26 Panasonic Electric Works Co., Ltd. Monitoring and control device
JP4811487B2 (ja) * 2009-03-26 2011-11-09 パナソニック電工株式会社 遠隔監視制御システムの操作端末器
US8796880B2 (en) 2009-02-27 2014-08-05 Hewlett-Packard Development Company, L.P. Variable adapter ID circuit
CN103856202A (zh) * 2010-03-04 2014-06-11 联咏科技股份有限公司 可提高稳定性的输出缓冲电路
CN102948035A (zh) * 2010-06-16 2013-02-27 株式会社自动网络技术研究所 电源控制电路及电源控制装置
KR101633426B1 (ko) * 2010-06-25 2016-06-27 삼성디스플레이 주식회사 유기 전계발광 표시장치용 전원공급장치
US8482266B2 (en) * 2011-01-25 2013-07-09 Freescale Semiconductor, Inc. Voltage regulation circuitry and related operating methods
CN102761142A (zh) * 2011-04-27 2012-10-31 西胜国际股份有限公司 并联电池电流不平衡值调整方法及并联电池用的阻抗调整器
CN104614665B (zh) * 2015-02-04 2018-03-06 深圳市沛城电子科技有限公司 电池保护板测试仪及其通道输出电路
JP2016200964A (ja) * 2015-04-09 2016-12-01 株式会社ソシオネクスト 電源回路及び半導体装置
JP6646392B2 (ja) * 2015-09-18 2020-02-14 ラピスセミコンダクタ株式会社 表示ドライバ
CN105510654A (zh) * 2015-12-09 2016-04-20 中国电子科技集团公司第四十一研究所 消除开关导通电阻对输出电流影响的恒流输出电路
US11022629B2 (en) 2019-07-29 2021-06-01 Analog Devices, Inc. Low-glitch range change techniques
WO2024090058A1 (ja) * 2022-10-28 2024-05-02 ソニーセミコンダクタソリューションズ株式会社 カレントミラー回路及び撮像装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58194417A (ja) * 1982-05-07 1983-11-12 Rohm Co Ltd ダイオ−ド
JPH06301429A (ja) * 1993-04-13 1994-10-28 Hitachi Ltd 基準電圧発生回路
JP3533877B2 (ja) * 1997-04-16 2004-05-31 ミツミ電機株式会社 定電圧回路
FR2764450B1 (fr) * 1997-06-04 1999-08-27 Sgs Thomson Microelectronics Systeme de fourniture d'une tension regulee
JP3197240B2 (ja) * 1997-08-08 2001-08-13 東光株式会社 比較回路
JPH11186896A (ja) * 1997-12-24 1999-07-09 Nec Ic Microcomput Syst Ltd 半導体装置
JP3478752B2 (ja) 1998-02-23 2003-12-15 キヤノン株式会社 演算増幅器
US6469564B1 (en) * 1998-04-14 2002-10-22 Minebea Co., Ltd. Circuit simulating a diode
EP1016212A1 (en) * 1998-07-14 2000-07-05 Koninklijke Philips Electronics N.V. Cmos delay circuit using substrate biassing
JP2000056843A (ja) * 1998-08-04 2000-02-25 Toyota Autom Loom Works Ltd 基準電圧生成回路
JP2000111867A (ja) * 1998-10-05 2000-04-21 Seiko Epson Corp 液晶駆動電源回路
JP3252827B2 (ja) 1999-04-21 2002-02-04 日本電気株式会社 電源電圧変動抑制回路
FR2798480B1 (fr) * 1999-09-10 2001-10-26 St Microelectronics Sa Regulateur de tension
CN1312493A (zh) 2000-02-07 2001-09-12 精工电子有限公司 半导体集成电路
JP4559643B2 (ja) 2000-02-29 2010-10-13 セイコーインスツル株式会社 ボルテージ・レギュレータ、スイッチング・レギュレータ、及びチャージ・ポンプ回路
JP4325085B2 (ja) 2000-06-30 2009-09-02 株式会社デンソー 直流電源回路
JP2002023870A (ja) * 2000-07-10 2002-01-25 Ricoh Co Ltd 基準電圧回路および該基準電圧回路を用いたボルテージ・レギュレータ
US6333623B1 (en) * 2000-10-30 2001-12-25 Texas Instruments Incorporated Complementary follower output stage circuitry and method for low dropout voltage regulator
JP4647130B2 (ja) * 2001-04-25 2011-03-09 新日本無線株式会社 基準電圧発生回路
JP3527216B2 (ja) * 2001-05-29 2004-05-17 シャープ株式会社 直流安定化電源回路
JP2004157580A (ja) * 2002-11-01 2004-06-03 Matsushita Electric Ind Co Ltd 電源回路、半導体集積回路装置及び液晶表示装置
US6952334B2 (en) * 2003-10-07 2005-10-04 Semiconductor Components Industries, L.L.C. Linear regulator with overcurrent protection
JP4515821B2 (ja) * 2004-05-25 2010-08-04 ルネサスエレクトロニクス株式会社 駆動回路、動作状態検出回路及び表示装置
JP2007094970A (ja) * 2005-09-30 2007-04-12 Toko Inc 電圧供給回路

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803600B2 (en) 2010-02-04 2014-08-12 Novatek Microelectronics Corp. Output buffer circuit capable of enhancing stability
CN102195635A (zh) * 2010-03-04 2011-09-21 联咏科技股份有限公司 可提高稳定性的输出缓冲电路
CN104009515A (zh) * 2013-02-27 2014-08-27 蔡富生 控制流经分支的分支电流的电流控制电路及电流控制方法
CN104009515B (zh) * 2013-02-27 2017-01-11 蔡富生 控制流经分支的分支电流的电流控制电路及电流控制方法
CN104635050A (zh) * 2013-11-08 2015-05-20 瑞昱半导体股份有限公司 阻抗检测装置与方法
CN104635050B (zh) * 2013-11-08 2017-06-09 瑞昱半导体股份有限公司 阻抗检测装置与方法
CN106712498A (zh) * 2017-01-09 2017-05-24 格科微电子（上海）有限公司 稳压电荷泵装置及其控制方法
CN107102493B (zh) * 2017-05-22 2020-03-06 友达光电股份有限公司 一种主动元件阵列基板及显示面板的操作方法
CN107102493A (zh) * 2017-05-22 2017-08-29 友达光电股份有限公司 一种主动元件阵列基板及显示面板的操作方法
CN109460104A (zh) * 2018-12-03 2019-03-12 惠科股份有限公司 一种电压调节电路、电压调节装置以及显示装置
CN109460104B (zh) * 2018-12-03 2020-11-06 惠科股份有限公司 一种电压调节电路、电压调节装置以及显示装置
CN110212880A (zh) * 2019-07-04 2019-09-06 深圳贝特莱电子科技股份有限公司 一种电荷放大器电路及其时序控制方法
CN110212880B (zh) * 2019-07-04 2024-03-22 深圳贝特莱电子科技股份有限公司 一种电荷放大器电路及其时序控制方法
CN112164368A (zh) * 2020-10-20 2021-01-01 北京集创北方科技股份有限公司 显示驱动装置及电子设备
US11990088B2 (en) 2020-10-20 2024-05-21 Chipone Technology (Beijing) Co., Ltd. Display driving device and electronic apparatus
CN113012611A (zh) * 2021-02-26 2021-06-22 深圳市华星光电半导体显示技术有限公司 电压侦测电路、显示装置及其显示驱动方法

Also Published As

Publication number Publication date
US20070139021A1 (en) 2007-06-21
JP4757623B2 (ja) 2011-08-24
CN1987711B (zh) 2011-02-16
US7772813B2 (en) 2010-08-10
JP2007172222A (ja) 2007-07-05
TW200735013A (en) 2007-09-16
KR20070066955A (ko) 2007-06-27

Similar Documents

Publication Publication Date Title
CN1987711B (zh) 电源电路
US7439716B2 (en) DC-DC converter and method
US8044708B2 (en) Reference voltage generator
CN101924469A (zh) 具有快速瞬态响应的开关电源
CN102130666A (zh) 占空比调节电路及方法
US8648639B2 (en) Duty adjustment circuits and signal generation devices using the same
CN101896874A (zh) 恒压电路
KR20100081552A (ko) 차지 펌프 회로 및 이를 이용한 전압 변환 장치
CN105207480A (zh) 一种轻载时低输出纹波的同步降压型dc-dc转换器
CN102005917B (zh) 一种恒压输出电荷泵电路
US20160336855A1 (en) High Efficiency DC-to-DC Converter with Adaptive Output Stage
KR20130034852A (ko) 저전압 강하 레귤레이터
US20150372592A1 (en) Apparatus and methods for low voltage high psrr systems
US7759905B2 (en) Linear battery charger
CN110109501B (zh) 负载跳变快速响应电路及快速响应方法
US8866550B2 (en) Amplifier circuit with overshoot suppression
CN117389371B (zh) 一种适用于ldo的双环路频率补偿电路及其补偿方法
CN116846354B (zh) 一种具有限流及自适应静态电流的电流误差放大器
EP1769299B1 (en) Common-mode voltage generator for a battery-supplied handset apparatus
CN108258896B (zh) 软启动电路以及电源系统
CN107492929B (zh) 设置有电流保护电路的充电电路
CN105699915A (zh) 一种开关电源自适应动态检测电路
CN114513127A (zh) 电压模式开关模式转换器中的补偿
CN113485518A (zh) 一种通用型ldo瞬态响应增强电路
KR101089896B1 (ko) 저전압 강하 레귤레이터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110216

Termination date: 20121220