JP6646392B2

JP6646392B2 - 表示ドライバ

Info

Publication number: JP6646392B2
Application number: JP2015184791A
Authority: JP
Inventors: 祐輝秋山; 厚志平間
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2015-09-18
Filing date: 2015-09-18
Publication date: 2020-02-14
Anticipated expiration: 2035-09-18
Also published as: JP2017058578A

Description

本発明は、映像信号に応じて表示デバイスを駆動する表示ドライバに関する。

表示装置としての例えば液晶表示装置には、液晶表示パネルと、映像信号に基づく各画素の輝度レベルに対応した階調電圧を液晶表示パネルのデータ線に供給する表示ドライバとが設けられている。表示ドライバにおいては、映像信号で表現可能な輝度レベルの階調毎に、その階調に対応した電圧値を有する基準電圧を生成する。表示ドライバは、各階調に対応した基準電圧のうちから、映像信号によって表される輝度階調に対応した基準電圧を選択し、選択した基準電圧を上記した階調電圧として液晶表示パネルのデータ線に印加する。

ところで、基準電圧を生成する為の源となる電源電圧に変動が生じると、階調電圧の印加に伴って液晶表示パネルのデータ線に流れ込む電流量も変化する。この際、データ線に流れ込む電流量が増加すると、データ線の配線抵抗及び寄生容量等により、電源電圧が低下してしまう場合があった。

そこで、このような電圧降下を防止する為に、基準電圧を生成するラダー抵抗の電圧を検出し、検出した電圧に対応した電流量の電流を吐き出し電流としてラダー抵抗に供給するようにした階調電圧発生回路が提案されている（例えば、特許文献１参照）。この階調電圧発生回路では、ラダー抵抗における各出力点でのインピーダンスを下げる為に、オペアンプを介して電源電圧をラダー抵抗に印加している。

特開２００７−８６３９１号公報

上記した階調電圧発生回路では、ラダー抵抗の電圧を検出した後に、その検出した電圧に対応した電流量の電流を吐き出し電流としてラダー抵抗に供給している。よって、例えば当該ラダー抵抗で生成された基準電圧を出力するアンプの入力容量を充電する際に生じる比較的短い周期の電圧降下に対しては、上記したような補助的な電流の吐き出し動作が追従しきれない場合があり、一時的に電源電圧の低下を招く虞があった。このような一時的な電源電圧の低下によると、生成された階調電圧が映像信号によって表される輝度階調に対応した所望の電圧値に到るまでに遅延が生じてしまい、画像品質の劣化を招く場合があった。

そこで、本発明は、電源電圧の低下に伴う階調電圧の供給遅延を抑制して、画像品質の劣化を防止することが可能なる表示ドライバを提供することを目的とする。

本発明に係る表示ドライバは、映像信号に基づく画素毎の輝度レベルをｋ（ｋは２以上の整数）段階の輝度階調で表す画素データ片の系列に応じて表示デバイスを駆動する表示ドライバであって、前記ｋ段階の輝度階調に対応した第１〜第ｋの基準階調電圧を生成する基準階調電圧生成部と、前記画素データ片の系列から前記画素データ片を順次取り込み、ｎ（ｎは２以上の整数）個の前記画素データ片からなる画素データ群毎に各画素データ群を１水平走査期間毎に順次出力するデータ取込部と、前記第１〜第ｋの基準階調電圧のうちから、前記データ取込部から出力された前記画素データ片によって表される前記輝度階調に対応した基準階調電圧を選択し、選択した前記基準階調電圧を有する駆動電圧を前記表示デバイスに印加する電圧変換出力部と、を有し、前記基準階調電圧生成部は、第１の電圧が印加されている第１の電圧供給ラインと、前記第１の電圧より低い第２の電圧が印加されている第２の電圧供給ラインと、前記第１の電圧供給ラインの電圧と前記第２の電圧供給ラインの電圧との間の電圧を分圧することにより前記第１〜第ｋの基準階調電圧を得るラダー抵抗と、前記第１の電圧供給ラインの電圧から電圧変動分を除去した電圧を第１の補助電圧として生成し、前記データ取込部が出力する前記画素データ群を第１の画素データ群から第２の画素データ群に切り替える期間であって前記第２の画素データ群を出力する１水平走査期間内の期間である出力切替期間中に前記第１の補助電圧を前記第１の電圧供給ラインに印加する第１の補助電圧印加部と、を含み、前記第１の補助電圧印加部は、前記第１の電圧供給ラインの電圧から電圧変動分を除去した電圧を出力するローパスフィルタと、前記ローパスフィルタの出力を増幅するアンプと、前記出力切替期間中はオン状態となって前記アンプから出力された電圧を前記第１の補助電圧として前記第１の電圧供給ラインに印加する一方、前記出力切替期間以外の期間中はオフ状態となって前記第１の補助電圧の印加を停止するスイッチと、を有する。

本発明では、電源電圧に基づく電圧を電圧供給ラインを介してラダー抵抗に印加することによりｋ階調に対応した第１〜第ｋの基準階調電圧を生成するにあたり、電圧供給ラインの電圧から電圧変動分を除去して得た補助電圧を、画素データ片の系列中の画素データ片の出力切替期間中に電圧供給ラインに印加するようにしている。

これにより、電源電圧が一時的に低下し、それ故、ラダー抵抗に供給される電圧が一時的に低下してしまっても、この間、電圧供給ラインの電圧から電圧変動分を除去した一定の電圧値を有する補助電圧がラダー抵抗に供給される。よって、ラダー抵抗が生成する基準階調電圧の各々は、電源電圧の変動に拘わらず、所望とする電圧値を維持することになるので、基準階調電圧の供給遅延に伴う画像品質の劣化を防止することが可能となる。

また、本発明においては、電源電圧の低下が生じる可能性が高い画素データの切替期間中に強制的に補助電圧をラダー抵抗に印加している。よって、画素データの切替周期が高速化したが故に比較的短い周期で断続的に電源電圧の低下が生じても、確実に電源電圧の低下が生じ得る期間内に補助電圧を印加することができると共に、補助電圧を常時印加する場合に比して電力消費量を低減させることが可能となる。

本発明に係る表示ドライバを含む表示装置１００の概略構成を示す図である。

データドライバ１３の内部構成を示すブロック図である。

補助電圧印加部ＳＶＧ１の動作例を説明する為のタイムチャートである。

基準階調電圧生成部１３３の内部構成の一例を示す回路図である。

基準階調電圧生成部１３３の内部構成の他の一例を示す回路図である。

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

図１は、本発明に係る表示ドライバを含む表示装置１００の概略構成を示す図である。図１において、表示デバイス２０は、例えば液晶又は有機ＥＬパネル等からなる。表示デバイス２０には、２次元画面の水平方向に伸張するｍ個（ｍは２以上の自然数）の水平走査ラインＳ₁〜Ｓ_mと、２次元画面の垂直方向に伸張するｎ個（ｎは２以上の自然数）のデータラインＤ₁〜Ｄ_nとが形成されている。水平走査ライン及びデータラインの各交叉部には、画素を担う表示セルが形成されている。尚、表示デバイス２０の水平走査ラインＳ₁〜Ｓ_mは走査ドライバ１２と接続されており、データラインＤ₁〜Ｄ_nはデータドライバ１３と接続されている。

駆動制御部１１は、映像信号ＶＤ中から水平同期信号を検出して走査ドライバ１２に供給する。また、駆動制御部１１は、映像信号ＶＤに基づき各画素の輝度レベルを例えば８ビットの２５６段階の輝度階調で表す画素データ片の系列を含む信号を生成し、これを画像データ信号ＰＤとしてデータドライバ１３に供給する。

走査ドライバ１２は、駆動制御部１１から供給された水平同期信号に同期したタイミングで、水平走査パルスを表示デバイス２０の水平走査ラインＳ₁〜Ｓ_mの各々に順次印加する。

データドライバ１３は、半導体ＩＣ（integrated circuit）チップに形成されている。データドライバ１３は、画像データ信号ＰＤ中の画素データ片を１水平走査ライン分ずつ、つまりｎ個毎に取り込む。そして、データドライバ１３は、取り込んだｎ個の画素データ片で表される輝度階調に対応した階調電圧値を夫々が有する画素駆動電圧Ｇ₁〜Ｇ_nを生成し、表示デバイス２０のデータラインＤ₁〜Ｄ_nに印加する。

図２は、本発明に係る表示ドライバとしてのデータドライバ１３の内部構成を示すブロック図である。図２において、データ取込部１３１は、駆動制御部１１から供給された画像データ信号ＰＤにおける画素データ片の系列を順次取り込む。そして、１水平走査ライン分のｎ個の画素データ片を取り込む度に、これらｎ個の画素データ片を１水平走査ライン期間に亘り、画素データＱ₁〜Ｑ_nとして階調電圧変換部１３２に供給する。これにより、データ取込部１３１は、例えば図３に示すように、先ず、水平走査ラインＳ₁に接続されているｎ個の画素に夫々対応した画素データＱ₁〜Ｑ_nからなる画素データ群Ｇ１を１水平走査期間（１Ｈ）に亘り階調電圧変換部１３２に供給する。そして、引き続き、データ取込部１３１は、水平走査ラインＳ₂に接続されているｎ個の画素に夫々対応した画素データＱ₁〜Ｑ_nからなる画素データ群Ｇ２を１水平走査期間に亘り階調電圧変換部１３２に供給する。同様にして、データ取込１３１は、水平走査ラインＳ₃に対応した画素データ群Ｇ３を１水平走査期間に亘り階調電圧変換部１３２に供給し、引き続き水平走査ラインＳ₄に対応した画素データ群Ｇ４を１水平走査期間に亘り階調電圧変換部１３２に供給する。

更に、データ取込部１３１は、階調電圧変換部１３２に供給する１水平走査ライン分の画素データＱ₁〜Ｑ_nを次の１水平走査ライン分の画素データＱ₁〜Ｑ_nに切り替えるタイミングで図３に示すように所定期間ｔ０に亘り論理レベル１となり、他の期間では論理レベル０の状態を維持する出力タイミング信号ＴＰ１を生成する。尚、所定期間ｔ０は、８ビットの画素データＱが最低輝度の階調を表す［００］ｈから最高輝度の階調を表す［ＦＦ］ｈに切り替わってから、実際に画素駆動電圧Ｇが最低輝度に対応した電圧値の状態から最高輝度に対応した電圧値の状態に推移するまでに費やされる時間よりも短い時間（例えば１．５μｓ）に設定される。

すなわち、データ取込部１３１は、１水平走査期間毎の画素データ群の出力切替期間内では論理レベル１を有し、その他の期間では論理レベル０を有する出力タイミング信号ＴＰ１を生成し、これを基準階調電圧生成部１３３に供給する。

基準階調電圧生成部１３３は、８ビットの画素データで表現可能な２５６階調分の正極性の基準階調電圧Ｙ₁〜Ｙ₂₅₆及び負極性の基準階調電圧Ｘ₁〜Ｘ₂₅₆を生成し、これら基準階調電圧Ｙ₁〜Ｙ₂₅₆及びＸ₁〜Ｘ₂₅₆を階調電圧変換部１３２に供給する。尚、基準階調電圧生成部１３３の詳細な構成及び動作については後述する。

階調電圧変換部１３２は、データ取込部１３１から供給された画素データＱ₁〜Ｑ_nの各々を、その画素データＱによって表される輝度階調に対応した正極性の電圧値を有する階調電圧Ｐ₁〜Ｐ_nに変換する。更に、階調電圧変換部１３２は、画素データＱ₁〜Ｑ_nの各々を、その画素データＱによって表される輝度階調に対応した負極性の電圧値を有する階調電圧Ｎ₁〜Ｎ_nに変換する。

すなわち、階調電圧変換部１３２は、画素データＱ₁〜Ｑ_nの各々毎に、正極性の基準階調電圧Ｙ₁〜Ｙ₂₅₆のうちから、その画素データＱによって表される輝度階調に対応した基準階調電圧Ｙを選択する。階調電圧変換部１３２は、このように選択したｎ個の基準階調電圧Ｙを夫々が有する正極性の階調電圧Ｐ₁〜Ｐ_nを極性切替部１３４に供給する。更に、階調電圧変換部１３２は、画素データＱ₁〜Ｑ_nの各々毎に、負極性の基準階調電圧Ｘ₁〜Ｘ₂₅₆のうちから、その画素データＱによって表される輝度階調に対応した基準階調電圧Ｘを選択する。階調電圧変換部１３２は、このように選択したｎ個の基準階調電圧Ｘを夫々が有する負極性の階調電圧Ｎ₁〜Ｎ_nを極性切替部１３４に供給する。

極性切替部１３４は、正極性の階調電圧Ｐ₁〜Ｐ_nと、負極性の階調電圧Ｎ₁〜Ｎ_nとを所定の周期にて交互に選択し、選択した方を階調電圧Ａ₁〜Ａ_nとして出力部１３５に供給する。

出力部１３５は、階調電圧Ａ₁〜Ａ_nを個別に増幅して得られた電圧を上記した画素駆動電圧Ｇ₁〜Ｇ_nとして生成し、表示デバイス２０のデータラインＤ₁〜Ｄ_nに印加する。
以下に、基準階調電圧生成部１３３の構成及び動作について説明する。

図４は、基準階調電圧生成部１３３の内部構成の一例を示す回路図である。図４において、ラダー抵抗ＬＤＹは、直列に接続された抵抗ＲＰ１〜ＲＰ２５５を有する。オペアンプＯＰ１は、出力端と反転入力端とが互いに接続されているボルテージフォロワからなり、非反転入力端に印加された第１の電圧ＤＶ１を、その出力端に接続されている電圧供給ラインＧＬ１を介してラダー抵抗ＬＤＹの抵抗ＲＰ２５５の一端に印加する。オペアンプＯＰ２は、出力端と反転入力端とが互いに接続されているボルテージフォロワからなり、非反転入力端に印加された第２の電圧ＤＶ２を、その出力端に接続されている電圧供給ラインＧＬ２を介してラダー抵抗ＬＤＹの抵抗ＲＰ１の一端に印加する。

尚、上記した電圧ＤＶ１及びＤＶ２は共に電源回路（図示せぬ）で生成された電源電圧に基づいて生成されたものであり、電圧ＤＶ２は、電圧ＤＶ１よりも小なる電圧値を有する。

かかる構成により、ラダー抵抗ＬＤＹは、電圧供給ラインＧＬ１を介して抵抗ＲＰ２５５の一端に印加された電圧ＤＶ１を、８ビットの画素データで表現可能な最高の輝度階調である第２５６階調に対応した正極性の基準階調電圧Ｙ₂₅₆として出力する。また、ラダー抵抗ＬＤＹは、電圧供給ラインＧＬ２を介して抵抗ＲＰ１の一端に印加された電圧ＤＶ２を、８ビットの画素データで表現可能な最低の輝度階調である第１階調に対応した正極性の基準階調電圧Ｙ₁として出力する。更に、ラダー抵抗ＬＤＹは、電圧ＤＶ１及び電圧ＤＶ２間の電圧値を抵抗ＲＰ１〜ＲＰ２５５によって分圧することにより、正極性の基準階調電圧Ｙ₂〜Ｙ₂₅₅を生成する。

図４において、ラダー抵抗ＬＤＸは、直列に接続された抵抗ＲＮ１〜ＲＮ２５５を有する。オペアンプＯＰ３は、出力端と反転入力端とが互いに接続されているボルテージフォロワからなり、非反転入力端に印加された第３の電圧ＤＶ３を、その出力端に接続されている電圧供給ラインＧＬ３を介してラダー抵抗ＬＤＸの抵抗ＲＮ２５５の一端に印加する。オペアンプＯＰ４は、出力端と反転入力端とが互いに接続されているボルテージフォロワからなり、非反転入力端に印加された第４の電圧ＤＶ４を、その出力端に接続されている電圧供給ラインＧＬ４を介してラダー抵抗ＬＤＸの抵抗ＲＮ１の一端に印加する。

尚、上記した電圧ＤＶ３及びＤＶ４も上記した電源回路で生成された電源電圧に基づいて生成されたものであり、電圧ＤＶ４は、電圧ＤＶ３よりも小なる電圧値を有する。つまり、電圧ＤＶ１〜ＤＶ４の電圧値の大小関係は、ＤＶ１＞ＤＶ２＞ＤＶ３＞ＤＶ４となる。

上記した構成により、ラダー抵抗ＬＤＸは、電圧供給ラインＧＬ３を介して抵抗ＲＮ２５５の一端に印加された電圧ＤＶ３を、８ビットの画素データで表現可能な最高の輝度階調である第２５６階調に対応した負極性の基準階調電圧Ｘ₂₅₆として出力する。また、ラダー抵抗ＬＤＸは、電圧供給ラインＧＬ４を介して抵抗ＲＮ１の一端に印加された電圧ＤＶ４を、８ビットの画素データで表現可能な最低の輝度階調である第１階調に対応した負極性の基準階調電圧Ｘ₁として出力する。更に、ラダー抵抗ＬＤＸは、電圧ＤＶ３及び電圧ＤＶ４間の電圧値を抵抗ＲＮ１〜ＲＮ２５５によって分圧することにより、負極性の基準階調電圧Ｘ₂〜Ｘ₂₅₅を生成する。

更に、基準階調電圧生成部１３３には、図４に示すように、補助電圧印加部ＳＶＧ１が含まれている。

補助電圧印加部ＳＶＧ１は、抵抗ＲＥ、コンデンサＣ、オペアンプＡＰ及びスイッチＳＷを含む。抵抗ＲＥは、その一端が電圧供給ラインＧＬ１に接続されており他端がラインＬを介してコンデンサＣの一端、及びオペアンプＡＰの非反転入力端に接続されている。コンデンサＣの他端には接地電位が印加されている。すなわち、抵抗ＲＥ及びコンデンサＣからなるローパスフィルタが、電圧供給ラインＧＬ１の電圧から電圧変動分を除去した電圧を、オペアンプＡＰの非反転入力端に供給する。オペアンプＡＰは、出力端と反転入力端とが互いに接続されているボルテージフォロワからなり、ラインＬの電圧をそのまま自身の出力端を介してスイッチＳＷに供給する。

スイッチＳＷは、データ取込部１３１から例えば論理レベル１の出力タイミング信号ＴＰ１が供給された場合にオン状態となり、オペアンプＡＰから供給された電圧を補助電圧ＳＶとして電圧供給ラインＧＬ１に印加する。一方、論理レベル０の出力タイミング信号ＴＰ１が供給された場合には、スイッチＳＷはオフ状態となり、オペアンプＡＰの出力端と電圧供給ラインＧＬ１との電気的接続を遮断する。つまり、論理レベル０の出力タイミング信号ＴＰ１が供給された場合には、スイッチＳＷは、電圧供給ラインＧＬ１への補助電圧ＳＶの印加を停止するのである。

上記した構成により、補助電圧印加部ＳＶＧ１は、電圧供給ラインＧＬ１の電圧から電圧変動分を除去した電圧を補助電圧ＳＶとして生成し、これをスイッチＳＷを介して電圧供給ラインＧＬ１に印加する。

よって、電源電圧が一時的に低下し、それ故、オペアンプＯＰ１からラダー抵抗ＬＤＹに供給される電圧ＤＶ１の電圧値が一時的に低下してしまっても、この間、電圧ＤＶ１から電圧変動分を除去した一定の電圧値を有する補助電圧ＳＶがラダー抵抗ＬＤＹに印加される。これにより、ラダー抵抗ＬＤＹが生成する基準階調電圧Ｙ₁〜Ｙ₂₅₆の各々は、電源電圧の変動に拘わらず、所望とする電圧値を維持することになる。

従って、基準階調電圧生成部１３３では、電源電圧の低下に伴い電圧ＤＶ１の電圧値が一時的に低下してしまっても、基準階調電圧Ｙ₁〜Ｙ₂₅₆の供給遅延が生じないので、画像品質の劣化を防止することが可能となる。

ここで、補助電圧印加部ＳＶＧ１のスイッチＳＷは、図３に示すように、出力タイミング信号ＴＰ１が論理レベル１の状態にある間だけオン状態となり、上記した補助電圧ＳＶを電圧供給ラインＧＬ１に印加する。

すなわち、補助電圧印加部ＳＶＧ１は、電源電圧の低下が生じる可能性が高い画素データ群の出力切替期間中にだけ補助電圧ＳＶをラダー抵抗ＬＤＹに供給するのである。

よって、基準階調電圧生成部１３３によれば、画素データの切替周期が高速化したが故に比較的短い周期で断続的に電源電圧の低下が生じても、確実に電源電圧の低下が生じ得る期間内に補助電圧ＳＶを印加することができると共に、補助電圧ＳＶを常時印加する場合に比して電力消費量を低減させることが可能となる。

尚、上記実施例において、データドライバ１３では、映像信号に基づく画素毎の輝度レベルを２５６段階の輝度階調で表現するようにしているが、その輝度階調数は２５６に限定されない。

要するに、データドライバ１３としては、映像信号に基づく画素毎の輝度レベルをｋ（ｋは２以上の整数）段階の輝度階調で表す画素データ片（Ｑ）の系列に応じて表示デバイス（２０）を駆動するにあたり、以下の基準階調電圧生成部、データ取込部及び電圧変換出力部を含むものであれば良いのである。つまり、データ取込部（１３１）は、画素データ片の系列から画素データ片を順次取り込み１水平走査期間毎に順次出力する。
電圧変換出力部（１３２、１３５）は、基準階調電圧生成部（１３３）で生成されたｋ段階の輝度階調に対応した第１〜第ｋの基準階調電圧（Ｙ₁〜Ｙ₂₅₆）のうちから、データ取込部から出力された画素データ片によって表される輝度階調に対応した基準階調電圧を選択する。そして、選択した基準階調電圧を有する駆動電圧（Ｇ）を表示デバイスに印加する。基準階調電圧生成部は、第１の電圧（ＤＶ１）が印加されている第１の電圧供給ライン（ＧＬ１）と、この第１の電圧より低い第２の電圧（ＤＶ２）が印加されている第２の電圧供給ライン（ＧＬ２）との間の電圧を分圧することにより上記した第１〜第ｋの基準階調電圧を得るラダー抵抗（ＬＤＹ）を有する。更に、基準階調電圧生成部は、第１の電圧供給ラインの電圧から電圧変動分を除去した電圧を第１の補助電圧（ＳＶ）として生成し、データ取込部から出力された画素データ片の系列中において互いに隣接する画素データ片の出力切替期間中にこの第１の補助電圧を第１の電圧供給ラインに印加する。

また、上記実施例では、補助電圧印加部ＳＶＧ１を正極性の基準階調電圧Ｙ₁〜Ｙ₂₅₆を生成するラダー抵抗ＬＤＹの高電圧側の電圧供給ラインＧＬ１だけに設けているが、低電圧側の電圧供給ラインＧＬ２側にも同様に設けるようにしても良い。また、補助電圧印加部ＳＶＧ１を負極性の基準階調電圧Ｘ₁〜Ｘ₂₅₆を生成するラダー抵抗ＬＤＸの負電圧側の電圧供給ラインＧＬ３及びＧＬ４に夫々設けるようにしても良い。

図５は、かかる点に鑑みて為された基準階調電圧生成部１３３の内部構成の他の一例を示す回路図である。尚、図５に示す構成では、補助電圧制御部ＳＶＣと、夫々が補助電圧印加部ＳＶＧ１と同一の内部構成を有する補助電圧印加部ＳＶＧ２〜ＳＶＧ３とを追加した点を除く他の構成は、図４に示す構成と同一である。

図５に示す構成では、補助電圧印加部ＳＶＧ２の抵抗ＲＥの一端及びスイッチＳＷが共に電圧供給ラインＧＬ２に接続されており、補助電圧印加部ＳＶＧ３の抵抗ＲＥの一端及びスイッチＳＷが共に電圧供給ラインＧＬ３に接続されている。更に、図５に示す構成では、補助電圧印加部ＳＶＧ４の抵抗ＲＥの一端及びスイッチＳＷが共に電圧供給ラインＧＬ４に接続されている。

補助電圧制御部ＳＶＣは、駆動制御部１１で生成された画像データ信号ＰＤに基づき、１水平走査ライン分の画素データＱ₁〜Ｑ_nの各々毎に、その画素データＱが、最低輝度の階調［００］ｈを表す状態から最高輝度の階調［ＦＦ］ｈを表す状態に遷移したか否かを判定し、遷移した場合には当該画素データＱを特定画素データ片として設定する。

例えば、画素データＱ₁としての画素データ片の系列中において、隣接する画素データ片のうちの前方の画素データ片が最低の輝度階調を表し且つ後方の画素データ片が最高の輝度階調を表す場合に、後方の画素データ片が特定画素データ片として設定される。つまり、第１の水平走査ラインに対応した画素データＱ₁が最低の輝度階調［００］ｈを表し、次の第２の水平走査ラインに対応した画素データＱ₁が最高の輝度階調［ＦＦ］ｈを表す場合に、第２の水平走査ラインに対応した画素データＱ₁が特定画素データとして設定される。また、画素データＱ₂としての画素データ片の系列中において、隣接する画素データ片のうちの前方の画素データ片が最低の輝度階調を表し且つ後方の画素データ片が最高の輝度階調を表す場合に、後方の画素データ片が特定画素データ片として設定される。つまり、第１の水平走査ラインに対応した画素データＱ₂が最低の輝度階調［００］ｈを表し、次の第２の水平走査ラインに対応した画素データＱ₂が最高の輝度階調［ＦＦ］ｈを表す場合に、第２の水平走査ラインに対応した画素データＱ₂が特定画素データとして設定される。

そして、補助電圧制御部ＳＶＣは、１水平走査ライン毎に、その１水平走査ラインに対応した画素データＱ₁〜Ｑ_nのうちから特定画素データ片として設定された画素データＱの数を計数する。ここで、補助電圧制御部ＳＶＣは、１水平走査ライン分の画素データ群（Ｑ₁〜Ｑ_n）毎に、その画素データ群内において特定画素データ片として設定された画素データＱの数が所定数よりも多いか否かを判定する。この際、特定画素データ片として設定された画素データＱの数が所定数よりも多いと判定された場合、補助電圧制御部ＳＶＣは、その判定対象となった画素データ群が階調電圧変換部１３２に供給されている間に亘り、出力タイミング信号ＴＰ１を出力タイミング信号ＴＰ２として、補助電圧印加部ＳＶＧ２〜ＳＶＧ４各々のスイッチＳＷに供給する。一方、特定画素データ片として設定された画素データＱの数が所定数以下であると判定された場合、補助電圧制御部ＳＶＣは、その判定対象となった画素データ群が階調電圧変換部１３２に供給されている間に亘り、補助電圧の停止を示す論理レベル０の出力タイミング信号ＴＰ２を、補助電圧印加部ＳＶＧ２〜ＳＶＧ４各々のスイッチＳＷに供給する。

例えば、図３に示す一例では、階調電圧変換部１３２に供給される１水平走査ライン分の画素データＱ₁〜Ｑ_nが、画素データ群Ｇ１からＧ２に切り替わり、引き続きＧ２からＧ３に切り替わる際には、特定画素データ片として設定された画素データＱの数は所定数より多くなっている。よって、図３に示すように、画素データ群Ｇ１〜Ｇ３が階調電圧変換部１３２に供給されている期間中は、補助電圧制御部ＳＶＣは、出力タイミング信号ＴＰ１をそのまま出力タイミング信号ＴＰ２として補助電圧印加部ＳＶＧ２〜ＳＶＧ４各々のスイッチＳＷに供給する。これにより、画素データ群Ｇ１〜Ｇ３の系列中における各出力切替期間内において、図３に示すように論理レベル１の出力タイミング信号ＴＰ２が供給されている間に亘り、補助電圧印加部ＳＶＧ２〜ＳＶＧ４各々のスイッチＳＷがオン状態となり、補助電圧ＳＶが電圧供給ラインＧＬ２〜ＧＬ４に印加される。

一方、図３において、１水平走査ライン分の画素データＱ₁〜Ｑ_nが画素データ群Ｇ３からＧ４に切り替わる際には、特定画素データ片として設定された画素データＱの数が所定数以下になっている。よって、図３に示すように、画素データ群Ｇ４が階調電圧変換部１３２に供給されている期間中は、補助電圧制御部ＳＶＣは、補助電圧の停止を示す論理レベル０固定の出力タイミング信号ＴＰ２を補助電圧印加部ＳＶＧ２〜ＳＶＧ４各々のスイッチＳＷに供給する。これにより、画素データ群Ｇ３からＧ４への切り替わり期間内では、補助電圧印加部ＳＶＧ２〜ＳＶＧ４各々のスイッチＳＷがオフ状態となり、電圧供給ラインＧＬ２〜ＧＬ４への補助電圧ＳＶの印加が停止する。

すなわち、１水平走査ライン分の画素データＱ₁〜Ｑ_nのうちで、その値が最低輝度の階調［００］ｈを表す状態から最高輝度の階調［ＦＦ］ｈを表す状態に遷移する画素データＱ（特定画素データ）の数が所定数よりも多い場合には、電源電圧の低下が生じる可能性が高い。一方、特定画素データの数が所定数以下となる場合には、電源電圧の低下が生じる可能性が低い。

そこで、補助電圧印加部ＳＶＧ２〜ＳＶＧ４では、上記した特定画素データの数が所定数よりも多い場合にだけ、補助電圧ＳＶを電圧供給ラインＧＬ２〜ＧＬ４に印加することにより、無効電力の消費を抑えるようにしたのである。

１１駆動制御部
１３データドライバ
１３３基準階調電圧生成部
ＡＰオペアンプ
Ｃコンデンサ
ＬＤＹ、ＬＤＸラダー抵抗
ＯＰ１〜ＯＰ４オペアンプ
ＲＥ抵抗
ＳＶＧ１補助電圧印加部
ＳＷスイッチ

Claims

映像信号に基づく画素毎の輝度レベルをｋ（ｋは２以上の整数）段階の輝度階調で表す画素データ片の系列に応じて表示デバイスを駆動する表示ドライバであって、
前記ｋ段階の輝度階調に対応した第１〜第ｋの基準階調電圧を生成する基準階調電圧生成部と、
前記画素データ片の系列から前記画素データ片を順次取り込み、ｎ（ｎは２以上の整数）個の前記画素データ片からなる画素データ群毎に各画素データ群を１水平走査期間毎に順次出力するデータ取込部と、
前記第１〜第ｋの基準階調電圧のうちから、前記データ取込部から出力された前記画素データ片によって表される前記輝度階調に対応した基準階調電圧を選択し、選択した前記基準階調電圧を有する駆動電圧を前記表示デバイスに印加する電圧変換出力部と、を有し、
前記基準階調電圧生成部は、
第１の電圧が印加されている第１の電圧供給ラインと、
前記第１の電圧より低い第２の電圧が印加されている第２の電圧供給ラインと、
前記第１の電圧供給ラインの電圧と前記第２の電圧供給ラインの電圧との間の電圧を分圧することにより前記第１〜第ｋの基準階調電圧を得るラダー抵抗と、
前記第１の電圧供給ラインの電圧から電圧変動分を除去した電圧を第１の補助電圧として生成し、前記データ取込部が出力する前記画素データ群を第１の画素データ群から第２の画素データ群に切り替える期間であって前記第２の画素データ群を出力する１水平走査期間内の期間である出力切替期間中に前記第１の補助電圧を前記第１の電圧供給ラインに印加する第１の補助電圧印加部と、を含み、
前記第１の補助電圧印加部は、
前記第１の電圧供給ラインの電圧から電圧変動分を除去した電圧を出力するローパスフィルタと、
前記ローパスフィルタの出力を増幅するアンプと、
前記出力切替期間中はオン状態となって前記アンプから出力された電圧を前記第１の補助電圧として前記第１の電圧供給ラインに印加する一方、前記出力切替期間以外の期間中はオフ状態となって前記第１の補助電圧の印加を停止するスイッチと、を有することを特徴とする表示ドライバ。
前記ローパスフィルタは、前記第１の電圧供給ラインに一端が接続されている抵抗と、接地電位が一端に印加されており他端が前記抵抗の他端に接続されているコンデンサとを含み、
前記アンプは、ボルテージフォロワのオペアンプであることを特徴とする請求項１記載の表示ドライバ。
前記第２の電圧供給ラインの電圧から電圧変動分を除去した電圧を第２の補助電圧として生成し、前記データ取込部から出力された前記画素データ片の系列中において互いに隣接する画素データ片の出力切替期間中に前記第２の補助電圧を前記第２の電圧供給ラインに印加する第２の補助電圧印加部と、
前記画素データ群に含まれるｎ個の前記画素データ片の各々毎に、その画素データ片による前記１水平走査期間毎の系列中において互いに隣接する画素データ片のうちの前方の画素データ片が最低の輝度階調を表し且つ後方の画素データ片が最高の輝度階調を表す場合に前記後方の画素データ片を特定画素データ片として設定し、前記画素データ群毎に前記特定画素データ片に設定された前記画素データ片の数が所定数以下である場合には、前記第２の電圧供給ラインへの第２の補助電圧の印加を停止する補助電圧制御部と、を含むことを特徴とする請求項１又は２に記載の表示ドライバ。