KR101051104B1

KR101051104B1 - 액정표시패널용 신호 처리 장치 및 이를 포함하는액정표시장치

Info

Publication number: KR101051104B1
Application number: KR1020080055356A
Authority: KR
Inventors: 박봉임; 전병길; 최남곤; 박종현; 전봉주; 김윤재; 정재원; 최용준; 조동범
Original assignee: 삼성전자주식회사
Priority date: 2008-06-12
Filing date: 2008-06-12
Publication date: 2011-07-22
Also published as: KR20090129214A

Abstract

신호 처리 장치 및 이를 포함하는 액정표시장치가 제공된다. 이 신호 처리 장치와 이를 포함하는 액정표시장치는 이전 영상 데이터의 목표 계조값을 기준 계조값으로 보상한다. 이때, 상기 기준 계조값은 상기 이전 영상 데이터에 의해 표시패널로부터 실제로 시인되는 계조값이다. 상기 신호 처리 장치 및 상기 액정 표시 장치는 이 기준 계조값과 현재 영상 데이터의 목표 계조값을 이용하여 보상 데이터를 생성한다. 따라서, 상기 현재 영상 데이터의 목표 계조값이 과잉 보상되는 것을 방지한다.

Description

액정표시패널용 신호 처리 장치 및 이를 포함하는 액정표시장치{SIGNAL PROCESS DEVICE FOR LIQUID DISPLAY PANEL AND LIQUID CRYSTAL DISPLAY DEVICE INCLUDING THE SAME}

본 발명은 액정표시패널용 신호 처리 장치 및 이를 포함하는 액정표시장치에 관한 것으로서, 더욱 상세하게는 현재 프레임에 보상전압을 인가하여 응답속도를 향상시키는 신호 처리 장치 및 이를 포함하는 액정표시장치에 관한 것이다.

일반적으로 액정표시장치는 액정의 응답 속도가 느린 단점으로 인하여 동영상 구현이 어렵다. 액정의 느린 응답 속도를 개선하기 위해 동적 용량 보상(Dynamic Capacitance Compensation: DCC) 기술이 개발된 바 있다.

도 1은 종래의 DCC 기술이 적용된 액정에 인가되는 데이터 전압의 전압 파형과 상기 액정으로부터 나타나는 휘도 파형을 보여주는 도면이고, 도 2는 종래의 DCC 기술의 문제점을 설명하기 위한 도면이다.

도 1을 참조하면, 이전 프레임(N-1)의 영상 데이터(DATA1)는 제1 목표전압(V1)에 대응하고, 현재 프레임(N)의 영상 데이터(DATA2)는 상기 제1 목표전압(V1)보다 높은 제2 목표전압(V2)에 대응한다. 상기 제1 목표전압(V1)과 제2 목표 전압(V2)의 전압차가 기 설정된 기준 값보다 큰 경우, 상기 제2 목표전압(V2)이 액정에 인가되더라도 액정의 느린 응답속도로 인해 현재 프레임(N) 내에서 원하는 목표 휘도(L1)에 도달하기 어렵다. 도 1에서는 대략 2 프레임이 경과된 후에 목표 휘도에 도달한 예가 도시된다(곡선 A를 참조). 이러한 문제를 해결하기 위해, DCC 기술은 상기 제2 목표전압(V2)을 상기 제2 목표전압(V2)보다 높은 보상전압(Vc)으로 오버 드라이빙시킨다. 따라서, 상기 현재 프레임(N)에서 상기 액정에는 상기 오버 드라이빙된 제3 목표전압(V3)이 인가되고, 그 결과 라이징 타임이 감소되어 한 프레임(N) 내에 원하는 목표휘도(L)에 도달할 수 있다(곡선 B를 참조).

그런데, 도 2에 도시된 바와 같이, 이전 프레임(N-1)에서 휘도가 제1 목표전압에 대응하는 제1 목표 휘도(L1)에 도달하지 않은 상태에서, 현재 프레임(N)에 제2 목표전압(V2)을 오버드라이빙시킨 보상전압(Vc)이 인가되면, 현재 프레임(N)에서 제2 목표휘도(L2)를 초과하는 과잉휘도(L3)가 발생한다. 즉, 정상적인 DCC 처리과정이 수행되었음에도 불구하고, 현재 프레임에서는 과도한 보상전압(Vc)이 인가된 결과가 발생한다. 결과적으로, 1 프레임의 짧은 시간을 유지하는 이전 프레임(N-1) 동안, 폴링 트랜지션이 일어나는 데이터 전압이 해당 화소에 인가되고, 현재 프레임(N)에 DCC 기술이 적용된 보상전압이 상기 해당 화소에 인가되면, 상기 현재 프레임에서 상기 해당 화소로부터 과잉 휘도가 시인된다. 이러한 과잉휘도는 액정표시장치의 표시품질을 저하한다.

따라서, 본 발명의 기술적 과제는 현재 영상 데이터의 목표 계조값이 과도한 계조값으로 보상되는 것을 방지하는 신호 처리 장치를 제공하는 것이다.

본 발명의 다른 기술적 과제는 상기 신호 처리 장치를 구비한 액정표시장치를 제공하는 것이다.

상기와 같은 기술적 과제를 해결하기 위하여 본 발명의 일실시예에 따른 신호 처리 장치는 메모리, 룩업 테이블, 제1 및 제2 데이터 보상부를 포함한다.

구체적으로, 메모리는 외부장치로부터 데이터를 프레임 단위로 순차적으로 입력받아서 저장하고, 현재 프레임의 현재 데이터를 입력받아서 기저장된 이전 프레임의 이전 데이터를 출력한다. 룩업 테이블은 상기 이전 데이터의 목표 계조와 상기 현재 데이터의 목표 계조의 조합에 따라서 상기 이전 프레임 동안 상기 액정표시패널이 실제로 표시하는 다수의 기준 계조값이 기저장된다. 상기 룩업 테이블은 상기 외부장치로부터의 상기 현재 데이터와 상기 메모리로부터의 상기 이전 데이터를 어드레스로서 입력받고, 상기 현재 데이터와 상기 이전 데이터에 의해 맵핑되는 상기 기준 계조값을 이전 보상 데이터로서 출력한다. 상기 제1 데이터 보상부는 상기 외부 장치로부터의 상기 현재 데이터를 입력받아서 서로 다른 계조값을 갖는 제1 및 제2 서브 데이터로 변환하고, 상기 룩업 테이블로부터의 상기 이전 보상 데이터를 입력받아서 서로 다른 계조값을 갖는 제3 및 제4 서브 데이터로 변환한다. 상기 제2 데이터 보상부는 상기 제1 데이터 보상부로부터 제공된 상기 제1 및 제3 서브 데이터의 비교결과에 근거하여 상기 제1 서브 데이터를 제1 보상 데이터 로 변환하고, 상기 제1 데이터 보상부로부터 제공된 상기 제2 및 제4 서브 데이터의 비교결과에 근거하여 상기 제2 서브 데이터를 제2 보상 데이터로 변환한다.

상기와 같은 기술적 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 신호 처리 장치는 제1 데이터 보상부, 메모리, 룩업 테이블 및 제2 데이터 보상부를 포함한다.

구체적으로, 상기 제1 데이터 보상부는 외부장치로부터 매 프레임 단위로 영상 데이터를 입력받아서 서로 다른 계조값을 갖는 제1 및 제2 서브 데이터 변환하여 출력한다.

상기 메모리는 상기 제1 데이터 보상부로부터 상기 제1 및 제2 서브 데이터를 순차적으로 입력받아서 저장하고, 현재 프레임의 제1 및 제2 서브 데이터(이하, 제1 및 제2 현재 서브 데이터)를 입력받아서 기저장된 이전 프레임의 제1 및 제2 서브 데이터(이하, 제1 및 제2 이전 서브 데이터)를 출력한다.

상기 룩업 테이블에는 다수의 계조값이 저장된다. 상기 룩업 테이블에는 상기 제1 데이터 보상부로부터의 상기 제1 현재 서브 데이터와 상기 메모리로부터의 상기 제1 이전 서브 데이터가 입력된다. 상기 룩업 테이블은 상기 제1 현재 서브 데이터와 상기 제1 이전 서브 데이터의 조합에 의해 상기 이전 프레임 동안 상기 액정표시패널로부터 시인되는 상기 계조값을 제1 이전 서브 보상데이터로서 출력한다. 또한, 상기 룩업 테이블에는 상기 제1 데이터 보상부로부터의 제2 현재 서브 데이터와 상기 메모리로부터의 제2 이전 서브 데이터가 입력된다. 상기 룩업 테이블은 상기 제2 현재 서브 데이터와 상기 제2 이전 서브 데이터의 조합에 의해 상기 이전 프레임 동안 상기 액정표시패널로부터 시인되는 상기 계조값을 제2 이전 서브 보상 데이터로서 출력한다.

상기 제2 데이터 보상부는 상기 제1 데이터 보상부로부터 제공되는 상기 제1 현재 서브 데이터와 상기 룩업 테이블로부터 제공되는 제1 이전 서브 보상 데이터의 비교 결과에 근거하여 상기 제1 현재 서브 데이터를 제3 현재 서브 데이터로 변환하여 출력한다. 또한, 상기 제2 데이터 보상부는 상기 제1 데이터 보상부로부터 제공되는 상기 제2 현재 서브 데이터와 상기 룩업 테이블로부터 제공되는 제2 이전 서브 보상 데이터의 비교 결과에 근거하여 상기 제2 현재 서브 데이터를 제4 현재 서브 데이터로 변환하여 출력한다.

본 발명의 다른 실시예에 따른 액정표시장치는 신호 처리부, 데이터 구동부, 게이트 구동부 및 액정표시패널을 포함한다. 상기 신호 처리부는 연속하는 두 프레임에 대응하는 영상 데이터를 입력받아서 제1 및 제2 보상 데이터를 순차적으로 출력한다. 상기 데이터 구동부는 상기 제1 보상 데이터에 응답하여 제1 구간 동안 제1 데이터 전압을 생성하여 출력하고, 상기 제2 보상 데이터에 응답하여 제2 구간 동안 제2 데이터 전압을 생성하여 출력한다. 상기 게이트 구동부는 상기 제1 구간 동안 제1 게이트 신호를 출력하고, 상기 제2 구간 동안 제2 게이트 신호를 출력한다. 상기 액정표시패널은 상기 제1 게이트 신호 및 상기 제2 데이터 전압을 입력받는 제1 서브 화소 및 상기 제2 게이트 신호 및 상기 제2 데이터 전압을 입력받는 제2 서브 화소로 이루어진 화소를 포함하여 영상을 표시한다. 여기서, 상기 신호 처리부는 메모리, 룩업 테이블, 제1 및 제2 데이터 보상부를 포함한다.

본 발명의 신호 처리 장치는 이전 영상 데이터의 목표 계조값을 기준 계조값으로 보상한다. 이때, 상기 기준 계조값은 상기 이전 영상 데이터에 의해 표시패널로부터 실제로 시인되는 계조값이다. 이러한 본 발명의 신호 처리 장치에 의하면, 상기 기준 계조값과 현재 영상 데이터의 목표 계조값을 이용하여 현재 프레임에 제공되는 보상 데이터가 생성된다. 따라서, 상기 현재 영상 데이터의 목표 계조값이 과잉 보상되는 것을 방지한다.

결과적으로 상기 신호 처리장치를 구비한 액정표시장치는 상기 보상 데이터에 대응하는 과잉 보상 전압이 액정표시패널로 인가되는 것을 방지한다. 따라서, 상기 과잉 보상전압에 의한 액정표시패널의 표시불량이 제거된다.

본 발명의 일 실시예에 따른 신호 처리 장치는 광시야각 모드로 구동되는 액정표시패널을 제어한다. 일례로, 광시야각 모드로 구동되는 액정표시패널은 피브이에이(Patterned Vertical Alignment: PVA) 모드, 엠브이에이(Multi-domain Vertical Alignment: MVA) 모드 및 에스-피브이에이(Super-Patterned Vertical Alignment: SPVA) 모드 등이 있다. 본 실시예에서는 상기 SPVA 모드의 액정표시패널을 제어하는 신호 처리 장치가 기술된다. 상기 SPVA 모드의 액정표시패널은 두 개의 제1 및 제2 서브 화소로 이루어진 화소를 구비한다. 화소에 서로 다른 그레이를 갖는 도메인을 형성하기 위하여 두 개의 서브 화소는 서로 다른 전압레벨을 갖는 제1 및 제2 서브 전압이 인가되는 메인 및 서브 화소 전극을 각각 구비한다. 이 때, 액정표시패널을 바라보는 사람의 눈은 두 개의 서브 전압의 중간값을 인식하므로, 중간 계조 이하에서 감마커브가 왜곡되어 측면 시야각이 저하되는 것을 방지한다. 이로써, 액정표시장치의 좁은 시야각을 개선할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

도 3은 본 발명의 일실시예에 따른 신호 처리 장치의 블록도이다.

도 3을 참조하면, 본 발명의 일실시예에 따른 신호 처리 장치(100)는 메모리(110), 제1 룩업 테이블(130: LUT1), 제1 및 제2 데이터 보상부(150, 170)를 포함한다.

상기 메모리(110)는 외부장치(예컨대, 그래픽 컨트롤러)로부터 영상 데이터를 프레임 단위로 순차적으로 입력받아서 저장한다. 현재 프레임의 영상 데이터(Gn: 이하, 현재 데이터)가 상기 메모리(110)로 입력되면, 기 저장된 이전 프레임의 영상 데이타(Gn-1: 이하, 이전 데이터)가 상기 메모리(110)로부터 출력된다. 상기 메모리(110)에 기 저장된 이전 데이터(Gn-1)가 갖는 제1 목표 계조값은 상기 현재 데이터(Gn)가 갖는 제2 목표 계조값 보다 낮다. 이때, 상기 이전 데이터(Gn-1)는 1 내지 3 프레임 정도의 짧은 시간 동안 상기 외부 장치로부터 제공되는 데이터이다.

상기 제1 룩업 테이블(130)에는 상기 이전 데이터(Gn-1)의 제1 목표 계조값과 상기 현재 데이터의 제2 목표 계조값의 조합에 의해 상기 액정표시패널이 실제로 표시하는 기준 계조값들이 저장된다. 이 기준 계조값들은 시스템 설계자에 의해 미리 측정된 값들이다. 상기 제1 룩업 테이블(130)에는 상기 외부장치로부터 수신 된 상기 현재 데이터(Gn)와 상기 메모리(120)로부터 수신된 상기 이전 데이터(Gn-1)가 리드 어드레스(read adress)로서 인가된다. 따라서, 상기 제1 룩업 테이블(130)은 상기 현재 데이터(Gn)와 상기 이전 데이터(Gn-1)에 의해 맵핑된 기준 계조값을 이전 보상 데이터(CGn-1)로서 출력한다. 결과적으로, 상기 이전 데이터(Gn-1)의 제1 목표 계조값은 상기 제1 룩업 테이블(130)을 통해 상기 이전 보상 데이터(CGn-1)의 기준 계조값으로 치환된다. 상기 제1 룩업 테이블(130)에 대한 구체적인 설명은 도 4를 참조하여 상세히 설명한다.

상기 제1 데이터 보상부(150)에는 상기 외부장치로부터 제공되는 상기 현재 데이터(Gn)와 상기 제1 룩업 테이블(130)로부터 제공되는 상기 이전 보상 데이터(CGn-1)가 입력된다. 상기 제1 데이터 보상부(150)는 상기 현재 데이터(Gn)에 응답하여 서로 다른 계조값을 갖는 제1 및 제2 서브 데이터(GnH, GnL)로 변환하여 출력하고, 상기 이전 보상 데이터(CGn-1)에 응답하여 서로 다른 계조값을 갖는 제3 및 제4 서브 데이터(CGn-1H, CGn-1L)로 변환하여 출력한다. 여기서, 상기 제1 서브 데이터(GnH)는 상기 제2 서브 데이터(GnL)보다 높은 계조값을 가지며, 상기 제3 서브 데이터(CGn-1H)는 상기 제4 서브 데이터(CGn-1L)보다 높은 계조값을 갖는다.

한편, 상기 제1 데이터 보상부(150)는 상기 현재 데이터(Gn)의 색특성을 보상하여 상기 제1 및 제2 서브 데이터(GnH, GnL)를 생성하고, 상기 이전 보상 데이터(CGn-1)의 색특성을 보상하여 상기 제3 및 제4 서브 데이터(CGn-1H, CGn-1L)를 생성한다. 여기서, "색특성을 보상한다"라는 것은 상기 현재 데이터 및 상기 이전 보상 데이터가 표현 가능한 계조의 수를 확장시키는 것을 의미한다. 이러한 색특성 의 보상은 보다 다양한 색상의 표현을 가능케 한다. 이를 위하여 상기 제1 데이터 보상부(150)는 적응형 색 보상(Adaptive Color Correction: ACC) 처리과정을 수행한다. 상기 ACC 처리과정은 상기 현재 데이터(Gn)와 이전 보상 데이터(CGn-1)의 비트 수를 증가시키지 않고, 프레임 레이트 제어(Frame Rate Control: FRC)기술을 이용하여 상기 현재 데이터(Gn)와 이전 보상 데이터(CGn-1)에 의해 표시 가능한 계조 수를 확장시키는 처리기법이다. FRC 기술이란 하나의 프레임을 다수의 프레임으로 확장시키는 기술이다. 예컨대, 159 계조와 160 계조의 사이의 159.5 계조를 갖는 현재 데이터를 생성하기 위하여, 첫 번째 프레임에서는 159 계조의 현재 데이터가 해당 화소에 할당되고, 두 번째 프레임에서는 160계조의 현재 데이터가 상기 해당 화소에 할당한다. 그러면, 159 계조와 160 계조가 시간적으로 평균화되므로, 해당 화소로부터 159.5 계조가 시각적으로 시인된다. 이러한 프레임의 확장을 통해 상기 현재 데이터(Gn)의 색특성이 향상된다. 이와 동일한 방식으로 이전 보상 데이터(CGn-1)의 색특성도 향상된다.

상기 제2 데이터 보상부(170)는 전술한 DCC 처리기술을 이용하여 제1 서브 데이터(GnH)를 제1 보상 데이터(DATAnH)로 보상하고, 상기 제3 서브 데이터(GnL)를 제2 보상 데이터(DATAnL)로 보상한다. 따라서, 상기 제1 및 제2 보상 데이터(DATAnH, DATAnL)에 의해 액정표시패널의 응답특성이 향상된다. 이에 대한 구체적인 설명은 도 5 내지 도 7을 참조하여 상세히 설명하기로 한다.

도 4는 도 1에 도시된 제1 룩업 테이블을 나타내는 도면이다.

도 4를 참조하면, 본 발명의 일 예로, 도 4에서는 상기 현재 데이터(Gn) 및 상기 이전 데이터(Gn-1)의 상위비트 수가 4 비트일 때의 룩업 테이블(120)을 나타낸다. 따라서, 상기 제1 룩업 테이블(130)은 17×17 개의 사각형 블록으로 이루어진다.

상기 현재 데이터(Gn) 및 상기 이전 데이터(Gn-1)의 전체비트 수가 8비트라고 가정할 때, 상기 상위비트 수(M)가 4비트이면, 상기 하위비트 수(L)도 4비트가 된다. 여기서, 각 블럭의 계조 간격은 2^L로 정의된다. 따라서, 도 4에서는 각 블럭의 계조 간격이 16 계조이다. 상기 제1 룩업 테이블(130)에서 가로축은 상기 이전 데이터(Gn-1)를 나타내고, 세로축은 상기 현재 데이터(Gn)를 나타낸다. 상기 제1 룩업 테이블(130)의 각 블럭의 경계에서 상기 현재 데이터(Gn)의 상위비트와 상기 이전 데이터(Gn-1)의 상위비트는 서로 동일하다. 또한, 상기 룩업 테이블(120)의 대각선(D)을 포함하는 블럭에서 상기 현재 데이터(Gn)의 상위비트와 상기 이전 데이터(Gn-1)의 상위비트는 서로 동일하다. 한편, 상기 각 블럭 내에서 상기 현재 데이터(Gn)와 상기 이전 데이터(Gn-1)는 서로 다른 상위비트를 갖는다.

상기 제1 룩업 테이블(130)에는 상기 현재 데이터(Gn) 및 상기 메모리(110)로부터 출력된 상기 이전 데이터(Gn-1)가 인가된다. 상기 제1 룩업 테이블(130)은 상기 현재 데이터의 상위 4 비트와 상기 이전 데이터의 상위 4비트를 리드 어드레스로서 수신한다. 따라서, 상기 룩업 테이블(130)에는 현재 데이터(Gn)의 상위 4비트와 상기 이전 데이터(Gn-1)의 상위 4 비트에 의해서 맵핑되는 조합들((2⁴+1)×(2⁴+1) = 17×17)에 대한 기준 계조값들이 저장된다. 이때, 상기 룩업 테이 블(130)에는 17×17 조합들에 대한 모든 기준 계조값들이 저장되지 않는다.

전술한 종래의 문제점은 제1 목표 계조를 갖는 이전 데이터(Gn-1)와 상기 제1 목표 계조보다 높은 제2 목표 계조를 갖는 현재 데이터(Gn)가 순차적으로 입력되는 경우에 발생한다. 따라서, 도 4에 도시된 바와 같이, 제1 룩업 테이블(130)에는 대각선(D) 아랫 쪽에 표시된 삼각 라인(T)을 포함하는 블록들 및 상기 삼각 라인(T) 내에 존재하는 블록들에 대응하는 기준 계조값들 만이 저장된다. 따라서, 상기 제1 룩업 테이블(130)의 메모리 용량이 저감될 수 있다.

만일, 상기 제1 룩업 테이블(130)에 상기 대각선(D)을 포함하는 블록들 및 상기 대각선(D)의 윗쪽에 존재하는 블록들에 대응하는 이전 데이터(Gn-1)와 현재 데이터(Gn)가 인가되면, 상기 이전 데이터(Gn-1)의 제1 목표 계조는 기준 계조값으로 치환되지 않는다. 즉, 상기 제1 룩업 테이블(130)로부터 출력되는 상기 이전 보상 데이터(CGn-1)는 상기 이전 데이터(Gn-1)가 갖는 제1 목표 계조값과 동일한 계조값을 갖는다.

이하, 도 5 내지 도 8을 참조하여 상기 제2 데이터 보상부에 대해 상세히 설명하기로 한다.

도 5는 도 3에 도시된 제2 데이터 보상부의 블록도이다.

도 5를 참조하면, 상기 제2 데이터 보상부(170)는 DCC 룩업 테이블(172: DCC LUT)과 DCC 변환부(174)를 포함한다.

상기 DCC 룩업 테이블(172)에는 제1 및 제3 서브 데이터(GnH, CGn-1H)가 리드 어드레스로서 인가된다. 따라서, 상기 DCC 룩업 테이블(172)은 상기 제1 및 제3 서브 데이터(GnH, CGn-1H)에 의해 맵핑되는 제1 보상값(C1)을 출력한다. 또한, 상기 DCC 룩업 테이블(171)에는 제2 및 제4 서브 데이터(GnL, CGn-1L)가 리드 어드레스로서 인가된다. 따라서, 상기 DCC 룩업 테이블(172)은 상기 제2 및 제4 서브 데이터(GnL, CGn-1L)에 의해 맵핑되는 제2 보상값(C2)을 출력한다.

상기 DCC 변환부(172)는 상기 제1 데이터 보상부(150)로부터 상기 제1 및 제2 서브 데이터(GnH, GnL)들을 수신하고, 상기 DCC 룩업 테이블(172)로부터 상기 제1 및 제2 보상값들(C1, C2)을 수신한다.

상기 DCC 변환부(172)는 상기 제1 서브 데이터(GnH)의 계조값에 상기 제1 보상값(C1)을 가산하여 상기 제1 서브 데이터(GnH)를 상기 제1 보상 데이터(DATAnH)로 변환한다. 따라서, 상기 제1 보상 데이터(DATAnH)는 상기 제1 서브 데이터보다 높은 계조값을 갖는다. 또한, 상기 DCC 변환부(172)는 상기 제2 서브 데이터(GnL)의 계조값에 상기 제2 보상값(C2)을 가산하여 상기 제2 서브 데이터(GnL)를 상기 제2 보상 데이터(DATAnL)로 변환한다. 따라서, 상기 제2 보상 데이터(DATAnL)는 상기 제2 서브 데이터(GnL)보다 높은 계조값을 갖는다.

이후, 상기 제1 및 제2 보상 데이터(DATAnH, DATAnL)는 화소 전압을 생성하는 구동부(도 5에는 미도시)에 인가되고, 상기 구동부는 제1 및 제2 보상 데이터(DATAnH, DATAnL)에 응답하여 서로 다른 전압레벨을 갖는 제1 및 제2 서브 전압을 생성한다. 생성된 제1 및 제2 서브 전압은 제1 및 제2 서브 화소에 인가된다. 여기서, 상기 제1 서브 전압은 상기 제2 서브 전압보다 높은 전압 레벨을 갖는다. 상기 제1 및 제2 서브 화소는 제1 및 제2 서브 전압에 응답하여 서로 다른 계조를 표시하게 된다. 따라서, 액정표시패널을 바라보는 사람의 눈은 제1 및 제2 서브 전압의 중간 전압에 대응하는 중간 계조를 인식하므로, 측면 시야각이 저하되는 것을 방지한다. 또한, DCC 처리 기술에 의해 생성된 상기 제1 및 제2 서브 전압에 의해 상기 액정표시패널의 응답특성이 향상된다. 특히, 상기 제1 및 제2 서브 전압은 상기 이전 데이터(Gn-1)의 제1 목표 계조값 대신에 액정표시패널이 실제 표시하는 기준 계조값에 근거하여 생성된다. 따라서, 정상적인 DCC 처리과정이 수행되었음에도 불구하고, 현재 프레임에 과잉 보상 전압이 인가되는 종래의 문제점을 해결할 수 있다.

한편, 상기 이전 데이터(Gn-1)의 제1 목표 계조값이 기준 계조값으로 치환되었음에도 불구하고, 상기 제2 보정 데이터(DATAnL)에 대응하는 상기 제2 서브 전압이 과잉 보상되는 경우가 발생할 수 있다. 예를 들면, 소정의 화소에 대하여 0 계조의 이전 데이터(Gn-1)와 160 계조의 현재 데이터(Gn)가 순차적으로 입력된다고 가정한다. 도 3에 도시된 제1 룩업테이블(130)에는 상기 0 계조의 이전 데이터(Gn-1)와 상기 160 계조의 현재 데이터(Gn)에 의해 맵핑되는 43 계조의 기준 보정값이 저장된다고 가정한다. 그러면, 상기 0계조의 이전 데이터(Gn-1)는 상기 제1 룩업 테이블(130)을 통해 43 계조의 이전 보상 데이터(CGn-1)로 변환된다. 즉, 상기 이전 데이터(Gn-1)의 0계조가 43계조로 치환된다. 이어, 43 계조의 이전 보상 데이터(CGn-1)는 제1 데이터 보상부(150)를 통해 상기 43 계조보다 높은 계조값을 갖는 제3 서브 데이터(CGn-1H) 및 상기 43 계조보다 낮은 계조값을 갖는 제4 서브 데이터(CGn-1L)로 변환된다. 상기 제4 서브 데이터의 계조값이 상기 43 계조보다 낮은 0계조 계조값으로 설정되면, 상기 제4 서브 데이터(CGn-1L)는 상기 이전 데이터(Gn-1)의 계조값과 동일하므로, 상기 제3 서브 데이터(CGn-1H)만이 치환되는 결과가 초래된다. 결과적으로, 상기 제2 서브 데이터(GnL)와 상기 제4 서브 데이터(CGn-1L)를 이용하여 생성된 제2 서브 전압이 과잉 보상된다. 따라서, 도 3 내지 도 5에 개시된 구조에서는 제3 서브 데이터보다 낮은 계조값을 갖는 상기 제4 서브 데이터(CGn-1L)에 대해서는 정밀한 데이터 처리가 요구된다.

아래에서는, 상기 제4 서브 데이터(CGn-1L)에 대한 정밀한 데이터 처리가 가능한 본 발명의 다른 실시예에 따른 제2 데이터 보상부가 개시된다.

아래에 개시되는 제2 데이터 보상부에서는 제2 및 제4 서브 데이터(GnL, CGn-1L)를 이용한 DCC 처리에 따라서 보상되는 상기 제2 서브 데이터(GnL)의 보상 비율이 상기 제1 및 제3 서브 데이터(GnH, CGn-1H)를 이용한 DCC 처리에 따라서 보상되는 상기 제1 서브 데이터(GnH)의 보상 비율보다 낮게 설정된다. 이를 위하여 아래에서 제시되는 제2 데이터 보상부(170)에서는 제1 및 제3 서브 데이터(GnH, CGn-1H)의 조합과 제2 및 제4 서브 데이터(GnL, CGn-1L)의 조합이 서로 다른 룩업 테이블을 참조한다.

이하, 도 6을 참조하여 본 발명의 다른 실시예에 따른 제2 데이터 보상부에 대해 상세히 설명하기로 한다.

도 6은 도 5에 도시된 제2 데이터 보상부의 다른 실시예를 나타내는 블록도이다.

도 6을 참조하면, 도 6에 도시된 상기 제2 데이터 보상부(170)는 제1 및 제2 DCC 룩업 테이블(172A, 172B)과 제1 및 제2 DCC 변환부(174A, 174B)를 포함한다.

상기 제1 DCC 룩업 테이블(172A)에는 상기 제1 서브 데이터(GnH)의 계조값에 가산되는 다수의 제1 보상값이 기저장된다. 상기 제1 DCC 룩업 테이블(172A)에는 상기 제1 데이터 보상부(150)로부터 제공되는 제1 및 제3 서브 데이터(GnH, CGn-1H)가 리드 어드레스로서 인가된다. 따라서, 상기 제1 및 제3 서브 데이터(GnH, CGn-1H)에 의해 맵핑되는 상기 제1 보상값(C1)이 제1 DCC 룩업 테이블(172A)로부터 출력된다.

상기 제1 DCC 변환부(174A)에는 상기 제1 데이터 보상부(150)로부터 제공되는 제1 서브 데이터(GnH) 및 상기 제1 DCC 룩업 테이블(172A)로부터 제공되는 제1 보상값(C1)이 인가된다. 상기 제1 DCC 변환부(174A)는 상기 제1 보상값(C1)을 상기 제1 서브 데이터(GnH)의 계조값에 가산하여 상기 제1 서브 데이터(GnH)보다 높은 계조값을 갖는 상기 제1 보상 데이터(DATAnH)를 생성한다.

상기 제2 DCC 룩업 테이블(172B)에는 상기 제2 서브 데이터(GnL)의 계조값에 가산되는 다수의 제2 보상값이 기저장된다. 상기 제2 DCC 룩업 테이블(172B)에는 상기 제1 데이터 보상부(150)로부터 제공되는 제2 및 제4 서브 데이터(GnL, CGn-1L)가 리드 어드레스로서 인가된다. 따라서, 상기 제2 및 제4 서브 데이터(GnL, CGn-1L)에 의해 맵핑되는 상기 제2 보상값(C2)이 제2 DCC 룩업 테이블(172B)로부터 출력된다. 여기서, 상기 제2 DCC 룩업 테이블(172B)에 저장된 다수의 제2 보상값은 상기 제1 DCC 룩업 테이블(172A)에 저장된 다수의 제1 보상값보다 작게 설정된다. 따라서, 상기 제2 보상값(C2)에 의한 상기 제2 서브 데이터(GnL)의 보상비율은 상 기 제1 보상값(C1)에 의한 상기 제1 서브 데이터(GnH)의 보상비율보다 작다.

상기 제2 DCC 변환부(174B)에는 상기 제1 데이터 보상부(150)로부터 제공되는 제2 서브 데이터(GnL) 및 상기 제2 DCC 룩업 테이블(172A)로부터 제공되는 제2 보상값(C2)이 인가된다. 상기 제2 DCC 변환부(174B)는 상기 제2 보상값(C2)을 상기 제2 서브 데이터(GnL)의 계조값에 가산하여 상기 제2 서브 데이터(GnL)보다 높은 계조값을 갖는 상기 제2 보상 데이터(DATAnL)를 생성한다.

이와 같이, 도 6에 도시된 제2 데이터 보상부(170)는 상기 제2 및 제4 서브 데이터(CGnL, CGn-1L)의 조합이 제1 DCC 룩업 테이블(172A)보다 낮은 보상비율로 설정된 제2 DCC 룩업 테이블(172B)을 참조한다. 따라서, 전술한 바와 같이, 정상적으로 치환되지 못한 상기 제4 서브 데이터(CGn-1L)에 의해 상기 제2 서브 데이터(CGnL)의 계조값이 과잉 보상되는 것을 방지한다.

이하, 본 발명의 또 다른 실시예에 따른 제2 데이터 보상부(170)가 제시된다. 아래에 제시되는 본 발명의 또 다른 실시예에 따른 제2 데이터 보상부(170)는 상기 제2 및 제4 서브 데이터(CGnL, CGn-1L)의 모든 조합들 중 과잉 보상될 확률이 높은 특정 조합들에 대해서만 낮은 보상비율을 적용한다. 과잉 보상될 확률이 높지 않은 조합들에 대해서까지 낮은 보상 비율이 적용되는 것을 방지함으로써, 제2 DCC 룩업 테이블을 참조하여 생성되는 제2 보상 데이터의

한편, 상기 제2 서브 데이터(CGnL)의 계조값과 상기 제4 서브 데이터(CGn-1L)의 계조값의 차이가 커질수록 상기 제2 DCC 룩업 테이블(172B)에서 참조되는 제2 보상값의 크기는 점점 커진다. 따라서, 제2 보상값의 크기가 클수록 과잉 보상될 확률은 높아진다. 따라서, 도 8에 도시된 바와 같이, 상기 과잉 보상될 확률이 높은 특정 조합들은 상기 제2 DCC 룩업 테이블(172B)의 좌측 하단부 영역(SA)에 분포된다.

도 7은 도 6에 도시된 제2 데이터 보상부의 또 다른 실시예를 나타내는 블록도이다. 단 도 7에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조번호를 표기한다.

도 7을 참조하면, 본 발명의 또 다른 실시예에 따른 제2 데이터 보상부(170)는 제1 및 제2 룩업 테이블(172A, 172B), 제1 및 제2 DCC 변환부(174A, 174B) 및 연산부(173B)를 포함한다. 상기 제1 및 제2 룩업 테이블(172A, 172B)과 제1 및 제2 DCC 변환부(174A, 174B)들은 도 6을 참조하여 설명한 바와 같다. 따라서 이에 대한 구체적인 설명은 생략한다.

상기 연산부(173B)는 상기 제2 서브 데이터(GnL)의 계조값과 상기 제4 서브 데이터(CGn-1L)의 계조값을 판별하여 기설정된 변수(β)를 선택적으로 출력한다.

상기 연산부(173B)는 계조 판별부(173B-1)와 승산부(173B-2)를 포함한다. 상기 제2 서브 데이터(GnL)가 제1 계조값이고, 상기 제4 서브 데이터가 상기 제1 계조값보다 낮은 제2 계조값인 경우, 상기 계조 판별부(173B-1)는 상기 기설정된 변수(β)를 생성하여 출력한다. 여기서, 상기 제1 계조값과 상기 제2 계조값은 실험에 의해 결정된다. 상기 제1 계조값은 144 계조 내지 256 계조이고, 상기 제2 계조값은 0 계조 내지 32 계조이다. 상기 승산부(173B-2)는 상기 제2 DCC 룩업 테이블(172B)로부터의 제2 보상값(C2)과 상기 계조 판별부(173B-1)로부터의 상기 기설 정된 변수(β)를 승산하여 제3 보상값(β×C2)을 생성한다. 이때, 상기 기설정된 변수(β)는 0과 1 사이의 값( 0＜β＜1)이다.

결과적으로, 도 7에 도시된 제2 데이터 보상부(170)의 다른 실시예에서는 제2 DCC 룩업 테이블(172B)로부터 출력되는 모든 제2 보상값들에 대해 상기 기설정된 변수(β)가 적용되지 않는다. 즉, 상기 기설정된 변수(β)가 적용되는 영역이 도 7에 도시된 제2 DCC 룩업 테이블(172B) 빗금친 영역으로 한정된다. 상기 빗금친 영역으로부터 독출된 제2 보상값에 대해서만 상기 기설정된 변수(β)가 승산된다. 따라서, 상기 제2 DCC 룩업 테이블(172B)을 참조하여 독출되는 제2 보상값에 의해 액정표시패널의 응답속도가 저하되는 것을 최소화할 수 있다.

도 9는 본 발명의 다른 실시예에 따른 신호 처리 장치를 나타내는 블록도이다.

도 9를 참조하면, 본 발명의 다른 실시예에 따른 신호 처리 장치는 제1 데이터 보상부(120), 메모리(140), 룩업 테이블(160: LUT1) 및 제2 데이터 보상부(170)를 포함한다.

상기 제1 데이터 보상부(120)는 상기 외부장치로부터 매 프레임 단위로 입력되는 영상 데이터를 서로 다른 계조값을 갖는 제1 및 제2 서브 데이터와 변환하여 출력한다.

상기 메모리(140)는 상기 제1 데이터 보상부(120)로부터 제1 및 제2 서브 데이터(GnH, GnL)를 프레임 단위로 순차적으로 입력받아서 저장한다. 이때, 상기 메모리(140)에 현재 프레임의 제1 및 제2 현재 서브 데이터(GnH, GnL)가 입력되면, 상기 메모리(140)에 기저장된 이전 프레임의 제1 및 제2 이전 서브 데이터(Gn-1H, Gn-1L)가 출력된다.

상기 룩업 테이블(160)에는 다수의 계조값이 기저장된다. 상기 룩업 테이블(160)에는 상기 제1 데이터 보상부(120)로부터의 제1 현재 서브 데이터(GnH)와 상기 메모리(160)로부터의 제1 이전 서브 데이터(Gn-1H)가 리드 어드레스로서 입력된다. 따라서, 상기 룩업 테이블(160)은 상기 제1 현재 서브 데이터(GnH)와 상기 제1 이전 서브 데이터(Gn-1H)에 의해 맵핑되는 계조값을 제1 이전 서브 보상 데이터(CGn-1H)로서 출력된다. 여기서, 상기 맵핑되는 계조값은 상기 제1 현재 서브 데이터()와 상기 제1 이전 서브 데이터()의 조합에 의해 상기 이전 프레임 동안 액정표시패널로부터 실제로 표시되는 계조값이다.

유사한 방식으로, 상기 룩업 테이블(160)에 상기 제1 데이터 보상부(120)로부터의 제2 현재 서브 데이터(GnL)와 상기 메모리(140)로부터의 제2 이전 서브 데이터(Gn-1L)가 인가되면, 상기 룩업 테이블(160)은 상기 제2 현재 서브 데이터(GnL)와 상기 제2 이전 서브 데이터(Gn-1L)에 의해 맵핑되는 계조값을 제2 이전 서브 보상 데이터(CGn-1H)로서 출력한다.

상기 제2 데이터 보상부(170)는 상기 제1 데이터 보상부(120)로부터 제공되는 상기 제1 현재 서브 데이터(GnH)와 상기 룩업 테이블(160)로부터 제공되는 제1 이전 서브 보상 데이터(CGn-1H)를 비교하여 상기 제1 현재 서브 데이터(GnH)를 제3 현재 서브 데이터(DATAnH)로 변환하여 출력한다. 또한, 상기 제2 데이터 보상부(170)는 상기 제1 데이터 보상부(120)로부터 제공되는 상기 제2 현재 서브 데이 터(GnL)와 상기 룩업 테이블(160)로부터 제공되는 제2 이전 서브 보상 데이터(CGn-1L)의 비교하여 상기 제2 현재 서브 데이터(GnL)를 제4 현재 서브 데이터(DATAnL)로 변환하여 출력한다.

도 10은 도 3에 도시된 신호 처리 장치를 구비한 액정표시장치의 블록도이다. 단, 도 9에 도시된 구성요소 중 도 3에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.

도 10을 참조하면, 본 발명의 일 실시예에 따른 액정표시장치(700)는 표시부(100), 게이트 구동부(200), 데이터 구동부(300), 및 신호 처리부(500)를 포함한다.

상기 표시부(100)에는 게이트 전압을 입력받는 다수의 게이트 라인(GL1 ~ GL2n)과 데이터 전압을 입력받는 다수의 데이터 라인(DL1 ~ DLm)이 구비된다. 상기 다수의 게이트 라인(GL1 ~ GL2n)과 다수의 데이터 라인(DL1 ~ DLm)에 의해서 상기 표시부(100)에는 매트릭스 형태로 다수의 화소 영역이 정의되고, 각 화소 영역에는 제1 서브 화소(111) 및 제2 서브 화소(112)로 이루어진 화소(110)가 구비된다. 상기 제2 서브 화소(111)는 제1 박막 트랜지스터(Tr1) 및 제1 액정 커패시터(CLC1)로 이루어지고, 상기 제2 서브 화소(112)는 제2 박막 트랜지스터(Tr2) 및 제2 액정 커패시터스(CLC2)로 이루어진다.

상기 게이트 구동부(200)는 상기 표시부(100)에 구비된 다수의 게이트 라인(GL1 ~ GL2n)과 전기적으로 연결되어 상기 다수의 게이트 라인(GL1 ~ GL2n)에 상기 게이트 신호를 제공한다. 상기 데이터 구동부(300)는 상기 표시부(100)에 구비 된 다수의 데이터 라인(DL1 ~ DLm)과 전기적으로 연결되고, 상기 다수의 데이터 라인(DL1 ~ DLm)에 제1 또는 제2 데이터 전압을 인가한다.

상기 신호 처리부(500)는 외부의 그래픽 제어기(미도시)로부터 영상데이터(Gn) 및 각종 제어신호(O-CS)를 입력받는다. 상기 신호처리부(500)는 상기 영상 데이터(Gn)를 보상하여 제1 보상 데이터(DATAnH) 또는 제2 보상 데이터(DATAnL)를 출력한다. 또한, 상기 신호처리부(500)는 상기 각종 제어신호(O-CS), 예를 들면 수직동기신호, 수평동기신호, 메인 클럭, 데이터 인에이블 신호 등을 입력받아 제1 및 제2 제어신호(CT1, CT2)를 출력한다.

상기 제1 제어신호(CT1)는 상기 게이트 구동부(200)의 동작을 제어하기 위한 신호로써 상기 게이트 구동부(200)로 제공된다. 상기 제1 제어신호(CT1)는 상기 게이트 구동부(200)의 동작을 개시하는 수직개시신호, 상기 게이트 전압의 출력 시기를 결정하는 게이트 클럭 신호 및 게이트 전압의 온 펄스 폭을 결정하는 출력 인에이블 신호 등을 포함한다.

상기 게이트 구동부(200)는 상기 타이밍 컨트롤러(500)로부터의 상기 제1 제어신호(CT1)에 응답하여 상기 게이트 신호를 상기 다수의 게이트 라인(GL1 ~ GL2n)에 순차적으로 출력한다.

상기 제2 제어신호(CT2)는 상기 데이터 구동부(300)의 동작을 제어하는 신호로써 상기 데이터 구동부(300)로 제공된다. 상기 제2 제어신호(CT2)는 상기 데이터 구동부(300)의 동작을 개시하는 수평개시신호, 상기 데이터 전압의 극성을 반전시키는 반전신호 및 상기 데이터 구동부(300)로부터 상기 제1 또는 제2 데이터 전압 이 출력되는 시기를 결정하는 출력지시신호 등을 포함한다.

상기 데이터 구동부(300)는 상기 타이밍 컨트롤러(500)로부터의 상기 제2 제어신호(CT2)에 응답하여 한 행의 화소에 대응하는 상기 제1 보상 데이터(DATAnH) 또는 제2 보상 데이터(DATAnL)를 순차적으로 입력받는다.

상기 데이터 구동부(300)는 상기 제1 서브 화소(111)를 구동하는 제1 구간 동안에는 상기 제1 보상 데이터(DATAnH)를 상기 제1 데이터 전압으로 변환하여 출력하고, 상기 제2 서브 화소(112)를 구동하는 제2 구간 동안에는 상기 제2 보상 데이터(DATAnL)를 제2 데이터 전압으로 변환하여 출력한다. 여기서, 상기 제1 데이터 전압은 상기 제2 데이터 전압보다 높은 전압 레벨을 갖는다.

이와 같이, 상기 영상 데이터(Gn)가 상기 제1 및 제2 서브 데이터(GnH, GnL)로 변환된 이후에 상기 제1 및 제2 서브 데이터(GnH, GnL)는 상기 제1 및 제2 보상 영상데이터(DATAnH, DATAnL)로 각각 보상된다. 따라서, 상기 제1 및 제2 서브 화소에 과잉 계조가 인가되는 것을 방지할 수 있는 최적의 제1 및 제2 보상 데이터(DATAnH, DATAnL)가 각각 제공될 수 있다.

또한, 상기 제1 및 제2 서브 화소에 상기 제1 및 제2 데이터 전압을 인가하면, 계조 별 휘도가 서로 다르게 나타난다. 즉, 동일한 계조에서 제1 서브 화소의 휘도는 제2 서브 화소의 휘도보다 높게 나타난다. 이때, 액정표시패널을 바라보는 사람의 눈은 상기 제1 데이터 전압과 상기 제2 데이터 전압의 중간값을 인식한다. 따라서, 중간 계조 이하에서 감마커브가 왜곡되어 측면 시야각이 저하되는 것을 방지할 수 있다.

이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1 및 도 2는 종래의 DCC 기술을 설명하기 위한 도면이다.

도 3은 본 발명의 일 실시예에 따른 신호 처리 장치의 블록도이다.

도 4는 도 3에 도시된 룩업 테이블을 보여주는 도면이다.

도 5는 도 3에 도시된 제2 데이터 보상부의 블록도이다.

도 6은 도 3에 도시된 제2 데이터 보상부의 다른 실시예를 나타내는 블록도이다.

도 7은 도 6에 도시된 제2 DCC 룩업 테이블에서 기설정된 변수가 적용되는 계조영역을 보여주는 도면이다.

도 8은 본 발명의 다른 실시예에 따른 신호 처리 장치를 나타내는 블록도이다.

도 9는 도 3에 도시된 신호 처리 장치를 구비한 액정표시장치의 블록도이다.

Claims

액정표시패널용 신호처리장치에 있어서,

외부장치로부터 영상 데이터를 프레임 단위로 순차적으로 입력받아서 저장하고, 현재 프레임의 영상 데이터(이하, 현재 데이터)를 입력받아서 기저장된 이전 프레임의 영상 데이터(이하, 이전 데이터)를 출력하는 메모리;

다수의 기준 계조값이 기저장되고, 상기 현재 데이터와 상기 메모리로부터의 상기 이전 데이터를 입력받고, 상기 현재 데이터와 상기 이전 데이터의 조합에 의해 상기 이전 프레임 동안 상기 액정표시패널로부터 실제로 표시되는 상기 기준 계조값을 이전 보상 데이터로서 출력하는 룩업 테이블;

상기 현재 데이터를 입력받아서 서로 다른 계조값을 갖는 제1 및 제2 서브 데이터로 변환하고, 상기 룩업 테이블로부터의 상기 이전 보상 데이터를 입력받아서 서로 다른 계조값을 갖는 제3 및 제4 서브 데이터로 변환하는 제1 데이터 보상부; 및

상기 제1 데이터 보상부로부터 제공된 상기 제1 및 제3 서브 데이터를 이용하여 상기 제1 서브 데이터를 제1 보상 데이터로 변환하여 출력하고, 상기 제1 데이터 보상부로부터 제공된 상기 제2 및 제4 서브 데이터를 이용하여 상기 제2 서브 데이터를 제2 보상 데이터로 변환하여 출력하는 제2 데이터 보상부를 포함하는 것을 특징으로 하는 액정표시패널용 신호 처리 장치.
제 1 항에 있어서, 상기 이전 데이터의 목표 계조는 상기 현재 데이터의 목표 계조 보다 낮은 것을 특징으로 하는 액정표시패널용 신호 처리 장치.
제 2 항에 있어서, 상기 이전 데이터의 목표 계조가 유지되는 프레임의 수는 3 이하인 것을 특징으로 하는 액정표시패널용 신호 처리 장치.
제 1 항에 있어서, 상기 룩업 테이블은 상기 이전 데이터의 목표 계조를 로우 어드레스로서 입력받고, 상기 현재 데이터의 목표 계조를 칼럼 어드레스로서 입력받는 것을 특징으로 하는 액정표시패널용 신호 처리 장치.
제 4 항에 있어서, 상기 룩업 테이블은 상기 이전 데이터의 계조값보다 상기 현재 데이터의 계조값이 큰 블록에 저장된 다수의 기준 계조값을 포함하는 것을 특징으로 하는 액정표시패널용 신호 처리 장치.
제 1 항에 있어서, 상기 제1 서브 데이터는 상기 제2 서브 데이터보다 높은 계조값을 가지며,

상기 제3 서브 데이터는 상기 제4 서브 데이터보다 높은 계조값을 갖는 것을 특징으로 하는 액정표시패널용 신호 처리 장치.
제 6 항에 있어서, 상기 제1 보상 데이터는 상기 제2 보상 데이터보다 높은 계조값을 갖는 것을 특징으로 하는 액정표시패널용 신호 처리 장치.
제 1 항에 있어서, 상기 제2 데이터 보상부는,

상기 제1 서브 데이터의 계조값에 가산되는 다수의 제1 기준 보상값이 기저장되고, 상기 제1 데이터 보상부로부터 제공되는 제1 및 제3 서브 데이터를 입력받아서, 상기 제1 및 제3 서브 데이터에 의해 맵핑되는 제1 기준 보상값을 출력하는 제1 룩업 테이블;

상기 제1 데이터 보상부로부터 제공되는 제1 서브 데이터 및 상기 제1 룩업 테이블로부터 제공되는 제1 기준 보상값을 연산하여 상기 제1 보상 데이터를 생성하는 제1 DCC 변환부;

상기 제2 서브 데이터의 계조값에 가산되는 다수의 제2 기준 보상값이 기저장되고, 상기 제1 데이터 보상부로부터 제공되는 제2 및 제4 서브 데이터를 입력받고, 상기 제2 및 제4 서브 데이터에 의해 맵핑되는 제2 기준 보상값을 출력하는 제2 룩업 테이블;

상기 제2 룩업 테이블로부터 제공되는 제2 기준 보상값을 입력받고, 상기 제2 기준 보상값과 기설정된 변수를 연산하여 상기 제2 기준 보상값을 제3 기준 보상값으로 변환하여 출력하는 변수 발생부; 및

상기 제1 데이터 보상부로부터 제공되는 제2 서브 데이터와 상기 변수 발생부로부터 제공되는 상기 제3 기준 보상값을 연산하여 상기 제2 보상 데이터를 생성하는 제2 DCC 변환부를 포함하는 것을 특징으로 하는 액정표시패널용 신호 처리 장치.
제 8 항에 있어서, 상기 제2 기준 보상값은 상기 제1 기준 보상값 보다 작은 것을 특징으로 하는 액정표시패널용 신호 처리 장치.
제 9 항에 있어서, 상기 제2 기준 보상값에 의한 상기 제2 서브 데이터의 계조값의 증가폭은 상기 제1 기준 보상값에 의한 상기 제1 서브 데이터의 계조값의 증가폭보다 작은 것을 특징으로 하는 액정표시패널용 신호 처리 장치.
제 8 항에 있어서, 상기 제2 데이터 보상부는 상기 제2 서브 데이터의 계조값과 상기 제4 서브 데이터의 계조값을 판별하여 기 설정된 변수를 선택적으로 출력하는 연산부를 더 포함하고,

상기 연산부는,

상기 제1 데이터 보상부로부터 제1 계조값을 갖는 제2 서브 데이터와 상기 제1 계조값보다 낮은 제2 계조값을 갖는 제4 서브 데이터에 응답하여 상기 기설정된 변수값을 출력하는 계조 판별부; 및

상기 계조 판별부로부터 제공되는 상기 기설정된 변수값과 상기 제2 룩업 테이블로부터 제공되는 상기 제2 기준 보상값을 승산하여 상기 제2 기준 보상값보다 작은 상기 제3 기준 보상값을 출력하는 승산부를 포함하는 것을 특징으로 하는 액정표시패널용 신호 처리 장치.
제 11 항에 있어서, 상기 제1 계조값은 144 계조 내지 256 계조이고, 상기 제2 계조값은 0 계조 내지 32 계조인 것을 특징으로 하는 액정표시패널용 신호 처리 장치.
제 11 항에 있어서, 상기 기설정된 변수(β)는 0과 1 사이의 값(0<β<1)인 것을 특징으로 하는 액정표시패널용 신호 처리 장치.
액정표시패널을 제어하는 신호처리장치에 있어서,

외부장치로부터 매 프레임 단위로 입력되는 영상 데이터를 서로 다른 계조값을 갖는 제1 및 제2 서브 데이터를 변환하여 출력하는 제1 데이터 보상부;

상기 제1 데이터 보상부로부터 상기 제1 및 제2 서브 데이터를 프레임 단위로 순차적으로 입력받아서 저장하고, 현재 프레임의 제1 및 제2 서브 데이터(이하, 제1 및 제2 현재 서브 데이터)를 입력받아서 기저장된 이전 프레임의 제1 및 제2 서브 데이터(이하, 제1 및 제2 이전 서브 데이터)를 출력하는 메모리;

다수의 계조값이 저장되고, 상기 제1 데이터 보상부로부터의 제1 현재 서브 데이터와 상기 메모리로부터의 제1 이전 서브 데이터를 입력받고, 상기 제1 현재 서브 데이터와 상기 제1 이전 서브 데이터의 조합에 의해 상기 이전 프레임 동안 상기 액정표시패널로부터 시인되는 상기 계조값을 제1 이전 서브 보상데이터로서 출력하고, 상기 제1 데이터 보상부로부터의 제2 현재 서브 데이터와 상기 메모리로부터의 제2 이전 서브 데이터를 입력받고, 상기 제2 현재 서브 데이터와 상기 제2 이전 서브 데이터의 조합에 의해 상기 이전 프레임 동안 상기 액정표시패널로부터 시인되는 상기 계조값을 제2 이전 서브 보상 데이터로서 출력하는 룩업 테이블; 및

상기 제1 데이터 보상부로부터 제공되는 상기 제1 현재 서브 데이터와 상기 룩업 테이블로부터 제공되는 제1 이전 서브 보상 데이터의 비교 결과에 근거하여 상기 제1 현재 서브 데이터를 제3 현재 서브 데이터로 변환하여 출력하고, 상기 제1 데이터 보상부로부터 제공되는 상기 제2 현재 서브 데이터와 상기 룩업 테이블로부터 제공되는 제2 이전 서브 보상 데이터의 비교 결과에 근거하여 상기 제2 현재 서브 데이터를 제4 현재 서브 데이터로 변환하여 출력하는 제2 데이터 보상부를 포함하는 것을 특징으로 하는 신호 처리 장치.
제 14 항에 있어서, 상기 제1 현재 서브 데이터는 상기 제2 현재 서브 데이터보다 높은 계조값을 가지며,

상기 제1 이전 서브 데이터는 상기 제2 이전 서브 데이터보다 높은 계조값을 갖는 것을 특징으로 하는 신호 처리 장치.
제 15 항에 있어서, 상기 제1 현재 서브 데이터는 상기 제1 이전 서브 데이터보다 높은 계조값을 가지며,

상기 제2 현재 서브 데이터는 상기 제2 이전 서브 데이터보다 높은 계조값을 갖는 것을 특징으로 하는 신호 처리 장치.
연속하는 두 프레임에 대응하는 영상 데이터를 입력받아서 제1 및 제2 보상 데이터를 순차적으로 출력하는 신호 처리부;

상기 제1 보상 데이터에 응답하여 제1 구간 동안 제1 데이터 전압을 생성하여 출력하고, 상기 제2 보상 데이터에 응답하여 제2 구간 동안 제2 데이터 전압을 생성하여 출력하는 데이터 구동부;

상기 제1 구간 동안 제1 게이트 신호를 출력하고, 상기 제2 구간 동안 제2 게이트 신호를 출력하는 게이트 구동부; 및

상기 제1 게이트 신호 및 상기 제2 데이터 전압을 입력받는 제1 서브 화소 및 상기 제2 게이트 신호 및 상기 제2 데이터 전압을 입력받는 제2 서브 화소로 이루어진 화소를 포함하고, 상기 화소에 대응하는 영상을 표시하는 액정표시패널을 포함하고,

상기 신호 처리부는,

외부장치로부터 영상 데이터를 프레임 단위로 순차적으로 입력받아서 저장하고, 현재 프레임의 영상 데이터(이하, 현재 데이터)를 입력받아서 기저장된 이전 프레임의 영상 데이터(이하, 이전 데이터)를 출력하는 메모리;

다수의 계조값이 기저장되고, 상기 외부장치로부터의 상기 현재 데이터와 상기 메모리로부터의 상기 이전 데이터를 입력받고, 상기 현재 데이터와 상기 이전 데이터의 조합에 의해 상기 이전 프레임 동안 상기 액정표시패널로부터 표시되는 상기 계조값을 이전 보상 데이터로서 출력하는 룩업 테이블;

상기 외부장치로부터의 상기 현재 데이터를 입력받아서 서로 다른 계조값을 갖는 제1 및 제2 서브 데이터로 변환하고, 상기 룩업 테이블로부터의 상기 이전 보상 데이터를 입력받아서 서로 다른 계조값을 갖는 제3 및 제4 서브 데이터로 변환하는 제1 데이터 보상부; 및

상기 제1 데이터 보상부로부터 제공된 상기 제1 및 제3 서브 데이터의 비교 결과에 근거하여 상기 제1 서브 데이터를 상기 제1 보상 데이터로 변환하여 출력하고, 상기 제1 데이터 보상부로부터 제공된 상기 제2 및 제4 서브 데이터의 비교결과에 근거하여 상기 제2 서브 데이터를 상기 제2 보상 데이터로 변환하여 출력하는 제2 데이터 보상부를 포함하는 것을 특징으로 하는 액정표시장치.
제 17 항에 있어서, 상기 제1 서브 화소는,

상기 제1 게이트 신호를 수신하는 제1 게이트 라인 및 상기 제1 구간동안 상기 제1 데이터 전압을 수신하는 데이터 라인에 전기적으로 연결되고, 상기 제1 게이트 신호에 응답하여 상기 제1 데이터 전압을 출력하는 제1 스위칭 소자; 및

상기 제1 데이터 전압이 충전되는 제1 액정 커패시터를 포함하고,

상기 제2 서브 화소는,

상기 제2 게이트 신호를 수신하는 제2 게이트 라인 및 상기 제2 구간동안 상기 제2 데이터 전압을 수신하는 상기 데이터 라인에 전기적으로 연결되고, 상기 제2 게이트 신호에 응답하여 상기 제2 데이터 전압을 출력하는 제2 스위칭 소자; 및

상기 제2 데이터 전압이 충전되는 제2 액정 커패시터를 포함하는 것을 특징으로 하는 액정표시장치.
제 17 항에 있어서, 상기 제1 데이터 전압은 상기 제2 데이터 전압보다 높은 전압레벨을 갖는 것을 특징으로 하는 액정표시장치.