KR20100081552A - 차지 펌프 회로 및 이를 이용한 전압 변환 장치 - Google Patents

차지 펌프 회로 및 이를 이용한 전압 변환 장치 Download PDF

Info

Publication number
KR20100081552A
KR20100081552A KR1020090000843A KR20090000843A KR20100081552A KR 20100081552 A KR20100081552 A KR 20100081552A KR 1020090000843 A KR1020090000843 A KR 1020090000843A KR 20090000843 A KR20090000843 A KR 20090000843A KR 20100081552 A KR20100081552 A KR 20100081552A
Authority
KR
South Korea
Prior art keywords
voltage
capacitor
terminal
node
circuit
Prior art date
Application number
KR1020090000843A
Other languages
English (en)
Other versions
KR101511160B1 (ko
Inventor
김형래
한희석
최윤경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20090000843A priority Critical patent/KR101511160B1/ko
Priority to US12/652,267 priority patent/US8232835B2/en
Publication of KR20100081552A publication Critical patent/KR20100081552A/ko
Application granted granted Critical
Publication of KR101511160B1 publication Critical patent/KR101511160B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Abstract

본 발명은 외부 전원 전압을 이용하여 반도체 장치에서 필요로 하는 전압을 발생시키는 장치에 관한 것이다.
본 발명에 따른 차지 펌프 회로는 제1커패시터와 제1그룹의 복수의 스위칭 수단들을 포함하고, 제1,2스위칭 신호들에 따라서 상기 제1그룹의 복수의 스위칭 수단들을 제어하여 제1구간 동안에는 상기 제1커패시터에 충전된 전압을 목표 단자로 전달하고 제2구간 동안에는 제1입력 단자에 인가된 기준 전압으로 상기 제1커패시터를 충전시키는 제1회로, 및 제2,3커패시터 및 제2그룹의 복수의 스위칭 수단들을 포함하고, 상기 제1,2스위칭 신호들에 따라서 상기 제2그룹의 복수의 스위칭 수단들을 제어하여, 상기 제2커패시터의 제1단자를 상기 제1구간 동안에는 접지 단자에 접속시키고 상기 제2구간 동안에는 전원 전압 입력 단자에 접속시키고, 상기 제2커패시터의 제2단자를 상기 제1구간 동안에는 상기 제2커패시터의 제2단자 전압이 상기 목표 단자의 전압보다 작은 경우에만 상기 전원 전압 입력 단자에 접속시키고 상기 제2구간 동안에는 출력 단자에 접속시키고, 상기 출력 단자와 접지 단자 사이에 상기 제3커패시터가 접속되는 제2회로를 포함함을 특징으로 한다.

Description

차지 펌프 회로 및 이를 이용한 전압 변환 장치{Charge pump circuit and voltage converting apparatus using the same}
본 발명은 반도체 장치에 관한 것으로서, 특히 외부 전원 전압을 이용하여 반도체 장치에서 필요로 하는 전압을 발생시키는 장치에 관한 것이다.
일반적으로, 반도체 장치에서는 차지 펌프 회로를 이용하여 반도체 내부 회로에서 필요로 하는 다양한 전압을 생성시킨다.
특히, 반도체 집적 회로의 소형화 및 정밀화 추세에 따라서 모바일 기기와 같은 소형 전자 기기에 사용되는 반도체 집적 회로는 회로 사이즈를 최소화시키는 설계가 필요하며, 이와 더불어 반도체 회로에서 필요로 하는 전압을 안정적으로 생성시키는 회로 개발을 필요하게 되었다.
본 발명이 해결하고자 하는 과제는 외부 전원 전압과 기준 전압을 이용하여 안정적인 부스팅 전압을 생성시키는 차지 펌프 회로를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 외부 전원 전압과 기준 전압을 이용 하여 반도체 집적 회로에서 필요로 하는 전압을 생성시키는 전압 변환 장치를 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명의 일실시 예에 따른 차지 펌프 회로는 제1커패시터와 제1그룹의 복수의 스위칭 수단들을 포함하고, 제1,2스위칭 신호들에 따라서 상기 제1그룹의 복수의 스위칭 수단들을 제어하여 제1구간 동안에는 상기 제1커패시터에 충전된 전압을 목표 단자로 전달하고 제2구간 동안에는 제1입력 단자에 인가된 기준 전압으로 상기 제1커패시터를 충전시키는 제1회로, 및 제2,3커패시터 및 제2그룹의 복수의 스위칭 수단들을 포함하고, 상기 제1,2스위칭 신호들에 따라서 상기 제2그룹의 복수의 스위칭 수단들을 제어하여, 상기 제2커패시터의 제1단자를 상기 제1구간 동안에는 접지 단자에 접속시키고 상기 제2구간 동안에는 전원 전압 입력 단자에 접속시키고, 상기 제2커패시터의 제2단자를 상기 제1구간 동안에는 상기 제2커패시터의 제2단자 전압이 상기 목표 단자의 전압보다 작은 경우에만 상기 전원 전압 입력 단자에 접속시키고 상기 제2구간 동안에는 출력 단자에 접속시키고, 상기 출력 단자와 접지 단자 사이에 상기 제3커패시터가 접속되는 제2회로를 포함함을 특징으로 한다.
상기 제1회로는 상기 제2스위칭 신호에 따라서 기준 전압이 인가되는 입력 단자와 제1노드를 선택적으로 접속시키는 제1스위칭 수단, 상기 제1스위칭 신호에 따라서 상기 제1노드와 상기 목표 단자를 선택적으로 접속시키는 제2스위칭 수단, 상기 제2스위칭 신호에 따라서 제2노드와 접지 단자를 선택적으로 접속시키는 제3 스위칭 수단, 상기 제1스위칭 신호에 따라서 상기 제2노드와 제3노드를 선택적으로 접속시키는 제4스위칭 수단, 및 상기 제1노드와 상기 제2노드 사이에 접속되는 제1커패시터를 포함함을 특징으로 한다.
상기 제3노드는 상기 제2회로의 제2커패시터의 제1단자에 접속시키는 것이 바람직하다.
상기 제1구간과 상기 제2구간은 중첩되지 않도록 설정하는 것이 바람직하다.
상기 제1스위칭 신호와 상기 제2스위칭 신호는 상호 위상이 반전된 신호이고, 제1논리 상태가 발생되는 구간이 중첩되지 않도록 설정하는 것이 바람직하다.
상기 제2회로는 상기 제1스위칭 신호에 따라서 제3노드와 접지 단자를 선택적으로 접속시키는 제5스위칭 수단, 상기 제2스위칭 신호에 따라서 상기 제3노드와 전원 전압 입력 단자를 선택적으로 접속시키는 제6스위칭 수단, 제4노드의 전압과 상기 목표 단자의 전압을 비교하여 상기 목표 단자의 전압이 상기 제4노드의 전압보다 큰 경우에만 제1논리 값을 갖는 출력신호를 생성시키는 비교기, 상기 비교기의 출력신호와 상기 제1스위칭 신호가 모두 제1논리 값을 갖는 경우에만 상기 전원 전압 입력 단자와 상기 제4노드를 접속시키는 논리 스위칭 수단, 상기 제2스위칭 신호에 따라서 상기 제4노드와 출력 단자를 선택적으로 접속시키는 제7스위칭 수단, 상기 제3노드와 상기 제4노드 사이에 접속되는 제2커패시터, 및 상기 출력 단자와 접지 단자 사이에 접속되는 제3커패시터를 포함함을 특징으로 한다.
상기 논리 스위칭 수단은 상기 비교기의 출력신호와 상기 제1스위칭 신호를 논리곱 연산하여 반전시키는 낸드 게이트 연산기, 및 상기 낸드 게이트 연산기에서 출력되는 신호에 따라서 상기 전원 전압 입력 단자와 상기 제4노드 사이를 선택적으로 도통시키는 트랜지스터를 포함함을 특징으로 한다.
상기 다른 과제를 달성하기 위한 본 발명의 일실시 예에 따른 전압 변환 장치는 전원 전압을 입력하여 기준 전압을 생성시키는 기준 전압 발생 회로, 및 제1,2,3커패시터와 복수의 스위칭 수단들을 포함하고, 제1,2스위칭 신호들에 따라서 제1구간 동안에 상기 제1커패시터에 충전된 전압을 목표 단자로 전달하고 제2구간 동안에는 상기 기준 전압으로 상기 제1커패시터를 충전시키며, 상기 제2커패시터의 제1단자를 상기 제1구간 동안에는 접지 단자에 접속시키고 상기 제2구간 동안에는 전원 전압 입력 단자에 접속시키며, 상기 제2커패시터의 제2단자를 상기 제1구간 동안에는 상기 제2커패시터의 제2단자 전압이 상기 목표 단자의 전압보다 작은 경우에만 상기 전원 전압 입력 단자에 접속시키고 상기 제2구간 동안에는 출력 단자에 접속시키고, 상기 출력 단자와 접지 단자 사이에 상기 제3커패시터가 접속되는 차지 펌프 회로를 포함함을 특징으로 한다.
상기 다른 과제를 달성하기 위한 본 발명의 다른 실시 예에 따른 전압 변환 장치는 전원 전압을 입력하여 기준 전압을 생성시키는 기준 전압 발생 회로, 제1,2,3커패시터와 복수의 스위칭 수단들을 포함하고, 제1,2스위칭 신호들에 따라서 제1구간 동안에 제1커패시터에 충전된 전압을 목표 단자로 전달하고 제2구간 동안에는 상기 기준 전압으로 상기 제1커패시터를 충전시키며, 상기 제2커패시터의 제1단자를 상기 제1구간 동안에는 접지 단자에 접속시키고 상기 제2구간 동안에는 전원 전압 입력 단자에 접속시키며, 상기 제2커패시터의 제2단자는 상기 제1구간 동 안에 상기 제2커패시터의 제2단자 전압이 상기 목표 단자의 전압보다 작은 경우에만 상기 전원 전압 입력 단자에 접속시키고 상기 제2구간 동안에는 출력 단자에 접속시키고, 상기 출력 단자와 접지 단자 사이에 상기 제3커패시터가 접속되는 차지 펌프 회로, 및 상기 출력 단자에서 생성되는 전압에 연동하여 상기 기준 전압 발생 회로에서 생성되는 상기 기준 전압을 가변시키는 피드백 회로를 포함함을 특징으로 한다.
상기 피드백 회로는 상기 출력 단자의 전압을 감지하여 목표 전압 범위에 포함되는지를 판단하고, 판단된 결과에 상응하는 데이터를 생성시키는 판별부, 및 상기 판별부에서 생성된 데이터에 근거하여 상기 기준 전압 발생 회로에서 출력되는 전압을 가변시키기 위한 전압 조정 제어신호를 생성시키는 전압 조정 제어신호 생성부를 포함함을 특징으로 한다.
본 발명에 의하면 외부 소자 개수를 줄일 수 있으므로 비용 절감뿐만 아니라 불량률 감소, 모듈 사이즈를 줄일 수 있는 효과가 발생된다. 그리고, 전력 효율을 향상시킬 수 있으며, 외부 전원 전압의 변화에도 무관하게 안정된 출력 전압을 발생시킬 수 있으며, 또한 랜덤하게 발생되는 리플을 줄일 수 있는 효과가 발생된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세히 설명하기로 한다.
도 1에 도시된 바와 같이, 본 발명에서 제안하는 제1실시 예에 따른 차지 펌프 회로를 이용한 전압 변환 장치는 복수의 저항(R1, R2), 전압 폴로워(Voltage Follower; A1), 커패시터(C2, C3)를 포함하는 부스터 회로(100) 및 기준 전압 출력 단자용 커패시터(C1)로 구성된다.
저항 R1 및 R2는 전원 전압(VCI)으로부터 기준 전압을 생성시키기 위한 소자이며, 저항 R2를 가변시켜 원하는 기준 전압을 생성시킬 수 있다.
전압 폴로워(A1)는 이득이 '1'로서 입력 단자의 전압을 출력 단자의 전압이 추종하는 버퍼 회로이다.
부스터 회로(100)는 입력 단자에 인가되는 전압을 2배로 증가시키는 회로로서 차지 펌프 회로로 구현할 수 있다.
부스터 회로(100)인 차지 펌프 회로의 세부 구성을 도 3에 도시하였다.
도 3에 도시된 바와 같이, 차지 펌프 회로는 복수의 스위치(SW1 ~ SW4) 및 복수의 커패시터(C2, C3)로 구성된다.
도 3에서 저항 Rext1, Rext2 및 Rext3은 패드들을 연결하는 패턴에 존재하는 내부 저항을 나타낸 것이고, ILOAD는 출력 단자에 연결된 부하에 흐르는 전류를 나타낸 것이다.
도 3에 도시된 스위치들은 도 4에 도시된 바와 같은 위상을 갖는 제1,2스위 칭 신호(φ1, φ2)에 의하여 도통 또는 차단된다. 도 4를 참조하면, 제1스위칭 신호(φ1)와 상기 제2스위칭 신호(φ2)는 상호 위상이 반전된 신호이고, 논리 하이(High) 상태가 발생되는 구간이 중첩되지 않도록 설계한다. 본 발명의 일실시 예에서는 논리 하이(High) 상태에서 스위치들이 도통되도록 설계하였으나, 본 발명은 이에 한정되지 않고 논리 로우(Low) 상태에서 스위치들이 도통되도록 설계할 수도 있다.
도 4에 도시된 제1,2스위칭 신호(φ1, φ2)의 타이밍에 따라서 도 3의 회로를 설명하면 다음과 같다.
제1스위칭 신호(φ1)가 논리 하이 상태이고 제2스위칭 신호(φ2)가 논리 로우 상태인 챠징(charging) 구간 동안에는 스위치 SW1 및 SW4는 도통되고, 스위치 SW2 및 SW3은 차단된다. 이에 따라서, 이 구간 동안에는 입력 단자 Vin으로 입력되는 전압으로 커패시터 C1이 충전된다.
다음으로, 제1스위칭 신호(φ1)가 논리 로우 상태이고 제2스위칭 신호(φ2)가 논리 하이 상태인 펌핑(pumping) 구간 동안에는 스위치 SW1 및 SW4는 차단되고, 스위치 SW2 및 SW3은 도통된다. 이에 따라서, 이 구간 동안에는 입력 단자 Vin으로 입력되는 전압과 커패시터 C2에 충전된 전압이 더해져서 출력 단자 Vout로 전달된다. 이에 따라서, 출력 단자 Vout에 접속된 커패시터 C3은 입력 단자로 입력된 전압의 2배 전압으로 충전된다.
참고적으로, 1 주기(T) 동안에 챠징 구간과 펌핑 구간이 중첩되지 않게 각각 1회씩 설계하는 것이 바람직하다.
도 1에 따른 회로의 장점은 첫째 전원 전압인 VCI에 관계없이 항상 일정한 출력 전압(AVDD)을 생성시킬 수 있으며, 둘째로 오픈 루프(open loop) 방식이므로 동작이 안정적이라는 것이다.
그러나, 도 1에 따른 회로의 단점은 첫째로 부하 전류에 따라 출력 전압에 리플(ripple)이 발생되며, 둘째로 기준 전압 VCI1을 생성시킴으로써 전력 효율이 저하되며, 셋째로 기준 전압 VCI1 출력 단자에 외장 커패시터(C1)를 사용하여야 한다는 것이다.
도 1에 따른 회로의 단점을 보완하기 위하여 도 2와 같은 회로를 제안한다.
도 2에 도시된 바와 같이, 본 발명에서 제안하는 제2실시 예에 따른 차지 펌프 회로를 이용한 전압 변환 장치는 기준 전압 발생 회로(210), 커패시터(C1, C2)를 포함하는 부스터 회로(220) 및 비교기 회로(230)로 구성된다.
세부적으로, 기준 전압 발생 회로(210)는 밴드 갭 기준 전압 발생부(210-1)와 연산 증폭기(A1) 및 복수의 저항(R1, R2)들로 구성된 증폭 회로를 포함한다. 그리고, 비교기 회로(230)는 연산 증폭기(A2) 및 복수의 저항(R3, R4)들로 구성된다.
기준 전압 발생 회로(210)에서 생성된 기준 전압(Vref1)을 비교기 회로(230)의 부(-) 입력 단자에 인가하고, 출력 단자의 전압 AVDD를 센싱하여 비교기 회로(230)의 정(+) 입력 단자에 인가한다. 비교기 회로(230)는 정(+) 입력 단자의 전압과 부(-) 입력 단자의 전압을 비교하여 출력되는 신호로 부스터 회로(220)인 차지 펌프 회로의 ON/OFF 제어함으로써 출력 전압(AVDD)을 안정화시킨다.
이 회로의 장점은 첫째로 전원 전압 VCI에 상관없이 항상 일정한 출력 전압(AVDD)을 생성시킬 수 있으며, 둘째로 도 1의 회로에 비하여 기준 전압(VCI1)을 생성시키지 않으므로 전력 효율이 향상되며, 셋째로 기준 전압(VCI1)이 출력되는 단자에 외장 커패시터를 사용하지 않는다는 것이다.
그러나, 이 회로는 부하 조건에 따라서 출력 전압에 리플이 크게 발생될 수 단점이 있다. 참고적으로, 도 1의 회로에서도 리플이 발생될 수 있으나, 부하의 변화에 따라서 일정하게 발생되므로 크게 문제가 되지 않는다. 그러나, 도 2의 회로에서는 리플이 랜덤하게 나타나게 되거나 리플 진폭이 크게 나타날 경우 품질 문제가 발생될 수 있게 된다.
이와 같은 도 1의 회로의 장점과 도 2의 회로의 장점을 모두 채용하는 새로운 차지 펌프 회로를 제안한다.
본 발명에서 새로 제안하는 차지 펌프 회로를 도 5에 도시하였다.
도 5에 도시된 바와 같이, 본 발명에서 새로 제안하는 차지 펌프 회로는 제1회로 블록(510), 제2회로 블록(520) 및 출력 단자에 접속된 커패시터(C2)로 구성된다. 도 5에 포함된 스위치들은 도 4에 도시된 제1,2스위칭 신호(φ1, φ2)의 타이밍에 따라서 ON/OFF 된다. 그리고, 전원 전압(Vci)은 전압 레귤레이터(voltage regulator)의 출력 전압이므로 일정하다.
제1회로 블록(510)은 복수의 스위치 SW1 ~ SW4와 커패시터 Cs로 구성된다. 세부적으로, 제1노드(Node1)와 제2노드(Node2) 사이에 커패시터 Cs가 접속되고, 기준 전압(Vci1)이 인가되는 입력 단자와 제1노드(Node1) 사이에 스위치 SW1이 접속 되고, 제1노드(Node1)와 제1회로 블록(510)의 제1단자(TE1) 사이에 스위치 SW2가 접속되고, 제2노드(Node2)와 접지 단자 사이에 스위치 SW3이 접속되고, 제2노드(Node2)와 제3노드(Node3) 사이에 스위치 SW4가 접속되어 있다. 여기에서, 스위치 SW2 및 스위치 SW4는 제1스위칭 신호(φ1)에 따라서 ON/OFF 되며, 스위치 SW1 및 스위치 SW3은 제2스위칭 신호(φ2)에 따라서 ON/OFF 된다.
그리고, 제2회로 블록(520)은 복수의 스위치(SW5 ~ SW7), 커패시터(C1), 비교기(CP1), 낸드 게이트 연산기(G1) 및 트랜지스터 PM1로 구성된다. 세부적으로, 제3노드(Node3)와 제4노드(Node2) 사이에 커패시터 C1이 접속되고, 제3노드(Node3)와 접지 단자 사이에 스위치 SW5가 접속되고, 제3노드(Node3)와 전원 전압(Vci) 입력 단자 사이에 스위치 SW6이 접속되고, 제4노드(Node4)와 출력 단자 사이에 스위치 SW7이 접속되고, 비교기 CP1의 정(+) 입력 단자에 제1단자(TE1)가 접속되고 부(-) 입력 단자에는 제4노드(Node4)가 접속되고, 낸드 게이트 연산기 G1의 제1입력 단자에는 제1스위칭 신호(φ1)가 인가되고 제2입력 단자에는 비교기 CP1의 출력 단자가 접속되고, 트랜지스터 PM1의 게이트 단자에는 낸드 게이트 연산기 G1의 출력 단자가 접속되고 소오스 단자에는 전원 전압 Vci이 인가되고 드레인 단자에는 제4노드(Node4)가 접속된다. 여기에서, 스위치 SW5는 제1스위칭 신호(φ1)에 따라서 ON/OFF 되며, 스위치 SW6 및 스위치 SW7은 제2스위칭 신호(φ2)에 따라서 ON/OFF 된다.
우선, 제1회로 블록(510)의 동작을 제1,2스위칭 신호(φ1,φ2)에 논리 상태 따라서 설명하기로 한다.
제1회로 블록(510)에서 제1스위칭 신호(φ1)가 논리 로우 상태이고 제2스위칭 신호(φ2)가 논리 하이 상태인 구간 동안에는 스위치 SW1 및 스위치 SW3은 도통되고, 스위치 SW2 및 스위치 SW4는 차단된다. 이에 따라서, 이 구간 동안에는 입력 단자로 입력되는 기준 전압 Vci1로 커패시터 Cs가 충전된다.
그리고, 제1회로 블록(510)에서 제1스위칭 신호(φ1)가 논리 하이 상태이고 제2스위칭 신호(φ2)가 논리 로우 상태인 구간 동안에는 스위치 SW) 및 스위치 SW3은 차단되고, 스위치 SW2 및 스위치 SW4는 도통된다. 이에 따라서, 이 구간 동안에는 커패시터 Cs에 충전된 제1노드(Node1)의 전압을 제1단자(TE1)로 전달한다.
다음으로, 제2회로 블록(520)의 동작을 제1,2스위칭 신호(φ1,φ2)에 논리 상태 따라서 설명하기로 한다.
비교기 CP1은 제4노드(Node4)의 전압과 제1단자(TE1)의 전압을 비교하여 제1단자(TE1)의 전압이 제4노드(Node)의 전압보다 큰 경우에만 논리 하이 상태의 신호를 출력한다.
낸드 게이트 연산기 G1은 비교기 CP1의 출력신호와 제1스위칭 신호(φ1)를 논리곱 연산하여 반전시켜 출력한다.
그리고, 낸드 게이트 연산기 G1의 출력 단자가 트랜지스터 PM1의 게이트 단자에 접속되어 있으므로, 트랜지스터 PM1은 낸드 게이트 연산기 G1에서 논리 로우 상태의 신호가 출력되는 경우에만 도통되고, 논리 하이 상태의 신호가 출력되는 경우에는 차단된다.
따라서, 제1스위칭 신호(φ1)가 논리 하이 상태인 구간에서 제1단자(TE1)의 전압이 제4노드(Node4)의 전압보다 큰 경우에만 트랜지스터 PM1이 도통되고, 그 외의 조건에서는 차단된다.
제2회로 블록(510)에서 제1스위칭 신호(φ1)가 논리 하이 상태이고 제2스위칭 신호(φ2)가 논리 로우 상태인 구간 동안에는 스위치 SW5는 도통되고, 스위치 SW6 및 스위치 SW7은 차단된다.
이에 따라서, 제1스위칭 신호(φ1)가 논리 하이 상태이고 제2스위칭 신호(φ2)가 논리 로우 상태인 구간 동안에는 제1단자(TE1)의 전압이 제4노드(Node4)의 전압보다 큰 경우에만 트랜지스터 PM1이 도통되어 전원 전압 Vci로 커패시터 C1을 충전시키고, 그 외의 조건에는 충전되지 않는다. 이와 같은 동작에 의하여 커패시터 C1이 접속된 제4노드(Node4)의 전압은 제1단자(TE1)의 전압을 추종하게 된다. 이에 따라서, 제4노드(Node4)의 전압은 Vci1을 추종하게 된다.
다음으로, 제2회로 블록(510)에서 제1스위칭 신호(φ1)가 논리 로우 상태이고 제2스위칭 신호(φ2)가 논리 하이 상태인 구간 동안에는 스위치 SW5는 차단되고, 스위치 SW6 및 스위치 SW7은 도통된다. 그리고, 트랜지스터 PM1도 차단된다.
이에 따라서, 이 구간 동안에는 전원 전압 Vci가 제3노드(Node3)에 전달되어 Vci와 커패시터 C1에 충전된 제4노드(Node4)의 전압이 더해져서 커패시터(C2)가 접속된 출력 단자로 전달된다.
위에서 설명한 바와 같이 제4노드(Node4)의 전압은 기준 전압 Vci1을 추종하므로 출력 단자의 전압 Avdd는 전원 전압 Vci과 기준 전압 Vci1의 합이 된다.
참고적으로, 도 5에서 제1회로 블록(510)의 스위치 SW4를 제2노드(Node)와 접지 단자 사이에 직접 접속시키지 않고, 제2노드(Node)와 제3노드(Node3) 사이에 접속시켰다. 그 이유는 제1스위칭 신호(φ1)가 논리 하이 상태를 유지하는 구간동안에 커패시터 C1이 충천될 때 스위치 SW5의 온(ON) 저항으로 인해 제3노드(Node3) 전압이 상승하게 되면 커패시터 C1의 양(+)의 입력 단자의 전압은 Vci1 전압과 같지만 음(-)의 입력 단자의 전압이 제3노드(Node3) 전압을 따라 상승하게 되어 커패시터 C1의 양단자의 전압 차가 원하는 Vci1 전압 대비 감소하게 되므로 이를 방지하기 위함이다.
다음으로, 도 5에서 새로 제안한 차지 펌프 회로를 이용한 전압 변환 장치에 대하여 설명하기로 한다.
도 6은 본 발명에서 새로 제안한 차지 펌프 회로를 이용한 오픈 루프(open loop) 방식의 전압 변환 장치를 보여준다.
도 6에 도시된 바와 같이, 본 발명에서 새로 제안하는 전압 변환 장치는 전압 조정부(610), 증폭부(620), 및 커패시터 C1, C2를 포함하는 차지 펌프 회로(630)로 구성된다.
전압 조정부(610)는 입력되는 기준 전압(Vref)을 원하는 전압으로 변경시켜 출력하는 회로이다. 일 예로서, 입력 단자와 접지 단자 사이에 복수개의 저항들을 직렬로 연결하고, 저항들이 접속되는 복수개의 접속 단자들 및 입력 단자 중에서 하나의 단자를 출력 단자로 선택하는 방식으로 입력 전압을 변경하여 출력할 수 있다.
증폭부(620)는 연산 증폭기(A1) 및 저항들(R1, R2)로 구성되며, 증폭부(620) 에서 출력되는 Vci1은 수학식 1과 같이 표현할 수 있다.
Figure 112009000613126-PAT00001
차지 펌프 회로(630)는 본 발명에서 새로 제안하는 도 5에 도시된 바와 같은 차지 펌프 회로를 적용할 수 있다. 도 6에 제시된 DC_CLK 및 DC_CLKB는 도 5에 제시된 제1,2스위칭 신호(φ1, φ2)에 해당된다.
새로 제안한 차지 펌프 회로를 적용한 도 6과 같은 오픈 루프(open loop) 방식의 전압 변환 장치에서는 수학식 2와 같이 출력 단자의 전압(Avdd)이 전원 전압(Vci)과 기준 전압(Vci1)의 합으로 나타난다. 즉, 출력 전압(Avdd)에 전원 전압(Vci)의 변화가 바로 반영된다.
Figure 112009000613126-PAT00002
이로 인하여, 부하 변동에 따라서 일정하게 리플이 발생된다. 그리고, 기준 전압 출력 단자에 외장 커패시터를 사용할 필요가 없다.
여기에서, 전원 전압(Vci)은 전압 레귤레이터(voltage regulator)의 출력 전압이므로 일정하다. 그러나, 전원 전압(Vci)이 시간에 따라 변할 경우에는 출력 전압(Avdd)에 전원 전압(Vci)의 변화가 바로 반영된다. 도 6과 같은 오픈 루프 방식에서는 전원 전압(Vci)의 변화에 따른 출력 전압(Avdd)의 변화를 보상할 수 없다.
따라서, 전원 전압(Vci)의 변화에 따른 출력 전압(Avdd)의 변화를 보상하기 위하여 새로 제안한 차지 펌프 회로를 이용한 폐루프(closed loop) 방식의 도 7과 같은 전압 변환 장치를 제안한다.
도 7에 도시된 바와 같이, 본 발명에서 새로 제안하는 폐루프 방식의 전압 변환 장치는 전압 조정부(610A), 증폭부(620), 커패시터 C1, C2를 포함하는 차지 펌프 회로(630), 판별부(640) 및 전압 조정 제어신호 생성부(650)로 구성된다.
증폭부(620) 및 차지 펌프 회로(630)는 도 6에서 이미 설명하였으므로 중복 설명을 피하기로 한다.
전압 조정부(610A)는 입력되는 기준 전압(Vref)을 전압 조정 제어신호에 따라서 변경하여 출력시키는 회로이다. 일 예로서, 입력 단자와 접지 단자 사이에 복수개의 저항들을 직렬로 연결하고, 저항들이 접속되는 복수개의 접속 단자들 및 입력 단자 중에서 하나의 단자를 전압 조정 제어신호에 따라서 출력 단자로 결정하는 회로로 구현할 수 있다.
판별부(640)는 출력 전압(Avdd)을 감지하여 출력 전압이 목표 전압 범위에 포함되는지 또는 목표 전압 범위보다 높거나 낮은 전압에 해당되는지를 판단하고, 판단된 결과에 상응하는 신호를 생성시킨다.
그리고, 전압 조정 제어신호 생성부(650)는 판별부(640)로부터 입력된 신호에 근거하여 전압을 가변시키거나 현재 설정된 전압을 유지시키기 위한 전압 조정 제어신호를 생성시킨다.
판별부(640) 및 전압 조정 제어신호 생성부(650)의 세부적인 구성의 예를 도 8에 도시하였다.
도 8을 참조하여 판별부(640)의 동작을 설명하기로 한다.
도 8에 도시된 전압 조정부(610A), 증폭부(620) 및 차지 펌프 회로(630)는 도 7에 도시된 구성 수단들과 동일하므로 중복된 설명은 피하기로 한다.
세부적으로, 판별부(640)는 복수개의 저항(R3 ~ R6), 복수개의 스위치(SW1, SW2), 비교기(CP1, CP2), 플립/플롭(F/F1, F/F2)으로 구성된다.
출력 단자와 접지 단자 사이에 저항 R3 ~ R6은 직렬로 접속된다. 여기에서, R4 또는 R5의 저항 값의 크기에 따라서 목표 전압 범위의 폭이 결정되기 때문에 저항 R4 및 R5는 저항 R3 및 R6에 비하여 작은 값을 갖는 저항으로 설정하는 것이 바람직하다.
스위치 SW1 및 SW2는 목표 전압 범위의 폭을 가변시키는 역할을 하며, 스위치 SW2가 선택되는 경우가 스위치 SW1이 선택되는 경우에 비하여 목표 전압 범위의 폭이 커지게 된다. 이에 따라서, 스윙 폭이 적은 출력 전압을 생성시키기 위해서는 스위치 SW1을 선택한다.
비교기 CP1은 검출된 전압이 목표 전압 범위의 상한 임계값을 초과하는지를 판단하는 역할을 하고, 비교기 CP2는 검출된 전압이 목표 전압 범위의 하한 임계값에 미달하는지를 판단하는 역할을 한다. 여기에서, 비교기 CP1 및 CP2의 부(-) 입력 단자에 인가되는 전압 Vref_avdd은 목표로 하는 출력 전압이 발생되는 조건에서의 비교기 CP1 및 CP2의 정(+) 입력 단자에 인가되는 전압의 중간 값으로 결정한다.
비교기 CP1 및 CP2는 각각 정(+) 입력 단자로 입력된 전압이 부(-) 입력 단 자에 인가되는 전압 Vref_avdd보다 큰 경우에만 논리 하이(High) 상태 신호를 생성시키기고 그렇지 않은 경우에는 논리 로우(Low) 상태 신호를 생성시킨다.
플립/플롭 F/F1 및 F/F2는 각각 비교기 CP1 및 CP2에서 출력되는 신호를 샘플링 클럭신호(sampling_CK)에 동기를 맞추어 출력시킨다.
플립/플롭 F/F1에서 출력되는 상위(Upper) 상태를 판정하는 신호와 플립/플롭 F/F2에서 출력되는 하위(Lower) 상태를 판정하는 신호가 조합된 데이터는 목표 범위에 포함되었는지 또는 목표 범위에 미달되었는지 또는 목표 범위를 초과하였는지를 다음과 같이 나타낸다.
첫 번째로, F/F1의 출력 신호와 F/F2의 출력 신호가 모두 하이 상태이면 목표 범위를 초과한 경우에 해당된다.
두 번째로, F/F1의 출력 신호가 하이 상태이고, F/F2의 출력 신호가 로우 상태이면 목표 범위에 포함되는 경우에 해당된다.
세 번째로, F/F1의 출력 신호와 F/F2의 출력 신호가 모두 로우 상태이면 목표 범위에 미달된 경우에 해당된다.
네 번째로, F/F1의 출력 신호가 로우 상태이고, F/F2의 출력 신호가 하이 상태이면 오류가 발생된 경우로 무시한다. 즉, F/F1의 출력 신호가 로우 상태이고, F/F2의 출력 신호가 하이 상태인 경우는 정상적인 경우에 발생될 수 없다.
전압 조정 제어신호 생성부(650)는 플립/플롭 F/F1 및 F/F2에서 출력되는 신호를 이용하여 다음과 같이 전압 조정 제어신호를 발생시킨다.
세부적으로, 전압 조정 제어신호 생성부(650)는 카운팅부(650-1) 및 전압 조 정 결정부(650-2)로 구성된다.
카운팅부(650-1)는 샘플링 클럭신호가 N번 발생되는 구간 동안에 F/F1의 출력 신호와 F/F2의 출력 신호가 모두 하이 상태가 발생된 횟수(N1)를 카운팅한다. 이와 더불어, 샘플링 클럭신호가 N번 발생되는 구간 동안에 F/F1의 출력 신호와 F/F2의 출력 신호가 모두 로우 상태가 발생된 횟수(N2)를 카운팅한다. 여기서, 샘플링 클럭 신호는 폐루프(closed loop) 시스템의 안정성을 확보하기 위해 오픈 루프(open loop)의 응답 속도에 비해 상당히 느린 주파수를 가진다.
전압 조정 결정부(650-2)는 카운팅부(650-1)에서 카운팅된 값 N1 및 N2를 다음의 어느 조건을 만족시키는지를 판단한 후에 이에 상응하는 전압 조정 제어신호를 생성시킨다. 시스템이 초기화되는 시점에는 초기 설정값(initial_value)에 따라서 전압 조정 제어신호가 생성된다.
우선, 전압 조정 결정부(650-2)는 N1 및 N2 값을 각각 α*N 값과 비교한다. 여기에서, 0.5 < α < 1 이며, α 값이 작아질수록 민감하게 제어된다.
다음으로, 비교 결과에 따라서 다음과 같이 전압 조정 제어신호를 발생시킨다.
첫 번째로, N1 > α*N 인 경우에는 전압을 낮추기 위한 전압 조정 제어신호를 발생시킨다.
두 번째로, N2 > α*N 인 경우에는 전압을 높이기 위한 전압 조정 제어신호를 발생시킨다.
세 번째로, 위의 2가지 조건 중의 어느 하나도 충족시키지 못하는 경우에는 현재 전압을 유지하는 전압 조정 제어신호를 발생시킨다.
전압 조정부(610A)는 이와 같이 발생되는 전압 조정 제어신호에 의하여 전압을 조정한다. 따라서, 이와 같은 폐루프 방식에 의하여 전원 전압(Vci)의 변화에 따른 출력 전압(Avdd)의 변화를 보상할 수 있게 된다.
본 발명에서 언급된 스위치들은 반도체 소자로 구현할 수 있으며, 구체적으로 트랜지스터로 구현할 수 있다.
첨부된 도면에 도시되어 설명된 특정의 실시 예들은 단지 본 발명의 예로서 이해되어 지고, 본 발명의 범위를 한정하는 것이 아니며, 본 발명이 속하는 기술 분야에서 본 발명에 기술된 기술적 사상의 범위에서도 다양한 다른 변경이 발생될 수 있으므로, 본 발명은 보여지거나 기술된 특정의 구성 및 배열로 제한되지 않는 것은 자명하다.
도 1은 본 발명에서 제안하는 제1실시 예에 따른 차지 펌프 회로를 이용한 전압 변환 장치의 구성도이다.
도 2는 본 발명에서 제안하는 제2실시 예에 따른 차지 펌프 회로를 이용한 전압 변환 장치의 구성도이다.
도 3은 도 1에 도시된 부스터 회로의 세부 구성도이다.
도 4는 본 발명에 적용되는 제1,2스위칭 신호의 타이밍을 보여주는 도면이다.
도 5는 본 발명에서 제안하는 새로운 차지 펌프 회로의 구성도이다.
도 6은 본 발명에서 제안한 새로운 차지 펌프 회로를 이용한 개루프 방식의 전압 변환 장치의 구성도이다.
도 7은 본 발명에서 제안한 새로운 차지 펌프 회로를 이용한 폐루프 방식의 전압 변환 장치의 구성도이다.
도 8은 도 7에 도시된 피드백 회로의 세부 구성을 보여주는 도면이다.

Claims (10)

  1. 제1커패시터와 제1그룹의 복수의 스위칭 수단들을 포함하고, 제1,2스위칭 신호들에 따라서 상기 제1그룹의 복수의 스위칭 수단들을 제어하여 제1구간 동안에는 상기 제1커패시터에 충전된 전압을 목표 단자로 전달하고 제2구간 동안에는 제1입력 단자에 인가된 기준 전압으로 상기 제1커패시터를 충전시키는 제1회로; 및
    제2,3커패시터 및 제2그룹의 복수의 스위칭 수단들을 포함하고, 상기 제1,2스위칭 신호들에 따라서 상기 제2그룹의 복수의 스위칭 수단들을 제어하여, 상기 제2커패시터의 제1단자를 상기 제1구간 동안에는 접지 단자에 접속시키고 상기 제2구간 동안에는 전원 전압 입력 단자에 접속시키고, 상기 제2커패시터의 제2단자를 상기 제1구간 동안에는 상기 제2커패시터의 제2단자 전압이 상기 목표 단자의 전압보다 작은 경우에만 상기 전원 전압 입력 단자에 접속시키고 상기 제2구간 동안에는 출력 단자에 접속시키고, 상기 출력 단자와 접지 단자 사이에 상기 제3커패시터가 접속되는 제2회로를 포함함을 특징으로 하는 차지 펌프 회로.
  2. 제1항에 있어서, 상기 제1회로는
    상기 제2스위칭 신호에 따라서 기준 전압이 인가되는 입력 단자와 제1노드를 선택적으로 접속시키는 제1스위칭 수단;
    상기 제1스위칭 신호에 따라서 상기 제1노드와 상기 목표 단자를 선택적으로 접속시키는 제2스위칭 수단;
    상기 제2스위칭 신호에 따라서 제2노드와 접지 단자를 선택적으로 접속시키는 제3스위칭 수단;
    상기 제1스위칭 신호에 따라서 상기 제2노드와 제3노드를 선택적으로 접속시키는 제4스위칭 수단; 및
    상기 제1노드와 상기 제2노드 사이에 접속되는 제1커패시터를 포함함을 특징으로 하는 차지 펌프 회로.
  3. 제2항에 있어서, 상기 제3노드는 상기 제2회로의 제2커패시터의 제1단자에 접속됨을 특징으로 하는 차지 펌프 회로.
  4. 제1항에 있어서, 상기 제1구간과 상기 제2구간은 중첩되지 않도록 설정됨을 특징으로 하는 차지 펌프 회로.
  5. 제1항에 있어서, 상기 제1스위칭 신호와 상기 제2스위칭 신호는 상호 위상이 반전된 신호이고, 제1논리 상태가 발생되는 구간이 중첩되지 않도록 설정됨을 특징으로 하는 차지 펌프 회로.
  6. 제1항에 있어서, 상기 제2회로는
    상기 제1스위칭 신호에 따라서 제3노드와 접지 단자를 선택적으로 접속시키는 제5스위칭 수단;
    상기 제2스위칭 신호에 따라서 상기 제3노드와 전원 전압 입력 단자를 선택적으로 접속시키는 제6스위칭 수단;
    제4노드의 전압과 상기 목표 단자의 전압을 비교하여 상기 목표 단자의 전압이 상기 제4노드의 전압보다 큰 경우에만 제1논리 값을 갖는 출력신호를 생성시키는 비교기;
    상기 비교기의 출력신호와 상기 제1스위칭 신호가 모두 제1논리 값을 갖는 경우에만 상기 전원 전압 입력 단자와 상기 제4노드를 접속시키는 논리 스위칭 수단;
    상기 제2스위칭 신호에 따라서 상기 제4노드와 출력 단자를 선택적으로 접속시키는 제7스위칭 수단;
    상기 제3노드와 상기 제4노드 사이에 접속되는 제2커패시터; 및
    상기 출력 단자와 접지 단자 사이에 접속되는 제3커패시터를 포함함을 특징으로 하는 차지 펌프 회로.
  7. 제6항에 있어서, 상기 논리 스위칭 수단은
    상기 비교기의 출력신호와 상기 제1스위칭 신호를 논리곱 연산하여 반전시키는 낸드 게이트 연산기; 및
    상기 낸드 게이트 연산기에서 출력되는 신호에 따라서 상기 전원 전압 입력 단자와 상기 제4노드 사이를 선택적으로 도통시키는 트랜지스터를 포함함을 특징으로 하는 차지 펌프 회로.
  8. 전원 전압을 입력하여 기준 전압을 생성시키는 기준 전압 발생 회로; 및
    제1,2,3커패시터와 복수의 스위칭 수단들을 포함하고, 제1,2스위칭 신호들에 따라서 제1구간 동안에 상기 제1커패시터에 충전된 전압을 목표 단자로 전달하고 제2구간 동안에는 상기 기준 전압으로 상기 제1커패시터를 충전시키며, 상기 제2커패시터의 제1단자를 상기 제1구간 동안에는 접지 단자에 접속시키고 상기 제2구간 동안에는 전원 전압 입력 단자에 접속시키며, 상기 제2커패시터의 제2단자를 상기 제1구간 동안에는 상기 제2커패시터의 제2단자 전압이 상기 목표 단자의 전압보다 작은 경우에만 상기 전원 전압 입력 단자에 접속시키고 상기 제2구간 동안에는 출력 단자에 접속시키고, 상기 출력 단자와 접지 단자 사이에 상기 제3커패시터가 접속되는 차지 펌프 회로를 포함함을 특징으로 하는 전압 변환 장치.
  9. 전원 전압을 입력하여 기준 전압을 생성시키는 기준 전압 발생 회로;
    제1,2,3커패시터와 복수의 스위칭 수단들을 포함하고, 제1,2스위칭 신호들에 따라서 제1구간 동안에 제1커패시터에 충전된 전압을 목표 단자로 전달하고 제2구간 동안에는 상기 기준 전압으로 상기 제1커패시터를 충전시키며, 상기 제2커패시터의 제1단자를 상기 제1구간 동안에는 접지 단자에 접속시키고 상기 제2구간 동안에는 전원 전압 입력 단자에 접속시키며, 상기 제2커패시터의 제2단자는 상기 제1구간 동안에 상기 제2커패시터의 제2단자 전압이 상기 목표 단자의 전압보다 작은 경우에만 상기 전원 전압 입력 단자에 접속시키고 상기 제2구간 동안에는 출력 단 자에 접속시키고, 상기 출력 단자와 접지 단자 사이에 상기 제3커패시터가 접속되는 차지 펌프 회로; 및
    상기 출력 단자에서 생성되는 전압에 연동하여 상기 기준 전압 발생 회로에서 생성되는 상기 기준 전압을 가변시키는 피드백 회로를 포함함을 특징으로 하는 전압 변환 장치.
  10. 제9항에 있어서, 상기 피드백 회로는
    상기 출력 단자의 전압을 감지하여 목표 전압 범위에 포함되는지를 판단하고, 판단된 결과에 상응하는 데이터를 생성시키는 판별부; 및
    상기 판별부에서 생성된 데이터에 근거하여 상기 기준 전압 발생 회로에서 출력되는 전압을 가변시키기 위한 전압 조정 제어신호를 생성시키는 전압 조정 제어신호 생성부를 포함함을 특징으로 하는 전압 변환 장치.
KR20090000843A 2009-01-06 2009-01-06 차지 펌프 회로 및 이를 이용한 전압 변환 장치 KR101511160B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20090000843A KR101511160B1 (ko) 2009-01-06 2009-01-06 차지 펌프 회로 및 이를 이용한 전압 변환 장치
US12/652,267 US8232835B2 (en) 2009-01-06 2010-01-05 Charge pump circuit and voltage converter using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20090000843A KR101511160B1 (ko) 2009-01-06 2009-01-06 차지 펌프 회로 및 이를 이용한 전압 변환 장치

Publications (2)

Publication Number Publication Date
KR20100081552A true KR20100081552A (ko) 2010-07-15
KR101511160B1 KR101511160B1 (ko) 2015-04-13

Family

ID=42311221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20090000843A KR101511160B1 (ko) 2009-01-06 2009-01-06 차지 펌프 회로 및 이를 이용한 전압 변환 장치

Country Status (2)

Country Link
US (1) US8232835B2 (ko)
KR (1) KR101511160B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160023428A (ko) 2014-08-22 2016-03-03 에스케이텔레콤 주식회사 복수의 센서를 이용한 동작 인식 방법 및 장치
KR20160042500A (ko) 2014-10-10 2016-04-20 에스케이텔레콤 주식회사 사용자 동작 정의 방법 및 이를 적용한 동작 인식 장치
KR20160044963A (ko) 2014-10-16 2016-04-26 에스케이텔레콤 주식회사 노이즈를 고려한 동작 인식 방법 및 장치
KR20160047710A (ko) 2014-10-23 2016-05-03 에스케이텔레콤 주식회사 사용자 동작 인식 방법 및 이를 적용한 동작 인식 장치
KR20160050758A (ko) 2014-10-31 2016-05-11 에스케이텔레콤 주식회사 상황 인지 기반의 동작 인식 장치 및 이를 위한 기록 매체
KR20180090968A (ko) 2018-07-31 2018-08-14 에스케이텔레콤 주식회사 사용자 동작 정의 방법 및 이를 적용한 동작 인식 장치
KR20180094816A (ko) 2018-08-10 2018-08-24 에스케이텔레콤 주식회사 동작 인식을 위한 장치 및 기록 매체
KR20190028675A (ko) 2019-03-07 2019-03-19 에스케이텔레콤 주식회사 노이즈를 고려한 동작 인식 방법 및 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969232B2 (en) * 2009-08-31 2011-06-28 Himax Technologies Limited Booster and voltage detection method thereof
KR101102969B1 (ko) * 2010-02-25 2012-01-10 매그나칩 반도체 유한회사 반도체 장치
US20120286588A1 (en) * 2011-05-11 2012-11-15 Nxp B.V. Mems switching circuit
WO2016030962A1 (ja) 2014-08-26 2016-03-03 株式会社 東芝 電圧発生回路
KR102426494B1 (ko) 2015-07-07 2022-07-27 삼성전자주식회사 전하 펌프와 이를 포함하는 장치들
US10756083B2 (en) * 2017-05-23 2020-08-25 Taiwan Semiconductor Manufacturing Company Limited Device with a high efficiency voltage multiplier
US10165356B1 (en) 2017-06-05 2018-12-25 Semiconductor Components Industries, Llc Methods and apparatus for controlling a bias voltage
US10811952B2 (en) * 2018-09-05 2020-10-20 Cypress Semiconductor Corporation Systems, methods, and devices for fast wakeup of DC-DC converters including feedback regulation loops
CN116382409B (zh) * 2023-06-06 2023-08-15 上海灵动微电子股份有限公司 一种线性稳压电路系统及其控制方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0087593B1 (de) 1982-02-25 1987-01-21 Siemens Aktiengesellschaft Schaltungsanordnung für Fernmeldeanlagen, insbesondere für Fernsprechvermittlungsanlagen
JP3131364B2 (ja) * 1994-11-28 2001-01-31 シャープ株式会社 チョッパ型レギュレータ回路およびチョッパ型レギュレータｉｃ
JP3773718B2 (ja) * 1999-09-20 2006-05-10 株式会社東芝 半導体集積回路
JP3430083B2 (ja) 1999-10-21 2003-07-28 本田技研工業株式会社 電池電圧測定装置
US6188212B1 (en) * 2000-04-28 2001-02-13 Burr-Brown Corporation Low dropout voltage regulator circuit including gate offset servo circuit powered by charge pump
US6411531B1 (en) * 2000-11-21 2002-06-25 Linear Technology Corporation Charge pump DC/DC converters with reduced input noise
US6348781B1 (en) 2000-12-11 2002-02-19 Motorola, Inc. Buck or boost power converter
JP2002252967A (ja) 2001-02-23 2002-09-06 Sharp Corp 安定化電源回路およびそれを備えたデバイス
JP3691421B2 (ja) * 2001-09-27 2005-09-07 シャープ株式会社 スイッチドキャパシタ型安定化電源回路
JP4280568B2 (ja) 2003-06-26 2009-06-17 富士フイルム株式会社 スイッチング電源装置及び電子機器
JP3757219B2 (ja) 2003-06-27 2006-03-22 東光株式会社 チャージポンプ回路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160023428A (ko) 2014-08-22 2016-03-03 에스케이텔레콤 주식회사 복수의 센서를 이용한 동작 인식 방법 및 장치
KR20160042500A (ko) 2014-10-10 2016-04-20 에스케이텔레콤 주식회사 사용자 동작 정의 방법 및 이를 적용한 동작 인식 장치
KR20160044963A (ko) 2014-10-16 2016-04-26 에스케이텔레콤 주식회사 노이즈를 고려한 동작 인식 방법 및 장치
KR20160047710A (ko) 2014-10-23 2016-05-03 에스케이텔레콤 주식회사 사용자 동작 인식 방법 및 이를 적용한 동작 인식 장치
KR20160050758A (ko) 2014-10-31 2016-05-11 에스케이텔레콤 주식회사 상황 인지 기반의 동작 인식 장치 및 이를 위한 기록 매체
KR20180090968A (ko) 2018-07-31 2018-08-14 에스케이텔레콤 주식회사 사용자 동작 정의 방법 및 이를 적용한 동작 인식 장치
KR20180094816A (ko) 2018-08-10 2018-08-24 에스케이텔레콤 주식회사 동작 인식을 위한 장치 및 기록 매체
KR20190028675A (ko) 2019-03-07 2019-03-19 에스케이텔레콤 주식회사 노이즈를 고려한 동작 인식 방법 및 장치

Also Published As

Publication number Publication date
US20100171372A1 (en) 2010-07-08
KR101511160B1 (ko) 2015-04-13
US8232835B2 (en) 2012-07-31

Similar Documents

Publication Publication Date Title
KR20100081552A (ko) 차지 펌프 회로 및 이를 이용한 전압 변환 장치
US7501802B2 (en) DC-DC converting method and apparatus
US7595616B2 (en) Control circuit for a polarity inverting buck-boost DC-DC converter
TWI406489B (zh) Ｄｃ-ｄｃ轉換器及方法
CN100527578C (zh) 用于快速实现参考电压跃迁的补偿偏移校正方法和控制电路
US7855532B2 (en) Power supply circuit with control switches to voltage multiplier having same frequency as clock
GB2472113A (en) Level-shift circuit
US8587263B2 (en) System and method for charging capacitors using automatic cell balancing
US7741818B2 (en) Voltage regulator including an output unit for converting input voltage into a predetermined voltage and for outputting the converted voltage
US11283345B2 (en) Multi-switch voltage regulator
WO2007073940A1 (en) Method for dc/dc conversion and dc/dc converter arrangement
CN211127582U (zh) 电子转换器和集成电路
US11652417B2 (en) Control circuit and concentration control circuit thereof
JP2009303317A (ja) 基準電圧発生回路及びその基準電圧発生回路を備えたｄｃ−ｄｃコンバータ
US7852642B2 (en) Full digital soft-start circuit and power supply system using the same
JP6098057B2 (ja) 電源の制御回路、電源装置及び電源の制御方法
TW201531000A (zh) 切換式調節器電流模式回饋電路及方法
US7759905B2 (en) Linear battery charger
US20110084675A1 (en) Booster circuit
US20220321009A1 (en) Voltage converter
US11716020B2 (en) SCC-based DC-DC power conversion system capable of receiving switching control adjustable by output voltage thereof, and power conversion method thereof
CN116915047A (zh) Dc-dc转换器电路和对应的操作方法
CN115917944A (zh) 用于控制电源的控制电路
EP2264878A1 (en) DC-DC converter with control loop
JP2013219860A (ja) 充電装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 5