TWI406489B - Ｄｃ-ｄｃ轉換器及方法 - Google Patents

Ｄｃ-ｄｃ轉換器及方法 Download PDF

Info

Publication number
TWI406489B
TWI406489B TW096131699A TW96131699A TWI406489B TW I406489 B TWI406489 B TW I406489B TW 096131699 A TW096131699 A TW 096131699A TW 96131699 A TW96131699 A TW 96131699A TW I406489 B TWI406489 B TW I406489B
Authority
TW
Taiwan
Prior art keywords
signal
converter
circuit
voltage
terminal
Prior art date
Application number
TW096131699A
Other languages
English (en)
Other versions
TW200818680A (en
Inventor
Michael John Gay
Original Assignee
Semiconductor Components Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Ind filed Critical Semiconductor Components Ind
Publication of TW200818680A publication Critical patent/TW200818680A/zh
Application granted granted Critical
Publication of TWI406489B publication Critical patent/TWI406489B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

DC－DC轉換器及方法
本發明一般涉及調節器電路，尤其涉及DC到DC轉換器。
電池操作設備如行動電話、可擕式電腦、計算器、攝影機、個人數位助理(PDAs)、視訊遊戲控制器等一般包括在負載產生恆定的電源供應電壓的DC－DC轉換器。雖然在負載提供恆定的電壓，電池電壓隨著電池放電而降低。這些電路包括開關，其在電池和負載之間及在負載和地面之間使用低損耗開關交替連接電感器，該開關通常操作在固定的頻率。換句話說，電路這樣轉換連接，以便在時鐘週期的一部分期間，電感器連接在電池和負載之間，而在時鐘週期的另一部分期間，開關將電感器連接在負載和地面之間。替代方案為，它們能在電池和地面之間以及在負載和地面之間交替連接電感器。負載被吸收交流("AC")分量的大電容器分流，該交流分量使負載電壓有低的紋波。
DC－DC轉換器包括負反饋回路，其通過修改開關的工作週期來使負載電壓的一部分與參考電壓相符。穩定負反饋回路是困難的，因為它包括電感器和分流電容器，並以範圍廣闊的負載電流操作。用於穩定反饋回路的一個技術包括設計該回路具有兩個串聯比較器，其中第一比較器因應負載電壓誤差而產生電流輸出，而第二比較器控制開關的工作週期以使峰值電感器電流適應於第一比較器的輸出。該技術稱為電流模式控制或電流程式化控制。
在電感器連接在負載兩端的時間間隔期間，如果負載電流太低，它的電流可能反向。為了阻止這種情況出現，可在反饋回路中包括第三比較器。
當前的電路一般使用互補性金屬氧化半導體(CMOS)技術來製造比較器。該技術提供具有低損耗開關並可進入低功率待機模式的比較器。然而，它們使用很多價格高的電阻器來限制控制器電路的電流。此外，使用CMOS技術製造價格高的電阻器消耗大面積的半導體材料。大面積的使用還引入大的寄生電容，這是不為人所期望的，因為它們降低了轉換速度並增加了CMOS器件的功率消耗。
因此，存在對DC－DC轉換器和補償DC－DC轉換器中偏移誤差的方法的需要。成本和時間高效的製造對DC－DC轉換器是有利的。
本發明一般提供開關直流－直流("DC－DC")轉換器，其能夠從電池接收輸入電壓VBATT 並提供具有較低電壓電平的調節的輸出電壓。根據一個實施例，本發明包括具有電感器的DC－DC轉換器，該電感器具有被耦合以通過多個開關接收輸入功率信號的一個端子和耦合到負載的另一端子。開關重複操作在期望的時鐘頻率，並具有響應於從控制電路產生的信號的轉換時刻(commutation instant)。控制電路具有兩個電路路徑並調整負載電壓使其與參考電壓有期望的關係，每個電路路徑由多個電路元件組成。電路路徑這樣操作，以便使任一路徑的一個或更多的電路元件可以被暫時轉換到誤差糾正模式，而另一路徑的元件保持在正常操作模式。這允許消除與電路元件有關的誤差，而不限制開關的狀態。較佳者，在第一時鐘週期的第一部分期間，路徑的元件以誤差糾正模式操作，而在第一時鐘週期的剩餘部分及所有後面或第二時鐘週期期間，路徑的元件以正常模式操作。在第二時鐘週期期間選擇來自這些電路元件的輸出。本實施例的優點是，由從誤差糾正模式到正常操作模式的轉換產生的暫態干擾效應實質上被消除了。
根據另一方面，每個電路路徑包括電壓比較器，其因應負載電壓的一部分和所應用的參考電壓之間的差值而產生輸出。電壓比較器較佳者包括具有濾波器的電路元件，該濾波器適合於穩定(dote)具有動態性能的回路。濾波器被耦合以提供輸出信號分量，該分量對兩個電路路徑是公有的，並通過積分信號而得到，該信號從兩個比較器的電路元件的輸入信號相等地產生。此外，每個電路路徑包括第二比較器，其因應來自電壓比較器的輸出信號和表示在併發的時鐘週期期間提供到負載的電荷的信號之間的差值。第二比較器的輸出使開關換向。
根據另一方面，在電容器兩端形成的電壓作為表示提供到負載的電荷的信號。電容器在每個時鐘週期的起始處被放電並被與流經電感器的電流成比例的電流充電。
根據另一方面，恆定的電流合併與流經該電感器的電流成比例的電流，以抑制電路振盪。該恆定的電流具有根據輸入和負載電壓導出的量值。
應注意，術語"配置"用於描述開關位置。因此，開關可配置成將該開關的轉換端子連接到另一電路元件，即，開關被閉合，或開關可配置成轉換端子不與另一電路元件連接，即，開關被打開。
圖1是根據本發明實施例的DC－DC轉換器10的示意圖。圖1示出的是多個開關電容("SC")比較器12、14、16和18、選擇器電路20、驅動器電路22及電壓平衡電路24。SC比較器12、14、16和18、選擇器電路20及驅動器電路22合作以形成控制電路23。SC比較器12和16形成電路路徑或信號的一部分，而SC比較器14和18形成電路路徑或信號的一部分。此外，DC－DC轉換器10包括多個電晶體26、28、30和32以及積分電容器46。更特別地，SC比較器12具有被耦合以接收參考電壓VREF 的輸入121 和被耦合到輸出節點34的輸入122 、被耦合以接收時鐘信號CALA的輸入、被耦合以接收時鐘信號ACTA的輸入以及連接到SC比較器16的輸入162 的輸出。SC比較器14具有被耦合以接收參考電壓VREF 的輸入141 和被耦合到輸出節點34的輸入142 、被耦合以接收時鐘信號CALB的輸入、被耦合以接收時鐘信號ACTB的輸入以及連接到SC比較器18的輸入182 的輸出。較佳者，SC比較器12和14相互匹配並包括衰減元件、比較器元件和濾波元件。參考圖3和圖4進一步描述SC比較器12和14。SC比較器16具有被耦合以接收輸入電壓VINT 的輸入161 、被耦合以接收時鐘信號CALA的輸入、被耦合以接收時鐘信號ACTA的輸入以及連接到選擇器電路20的輸入的輸出。SC比較器18具有被耦合以接收輸入電壓VINT 的輸入181 、被耦合以接收時鐘信號CALB的輸入、被耦合以接收時鐘信號ACTB的輸入以及連接到選擇器電路20的另一輸入的輸出。
選擇器電路20具有連接到驅動器電路22的輸出、連接到SC比較器16的輸出的輸入、連接到SC比較器18的輸出的輸入以及被耦合以接收時鐘信號CLK/2的輸入。時鐘信號CLK/2具有的頻率是主時鐘50提供的主時鐘信號CLKMATR 的一半。
驅動器電路22具有連接到選擇器電路20的輸出的輸入、連接到電晶體26和28的閘極的輸出、連接到電晶體30的閘極的輸出、連接到電晶體32的閘極的輸出和被耦合以從主時鐘50接收主時鐘信號CLKMATR 的輸入。根據一個實施例，電晶體26和28是P通道場效應電晶體("FETS")而電晶體30和32是N通道FETS。每個FET都具有源極、汲極和閘極。源極和汲極也稱為載流電極而閘極也稱為控制電極。電晶體26和28的汲極連接到電壓平衡電路24的相應輸入。電晶體26的源極連接到電晶體28的源極，及電晶體26的汲極連接到電晶體30的汲極、電壓平衡電路24的一個輸入和通過能量儲存元件36連接到輸出節點34。作為例子，能量儲存元件36為電感器。通常連接的電晶體26和28的源極被耦合以接收操作電壓源，例如電壓VBATT 。電晶體30的源極被耦合以接收操作電壓源，例如電壓VSS 。作為例子，VSS 是接地電壓。
電壓平衡電路24的輸出連接到電晶體32的汲極，而驅動器電路22的輸出連接到電晶體32的閘極。電壓平衡電路24還有被耦合以接收時鐘信號CALA的輸入和被耦合以接收時鐘信號CALB的輸入。電晶體32的源極被耦合以接收操作電壓源，例如VSS 。能量儲存元件46例如電容器被耦合在電晶體32兩端，即，電容器46的一個端子連接到電晶體32的源極而電容器46的一個端子連接到電晶體32的汲極。
時鐘信號CALA、ACTA、CALB、ACTB和CLK/2由被耦合以從主時鐘50接收主時鐘信號CLKMATR 的時鐘發生器產生。
負載40耦合在輸出節點34和操作電壓源例如VSS 之間。作為例子，負載40包括與電容器44並聯的電阻器42。
在操作中，電池VBATT 耦合在供應端子15和參考端子35之間。更特別地，電池VBATT 的正端子連接到共同連接的電晶體26和28的源極，而負端子被耦合以接收操作電壓源，例如VSS 。作為例子，操作電壓源VSS 接地。SC比較器12和14被耦合以接收負載電壓VLOAD 和參考電壓VREF 。負載電壓VLOAD 也稱為轉換器輸出信號。SC比較器12被耦合以接收時鐘信號CALA和ACTA，及SC比較器14被耦合以接收時鐘信號CALB和ACTB。主時鐘50將主時鐘信號CLKMATR 傳輸到驅動器電路22和時鐘發生器38。為響應主時鐘信號CLKMATR ，時鐘發生器38產生時鐘信號CALA、ACTA、CALB、ACTB和CLK/2。時鐘信號CALA和CALB確定誤差補償間隔，而時鐘信號ACTA和ACTB分別作為SC比較器12和14的啟動信號。時鐘信號CALA、ACTA、CALB和ACTB合作來將SC比較器12和14置於它們對電壓VLOAD 和VREF 回應的狀態。作為例子，SC比較器12和14因應時鐘信號CALA、ACTA、CALB和ACTB的邏輯高狀態。時鐘信號CLK/2具有主時鐘信號CLKMATR 的頻率的一半。
SC比較器12和14的濾波元件通過相互連接17耦合在一起，以便使它們的輸出信號具有由合併的輸入誤差信號的積分產生的共同的分量。這允許SC比較器12和14的輸出信號在它們可達到的範圍的任何部分穩定下來，在衰減的穩態負載電壓和參考電壓之間有可忽略的誤差。根據本發明實施例，SC比較器12和14是反向的，以便它們在衰減的負載電壓低於參考電壓時產生增加的輸出電壓。
現在參考圖2，其顯示了時鐘信號CALA、ACTA、CALB、ACTB、CLK/2和主時鐘信號CLKMATR 的時序圖60。時鐘信號CALA、ACTA、CALB、ACTB和CLK/2由被耦合以從主時鐘50接收主時鐘信號CLKMATR 的時鐘發生器38產生。根據在時序圖60中示出的本例，主時鐘50具有0.2微秒(μ s)的時鐘週期。因此時鐘信號CLK/2具有0.4 μ s的週期。時鐘信號CALA在一組交替時鐘週期的第一部分期間的時間間隔為高，而時鐘信號CALB在另一組交替時鐘週期的第一部分期間的時間間隔為高。時鐘信號CALA為高的該組的時鐘週期的部分期間稱為奇週期，而時鐘信號CALB為高的該組的時鐘週期的部分期間稱為偶週期。在時鐘信號CALA返回到零之後並延長到後面偶週期結束的奇週期期間，時鐘信號ACTA為高一段時間。同樣，在時鐘信號CALB返回到零之後並延長到後面奇週期結束的偶週期期間，時鐘信號ACTB為高一段時間。時鐘信號CLK/2在偶週期期間為高。
參考電壓VREF 應用到輸入121 和141 ，且負載電壓VLOAD 從輸出節點34回饋到輸入122 和142 。輸入161 和181 被耦合以接收出現在電容器46兩端的電壓VINT 。電壓VINT 也稱為內部參考信號。比較器12和16接收相同的時鐘信號，即，時鐘信號CALA和ACTA，而比較器14和18接收相同的時鐘信號，即，時鐘信號CALB和ACTB。SC比較器12和14使從節點34回饋的負載電壓VLOAD 衰減、作為零偏移比較器來比較衰減的信號和參考電壓VREF 、及過濾比較信號以產生分別傳輸到SC比較器16和18的過濾輸出信號。因應負載電壓VLOAD 的一部分和參考電壓VREF 之間差值的SC比較器12和14過濾輸入信號VREF 和回饋信號，以產生積分的輸出信號。SC比較器12和14的輸出信號也稱為控制路徑信號或次信號。更特別地，SC比較器12衰減並過濾轉換器輸出或負載信號VLOAD 和參考信號VREF ，然後比較衰減並過濾的負載信號與衰減並過濾的參考信號，且引入偏移誤差糾正信號以從SC比較器12產生次信號。同樣，SC比較器14衰減並過濾轉換器輸出或負載信號VLOAD 和參考信號VREF ，然後比較衰減並過濾的負載信號與衰減並過濾的參考信號，且引入偏移誤差糾正信號以從SC比較器14產生次信號。因此，SC比較器12和14因應負載電壓VLOAD 的一部分和參考電壓VREF 之間差值而產生輸出。
SC比較器16和18作為第二組零偏移比較器，其比較來自SC比較器12和14的輸出信號(即次信號)與電壓VINT (即電容器46兩端形成的電壓)。除了比較次信號以外，SC比較器16和18還將偏移誤差糾正信號引入到信號。因此，比較器16比較來自SC比較器12的次信號、引入偏移誤差糾正信號並輸出次信號。類似地，比較器18比較來自SC比較器14的次信號、引入偏移誤差糾正信號並輸出次信號。來自SC比較器12和16的次信號的合併形成一個路徑信號，而來自SC比較器14和18的次信號的合併形成另一路徑信號。
選擇器電路20被計時以在SC比較器12和16的路徑信號之間或在SC比較器14和18的路徑信號之間選擇，來產生是選定路徑信號的輸出信號。
在每個時鐘週期的起始處，電容器46響應於由驅動器電路22產生的短脈衝而被放電。在被放電之後，電容器46被流經電晶體26的電流的映射充電。電壓平衡電路24使用流經電晶體28的電流來產生映射電流IIMAGE ，其一般比流經電晶體28的電流小得多且與流經電感器36的電流成比例。因此，驅動器電路22生成驅動信號以產生映射電流IIMAGE ，其為流經電晶體28的電流的映射。電壓平衡電路24通過使電晶體26和28的汲極處的電壓在其傳導的時間間隔期間嚴密地相符，來確保流經電晶體28的電流與流經電晶體26的電流匹配。因此，電容器46兩端的電壓作為表示在併發時鐘週期期間應用到負載的電荷的信號。除了在每個時鐘週期的起始處為電容器46放電以外，驅動器電路22還被切換，以將邏輯低電壓應用到電晶體26、28和30的閘極。
響應於來自選擇器電路20的輸出信號，驅動器電路22改變或轉換出現在其輸出的電壓。因此，在電晶體26、28和30的閘極的電壓從邏輯低電壓電平改變到邏輯高電壓電平，因而關斷電晶體26和28並導通電晶體30。所以，電晶體26引導在每個時鐘週期的起始和轉換暫態之間的電流，且電晶體30從轉換暫態引導電流直到時鐘週期結束。驅動器電路22包括禁止電晶體26和30同時導電的裝置、和在每個時鐘週期的起始處向電晶體32的閘極提供短脈衝的裝置，該短脈衝使電容器46放電。
比較器16和18的輸出信號因應時鐘信號CLK/2而交替地被選擇器電路20選擇。因此，選擇器電路20的輸出信號也稱為選定信號。來自比較器16的輸出信號在時鐘信號ACTA保持高的偶時鐘週期期間被選擇，而來自比較器18的輸出在時鐘信號ACTB保持高的奇時鐘週期期間被選擇。由比較器12和16產生的切換瞬變在時鐘信號ACTA高的奇時鐘週期的部分期間衰減。同樣，由比較器14和18產生的切換瞬變在時鐘信號ACTB高的偶時鐘週期的部分期間衰減。因此，來自選擇器電路20的輸出總是響應於電壓VLOAD 、VREF 和VINT ，並獨立於電路中的偏移誤差及沒有瞬態干擾。
假使輸入電壓VBATT 、負載電壓VLOAD 和負載電流ILOAD 被選擇，以便使電感器36不反轉其電流傳導的方向，且DC－DC轉換器是穩定的，即，電壓VLOAD 小於電池電壓VBATT 的一半，電容器46將在每個時鐘週期的起始處被流經電感器36的電流的映射從零電壓充電，該電流的映射在穩態條件下從電晶體26傳輸。電容器46被充電到與SC比較器12的輸出電壓相符的電壓，在這點SC比較器16將一個信號應用到驅動器電路22，這使電晶體26變得沒有傳導性及電晶體30變得有傳導性，以維持流入電感器36的電流。
傳送到負載的總電荷與由電晶體26提供的電荷成比例，且隨著時鐘週期的一小部分單調地增加，對該週期電晶體26保持導通並傳導電流。在穩態條件下，電晶體26有傳導性到電晶體30變得有傳導性的轉換出現在每個時鐘週期的部分，在此期間，提供到負載的電荷與維持恆定負載電壓VLOAD 的電荷相符。因為積分電容器46接收流入電晶體26的電流的映射，它接收電晶體26在其傳導時間間隔期間提供的總電荷的映射。因此，在穩態條件下，SC比較器12和14的輸出電壓與每時鐘週期提供到負載的電荷成比例，因而與負載電流ILOAD 成比例。此線性是根據本發明配置的DC－DC轉換器的優點。另一優點是，當衰減的負載電壓VLOAD 與參考電壓VREF 相符時，SC比較器12和14的輸出電壓是穩定的，因為它們包括積分濾波器。因此，DC－DC轉換器10穩定到定義明確的負載電壓VLOAD ，而與負載電流ILOAD 無關。
對於動態行為，例如負載電流ILOAD 的增加產生負載電壓VLOAD 的暫態減少，這使SC比較器12和14的輸出電壓增加。在開關26和30轉換之前，積分電容器46充電到較高的電壓，導致較高的電流被提供到負載40。電路以不變的負載電壓VLOAD 穩定下來，但在來自SC比較器12和14的較高的輸出電壓處，並增加了電晶體26的傳導週期。類似地，產生負載電壓VLOAD 的暫態增加的負載電流ILOAD 使SC比較器12和14的輸出電壓減少。在開關26和30轉換之前，積分電容器46充電到較低的電壓，導致較低的電流被提供到負載40。電路以不變的負載電壓VLOAD 穩定下來，但在來自SC比較器12和14的較低的輸出電壓處，並降低了電晶體26的傳導週期。
圖3是根據本發明實施例的SC比較器12和14的示意圖，SC比較器12和14配置成以偏移糾正模式操作。雖然SC比較器12和14較佳者在結構上是相同的，它們的輸入端子121 、122 、141 和142 由不同的參考符號標識，因為它們是圖1所示的DC－DC轉換器10的分離元件。圖3示出的是三端子開關S41，其有一個作為輸入122 、142 的端子、一個被耦合以接收諸如VSS 的操作電壓源的端子、和一個耦合到電容器C41的一個端子的端子。電容器C41的另一端子耦合到電容器CVL的一個端子、二端子開關S42的一個端子、和三端子開關S43的第一端子。電容器CVL的另一端子被耦合以接收操作電壓源，例如VSS 。三端子開關S43的第二端子作為SC比較器12和14的各自輸入121 、141 ，而開關S43的第三端子耦合到電容器C42的一個端子和三端子開關S45的第一端子。電容器C42的第二端子耦合到跨導器G41的反向輸入G41I1 和二端子開關S44的一個端子。跨導器G41還有一個被耦合以接收操作電壓源VSS 的非反向輸入G41I2 、被耦合以接收諸如VSS 的操作電壓源的輸出G41O1 、以及連接到開關S44的第二端子和三端子開關S46的第一端子的輸出G41O2 。三端子開關S46的第三端子通過電容器C43耦合到三端子開關S45的第三端子。開關S45的第二端子通過電容器C44耦合到開關S46的第二端子。電容器C43和開關S46的第三端子的共同連接的端子作為比較器12和14的輸出。雖然元件G41顯示和描述為跨導器，這並不是本發明的一個限制。跨導器G41可以為變頻器、比較器等。同樣，開關S41、S42、S43、S44、S45和S46可為金屬氧化物半導體場效應電晶體(MOSFET)、傳輸閘等。應注意，SC比較器12和SC比較器14每個都具有電容器C44，這些電容器並聯在一起。因此，SC比較器12和SC比較器14通過電容器C44耦合在一起。在圖1中通過相互連接17表示了這種連接。
圖4是圖3所示配置成以主動模式操作的SC比較器12和14的示意圖。換句話說，圖4的電路結構與圖3的相同，除了開關S41、S42、S43、S44、S45和S46在不同的位置。
開關S41、S42、S43、S44、S45和S46的位置由SC比較器12的時鐘輸入信號CALA和ACTA以及由SC比較器14的時鐘輸入信號CALB和ACTB設定。作為例子，當時鐘輸入信號CALA在邏輯高狀態時，SC比較器12以偏移糾正模式操作，而當時鐘輸入信號CALB在邏輯高狀態時，SC比較器14以偏移糾正模式操作。類似地，當時鐘輸入信號ACTA在邏輯高狀態時，SC比較器12以主動模式操作，而當時鐘輸入信號ACTB在邏輯高狀態時，SC比較器14以主動模式操作。
再次參考圖3，當時鐘輸入信號CALA在邏輯高狀態時，SC比較器12以偏移糾正模式操作，而當時鐘輸入信號CALB在邏輯高狀態時，SC比較器14以偏移糾正模式操作。在這種模式中，開關S41和S42配置成使得電容器C41的端子被耦合以接收操作電壓源，例如VSS 。開關S43配置成使得電容器C42的一個端子連接到輸入121 、141 ，及開關S44配置成使得電容器C42的另一端子連接到跨導器G41的輸出G41O2 。開關S45和S46配置成使得電容器C43和C44並聯。在此配置中，開關S41、S42和S44被設定以為電容器C41和CVL放電。此外，電容器C43與跨導器G41的輸出G41O2 斷開連接並與一對積分電容器C44並聯。應注意，電容器C44以複數的意義表示，因為它涉及出現在SC比較器12和14中的電容器44。輸入耦合電容器C42被耦合以接收參考電壓VREF ，它被充電到在參考電壓VREF 和跨導器G41的反向輸入G41I1 上的電壓之間的差值，以將其輸出電流調整到零。儲存在以前主動模式中的電容器C43中的電荷與儲存在電容器C44中的電荷結合。
如在上文中所討論的，當時鐘輸入信號ACTA在邏輯高狀態時，SC比較器12以主動模式操作，而當時鐘輸入信號ACTB在邏輯高狀態時，SC比較器14以主動模式操作。在這種模式中，開關S41、S42和S45配置成使得電容器C41的一個端子被耦合以接收負載電壓VLOAD 及電容器C41的另一端子連接到電容器CVL、C42和C43。開關S46配置成使得電容器C43的另一端子連接到跨導器G41的輸出G41O2 。開關S44配置成使得電容器C42與輸出G41O2 斷開連接。在這種模式中，如果應用到電容器C42的第一端子的電壓保持等於參考電壓VREF ，則跨導器G41的輸出電流保持在零。根據電荷守恆定律，當：VLOAD ＝(1＋CCVL /CC41 )*VREF EQT.1時，滿足這種條件。其中：CC41 等於電容器C41的電容量；和CCVL 等於電容器CVL的電容量。
如果DC－DC轉換器10的輸出電壓不同於EQT.1給定的值，則在每個主動週期中一些電荷將從電容器C41被轉移。如果跨導器G41的跨導係數足夠，則該電荷將由回饋電容器C43提供，從在以前偏移糾正模式中建立的積分值更改其電壓。
圖5是根據本發明的實施例配置成以偏移補償模式操作的SC比較器16和選擇器電路20的部分21的示意圖。偏移補償模式也稱為誤差糾正模式。圖5示出的是三端子開關S52，其具有被耦合以接收輸入電壓VINT 的第一端子、被耦合以接收諸如VSS 的操作電勢源的第二端子、和耦合到電容器C51的一個端子的第三端子。電容器C51的另一端子耦合到平衡輸入跨導器G51的非反向輸入G51I1 和二端子開關S54的第一端子。二端子開關S54的另一端子被耦合以接收電壓源VMIN 。平衡輸入跨導器G51具有反向輸入G51I2 ，其耦合到三端子開關S53的第一端子和電容器C52的第一端子。三端子開關S53的第二端子被耦合以接收操作電壓源，例如VSS 。三端子開關S53的第三端子連接到電容器C53的一個端子，而電容器C53的另一端子通常連接到電容器C52的第二端子。電容器C52和C53共同連接的端子連接到三端子開關S51的第三端子。三端子開關S51的第一端子被耦合以接收控制電壓VCTRL ，及三端子開關S51的第二端子被耦合以接收操作電壓源，例如VSS 。SC比較器16包括開關S51、S52、S53和S54、電容器C51和C52以及平衡輸入跨導器G51。雖然元件G51顯示和描述為跨導器，這並不是本發明的一個限制。跨導器G51可以為變頻器、比較器等。同樣，開關S51、S52、S53、S54和S55可為金屬氧化物半導體場效應電晶體(MOSFET)、傳輸閘等。
顯示在圖5中的選擇器電路20的部分21是三端子開關S55，其具有連接到平衡輸入跨導器G51的反向輸入G51I2 的第一端子、連接到兩輸入"與非"門U51的輸入114的第二端子、以及連接到平衡輸入跨導器G51的輸出G51O2 的第三端子。兩輸入"反及"閘U51的輸入116被耦合以接收時鐘信號CLK/2。平衡輸入跨導器G51還有被耦合以接收諸如VSS 的操作電壓源的第二輸出G51O1 。
圖6是圖5所示配置成以主動模式操作的SC比較器16和選擇器電路20的部分21的示意圖。換句話說，圖6的電路結構與圖5的相同，除了開關S51、S52、S53、S54和S55在不同的位置。
開關S51、S52、S53、S54和S55的位置由時鐘輸入信號CALA和ACTA設定。特別是，當時鐘輸入信號CALA在邏輯高狀態時，SC比較器16以偏移糾正模式操作，而當時鐘輸入信號ACTA在邏輯高狀態時，SC比較器16以主動模式操作。
在偏移糾正模式中，開關S52和S54配置成使得電容器C51的一個端子被耦合以接收操作電壓源VSS ，及輸入G51I1 被耦合以接收電壓VMIN 。開關S53和S51配置成使得電容器C53的端子被耦合以接收同一操作電壓源，例如VSS 。此外，開關S54和S52的配置將電容器C51的一個端子耦合到操作電壓源VSS ，並將電容器C51的另一端子耦合到電壓VMIN 。開關S51和S55配置成連接電容器C52的一個端子以接收操作電壓源VSS ，並將電容器C52的另一端子和跨導器G51的輸入G51I2 連接到輸出G51O2 。因此跨導器G51配置在負反饋結構中。由於負反饋結構和被耦合以接收電壓VMIN 的非反向輸入G51I1 ，在反向輸入G51I2 建立相似的電壓。較佳者，電壓VMIN 被選擇為在跨導器G51的操作範圍內的一個值。電容器C51被充電到電壓VMIN 及電容器C52被充電到電壓VMIN ，電壓VMIN 被跨導器G51的任何偏移電壓更改。電容器C53被放電且跨導器輸出電流穩定到零。
在主動模式中，被放電的電容器C53並聯在電容器C52兩端，以使儲存在組合上的電壓從初始電壓偏移，這樣的初始電壓使得跨導器G51的輸出信號減少到零。該偏移允許電壓比較器和SC比較器12的濾波部分以不延伸到零的輸出電壓範圍操作。因為兩輸入"反及"閘U51的輸入116被耦合以接收時鐘信號CLK/2(圖1所示)，只有當時鐘信號CLK/2高時，兩輸入"反及"閘U51的輸出才回應跨導器G51的輸出。積分電容器46(圖1所示)在時鐘信號CLK/2的每個轉換點被電晶體32放電，所以，當電壓平衡電路24提供的映射電流IIMAGE 將電容器46充電到近似地等於VCTRL 減去偏移電壓的電壓時，兩輸入"反及"閘U51轉換到時鐘信號CLK/2的轉換點之後的邏輯低電壓電平。因此，映射電流IIMAGE 用於產生內部參考信號VINT 。
雖然SC比較器18和選擇器電路20的相應部分沒有被顯示，應注意，SC比較器18的電路配置與表示SC比較器16的圖5的部分相同。由於增加了耦合在輸入端子116和時鐘信號CLK/2之間的變頻器，耦合到SC比較器18的選擇器電路20的部分21不同於耦合到SC比較器16的選擇器電路20的部分21。應進一步注意，對於SC比較器18，當時鐘輸入信號CALA高時，建立偏移糾正模式，而當時鐘輸入信號ACTA高時，建立主動模式。
現在參考圖7，其示出根據本發明實施例的電壓平衡電路24的示意圖。電壓平衡電路24包括子電路70和72。子電路70包括三個三端子開關S61、S63和S65、P通道FET M61、電流接收器I61以及電容器C61。子電路72包括三個三端子開關S62、S64和S66、P通道FET M62、電流接收器I62以及電容器C62。再次參考子電路70，三端子開關S61具有連接到電晶體26和28的源極(電晶體26和28的連接參考圖1被描述)並接收輸入電壓VBATT 的第一輸入端子、連接到電晶體26的汲極和開關S62的第一端子的第二端子、以及連接到P通道FET M61的源極的第三端子。P通道FET M61的閘極連接到三端子開關S65的第一端子和電容器61的一個端子，及P通道FET M61的汲極連接到三端子開關S65的第三端子和電流接收器I61。電容器61的另一端子連接到三端子開關S63的第三端子。三端子開關S63的第一端子連接到電晶體26和28的源極並接收電壓VBATT ，而三端子開關S63的第二端子連接到P通道電晶體28的汲極、P通道FET M63的源極、和開關64的第一端子。P通道FET M63的汲極耦合到轉換器10使用映射電流IIMAGE 的部分，而P通道FET M63的閘極連接到開關S65和S66的第二端子。應注意，P通道FET M63可由多個P通道電晶體代替，該多個P通道電晶體的閘極共同連接及其源極共同連接，以將映射電流IIMAGE 分成期望數量的小部分分量來用在DC－DC轉換器10的不同部分中。
三端子開關S62具有連接到電晶體26的汲極的第一端子、連接到電晶體26和28的源極並接收電壓VBATT 的第二端子、以及連接到P通道FET M62的源極的第三端子。P通道FET M62的閘極連接到三端子開關S66的第二端子並通過電容器C62耦合到三端子開關S64的第三端子，及P通道FET M62的汲極連接到三端子開關S66的第三端子和電流接收器I62。三端子開關S64的第一端子連接到電晶體26和28的源極並接收電壓VBATT ，而三端子開關S64的第二端子連接到P通道電晶體28的汲極、P通道FET M63的源極和開關63的第二端子。
在操作中，電壓平衡電路24將源自電晶體28的電流傳送到DC－DC轉換器10的其他部分，同時確保電晶體28的汲極到源極電壓與電晶體26的汲極到源極電壓相符。子電路70和72以偏移糾正和主動模式操作。當時鐘輸入信號CALA高時，一個子電路轉換到偏移糾正模式，而當時鐘輸入信號CALB高時，另一子電路轉換到偏移糾正模式。在主動模式中，子電路70和72平行作業。
在圖7所示的實施例中，子電路70配置成以偏移糾正模式操作，參考子電路72，電容器C62被充電到P通道FET M62用以提供被電流接收器I62接收的電流所需要的閘極到源極電壓。建立包括FET M61、開關S61、S63和S65以及電容器C61的負反饋回路，其迫使P通道FET M61提供被電流接收器I61接收的電流。電容器C61被充電到閘極到源極電壓，以使電晶體M62能提供電流。該電壓保持在主動模式中，因為電容器C61的第一端子連接到P通道FET M61的閘極，這不提供傳導路徑。假定電晶體26和28的汲極處的電壓基本相等，P通道FET M62將獲得電流。包括FET M62和M63、開關S66和S64以及電容器C41的負反饋回路使P通道FET M63的閘極電壓適合於建立此條件。因此，當P通道FET M63將由電晶體28提供的電流傳遞到DC－DC轉換器10的其他部分時，電晶體26和28的汲極電壓保持相等。
圖8是根據本發明實施例的DC－DC轉換器100的示意圖。由於增加了在電容器46兩端耦合的電流發生器102和在N通道FET 30的汲極和源極之間耦合的零交叉檢測器104，DC－DC轉換器100不同於圖1的DC－DC轉換器10。電流發生器102具有連接到節點34的輸入106、連接到電晶體26和28的源極和電壓源VBATT 的輸入108、連接到電容器46的一個端子的輸出110、以及耦合到電容器46的另一端子的輸出112。因此，輸出110連接到SC比較器16和18的輸入。
零交叉檢測器104具有連接到N通道FET 30的汲極的輸入、連接到N通道FET 30的源極的輸入以及連接到驅動器電路22的輸出116。此外，零交叉檢測器104具有被耦合以接收時鐘輸入信號CALA和CALB的輸入。
在操作中，當通過電感器36的電流轉換到流經電晶體30時，汲極到源極電壓最初為負。如果流經電感器36的電流反向，則電晶體30的汲極到源極電壓落到零並成為正。零交叉檢測器104監控電晶體30的汲極到源極電壓並將信號傳輸到驅動器，以除去電晶體30的閘極處的電壓，因為其閘極到源極電壓接近於零。由於汲極到源極電壓理想上為零且實際上很小，所以對零交叉檢測器104最好有一個低偏移並能夠在時鐘週期期間的任何時刻起作用。因為電晶體30能在全部時鐘週期傳導，使用兩個比較器，一個在奇時鐘週期期間糾正誤差，另一個在偶時鐘週期期間糾正誤差。在沒有誤差糾正的時間間隔期間，可以並聯比較器。因此，當輸入時鐘信號CALA為高時，一個比較器被斷開連接並糾正誤差，而當輸入時鐘信號CALB為高時，另一個比較器被斷開連接並糾正誤差。兩個比較器的組合總是因應電晶體30的汲極到源極電壓，因為輸入時鐘信號CALA和CALB是非重疊的且比時鐘週期短。
此外，當負載電壓大於電池電壓的一半時，DC－DC轉換器100可能由於低負載而變得不穩定。通過將電流增加到為積分電容器46充電的電流，可抑制這種不穩定性。增加的電流可由電流發生器102提供。給定附加的電流為：I＝((VLOAD 2 )*T)VBATT *M*L) EQT.2其中：L等於電感器的值(亨利)；T為時鐘週期(秒)；和M為流入電晶體26的電流與為電容器46充電的電流之比。
圖9是根據本發明實施例的零交叉檢測器104的示意圖。零交叉檢測器104包括與子電路104B並聯的子電路104A。子電路104A包括三個三端子開關S71A、S72A和S74A、單個二端子開關S73A以及多個電容器C71A、C72A、C73A和C74A。三端子開關S71A具有耦合到電晶體30的汲極的第一端子、被耦合以接收諸如VSS 的操作電壓源的第二端子、以及連接到電容器C71A的一個端子的第三端子。圖9中顯示到DRAIN30的連接表明端子到電晶體30的汲極的連接。三端子開關S72A具有被耦合以接收偏置電壓VBIAS 的第一端子、被耦合以接收諸如VSS 的操作電壓源的第二端子、以及連接到電容器C72A的一個端子的第三端子。電容器C72A的第二端子通過二端子開關S73A和電容器C73A的並聯組合耦合到操作電壓源VSS 。電容器C72A的第二端子還通過電容器C74A耦合到電容器C71A的第二端子。兩輸入跨導器G71A具有連接到電容器C71A的第二端子和三輸入開關S74A的第二端子的輸入G71AI1 、以及被耦合以接收諸如VSS 的操作電壓源的輸入G71AI2 。三端子開關S74A的第二端子連接到驅動器電路22(圖1所示)，開關S74A的第三端子連接到跨導器G71A的輸出G71AO1 ，以及跨導器G71A的輸出G71AO2 被耦合以接收操作電壓源，例如VSS 。圖9中顯示的到DRAIN22的連接表明了三端子開關S74A的第二端子的連接。
子電路104B包括三個三端子開關S71B、S72B和S74B、單個二端子開關S73B以及多個電容器C71B、C72B、C73B和C74B。三端子開關S71B具有耦合到電晶體30的汲極的第一端子、被耦合以接收諸如VSS 的操作電壓源的第二端子、以及連接到電容器C71B的一個端子的第三端子。圖9中顯示的到DRAIN30的連接表明了端子到電晶體30的汲極的連接。三端子開關S72B具有被耦合以接收偏置電壓VBIAS 的第一端子、被耦合以接收諸如VSS 的操作電壓源的第二端子、以及連接到電容器C72B的一個端子的第三端子。電容器C72B的第二端子通過二端子開關S73B和電容器C73B的並聯組合耦合到操作電壓源VSS 。電容器C72B的第二端子還通過電容器C74B耦合到電容器C71B的第二端子。兩輸入跨導器G71B具有連接到電容器C71B的第二端子和三輸入開關S74B的第二端子的輸入G71BI1 、以及被耦合以接收諸如VSS 的操作電勢源的輸入G71BI2 。三端子開關S74B的第二端子連接到驅動器電路22(圖1所示)，開關S74B的第三端子連接到跨導器G71B的輸出G71BO1 ，以及跨導器G71B的輸出G71BO2 被耦合以接收操作電壓源，例如VSS 。圖9中顯示的到DRAIN22的連接表明了三端子開關S74B的第二端子的連接。
在操作中，當時鐘輸入信號CALA為高時，子電路104A轉換到偏移糾正模式，而當時鐘輸入信號CALB為高時，子電路104B轉換到偏移糾正模式。當不在偏移糾正模式中時，子電路104A和104B平行作業，每個子電路都在主動模式中。在偏移糾正模式中，開關S71A配置成將電容器C71A的第一端子連接到操作電壓源VSS 。開關S72A和S73A配置成使得電容器C72A的端子連接到相同的操作電壓源，例如VSS 。另外，開關S73A將電容器C73A的另一端子連接到相同的操作電壓源，同時其第一端子和電容器C74A的一個端子連接到操作電壓源，例如VSS 。開關S74A配置成將跨導器G71A的輸出端子G71AO1 連接到輸入端子G71AI1 。在此配置中，電容器C71A和C74A被充電並耦合在並聯結構中，使得電壓將跨導器G71A的輸出電流調節到零。電容器C72A和C73A被放電。
在子電路104B的主動模式操作中，輸出端子G71BO1 連接到驅動器電路22，及跨導器G71B的輸入端子G71BI1 通過電容器C71B耦合到電晶體30的汲極。輸出端子G71BO1 還通過由電容器C72B、C73B和C74B形成的電容器T網路耦合到電壓VBIAS 。電荷通過該網路被傳遞到電容器C71B，增加了在輸入端子G71BI1 的電壓。較佳者，電容器C72B和C74B與電容器C71B和C73B相比是小的，以使小電壓增量在輸入端子G71BI1 產生。當來自電晶體30的汲極的電壓大且為負時，輸出電壓將為高，當輸入電壓仍為負時，該輸出電壓將因此降落到零。
因為子電路104A和104B相同且並聯，零交叉檢測器204的操作方式並不關心一個或兩個子電路在主動模式中。因此，任一子電路可轉換到偏移糾正模式，而不干擾完整部分的功能。
到現在應認識到，提供了DC－DC轉換器和用於補償DC－DC轉換器中偏移誤差的方法。DC－DC轉換器包括被耦合以通過多個開關接收電壓的電感器。通過具有配置成平行作業的兩個電路路徑的控制電路來控制該開關。該配置提供控制電路路徑的複製，以使至少一個路徑總是活動的並響應於輸入信號。包括兩個路徑考慮到在缺乏標度間隔時要被應用到系統的偏移補償。電路路徑合作來提供電路路徑的元件中誤差的偏移抵消。本發明適合於用於電荷控制模式結構和電流控制模式結構。
雖然這裏公開了某些較佳實施例和方法，顯然對本領域技術人員來說，根據前述的公開內容，對這樣的實施例和方法可進行變更和修改，而不偏離本發明的實質和範圍。這意味著本發明應僅被限制到所附申請專利範圍和適當法律的章程和原則要求的程度。
10．．．DC－DC轉換器
12、14、16、18．．．比較器
121 、122 、141 、142 、161 、162 、181 、182 、106、108、114、116、G41I1 、G41I2 、G51I1 、G51I2 ．．．輸入
15．．．供應端子
17．．．相互連接
20．．．選擇器電路
21．．．選擇器電路的部分
22．．．驅動器電路
23．．．控制電路
24．．．電壓平衡電路
26、28、30、32．．．電晶體
34．．．節點
35．．．參考端子
36．．．能量儲存元件
38．．．時鐘發生器
40．．．負載
42．．．電阻器
44、46、C41、C42、C43、C44、C51、C52、C53、C61、C62、C71A、C71B、C72A、C72B、C73A、C73B、C74A、C74B、CVL．．．電容器
50．．．主時鐘
70、72、104A、104B．．．子電路
102．．．電流發生器
104．．．零交叉檢測器
110、112、G41O1 、G41O2 、G51O1 、G51O2 ．．．輸出
G41、G51．．．跨導器
I61I62．．．電流接收器
M61、M62、M63．．．FET
S41、S42、S43、S44、S45、S46、S51、S52、S53、S54、S55、S61、S62、S63、S64、S65、S66．．．開關
結合附圖閱讀下面詳細的說明，將會更好地理解本發明，其中相同的參考符號指定相同的元件，且其中：圖1是根據本發明實施例的DC－DC轉換器的示意圖；圖2是用於圖1的DC－DC轉換器的時序圖；圖3是配置成以偏移糾正操作模式操作的圖1的DC－DC轉換器的一部分的示意圖；圖4是配置成以正常操作模式操作的圖3的DC－DC轉換器的一部分的示意圖；圖5是配置成以偏移糾正操作模式操作的圖3的DC－DC轉換器的另一部分的示意圖；圖6是配置成以正常操作模式操作的圖5的DC－DC轉換器的一部分的示意圖；圖7是圖1的DC－DC轉換器的另一部分的示意圖；圖8是根據本發明另一實施例的DC－DC轉換器的示意圖；和圖9是圖8的DC－DC轉換器的零交叉檢測電路部分的示意圖。
10．．．DC－DC轉換器
12、14、16、18．．．比較器
121 、122 、141 、142 、161 、162 、181 、182 ．．．輸入
15．．．供應端子
17．．．相互連接
20．．．選擇器電路
22．．．驅動器電路
23．．．控制電路
24．．．電壓平衡電路
26、28、30、32．．．電晶體
34．．．節點
35．．．參考端子
36．．．能量儲存元件
38．．．時鐘發生器
40．．．負載
42．．．電阻器
44、46．．．電容器
50．．．主時鐘

Claims (29)

  1. 一種DC-DC轉換器中的誤差補償方法，包括：提供具有至少一電路元件的一第一信號路徑；提供具有至少一電路元件的一第二信號路徑；以及將該第一或第二信號路徑其中之一轉換到一誤差糾正模式，以補償在該誤差糾正模式中的該第一或第二信號路徑中該至少一電路元件中的一誤差，其中該第一或第二信號路徑的另一信號路徑處於一正常操作模式中。
  2. 如申請專利範圍第1項所述的方法，進一步包括在一第一時鐘週期的一第一部分期間將該第一或第二信號路徑其中之一轉換到該誤差糾正模式，及在該第一時鐘週期的一第二部分期間將該第一或第二信號路徑其中之一轉換到該正常模式。
  3. 如申請專利範圍第2項所述的方法，其中該第一時鐘週期的該第二部分是該第一時鐘週期的剩餘部分。
  4. 如申請專利範圍第3項所述的方法，其中將該第一或第二信號路徑其中之一轉換到該正常模式的步驟進一步包括在整個第二時鐘週期期間將該第一或第二信號路徑其中之一轉換到該正常模式。
  5. 如申請專利範圍第4項所述的方法，進一步包括在該第二時鐘週期期間從該第一或第二信號路徑的該至少一元件選擇一輸出信號。
  6. 如申請專利範圍第1項所述的方法，進一步包括使用一負載電壓和一參考電壓之間的一差值來產生一輸出信號。
  7. 如申請專利範圍第1項所述的方法，進一步包括：將從一輸入信號得到的一信號積分到該第一信號路徑以產生一第一積分信號；將從輸入信號得到的信號積分到該第二信號路徑以產生一第二積分信號；以及從該第一和第二積分信號產生一第一和一第二比較器輸出信號分量。
  8. 如申請專利範圍第7項所述的方法，進一步包括：藉由比較該第一比較器輸出信號與一電荷指示信號來產生一第一控制路徑信號，該電荷指示信號指示在一併發時鐘週期期間提供到一負載的一電荷；以及藉由比較該第二比較器輸出信號與該電荷指示信號來產生一第二控制路徑信號，該電荷指示信號指示在該併發時鐘週期期間提供到一負載的該電荷。
  9. 如申請專利範圍第8項所述的方法，進一步包括使用該第一和第二控制路徑信號來產生與多個開關相聯繫的一輸出電壓。
  10. 如申請專利範圍第8項所述的方法，進一步包括：在各時鐘週期的一開始處為一第一能量儲存元件放 電；以及用一第一電流為該第一能量儲存元件充電，其中該第一電流與流經一第二能量儲存元件的一第二電流成比例，且其中該電荷指示信號是在該第一能量儲存元件兩端形成的一電壓，該電荷指示信號在該併發時鐘週期期間指示提供到一負載的該電荷。
  11. 如申請專利範圍第10項所述的方法，進一步包括提供一第三電流，該第三電流合併與該第二電流成比例的電流，其中該第三電流抑制一振盪模式的形成。
  12. 一種DC-DC轉換器中的偏移誤差糾正方法，包括：因應一參考信號和一轉換器輸出信號而產生一第一信號，該第一信號包括一第一子信號和一第二子信號；因應該參考信號和該轉換器輸出信號而產生一第二信號，該第二信號包括一第三子信號和一第四子信號；在一時鐘信號的一第一週期期間糾正該第一信號中的一第一偏移誤差；以及在該時鐘信號的一第二週期期間糾正該第二信號中的一第二偏移誤差，該第一和第二週期為不同的週期。
  13. 如申請專利範圍第12項所述的方法，其中該第二週期跟隨該第一週期。
  14. 如申請專利範圍第12項所述的方法，其中該產生該第一信號的步驟包括： 衰減並過濾該參考信號和該轉換器輸出信號；比較該衰減並過濾的參考信號與該衰減並過濾的轉換器輸出信號以產生該第一子信號，其中比較該衰減並過濾的參考與轉換器輸出信號的該步驟包括將一第一偏移誤差糾正信號引進該第一子信號；以及比較該第一子信號與一內部參考電壓以產生該第二子信號，其中比較該第一子信號與該內部參考電壓的該步驟包括將一第二偏移誤差糾正信號引進該第二子信號。
  15. 如申請專利範圍第14項所述的方法，其中該產生所述第二信號的步驟包括：衰減並過濾該參考信號和該轉換器輸出信號；比較該衰減並過濾的參考信號與該衰減並過濾的轉換器輸出信號以產生該第三子信號，其中比較所述衰減並過濾的參考與轉換器輸出信號的該步驟包括將一第三偏移誤差糾正信號引進該第三子信號；以及比較該第三子信號與該內部參考電壓以產生該第四子信號，其中比較該第三子信號與該內部參考電壓的該步驟包括將一第四偏移誤差糾正信號引進該第四子信號。
  16. 如申請專利範圍第15項所述的方法，進一步包括：選擇該第一信號或該第二信號其中之一以產生一選定信號；從該選定信號中產生一驅動器信號； 使用該驅動器信號來產生一映射電流；以及使用該映射電流來產生該內部參考信號。
  17. 如申請專利範圍第16項所述的方法，其中使用該驅動器信號來產生該映射電流的該步驟包括導通一第一和一第二電晶體，其中該映射電流是流經該第一電晶體的電流的一映射。
  18. 一種DC-DC轉換器，包括：一控制電路，其具有多個輸入和多個輸出，其中該控制電路包括：一第一電路路種，其具有一第一和一第二輸入以及一輸出；以及一第二電路路徑，其具有一第一和一第二輸入以及一輸出，其中該第一和第二電路路徑合作來提供該第一和第二電路路徑的元件中的誤差的偏移抵消；以及一切換網路，其耦合到該控制電路。
  19. 如申請專利範圍第18項所述的DC-DC轉換器，進一步包括耦合到該控制電路和該切換網路的一時鐘發生器。
  20. 如申請專利範圍第18項所述的DC-DC轉換器，其中該第一電路路徑中的一部分元件包括一開關電容器。
  21. 如申請專利範圍第19項所述的DC-DC轉換器，其中該第二電路路徑中的一部分元件包括一開關電容器。
  22. 如申請專利範圍第18項所述的DC-DC轉換器，其中該第一電路路徑中的一部分元件在一第一時鐘週期的一第一部分期間以一誤差糾正模式操作。
  23. 如申請專利範圍第22項所述的DC-DC轉換器，其中該第一電路路徑中的一部分元件在該第一時鐘週期的一第二部分期間以一正常模式操作。
  24. 如申請專利範圍第18項所述的DC-DC轉換器，其中該第一電路路徑包括一第一比較器，該第一比較器因應一負載電壓的一部分和一參考電壓之間的一差值而產生一輸出。
  25. 如申請專利範圍第24項所述的DC-DC轉換器，其中該第二電路路徑包括一第二比較器，該第二比較器因應一負載電壓的一部分和一參考電壓之間的一差值而產生一輸出。
  26. 如申請專利範圍第25項所述的DC-DC轉換器，其中該第一和第二比較器包括一濾波裝置，該濾波裝置分別用於穩定該第一和第二電路路徑。
  27. 如申請專利範圍第26項所述的DC-DC轉換器，其中該濾波裝置包括一積分器，該積分器用於提供該第一和第二電路路徑共有的一輸出信號分量。
  28. 如申請專利範圍第25項所述的DC-DC轉換器，其中該第一電路路徑進一步包括耦合到該第一比較器的一第三比較器，及該第二電路路徑進一步包括耦合到該第二比較 器的一第四比較器。
  29. 如申請專利範圍第18項所述的DC-DC轉換器，進一步包括耦合到該切換網路的一電容器。
TW096131699A 2006-09-12 2007-08-27 Ｄｃ-ｄｃ轉換器及方法 TWI406489B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/530,983 US7439716B2 (en) 2006-09-12 2006-09-12 DC-DC converter and method

Publications (2)

Publication Number Publication Date
TW200818680A TW200818680A (en) 2008-04-16
TWI406489B true TWI406489B (zh) 2013-08-21

Family

ID=39169461

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096131699A TWI406489B (zh) 2006-09-12 2007-08-27 Ｄｃ-ｄｃ轉換器及方法

Country Status (4)

Country Link
US (1) US7439716B2 (zh)
CN (1) CN101145729B (zh)
HK (1) HK1118133A1 (zh)
TW (1) TWI406489B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8031492B2 (en) * 2007-06-14 2011-10-04 System General Corp. PWM controller for compensating a maximum output power of a power converter
US7710084B1 (en) * 2008-03-19 2010-05-04 Fairchild Semiconductor Corporation Sample and hold technique for generating an average of sensed inductor current in voltage regulators
TWI411212B (zh) * 2009-10-20 2013-10-01 Alpha & Omega Semiconductor 電感式轉換裝置及能量控制方法
CN103633836B (zh) * 2012-08-21 2015-10-21 万国半导体(开曼)股份有限公司 平均电感电流式电压补偿控制装置及其控制方法
KR101355339B1 (ko) * 2012-10-30 2014-02-05 엘에스산전 주식회사 양방향 디시-디시 컨버터 제어 장치 및 그 제어 방법
WO2014197611A1 (en) * 2013-06-04 2014-12-11 Eagle Harbor Technologies, Inc. Analog integrator system and method
US9655221B2 (en) 2013-08-19 2017-05-16 Eagle Harbor Technologies, Inc. High frequency, repetitive, compact toroid-generation for radiation production
EP3069445B1 (en) 2013-11-14 2023-04-05 Eagle Harbor Technologies, Inc. High voltage nanosecond pulser
US10978955B2 (en) 2014-02-28 2021-04-13 Eagle Harbor Technologies, Inc. Nanosecond pulser bias compensation
US10892140B2 (en) 2018-07-27 2021-01-12 Eagle Harbor Technologies, Inc. Nanosecond pulser bias compensation
US11539352B2 (en) 2013-11-14 2022-12-27 Eagle Harbor Technologies, Inc. Transformer resonant converter
US10020800B2 (en) 2013-11-14 2018-07-10 Eagle Harbor Technologies, Inc. High voltage nanosecond pulser with variable pulse width and pulse repetition frequency
US10790816B2 (en) 2014-01-27 2020-09-29 Eagle Harbor Technologies, Inc. Solid-state replacement for tube-based modulators
WO2015131199A1 (en) 2014-02-28 2015-09-03 Eagle Harbor Technologies, Inc. Galvanically isolated output variable pulse generator disclosure
US10483089B2 (en) 2014-02-28 2019-11-19 Eagle Harbor Technologies, Inc. High voltage resistive output stage circuit
US11542927B2 (en) 2015-05-04 2023-01-03 Eagle Harbor Technologies, Inc. Low pressure dielectric barrier discharge plasma thruster
US11004660B2 (en) 2018-11-30 2021-05-11 Eagle Harbor Technologies, Inc. Variable output impedance RF generator
US11227745B2 (en) 2018-08-10 2022-01-18 Eagle Harbor Technologies, Inc. Plasma sheath control for RF plasma reactors
US10903047B2 (en) 2018-07-27 2021-01-26 Eagle Harbor Technologies, Inc. Precise plasma control system
US11430635B2 (en) 2018-07-27 2022-08-30 Eagle Harbor Technologies, Inc. Precise plasma control system
CN110692188B (zh) 2017-02-07 2022-09-09 鹰港科技有限公司 变压器谐振转换器
US10305319B2 (en) * 2017-08-24 2019-05-28 Semiconductor Components Industries, Llc Switching converter for reducing current consumption in sleep mode
JP6902167B2 (ja) 2017-08-25 2021-07-14 イーグル ハーバー テクノロジーズ, インク.Eagle Harbor Technologies, Inc. ナノ秒パルスを使用する任意波形の発生
US10432092B2 (en) 2017-11-17 2019-10-01 Texas Instruments Incorporated Self-calibrated DC-DC converter
US10326373B1 (en) * 2017-12-29 2019-06-18 Texas Instruments Incorporated Programmable switching converter
US11302518B2 (en) 2018-07-27 2022-04-12 Eagle Harbor Technologies, Inc. Efficient energy recovery in a nanosecond pulser circuit
US10607814B2 (en) 2018-08-10 2020-03-31 Eagle Harbor Technologies, Inc. High voltage switch with isolated power
US11532457B2 (en) 2018-07-27 2022-12-20 Eagle Harbor Technologies, Inc. Precise plasma control system
US11222767B2 (en) 2018-07-27 2022-01-11 Eagle Harbor Technologies, Inc. Nanosecond pulser bias compensation
US11411490B2 (en) 2018-09-26 2022-08-09 Analog Devices International Unlimited Company Charge pumps with accurate output current limiting
KR20240028538A (ko) 2019-01-08 2024-03-05 이글 하버 테크놀로지스, 인코포레이티드 나노초 펄서 회로의 효율적 에너지 회수
US11522450B2 (en) * 2019-03-27 2022-12-06 Semiconductor Components Industries, Llc Methods and systems of operating DC to DC power converters
TWI778449B (zh) 2019-11-15 2022-09-21 美商鷹港科技股份有限公司 高電壓脈衝電路
US11527383B2 (en) 2019-12-24 2022-12-13 Eagle Harbor Technologies, Inc. Nanosecond pulser RF isolation for plasma systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745393A (en) * 1985-09-25 1988-05-17 Hitachi, Ltd Analog-to-digital converter
US6040688A (en) * 1998-01-28 2000-03-21 Liaisons Electronique - Mecaniques Lem S.A. Electrical current supply device with incorporated electrical current sensor
TW200427199A (en) * 2003-05-19 2004-12-01 Richtek Techohnology Corp Delta-sigma DC to DC converter and its method
US6998825B2 (en) * 2003-11-14 2006-02-14 Matsushita Electric Industrial Co., Ltd. DC-DC converter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040686A (en) * 1999-01-07 2000-03-21 Linear Technology Corporation Low noise step-down switching regulator circuits with programmable slew rate limiter and methods of use
US6813173B2 (en) * 2000-10-26 2004-11-02 02Micro International Limited DC-to-DC converter with improved transient response
JP2004173421A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd Ｄｃ／ｄｃコンバータ
CN101917116B (zh) * 2004-08-30 2013-03-27 美国芯源系统股份有限公司 控制dc/dc开关式电压调节器中短路电流的方法和设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745393A (en) * 1985-09-25 1988-05-17 Hitachi, Ltd Analog-to-digital converter
US6040688A (en) * 1998-01-28 2000-03-21 Liaisons Electronique - Mecaniques Lem S.A. Electrical current supply device with incorporated electrical current sensor
TW200427199A (en) * 2003-05-19 2004-12-01 Richtek Techohnology Corp Delta-sigma DC to DC converter and its method
US6998825B2 (en) * 2003-11-14 2006-02-14 Matsushita Electric Industrial Co., Ltd. DC-DC converter

Also Published As

Publication number Publication date
TW200818680A (en) 2008-04-16
CN101145729B (zh) 2011-08-31
CN101145729A (zh) 2008-03-19
HK1118133A1 (en) 2009-01-30
US20080062733A1 (en) 2008-03-13
US7439716B2 (en) 2008-10-21

Similar Documents

Publication Publication Date Title
TWI406489B (zh) Ｄｃ-ｄｃ轉換器及方法
US11736010B2 (en) Power converter with capacitive energy transfer and fast dynamic response
US7375992B2 (en) Switched-capacitor regulators
US7224591B2 (en) Charge pump DC/DC converter circuit
US9136756B2 (en) System and methods for two-stage buck boost converters with fast transient response
US7595616B2 (en) Control circuit for a polarity inverting buck-boost DC-DC converter
US8334682B2 (en) Buck converter with internal ripple compensation
US20090115388A1 (en) DC/DC converter
WO2016029489A1 (zh) 单电感正负电压输出装置
US11356017B2 (en) Li-ion-compatible fully-integrated hybrid converter
CN101419255B (zh) 开关电源的占空比检测电路、检测方法及应用
KR20230084304A (ko) 차지 펌프 회로, 칩 및 통신 단말기
CN112042117A (zh) 具有多个独立输出级的d类放大器
US11955897B2 (en) Resonant DC-DC converter with average half cycle control
CN211127582U (zh) 电子转换器和集成电路
WO2007073940A1 (en) Method for dc/dc conversion and dc/dc converter arrangement
KR20100081552A (ko) 차지 펌프 회로 및 이를 이용한 전압 변환 장치
KR20200141823A (ko) 파워 스위칭 회로, 이를 포함하는 dc-dc 컨버터 및 전압 변환 방법
TW201217934A (en) Programmable low dropout linear regulator
US6617897B2 (en) Output circuit for adjusting output voltage slew rate
US9231470B2 (en) Control circuit, time calculating unit, and operating method for control circuit
US8610492B2 (en) High voltage tolerant inverting charge pump
JPH08205524A (ja) 電圧変換装置
CN113630121A (zh) 一种采样保持与膝点检测电路
Hua et al. A 1.2-A dual-output SC DC–DC regulator with continuous gate-drive modulation achieving≤ 0.01-mV/mA cross regulation