CN101145729A

CN101145729A - Dc-dc转换器及方法

Info

Publication number: CN101145729A
Application number: CNA2007101542089A
Authority: CN
Inventors: 麦克尔·约翰·盖伊
Original assignee: Semiconductor Components Industries LLC
Current assignee: Semiconductor Components Industries LLC
Priority date: 2006-09-12
Filing date: 2007-09-11
Publication date: 2008-03-19
Anticipated expiration: 2027-09-11
Also published as: US20080062733A1; TWI406489B; TW200818680A; US7439716B2; HK1118133A1; CN101145729B

Abstract

DC－DC转换器和用于补偿DC－DC转换器中的误差的方法。所述DC－DC转换器包括被耦合以通过多个开关接收操作电压源的电感器。通过具有基本上彼此平行的第一和第二电路路径的控制电路来控制所述开关。每个电路路径包括串联的两个开关电容比较器。电路路径这样起作用，以便在时钟周期的一部分期间，一个电路路径以误差纠正模式操作，及另一电路路径以正常模式操作。在所述时钟周期的不同部分期间，电路路径的操作模式转换。这考虑到取样系统中的标度间隔，其中至少一个电路路径总是主动的且以期望的方式响应于输入信号。

Description

DC-DC转换器及方法

技术领域

本发明一般涉及调节器电路，尤其涉及DC到DC转换器。

背景技术

电池操作设备如移动电话、便携式计算机、计算器、摄像机、个人数字助理(PDAs)、视频游戏控制器等一般包括在负载产生恒定的电源电压的DC-DC转换器。虽然在负载提供恒定的电压，电池电压随着电池放电而降低。这些电路包括开关，其在电池和负载之间及在负载和地面之间使用低损耗开关交替连接电感器，所述开关通常操作在固定的频率。换句话说，电路这样转换连接，以便在时钟周期的一部分期间，电感器连接在电池和负载之间，而在时钟周期的另一部分期间，开关将电感器连接在负载和地面之间。作为选择，它们能在电池和地面之间以及在负载和地面之间交替连接电感器。负载被吸收交流(“AC”)分量的大电容器分流，该交流分量使负载电压有低的纹波。

DC-DC转换器包括负反馈回路，其通过修改开关的占空因数来使负载电压的一部分与参考电压相符。稳定负反馈回路是困难的，因为它包括电感器和分流电容器，并以范围广阔的负载电流操作。用于稳定反馈回路的一个技术包括设计该回路具有两个串联比较器，其中第一比较器响应于负载电压误差而产生电流输出，而第二比较器控制开关的占空因数以使峰值电感器电流适应于第一比较器的输出。该技术称为电流模式控制或电流程序化控制。

在电感器连接在负载两端的时间间隔期间，如果负载电流太低，它的电流可能反向。为了阻止这种情况出现，可在反馈回路中包括第三比较器。

当前的电路一般使用互补性氧化金属半导体(CMOS)技术来制造比较器。该技术提供具有低损耗开关并可进入低功率待用模式的比较器。然而，它们使用很多价格高的电阻器来限制控制器电路的电流。此外，使用CMOS技术制造价格高的电阻器消耗大面积的半导体材料。大面积的使用还引入大的寄生电容，这是不期望的，因为它们降低了转换速度并增加了CMOS器件的功率消耗。

因此，存在对DC-DC转换器和补偿DC-DC转换器中偏移误差的方法的需要。成本和时间高效的制造对DC-DC转换器是有利的。

附图的简要说明

结合附图阅读下面详细的说明，将会更好地理解本发明，其中相同的参考符号指定相同的元件，且其中：

图1是根据本发明实施例的DC-DC转换器的示意图；

图2是用于图1的DC-DC转换器的定时图；

图3是配置成以偏移纠正操作模式操作的图1的DC-DC转换器的一部分的示意图；

图4是配置成以正常操作模式操作的图3的DC-DC转换器的一部分的示意图；

图5是配置成以偏移纠正操作模式操作的图3的DC-DC转换器的另一部分的示意图；

图6是配置成以正常操作模式操作的图5的DC-DC转换器的一部分的示意图；

图7是图1的DC-DC转换器的另一部分的示意图；

图8是根据本发明另一实施例的DC-DC转换器的示意图；和

图9是图8的DC-DC转换器的零交叉检测电路部分的示意图。

详细说明

本发明一般提供开关直流-直流(“DC-DC”)转换器，其能够从电池接收输入电压V_BATT并提供具有较低电压电平的调节的输出电压。根据一个实施例，本发明包括具有电感器的DC-DC转换器，该电感器具有被耦合以通过多个开关接收输入功率信号的一个端子和耦合到负载的另一端子。开关重复操作在期望的时钟频率，并具有响应于从控制电路产生的信号的转换时刻(commutation instant)。控制电路具有两个电路路径并调整负载电压使其与参考电压有期望的关系，每个电路路径由多个电路元件组成。电路路径这样操作，以便使任一路径的一个或更多的电路元件可以被暂时转换到误差纠正模式，而另一路径的元件保持在正常操作模式。这允许消除与电路元件有关的误差，而不限制开关的状态。优选地，在第一时钟周期的第一部分期间，路径的元件以误差纠正模式操作，而在第一时钟周期的剩余部分及所有后面或第二时钟周期期间，路径的元件以正常模式操作。在第二时钟周期期间选择来自这些电路元件的输出。本实施例的优点是，由从误差纠正模式到正常操作模式的转换产生的瞬时干扰效应实质上被消除了。

根据另一方面，每个电路路径包括电压比较器，其响应于负载电压的一部分和所应用的参考电压之间的差值而产生输出。电压比较器优选地包括具有滤波器的电路元件，该滤波器适合于稳定(dote)具有动态性能的回路。滤波器被耦合以提供输出信号分量，该分量对两个电路路径是公有的，并通过积分信号而得到，所述信号从两个比较器的电路元件的输入信号相等地产生。此外，每个电路路径包括第二比较器，其响应于来自电压比较器的输出信号和表示在并发的时钟周期期间提供到负载的电荷的信号之间的差值。第二比较器的输出使开关换向。

根据另一方面，在电容器两端形成的电压作为表示提供到负载的电荷的信号。电容器在每个时钟周期的起始处被放电并被与流经电感器的电流成比例的电流充电。

根据另一方面，恒定的电流合并与流经所述电感器的电流成比例的电流，以抑制电路振荡。所述恒定的电流具有根据输入和负载电压导出的量值。

应注意，术语“配置”用于描述开关位置。因此，开关可配置成将该开关的转换端子连接到另一电路元件，即，开关被闭合，或开关可配置成转换端子不与另一电路元件连接，即，开关被打开。

图1是根据本发明实施例的DC-DC转换器10的示意图。图1示出的是多个开关电容(“SC”)比较器12、14、16和18、选择器电路20、驱动器电路22及电压平衡电路24。SC比较器12、14、16和18、选择器电路20及驱动器电路22合作以形成控制电路23。SC比较器12和16形成电路路径或信号的一部分，而SC比较器14和18形成电路路径或信号的一部分。此外，DC-DC转换器10包括多个晶体管26、28、30和32以及积分电容器46。更特别地，SC比较器12具有被耦合以接收参考电压V_REF的输入12₁和被耦合到输出节点34的输入12₂、被耦合以接收时钟信号CALA的输入、被耦合以接收时钟信号ACTA的输入以及连接到SC比较器16的输入16₂的输出。SC比较器14具有被耦合以接收参考电压V_REF的输入14₁和被耦合到输出节点34的输入14₂、被耦合以接收时钟信号CALB的输入、被耦合以接收时钟信号ACTB的输入以及连接到SC比较器18的输入18₂的输出。优选地，SC比较器12和14相互匹配并包括衰减元件、比较器元件和滤波元件。参考图3和图4进一步描述SC比较器12和14。SC比较器16具有被耦合以接收输入电压V_INT的输入16₁、被耦合以接收时钟信号CALA的输入、被耦合以接收时钟信号ACTA的输入以及连接到选择器电路20的输入的输出。SC比较器18具有被耦合以接收输入电压V_INT的输入18₁、被耦合以接收时钟信号CALB的输入、被耦合以接收时钟信号ACTB的输入以及连接到选择器电路20的另一输入的输出。

选择器电路20具有连接到驱动器电路22的输出、连接到SC比较器16的输出的输入、连接到SC比较器18的输出的输入以及被耦合以接收时钟信号CLK/2的输入。时钟信号CLK/2具有的频率是主时钟50提供的主时钟信号CLK_MATR的一半。

驱动器电路22具有连接到选择器电路20的输出的输入、连接到晶体管26和28的栅极的输出、连接到晶体管30的栅极的输出、连接到晶体管32的栅极的输出和被耦合以从主时钟50接收主时钟信号CLK_MATR的输入。根据一个实施例，晶体管26和28是P通道场效应晶体管(“FETS”)而晶体管30和32是N通道FETS。每个FET都具有源极、漏极和栅极。源极和漏极也称为载流电极而栅极也称为控制电极。晶体管26和28的漏极连接到电压平衡电路24的相应输入。晶体管26的源极连接到晶体管28的源极，及晶体管26的漏极连接到晶体管30的漏极、电压平衡电路24的一个输入和通过能量储存元件36连接到输出节点34。作为例子，能量储存元件36为电感器。通常连接的晶体管26和28的源极被耦合以接收操作电压源，例如电压V_BATT。晶体管30的源极被耦合以接收操作电压源，例如电压V_SS。作为例子，V_SS是接地电压。

电压平衡电路24的输出连接到晶体管32的漏极，而驱动器电路22的输出连接到晶体管32的栅极。电压平衡电路24还有被耦合以接收时钟信号CALA的输入和被耦合以接收时钟信号CALB的输入。晶体管32的源极被耦合以接收操作电压源，例如V_SS。能量储存元件46例如电容器被耦合在晶体管32两端，即，电容器46的一个端子连接到晶体管32的源极而电容器46的一个端子连接到晶体管32的漏极。

时钟信号CALA、ACTA、CALB、ACTB和CLK/2由被耦合以从主时钟50接收主时钟信号CLK_MATR的时钟发生器产生。

负载40耦合在输出节点34和操作电压源例如V_SS之间。作为例子，负载40包括与电容器44并联的电阻器42。

在操作中，电池V_BATT耦合在电源端子15和参考端子35之间。更特别地，电池V_BATT的正端子连接到共同连接的晶体管26和28的源极，而负端子被耦合以接收操作电压源，例如V_SS。作为例子，操作电压源V_SS接地。SC比较器12和14被耦合以接收负载电压V_LOAD和参考电压V_REF。负载电压V_LOAD也称为转换器输出信号。SC比较器12被耦合以接收时钟信号CALA和ACTA，及SC比较器14被耦合以接收时钟信号CALB和ACTB。主时钟50将主时钟信号CLK_MATR传输到驱动器电路22和时钟发生器38。为响应主时钟信号CLK_MATR，时钟发生器38产生时钟信号CALA、ACTA、CALB、ACTB和CLK/2。时钟信号CALA和CALB确定误差补偿间隔，而时钟信号ACTA和ACTB分别作为SC比较器12和14的启动信号。时钟信号CALA、ACTA、CALB和ACTB合作来将SC比较器12和14置于它们对电压V_LOAD和V_REF响应的状态。作为例子，SC比较器12和14响应于时钟信号CALA、ACTA、CALB和ACTB的逻辑高状态。时钟信号CLK/2具有主时钟信号CLK_MATR的频率的一半。

SC比较器12和14的滤波元件通过相互连接17耦合在一起，以便使它们的输出信号具有由合并的输入误差信号的积分产生的共同的分量。这允许SC比较器12和14的输出信号在它们可达到的范围的任何部分稳定下来，在衰减的稳态负载电压和参考电压之间有可忽略的误差。根据本发明实施例，SC比较器12和14是反向的，以便它们在衰减的负载电压低于参考电压时产生增加的输出电压。

现在参考图2，其显示了时钟信号CALA、ACTA、CALB、ACTB、CLK/2和主时钟信号CLK_MATR的定时图60。时钟信号CALA、ACTA、CALB、ACTB和CLK/2由被耦合以从主时钟50接收主时钟信号CLK_MATR的时钟发生器38产生。根据在定时图60中示出的本例，主时钟50具有0.2微秒(μs)的时钟周期。因此时钟信号CLK/2具有0.4μs的周期。时钟信号CALA在一组交替时钟周期的第一部分期间的时间间隔为高，而时钟信号CALB在另一组交替时钟周期的第一部分期间的时间间隔为高。时钟信号CALA为高的所述组的时钟周期的部分期间称为奇周期，而时钟信号CALB为高的所述组的时钟周期的部分期间称为偶周期。在时钟信号CALA返回到零之后并延长到后面偶周期结束的奇周期期间，时钟信号ACTA为高一段时间。同样，在时钟信号CALB返回到零之后并延长到后面奇周期结束的偶周期期间，时钟信号ACTB为高一段时间。

参考电压V_REF应用到输入12₁和14₁，且负载电压V_LOAD从输出节点34反馈到输入12₂和14₂。输入16₁和18₁被耦合以接收出现在电容器46两端的电压V_INT。电压V_INT也称为内部参考信号。比较器12和16接收相同的时钟信号，即，时钟信号CALA和ACTA，而比较器14和18接收相同的时钟信号，即，时钟信号CALB和ACTB。SC比较器12和14使从节点34反馈的负载电压V_LOAD衰减、作为零偏移比较器来比较衰减的信号和参考电压V_REF、及过滤比较信号以产生分别传输到SC比较器16和18的过滤输出信号。响应于负载电压V_LOAD的一部分和参考电压V_REF之间差值的SC比较器12和14过滤输入信号V_REF和反馈信号，以产生积分的输出信号。SC比较器12和14的输出信号也称为控制路径信号或次信号。更特别地，SC比较器12衰减并过滤转换器输出或负载信号V_LOAD和参考信号V_REF，然后比较衰减并过滤的负载信号与衰减并过滤的参考信号，且引入偏移误差纠正信号以从SC比较器12产生次信号。同样，SC比较器14衰减并过滤转换器输出或负载信号V_LOAD和参考信号V_REF，然后比较衰减并过滤的负载信号与衰减并过滤的参考信号，且引入偏移误差纠正信号以从SC比较器14产生次信号。因此，SC比较器12和14响应于负载电压V_LOAD的一部分和参考电压V_REF之间差值而产生输出。

SC比较器16和18作为第二组零偏移比较器，其比较来自SC比较器12和14的输出信号即次信号与电压V_INT即电容器46两端形成的电压。除了比较次信号以外，SC比较器16和18还将偏移误差纠正信号引入到信号。因此，比较器16比较来自SC比较器12的次信号、引入偏移误差纠正信号并输出次信号。类似地，比较器18比较来自SC比较器14的次信号、引入偏移误差纠正信号并输出次信号。来自SC比较器12和16的次信号的合并形成一个路径信号，而来自SC比较器14和18的次信号的合并形成另一路径信号。

选择器电路20被计时以在SC比较器12和16的路径信号之间或在SC比较器14和18的路径信号之间选择，来产生是选定路径信号的输出信号。

在每个时钟周期的起始处，电容器46响应于由驱动器电路22产生的短脉冲而被放电。在被放电之后，电容器46被流经晶体管26的电流的映像充电。电压平衡电路24使用流经晶体管28的电流来产生映像电流I_IMAGE，其一般比流经晶体管28的电流小得多且与流经电感器36的电流成比例。因此，驱动器电路22生成驱动信号以产生映像电流I_IMAGE，其为流经晶体管28的电流的映像。电压平衡电路24通过使晶体管26和28的漏极处的电压在其传导的时间间隔期间严密地相符，来确保流经晶体管28的电流与流经晶体管26的电流匹配。因此，电容器46两端的电压作为表示在并发时钟周期期间应用到负载的电荷的信号。除了在每个时钟周期的起始处为电容器46放电以外，驱动器电路22还被转换，以将逻辑低电压应用到晶体管26、28和30的栅极。

响应于来自选择器电路20的输出信号，驱动器电路22改变或转换出现在其输出的电压。因此，在晶体管26、28和30的栅极的电压从逻辑低电压电平改变到逻辑高电压电平，因而关闭晶体管26和28并开启晶体管30。所以，晶体管26引导在每个时钟周期的起始和转换瞬时之间的电流，且晶体管30从转换瞬时引导电流直到时钟周期结束。驱动器电路22包括禁止晶体管26和30同时导电的装置、和在每个时钟周期的起始处向晶体管32的栅极提供短脉冲的装置，该短脉冲使电容器46放电。

比较器16和18的输出信号响应于时钟信号CLK/2而交替地被选择器电路20选择。因此，选择器电路20的输出信号也称为选定信号。来自比较器16的输出信号在时钟信号ACTA保持高的偶时钟周期期间被选择，而来自比较器18的输出在时钟信号ACTB保持高的奇时钟周期期间被选择。由比较器12和16产生的转换瞬变在时钟信号ACTA高的奇时钟周期的部分期间衰减。同样，由比较器14和18产生的转换瞬变在时钟信号ACTB高的偶时钟周期的部分期间衰减。因此，来自选择器电路20的输出总是响应于电压V_LOAD、V_REF和V_INT，并独立于电路中的偏移误差及没有瞬态干扰。

假定输入电压V_BATT、负载电压V_LOAD和负载电流I_LOAD被选择，以便使电感器36不反转其电流传导的方向，且DC-DC转换器是稳定的，即，电压V_LOAD小于电池电压V_BATT的一半，电容器46将在每个时钟周期的起始处被流经电感器36的电流的映像从零电压充电，其在稳态条件下从晶体管26传输。电容器46被充电到与SC比较器12的输出电压相符的电压，在这点SC比较器16将一个信号应用到驱动器电路22，这使晶体管26变得没有传导性及晶体管30变得有传导性，以维持流入电感器36的电流。

传送到负载的总电荷与由晶体管26提供的电荷成比例，且随着时钟周期的一小部分单调地增加，对该周期晶体管26保持开启并引导电流。在稳态条件下，晶体管26有传导性到晶体管30变得有传导性的转换出现在每个时钟周期的部分，在此期间，提供到负载的电荷与维持恒定负载电压V_LOAD的电荷相符。因为积分电容器46接收流入晶体管26的电流的映像，它接收晶体管26在其传导时间间隔期间提供的总电荷的映像。因此，在稳态条件下，SC比较器12和14的输出电压与每时钟周期提供到负载的电荷成比例，因而与负载电流I_LOAD成比例。此线性是根据本发明配置的DC-DC转换器的优点。另一优点是，当衰减的负载电压V_LOAD与参考电压V_REF相符时，SC比较器12和14的输出电压是稳定的，因为它们包括积分滤波器。因此，DC-DC转换器稳定到定义明确的负载电压V_LOAD，而与负载电流I_LOAD无关。

对于动态行为，例如负载电流I_LOAD的增加产生负载电压V_LOAD的瞬时减少，这使SC比较器12和14的输出电压增加。在开关26和30转换之前，积分电容器46充电到较高的电压，导致较高的电流被提供到负载40。电路以不变的负载电压V_LOAD稳定下来，但在来自SC比较器12和14的较高的输出电压处，并增加了晶体管26的传导周期。类似地，产生负载电压V_LOAD的瞬时增加的负载电流I_LOAD使SC比较器12和14的输出电压减少。在开关26和30转换之前，积分电容器46充电到较低的电压，导致较低的电流被提供到负载40。电路以不变的负载电压V_LOAD稳定下来，但在来自SC比较器12和14的较低的输出电压处，并降低了晶体管26的传导周期。

图3是根据本发明实施例的SC比较器12和14的示意图，SC比较器12和14配置成以偏移纠正模式操作。虽然SC比较器12和14优选地在结构上是相同的，它们的输入端子12₁、12₂、14₁和14₂由不同的参考符号标识，因为它们是图1所示的DC-DC转换器10的分离元件。图3示出的是三端子开关S41，其有一个作为输入12₂、14₂的端子、一个被耦合以接收诸如V_SS的操作电压源的端子、和一个耦合到电容器C41的一个端子的端子。电容器C41的另一端子耦合到电容器CVL的一个端子、二端子开关S42的一个端子、和三端子开关S43的第一端子。电容器CVL的另一端子被耦合以接收操作电压源，例如V_SS。三端子开关S43的第二端子作为SC比较器12和14的各自输入12₁、14₁，而开关S43的第三端子耦合到电容器C42的一个端子和三端子开关S45的第一端子。电容器C42的第二端子耦合到跨导器G41的反向输入G41_I1和二端子开关S44的一个端子。跨导器G41还有一个被耦合以接收操作电压源V_SS的非反向输入G41_I2、被耦合以接收诸如V_SS的操作电压源的输出G41_O1、以及连接到开关S44的第二端子和三端子开关S46的第一端子的输出G41_O2。三端子开关S46的第三端子通过电容器C43耦合到三端子开关S45的第三端子。开关S45的第二端子通过电容器C44耦合到开关S46的第二端子。电容器C43和开关S46的第三端子的共同连接的端子作为比较器12和14的输出。虽然元件G41显示和描述为跨导器，这并不是本发明的一个限制。跨导器G41可以为变极器、比较器等。同样，开关S41、S42、S43、S44、S45和S46可为金属氧化物半导体场效应晶体管(MOSFET)、传输门等。应注意，SC比较器12和SC比较器14每个都具有电容器C44，这些电容器并联在一起。因此，SC比较器12和SC比较器14通过电容器C44耦合在一起。在图1中通过相互连接17表示了这种连接。

图4是图3所示配置成以主动模式操作的SC比较器12和14的示意图。换句话说，图4的电路结构与图3的相同，除了开关S41、S42、S43、S44、S45和S46在不同的位置。

开关S41、S42、S43、S44、S45和S46的位置由SC比较器12的时钟输入信号CALA和ACTA以及由SC比较器14的时钟输入信号CALB和ACTB设定。作为例子，当时钟输入信号CALA在逻辑高状态时，SC比较器12以偏移纠正模式操作，而当时钟输入信号CALB在逻辑高状态时，SC比较器14以偏移纠正模式操作。类似地，当时钟输入信号ACTA在逻辑高状态时，SC比较器12以主动模式操作，而当时钟输入信号ACTB在逻辑高状态时，SC比较器14以主动模式操作。

再次参考图3，当时钟输入信号CALA在逻辑高状态时，SC比较器12以偏移纠正模式操作，而当时钟输入信号CALB在逻辑高状态时，SC比较器14以偏移纠正模式操作。在这种模式中，开关S41和S42配置成使得电容器C41的端子被耦合以接收操作电压源，例如V_SS。开关S43配置成使得电容器C42的一个端子连接到输入12₁、14₁，及开关S44配置成使得电容器C42的另一端子连接到跨导器G41的输出G41_O2。开关S45和S46配置成使得电容器C43和C44并联。在此配置中，开关S41、S42和S44被设定以为电容器C41和CVL放电。此外，电容器C43与跨导器G41的输出G41_O2断开连接并与一对积分电容器C44并联。应注意，电容器C44以复数的意义表示，因为它涉及出现在SC比较器12和14中的电容器44。输入耦合电容器C42被耦合以接收参考电压V_REF，它被充电到在参考电压V_REF和跨导器G41的反向输入G41_I1上的电压之间的差值，以将其输出电流调整到零。储存在以前主动模式中的电容器C43中的电荷与储存在电容器C44中的电荷结合。

如在上文中所讨论的，当时钟输入信号ACTA在逻辑高状态时，SC比较器12以主动模式操作，而当时钟输入信号ACTB在逻辑高状态时，SC比较器14以主动模式操作。在这种模式中，开关S41、S42和S45配置成使得电容器C41的一个端子被耦合以接收负载电压V_LOAD及电容器C41的另一端子连接到电容器CVL、C42和C43。开关S46配置成使得电容器C43的另一端子连接到跨导器G41的输出G41_O2。开关S44配置成使得电容器C42与输出G41_O2断开连接。在这种模式中，如果应用到电容器C42的第一端子的电压保持等于参考电压V_REF，则跨导器G41的输出电流保持在零。根据电荷守恒定律，当：

V_LOAD＝(1+C_CVL/C_C41)＊V_REF EQT.1

时，满足这种条件。其中：

C_C41等于电容器C41的电容量；和

C_CVL等于电容器CVL的电容量。

如果DC-DC转换器10的输出电压不同于EQT.1给定的值，则在每个主动周期中一些电荷将从电容器C41被转移。如果跨导器G41的跨导系数足够，则该电荷将由反馈电容器C43提供，从在以前偏移纠正模式中建立的积分值更改其电压。

图5是根据本发明的实施例配置成以偏移补偿模式操作的SC比较器16和选择器电路20的部分21的示意图。偏移补偿模式也称为误差纠正模式。图5示出的是三端子开关S52，其具有被耦合以接收输入电压V_INT的第一端子、被耦合以接收诸如V_SS的操作电势源的第二端子、和耦合到电容器C51的一个端子的第三端子。电容器C51的另一端子耦合到平衡输入跨导器G51的非反向输入G51_I1和二端子开关S54的第一端子。二端子开关S54的另一端子被耦合以接收电压源V_MIN。平衡输入跨导器G51具有反向输入G51_I2，其耦合到三端子开关S53的第一端子和电容器C52的第一端子。三端子开关S53的第二端子被耦合以接收操作电压源，例如V_SS。三端子开关S53的第三端子连接到电容器C53的一个端子，而电容器C53的另一端子通常连接到电容器C52的第二端子。电容器C52和C53共同连接的端子连接到三端子开关S51的第三端子。三端子开关S51的第一端子被耦合以接收控制电压V_CTRL，及三端子开关S51的第二端子被耦合以接收操作电压源，例如V_SS。SC比较器16包括开关S51、S52、S53和S54、电容器C51和C52以及平衡输入跨导器G51。虽然元件G51显示和描述为跨导器，这并不是本发明的一个限制。跨导器G51可以为变极器、比较器等。同样，开关S51、S52、S53、S54和S55可为金属氧化物半导体场效应晶体管(MOSFET)、传输门等。

显示在图5中的选择器电路20的部分21是三端子开关S55，其具有连接到平衡输入跨导器G51的反向输入G51_I2的第一端子、连接到两输入“与非”门U51的输入114的第二端子、以及连接到平衡输入跨导器G51的输出G51_O2的第三端子。两输入“与非”门U51的输入116被耦合以接收时钟信号CLK/2。平衡输入跨导器G51还有被耦合以接收诸如V_SS的操作电压源的第二输出G51_O1。

图6是图5所示配置成以主动模式操作的SC比较器16和选择器电路20的部分21的示意图。换句话说，图6的电路结构与图5的相同，除了开关S51、S52、S53、S54和S55在不同的位置。

开关S51、S52、S53、S54和S55的位置由时钟输入信号CALA和ACTA设定。特别是，当时钟输入信号CALA在逻辑高状态时，SC比较器16以偏移纠正模式操作，而当时钟输入信号ACTA在逻辑高状态时，SC比较器16以主动模式操作。

在偏移纠正模式中，开关S52和S54配置成使得电容器C51的一个端子被耦合以接收操作电压源V_SS，及输入G51_I1被耦合以接收电压V_MIN。开关S53和S51配置成使得电容器C53的端子被耦合以接收操作电压源，例如V_ss。此外，开关S54和S52的配置将电容器C51的一个端子耦合到操作电压源V_SS，并将电容器C51的另一端子耦合到电压V_MIN。开关S51和S55配置成连接电容器C52的一个端子以接收操作电压源V_SS，并将电容器C52的另一端子和跨导器G51的输入G51_I2连接到输出G51_O2。因此跨导器G51配置在负反馈结构中。由于负反馈结构和被耦合以接收电压V_MIN的非反向输入G51_I1，在反向输入G51_I2建立相似的电压。优选地，电压V_MIN被选择为在跨导器G51的操作范围内的一个值。电容器C51被充电到电压V_MIN及电容器C52被充电到电压V_MIN，电压V_MIN被跨导器G51的任何偏移电压更改。电容器C53被放电且跨导器输出电流稳定到零。

在主动模式中，被放电的电容器C53并联在电容器C52两端，以使储存在组合上的电压从初始电压偏移，这样的初始电压使得跨导器G51的输出信号减少到零。该偏移允许电压比较器和SC比较器12的滤波部分以不延伸到零的输出电压范围操作。因为两输入“与非”门U51的输入116被耦合以接收时钟信号CLK/2(图1所示)，只有当时钟信号CLK/2高时，两输入“与非”门U51的输出才响应跨导器G51的输出。积分电容器46(图1所示)在时钟信号CLK/2的每个转换点被晶体管32放电，所以，当电压平衡电路24提供的映像电流I_IMAGE将电容器46充电到近似地等于V_CTRL减去偏移电压的电压时，两输入“与非”门U51转换到时钟信号CLK/2的转换点之后的逻辑低电压电平。因此，映像电流I_IMAGE用于产生内部参考信号V_INT。

虽然SC比较器18和选择器电路20的相应部分没有被显示，应注意，SC比较器18的电路配置与表示SC比较器16的图5的部分相同。由于增加了耦合在输入端子116和时钟信号CLK/2之间的变极器，耦合到SC比较器18的选择器电路20的部分21不同于耦合到SC比较器16的选择器电路20的部分21。应进一步注意，对于SC比较器18，当时钟输入信号CALA高时，建立偏移纠正模式，而当时钟输入信号ACTA高时，建立主动模式。

现在参考图7，其示出根据本发明实施例的电压平衡电路24的示意图。电压平衡电路24包括子电路70和72。子电路70包括三个三端子开关S61、S63和S65、P通道FET M61、电流接收器161以及电容器C61。子电路72包括三个三端子开关S62、S64和S66、P通道FET M62、电流接收器I62以及电容器C62。再次参考子电路70，三端子开关S61具有连接到晶体管26和28的源极(晶体管26和28的连接参考图1被描述)并接收输入电压V_BATT的第一输入端子、连接到晶体管26的漏极和开关S62的第一端子的第二端子、以及连接到P通道FET M61的源极的第三端子。P通道FET M61的栅极连接到三端子开关S65的第一端子和电容器61的一个端子，及P通道FET M61的漏极连接到三端子开关S65的第三端子和电流接收器I61。电容器61的另一端子连接到三端子开关S63的第三端子。三端子开关S63的第一端子连接到晶体管26和28的源极并接收电压V_BATT，而三端子开关S63的第二端子连接到P通道晶体管28的漏极、P通道FET M63的源极、和开关64的第一端子。P通道FET M63的漏极耦合到转换器10使用映像电流I_IMAGE的部分，而P通道FETM63的栅极连接到开关S65和S66的第二端子。应注意，P通道FETM63可由多个P通道晶体管代替，所述多个P通道晶体管的栅极共同连接及其源极共同连接，以将映像电流II_MAGE分成期望数量的小部分分量来用在DC-DC转换器10的不同部分中。

三端子开关S62具有连接到晶体管26的漏极的第一端子、连接到晶体管26和28的源极并接收电压V_BATT的第二端子、以及连接到P通道FET M62的源极的第三端子。P通道FET M62的栅极连接到三端子开关S66的第二端子并通过电容器C62耦合到三端子开关S64的第三端子，及P通道FET M62的漏极连接到三端子开关S66的第三端子和电流接收器I62。三端子开关S64的第一端子连接到晶体管26和28的源极并接收电压V_BATT，而三端子开关S64的第二端子连接到P通道晶体管28的漏极、P通道FET M63的源极和开关63的第二端子。

在操作中，电压平衡电路24将源自晶体管28的电流传送到DC-DC转换器10的其它部分，同时确保晶体管28的漏极到源极电压与晶体管26的漏极到源极电压相符。子电路70和72以偏移纠正和主动模式操作。当时钟输入信号CALA高时，一个子电路转换到偏移纠正模式，而当时钟输入信号CALB高时，另一子电路转换到偏移纠正模式。在主动模式中，子电路70和72并行操作。

在图7所示的实施例中，子电路70配置成以偏移纠正模式操作，参考子电路72，电容器C62被充电到P通道FET M62获得被电流接收器I62接收的电流所需要的栅极到源极电压。建立包括FET M61、开关S61、S63和S65以及电容器C61的负反馈回路，其迫使P通道FET M61提供被电流接收器I61接收的电流。电容器C61被充电到栅极到源极电压，以使晶体管M62能提供电流。该电压保持在主动模式中，因为电容器C61的第一端子连接到P通道FET M61的栅极，这不提供传导路径。假定晶体管26和28的漏极处的电压基本相等，P通道FET M62将获得电流。包括FET M62和M63、开关S66和S64以及电容器C41的负反馈回路使P通道FET M63的栅极电压适合于建立此条件。因此，当P通道FET M63将由晶体管28提供的电流传递到DC-DC转换器10的其它部分时，晶体管26和28的漏极电压保持相等。

图8是根据本发明实施例的DC-DC转换器100的示意图。由于增加了在电容器46两端耦合的电流发生器102和在N通道FET 30的漏极和源极之间耦合的零交叉检测器104，DC-DC转换器100不同于图1的DC-DC转换器10。电流发生器102具有连接到节点34的输入106、连接到晶体管26和28的源极和电压源V_BATT的输入108、连接到电容器46的一个端子的输出110、以及耦合到电容器46的另一端子的输出112。因此，输出110连接到SC比较器16和18的输入。

零交叉检测器104具有连接到N通道FET 30的漏极的输入、连接到N通道FET 30的源极的输入以及连接到驱动器电路22的输出116。此外，零交叉检测器104具有被耦合以接收时钟输入信号CALA和CALB的输入。

在操作中，当通过电感器36的电流转换到流经晶体管30时，漏极到源极电压最初为负。如果流经电感器36的电流反向，则晶体管30的漏极到源极电压落到零并成为正。零交叉检测器104监控晶体管30的漏极到源极电压并将信号传输到驱动器，以除去晶体管30的栅极处的电压，因为其栅极到源极电压接近于零。由于漏极到源极电压理想上为零且实际上很小，所以对零交叉检测器104最好有一个低偏移并能够在时钟周期期间的任何时刻起作用。因为晶体管30能在全部时钟周期传导，两个比较器被使用，一个在奇时钟周期期间纠正误差，一个在偶时钟周期期间纠正误差。在没有误差纠正的时间间隔期间，可以并联比较器。因此，当输入时钟信号CALA高时，一个比较器被断开连接并纠正误差，而当输入时钟信号CALB高时，另一个比较器被断开连接并纠正误差。两个比较器的组合总是响应于晶体管30的漏极到源极电压，因为输入时钟信号CALA和CALB是非重叠的且比时钟周期短。

此外，当负载电压大于电池电压的一半时，DC-DC转换器100可能由于低负载而变得不稳定。通过将电流增加到为积分电容器46充电的电流，可抑制这种不稳定性。增加的电流可由电流发生器102提供。指定附加的电流为：

I＝((V_LOAD2)＊T)V_BATT＊M＊L) EQT.2

其中：

L等于电感器的值(亨利)；

T为时钟周期(秒)；和

M为流入晶体管26的电流与为电容器46充电的电流之比。

图9是根据本发明实施例的零交叉检测器104的示意图。零交叉检测器104包括与子电路104B并联的子电路104A。子电路104A包括三个三端子开关S71A、S72A和S74A、单个二端子开关S73A以及多个电容器C71A、C72A、C73A和C74A。三端子开关S71A具有耦合到晶体管30的漏极的第一端子、被耦合以接收诸如V_SS的操作电压源的第二端子、以及连接到电容器C71A的一个端子的第三端子。图9中显示到DRAIN30的连接表明端子到晶体管30的漏极的连接。三端子开关S72A具有被耦合以接收偏置电压V_BIAS的第一端子、被耦合以接收诸如V_SS的操作电压源的第二端子、以及连接到电容器C72A的一个端子的第三端子。电容器C72A的第二端子通过二端子开关S73A和电容器C73A的并联组合耦合到操作电压源V_SS。电容器C72A的第二端子还通过电容器C74A耦合到电容器C71A的第二端子。两输入跨导器G71A具有连接到电容器C71A的第二端子和三输入开关S74A的第二端子的输入G71A_I1、以及被耦合以接收诸如V_SS的操作电压源的输入G71A_I2。三端子开关S74A的第二端子连接到驱动器电路22(图1所示)，开关S74A的第三端子连接到跨导器G71A的输出G71A_O1，以及跨导器G71A的输出G71A_O2被耦合以接收操作电压源，例如V_SS。图9中显示的到DRAIN22的连接表明了三端子开关S74A的第二端子的连接。

子电路104B包括三个三端子开关S71B、S72B和S74B、单个二端子开关S73B以及多个电容器C71B、C72B、C73B和C74B。三端子开关S71B具有耦合到晶体管30的漏极的第一端子、被耦合以接收诸如V_SS的操作电压源的第二端子、以及连接到电容器C71B的一个端子的第三端子。图9中显示的到DRAIN30的连接表明了端子到晶体管30的漏极的连接。三端子开关S72B具有被耦合以接收偏置电压V_BIAS的第一端子、被耦合以接收诸如V_SS的操作电压源的第二端子、以及连接到电容器C72B的一个端子的第三端子。电容器C72B的第二端子通过二端子开关S73B和电容器C73B的并联组合耦合到操作电压源V_SS。电容器C72B的第二端子还通过电容器C74B耦合到电容器C71B的第二端子。两输入跨导器G71B具有连接到电容器C71B的第二端子和三输入开关S74B的第二端子的输入G71B_I1、以及被耦合以接收诸如V_SS的操作电势源的输入G71B_I2。三端子开关S74B的第二端子连接到驱动器电路22(图1所示)，开关S74B的第三端子连接到跨导器G71B的输出G71B_O1，以及跨导器G71B的输出G71B_O2被耦合以接收操作电压源，例如V_SS。图9中显示的到DRAIN22的连接表明了三端子开关S74B的第二端子的连接。

在操作中，当时钟输入信号CALA高时，子电路104A转换到偏移纠正模式，而当时钟输入信号CALB高时，子电路104B转换到偏移纠正模式。当不在偏移纠正模式中时，子电路104A和104B并行操作，每个子电路都在主动模式中。在偏移纠正模式中，开关S71A配置成将电容器C71A的第一端子连接到操作电压源V_SS。开关S72A和S73A配置成使得电容器C72A的端子连接到相同的操作电压源，例如V_SS。另外，开关S73A将电容器C73A的另一端子连接到相同的操作电压源，同时其第一端子和电容器C74A的一个端子连接到操作电压源，例如V_SS。开关S74A配置成将跨导器G71A的输出端子G71A_O1连接到输入端子G71A_I1。在此配置中，电容器C71A和C74A被充电并耦合在并联结构中，使得电压将跨导器G71A的输出电流调节到零。电容器C72A和C73A被放电。

在子电路104B的主动模式操作中，输出端子G71B_O1连接到驱动器电路22，及跨导器G71B的输入端子G71B_I1通过电容器C71B耦合到晶体管30的漏极。输出端子G71B_O1还通过由电容器C72B、C73B和C74B形成的电容器T网络耦合到电压V_BIAS。电荷通过该网络被传递到电容器C71B，增加了在输入端子G71B_I1的电压。优选地，电容器C72B和C74B与电容器C71B和C73B相比是小的，以使小电压增量在输入端子G71B_I1产生。当来自晶体管30的漏极的电压大且为负时，输出电压将为高，当输入电压仍为负时，该输出电压因此降落到零。

因为子电路104A和104B相同且并联，零交叉检测器204操作，而不关心一个或两个子电路在主动模式中。因此，任一子电路可转换到偏移纠正模式，而不干扰完整部分的功能。

到现在应认识到，提供了DC-DC转换器和用于补偿DC-DC转换器中偏移误差的方法。DC-DC转换器包括被耦合以通过多个开关接收电压的电感器。通过具有配置成并行操作的两个电路路径的控制电路来控制所述开关。该配置提供控制电路路径的复制，以使至少一个路径总是活动的并响应于输入信号。包括两个路径考虑到在缺乏标度间隔时要被应用到系统的偏移补偿。电路路径合作来提供电路路径的元件中误差的偏移抵消。本发明适合于用于电荷控制模式结构和电流控制模式结构。

虽然这里公开了某些优选实施例和方法，显然对本领域技术人员来说，根据前述的公开内容，对这样的实施例和方法可进行变更和修改，而不偏离本发明的实质和范围。这意味着本发明应仅被限制到所附权利要求和适当法律的章程和原则要求的程度。

Claims

1.一种方法，用于补偿DC-DC转换器中的误差，包括：

提供具有至少一个电路元件的第一信号路径；

提供具有至少一个电路元件的第二信号路径；和

将所述第一或第二信号路径之一转换到误差纠正模式，以补偿在所述误差纠正模式中的所述第一或第二信号路径中所述至少一个电路元件的误差，其中所述第一或第二信号路径的另一信号路径在正常操作模式中。

2.如权利要求1所述的方法，进一步包括在第一时钟周期的第一部分期间将所述第一或第二信号路径之一转换到所述误差纠正模式，及在所述第一时钟周期的第二部分期间将所述第一或第二信号路径之一转换到所述正常模式。

3.如权利要求2所述的方法，其中所述第一时钟周期的所述第二部分是所述第一时钟周期的剩余部分，及其中所述将所述第一或第二信号路径之一转换到所述正常模式的步骤进一步包括在整个第二时钟周期期间将所述第一或第二信号路径之一转换到所述正常模式；且进一步包括在所述第二时钟周期期间从所述第一或第二信号路径的所述至少一个元件选择输出信号。

4.如权利要求1所述的方法，进一步包括：

将从输入信号得到的信号积分到所述第一信号路径以产生第一积分信号；

将从输入信号得到的信号积分到所述第二信号路径以产生第二积分信号；

从所述第一和第二积分信号产生第一和第二比较器输出信号分量；

通过比较所述第一比较器输出信号与电荷指示信号来产生第一控制路径信号，所述电荷指示信号指示在并发时钟周期期间提供到负载的电荷；

通过比较所述第二比较器输出信号与所述电荷指示信号来产生第二控制路径信号，所述电荷指示信号指示在所述并发时钟周期期间提供到负载的所述电荷；以及

使用所述第一和第二控制路径信号来产生与多个开关相联系的输出电压。

5.如权利要求4所述的方法，进一步包括：

在每个时钟周期的开始处为第一能量储存元件放电；

用第一电流为所述第一能量储存元件充电，其中所述第一电流与流经第二能量储存元件的第二电流成比例，且其中所述电荷指示信号是在所述第一能量储存元件两端形成的电压，所述电荷指示信号指示在所述并发时钟周期期间提供到负载的所述电荷；以及进一步包括

提供第三电流，所述第三电流合并与所述第二电流成比例的电流，其中所述第三电流抑制振荡模式的形成。

6.一种方法，用于纠正DC-DC转换器中的偏移误差，包括：

响应于参考信号和转换器输出信号而产生第一信号，所述第一信号包括第一子信号和第二子信号；

响应于所述参考信号和所述转换器输出信号而产生第二信号，所述第二信号包括第三子信号和第四子信号；

在时钟信号的第一周期期间纠正所述第一信号中的第一偏移误差；和

在所述时钟信号的第二周期期间纠正所述第二信号中的第二偏移误差，所述第一和第二周期为不同的周期。

7.如权利要求6所述的方法，其中所述产生所述第一信号的步骤包括：

衰减并过滤所述参考信号和所述转换器输出信号；

比较所述衰减并过滤的参考信号与所述衰减并过滤的转换器输出信号以产生所述第一子信号，其中所述比较所述衰减并过滤的参考与转换器输出信号的步骤包括将第一偏移误差纠正信号引入进第一子信号；

比较所述第一子信号与内部参考电压以产生所述第二子信号，其中所述比较所述第一子信号与所述内部参考电压的步骤包括将第二偏移误差纠正信号引入进第二子信号；

衰减并过滤所述参考信号和所述转换器输出信号；

比较所述衰减并过滤的参考信号与所述衰减并过滤的转换器输出信号以产生所述第三子信号，其中所述比较所述衰减并过滤的参考与转换器输出信号的步骤包括将第三偏移误差纠正信号引入进第三子信号；以及

比较所述第三子信号与所述内部参考电压以产生所述第四子信号，其中所述比较所述第三子信号与所述内部参考电压的步骤包括将第四偏移误差纠正信号引入进第四子信号。

8.如权利要求7所述的方法，进一步包括：

选择所述第一信号或所述第二信号之一以产生选定信号；

从所述选定信号中产生驱动器信号；

使用所述驱动器信号来产生映像电流；和

使用所述映像电流来产生所述内部参考信号。

9.一种DC-DC转换器，包括：

控制电路，其具有多个输入和多个输出，其中所述控制电路包括：

第一电路路径，其具有第一和第二输入以及一个输出；和

第二电路路径，其具有第一和第二输入以及一个输出，

其中所述第一和第二电路路径合作来提供所述第一和第二电路路径的元件中的误差的偏移抵消；以及

转换网络，其耦合到所述控制电路。

10.如权利要求9所述的DC-DC转换器，其中：

所述第一电路路径包括第一比较器，所述第一比较器响应于负载电压的一部分和参考电压之间的差值而产生输出；

所述第二电路路径包括第二比较器，所述第二比较器响应于负载电压的一部分和参考电压之间的差值而产生输出；

所述第一和第二比较器包括滤波装置，所述滤波装置分别用于稳定所述第一和第二电路路径；以及

所述滤波装置包括积分器，所述积分器用于提供所述第一和第二电路路径共有的输出信号分量。