JPH0446556A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH0446556A JPH0446556A JP15261390A JP15261390A JPH0446556A JP H0446556 A JPH0446556 A JP H0446556A JP 15261390 A JP15261390 A JP 15261390A JP 15261390 A JP15261390 A JP 15261390A JP H0446556 A JPH0446556 A JP H0446556A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- switch
- capacitor
- supply device
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 56
- 238000001514 detection method Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 241000255925 Diptera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、特に小、中電力用に適し、負荷に安定した高
圧を出力する電源装置に関するものである。
圧を出力する電源装置に関するものである。
(従来の技術)
負荷に安定した高圧を出力する電源装置として、従来よ
りスイッチング電源装置が知られている。この装置は、
出力とランスの一次側をスイッチング制御し、該トラン
スの二次側に誘起した高圧を整流して負荷に供給するも
ので、−次側のスイッチング素子をPWM (パルス幅
変調)信号でフィードバック制御することにより、安定
した出力が得られるようになっている。
りスイッチング電源装置が知られている。この装置は、
出力とランスの一次側をスイッチング制御し、該トラン
スの二次側に誘起した高圧を整流して負荷に供給するも
ので、−次側のスイッチング素子をPWM (パルス幅
変調)信号でフィードバック制御することにより、安定
した出力が得られるようになっている。
しかしながら、上記のような従来の電源装置にあっては
、トランスをイ吏用しているため、システムの他の構成
コンポーネントに比べて重く、システムの軽量化を図る
ことができず、またスイッチングノイズや磁気シールド
があるので、設計上の制約が大きいという問題点かあっ
た。
、トランスをイ吏用しているため、システムの他の構成
コンポーネントに比べて重く、システムの軽量化を図る
ことができず、またスイッチングノイズや磁気シールド
があるので、設計上の制約が大きいという問題点かあっ
た。
本発明は、このような問題点に着目してなされたもので
、軽量化を図ることができ、また設計上の制約が少ない
電源装置を得ることを目的としている。
、軽量化を図ることができ、また設計上の制約が少ない
電源装置を得ることを目的としている。
(課題を解決するための手段)
本発明の電源装置は、次のように構成したものである。
■、複数のコンデンサと、これらの複数のコンデンサを
並列接続する第1のスイッチ群及び直列接続する第2の
スイッチ群と、その並列接続と直列接続の切換えを行う
スイッチコントロール回路と、並列接続された各コンデ
ンサを充電する直流電源を備え、充電された各コンデン
サを直列接続して負荷に高圧を出力するようにした。
並列接続する第1のスイッチ群及び直列接続する第2の
スイッチ群と、その並列接続と直列接続の切換えを行う
スイッチコントロール回路と、並列接続された各コンデ
ンサを充電する直流電源を備え、充電された各コンデン
サを直列接続して負荷に高圧を出力するようにした。
+! 、前記Iの電源装置において、スイッチコントロ
ール回路は、PWM回路からのPWM信号のデユーティ
のタイミングにより各コンデンサの接続の切換えを行う
ようにした。
ール回路は、PWM回路からのPWM信号のデユーティ
のタイミングにより各コンデンサの接続の切換えを行う
ようにした。
■、前記Hに電源装置において、PW、M回路は、出力
電圧のレベルに基づいたPWM信号をスイッチコントロ
ール回路に出力するようにした。
電圧のレベルに基づいたPWM信号をスイッチコントロ
ール回路に出力するようにした。
■、前記11または■の電源装置において、PWM信号
により、各コンデンサの並列接続時間なり変制御し且つ
直列接続時間を固定するようにした。
により、各コンデンサの並列接続時間なり変制御し且つ
直列接続時間を固定するようにした。
■、前記■の電源装置において、各コンデンサをショー
トする第3のスイッチ群及びこの第3のスイッチ群をP
WM信号の可変幅の検知結果に応じて制御するスイッチ
コントロール回路を備えた。
トする第3のスイッチ群及びこの第3のスイッチ群をP
WM信号の可変幅の検知結果に応じて制御するスイッチ
コントロール回路を備えた。
■、前記工ないしV何れがの電源装置において、少なく
とも前記スイッチコントロール回路を、1チップの誘電
分離型ICで構成した。
とも前記スイッチコントロール回路を、1チップの誘電
分離型ICで構成した。
本発明の電源装置においては、複数のコンデンサが第1
のスイッチ群により並列に接続され、この状態で各コン
デンサが直流電源により充電される。そして、充電され
た各コンデンサは第2のスイッチ群により直列に接続さ
れ、これらのコンデンサの総和の高圧が負荷に出力され
る。その際、各コンデンサの接続切換えは、スイッチコ
ントロール回路により制御され、これをPWM侶号によ
り制御することにより安定した出力が得られる。また、
各コンデンサをシB−トする第3のスイッチ群の制御に
より、応答速度を上げることができる。
のスイッチ群により並列に接続され、この状態で各コン
デンサが直流電源により充電される。そして、充電され
た各コンデンサは第2のスイッチ群により直列に接続さ
れ、これらのコンデンサの総和の高圧が負荷に出力され
る。その際、各コンデンサの接続切換えは、スイッチコ
ントロール回路により制御され、これをPWM侶号によ
り制御することにより安定した出力が得られる。また、
各コンデンサをシB−トする第3のスイッチ群の制御に
より、応答速度を上げることができる。
第11メ」は本発明の一実施例を示す回路柄成図である
。図において、C,、C2,・・・・・・coは複数(
ここではn個)のコンデンサ、Slo+ SI+、・・
・+−s 、、、s 21+ s 、2.−+−s
2.、及びS 30+ 531 +・・・・・・S3
1.はそれぞれ各コンデンサ毎に設けられたスイッチて
、スイッチSIO+ SI 1−・・・・・・Snとス
イッチS JO+ S 31.・・・・・・S3nは
各コンデンサC,,C2,・・・・・・coを並列接続
する第1のスイッチ群を構成し、スイッチS 2+、
S 22.・・・・・・S2nは各コンデンサC,,C
,,・−・・・・Cnを直列接続する第2のスイッチ群
を構成している。
。図において、C,、C2,・・・・・・coは複数(
ここではn個)のコンデンサ、Slo+ SI+、・・
・+−s 、、、s 21+ s 、2.−+−s
2.、及びS 30+ 531 +・・・・・・S3
1.はそれぞれ各コンデンサ毎に設けられたスイッチて
、スイッチSIO+ SI 1−・・・・・・Snとス
イッチS JO+ S 31.・・・・・・S3nは
各コンデンサC,,C2,・・・・・・coを並列接続
する第1のスイッチ群を構成し、スイッチS 2+、
S 22.・・・・・・S2nは各コンデンサC,,C
,,・−・・・・Cnを直列接続する第2のスイッチ群
を構成している。
vlは並列接続された各コンデンサC,,C2゜・・・
・・・coを充電する直流電源、Pl、P2は負荷1へ
の高圧出力端子及び高圧基準端子(グランド端子)で、
負荷1には充電された各コンデンサC,,C,,・・・
・・・coを直列接続して得られる直流の高圧か供給さ
れる。Dilはダイオード、Co、、C,2及びR81
はフィルタ回路を構成するコンデンサ及び抵抗で、上記
負荷1にはこのダイオ−)” D i 、及びフィルタ
回路を通した直流が印加される。2は負荷1への出力電
圧(負荷電圧)を検出する電圧検出回路、3はこの検出
値を電圧源v2による基準値と比較する差動アンプで、
電圧検出回路2からの検出信号は信号線4を通してマイ
ナス側入力端子に入力される。5は信号線6を通して入
力された差動アンプ3の出力に基づいてPWM信号を発
生するPWM回路、7は信号線8を通して人力されたP
WM信号に基づいて上記各スイッチ群によるコンデンサ
C+ 、 C2、・・・・・・Cnの並列接続と直列接
続の切換えを行うスイッチコントロール回路で、出カバ
スフaからはスイッチSlo+ SI ++ Sinの
制御信号、出カバスフbからはスイッチS21+ S2
2+・・・・・・S2nの制御信号、出カバスフCから
はスイッチ330+ S31+・・・・・・S3nの制
御信号がそれぞれ出力される。
・・・coを充電する直流電源、Pl、P2は負荷1へ
の高圧出力端子及び高圧基準端子(グランド端子)で、
負荷1には充電された各コンデンサC,,C,,・・・
・・・coを直列接続して得られる直流の高圧か供給さ
れる。Dilはダイオード、Co、、C,2及びR81
はフィルタ回路を構成するコンデンサ及び抵抗で、上記
負荷1にはこのダイオ−)” D i 、及びフィルタ
回路を通した直流が印加される。2は負荷1への出力電
圧(負荷電圧)を検出する電圧検出回路、3はこの検出
値を電圧源v2による基準値と比較する差動アンプで、
電圧検出回路2からの検出信号は信号線4を通してマイ
ナス側入力端子に入力される。5は信号線6を通して入
力された差動アンプ3の出力に基づいてPWM信号を発
生するPWM回路、7は信号線8を通して人力されたP
WM信号に基づいて上記各スイッチ群によるコンデンサ
C+ 、 C2、・・・・・・Cnの並列接続と直列接
続の切換えを行うスイッチコントロール回路で、出カバ
スフaからはスイッチSlo+ SI ++ Sinの
制御信号、出カバスフbからはスイッチS21+ S2
2+・・・・・・S2nの制御信号、出カバスフCから
はスイッチ330+ S31+・・・・・・S3nの制
御信号がそれぞれ出力される。
上記高圧出力端子P、は、n番目のコンデンサCnのス
イッチS2nとの接続端とは反対側の端子及びダイオー
ドDi、のアノード側に接続され、高圧基準端子P2は
、1番目のコンデンサC8のスイッチS、。どの接続端
とは反対側の端子及び電圧鯨v1のマイナス端子側に接
続されている。そして、電圧#!v2のプラス端子側は
差動アンプ3のプラス側入力端子に接続されている。
イッチS2nとの接続端とは反対側の端子及びダイオー
ドDi、のアノード側に接続され、高圧基準端子P2は
、1番目のコンデンサC8のスイッチS、。どの接続端
とは反対側の端子及び電圧鯨v1のマイナス端子側に接
続されている。そして、電圧#!v2のプラス端子側は
差動アンプ3のプラス側入力端子に接続されている。
次に動作について説明する。
回路が定常状態で動作している場合、PWM回路5から
は第2図に示すような波形のPWM信号が出力され、こ
のPWM信号のデユーティのタイミングにより各コンデ
ンサCI、C2、”・・・・coの接続の切換えが制御
される。すなわち、この制御パルスのH(高)レベルの
信号が出力されるタイミング(期間)をA、L(低)レ
ベルの信号が出力されるタイミングをBとし、A+Hの
期間をパルスの1周期とする。そして、簡単のためにタ
イミングBの時間が固定されており、タイミングAの時
間が可変で18号線6に出力される電圧VOかHレベル
であれば、その出力される時間TAは増加し、Lレベル
であれば減少するものとする。そして、先ず信号線8上
の信号のタイミングがAの時、スイッチコントロール回
路7の出カバスフaと7cl−にHレベルの1ジノ御信
号を出力し、第1のスイッチ群の各スイッチslO+
sl l−5lnとS3o、SJl、・・・・・・S3
oを全てオン(ON)にする。同時に、出カバスフb上
にLレベルの制御イ3′+を出力し、第2のスイッチ群
の各スイッチs2.. S22+ ’・・・”S2n
をオフ(OFF)にする。
は第2図に示すような波形のPWM信号が出力され、こ
のPWM信号のデユーティのタイミングにより各コンデ
ンサCI、C2、”・・・・coの接続の切換えが制御
される。すなわち、この制御パルスのH(高)レベルの
信号が出力されるタイミング(期間)をA、L(低)レ
ベルの信号が出力されるタイミングをBとし、A+Hの
期間をパルスの1周期とする。そして、簡単のためにタ
イミングBの時間が固定されており、タイミングAの時
間が可変で18号線6に出力される電圧VOかHレベル
であれば、その出力される時間TAは増加し、Lレベル
であれば減少するものとする。そして、先ず信号線8上
の信号のタイミングがAの時、スイッチコントロール回
路7の出カバスフaと7cl−にHレベルの1ジノ御信
号を出力し、第1のスイッチ群の各スイッチslO+
sl l−5lnとS3o、SJl、・・・・・・S3
oを全てオン(ON)にする。同時に、出カバスフb上
にLレベルの制御イ3′+を出力し、第2のスイッチ群
の各スイッチs2.. S22+ ’・・・”S2n
をオフ(OFF)にする。
これにより、各コンデンサC,,C2,・・・・・・C
++は互いに並列接続された状態となる。第3図にこの
並列接続時の等油回路を示す。ここて、上記芥スイッチ
は全て理想的なスイッチとそのオン時のオン抵抗の和で
表現できるものとするとその等油回路は、各コンデンサ
C,,C2,・・・・・・Coにそわぞれオン抵抗R,
,,R2,,−−−−−−Ro、が直列接続された形の
もとなる。そして、この第3図に示す抵抗R+1. R
21,・・・・・・Rolを通し、各々の時定数(C+
R11,C2R21,・=−CoRol)をもって各
コンデンサCI、C2,・・・・・・coが直流電源■
、により充電される。
++は互いに並列接続された状態となる。第3図にこの
並列接続時の等油回路を示す。ここて、上記芥スイッチ
は全て理想的なスイッチとそのオン時のオン抵抗の和で
表現できるものとするとその等油回路は、各コンデンサ
C,,C2,・・・・・・Coにそわぞれオン抵抗R,
,,R2,,−−−−−−Ro、が直列接続された形の
もとなる。そして、この第3図に示す抵抗R+1. R
21,・・・・・・Rolを通し、各々の時定数(C+
R11,C2R21,・=−CoRol)をもって各
コンデンサCI、C2,・・・・・・coが直流電源■
、により充電される。
次に、上記タイミンクAのTA時間が終了してタイミン
グBのパルス状態に遷移すると、スイッチコントロール
回路7の出カバスフaと7cの制御1o1号かHレベル
からLレベルに変化し、同時に111力ハス7bの制御
13号がLレベルがらHレベルに変化する。これにより
、−ト記第1のスイッチ群の各スイッチS、o、S、、
、・・・・・・S1oとS 30゜”’ :l + +
・・・・・・S3,1か全てオフになると共に、第2
のスイッチ群の各スイッチS21.S22+ ・・・・
・・S2nがオンになり、各コンデンサC,,C2,・
・・・・・c。
グBのパルス状態に遷移すると、スイッチコントロール
回路7の出カバスフaと7cの制御1o1号かHレベル
からLレベルに変化し、同時に111力ハス7bの制御
13号がLレベルがらHレベルに変化する。これにより
、−ト記第1のスイッチ群の各スイッチS、o、S、、
、・・・・・・S1oとS 30゜”’ :l + +
・・・・・・S3,1か全てオフになると共に、第2
のスイッチ群の各スイッチS21.S22+ ・・・・
・・S2nがオンになり、各コンデンサC,,C2,・
・・・・・c。
か!lいに的列接続された状態となる。第4図にこの直
列接続時の等油回路を示す。図中、R32゜R22,・
+−・+ R、、はスイッチS 21. 322. ”
・・” S 2nのオン抵抗である。そして、この状態
で、各コンデンサC,,C2,・・・・・・coに充電
された電荷による総和の高電圧がダイオードD i 、
及び前述のフィルタ回路を通して負荷1に供給される。
列接続時の等油回路を示す。図中、R32゜R22,・
+−・+ R、、はスイッチS 21. 322. ”
・・” S 2nのオン抵抗である。そして、この状態
で、各コンデンサC,,C2,・・・・・・coに充電
された電荷による総和の高電圧がダイオードD i 、
及び前述のフィルタ回路を通して負荷1に供給される。
その際、ダイオードDiIでVf分だけ電圧が降下する
。
。
上記負荷1に供給される直流電圧は、各コンデンサC,
,C2,−−−−・−C,1,C,、、C,2と抵抗R
,,,R,2,R22,・−・−Ro、のCR時定数に
より調整され、タイミングAの時間TAか長くなると増
加し、短かくなると減少する。この負荷1の両端電圧は
電圧検出回路2により検出され、その検出信号が信号線
4上に出力される。そして、この信号線4上の出力電圧
か電圧源v2の基準電圧より低くければ信号線6上に差
動アンプ3からHの48号が出力され、基準電圧より高
ければLの信号が出力され、このHLの信号によりPW
M回路5の出力が制御される。すなわち、負荷lへの出
力電圧のレベルに基づいたPWM信号がスイッチコント
ロール回路7に出力され、システム全体として負帰還制
御がかかり、負荷1の両端電圧か定の電圧に保たれるよ
うに制御される。その際、負荷1の両端電圧は、タイミ
ングAの期間TAでは第3図のようにコンデンサC,,
、C,2の電荷か抵抗R6,及び負荷1に放電されて低
下し、タイミングBの期間T、でコンデンサCo、、
C,2を最大コンデンサC,,C2,・・・・・・C1
1を1r1列接続した時に生じる電圧レヘルーDi、の
vPのレベルまで充電するように動作する。
,C2,−−−−・−C,1,C,、、C,2と抵抗R
,,,R,2,R22,・−・−Ro、のCR時定数に
より調整され、タイミングAの時間TAか長くなると増
加し、短かくなると減少する。この負荷1の両端電圧は
電圧検出回路2により検出され、その検出信号が信号線
4上に出力される。そして、この信号線4上の出力電圧
か電圧源v2の基準電圧より低くければ信号線6上に差
動アンプ3からHの48号が出力され、基準電圧より高
ければLの信号が出力され、このHLの信号によりPW
M回路5の出力が制御される。すなわち、負荷lへの出
力電圧のレベルに基づいたPWM信号がスイッチコント
ロール回路7に出力され、システム全体として負帰還制
御がかかり、負荷1の両端電圧か定の電圧に保たれるよ
うに制御される。その際、負荷1の両端電圧は、タイミ
ングAの期間TAでは第3図のようにコンデンサC,,
、C,2の電荷か抵抗R6,及び負荷1に放電されて低
下し、タイミングBの期間T、でコンデンサCo、、
C,2を最大コンデンサC,,C2,・・・・・・C1
1を1r1列接続した時に生じる電圧レヘルーDi、の
vPのレベルまで充電するように動作する。
このように、トランスを用いることなく負荷1に直流高
圧を供給することができるので、軽量化を図れると共に
、スイッチングノイズや磁気シールドがなく、設計上の
制約も少ない。
圧を供給することができるので、軽量化を図れると共に
、スイッチングノイズや磁気シールドがなく、設計上の
制約も少ない。
第5図は本発明の他の実施例を示す回路構成図であり、
z1図と同一符号は同一構成部分を示している。この実
施例は、各コンデンサC1゜C2,・・・・・・coを
ショートする第3のスイッチ群と、その各スイッチS
41.S 42*・・・・・・S4oをPWM信号の可
変幅の検知結果に応じて制御するスイッチコントロール
回路10を備えたものであり、図中11はコンパレータ
で、一方のプラス入力端子は(、;外線4に接続され、
他方のマイナス入力端子−はD/A (デジタル/アナ
ログ)変換器12のアナログ出力端子と信号線13を介
して接続されており、また出力端子はスイッチコントロ
ール回路10のコントロールに号入力端子に信号491
4を介して接続されている。↓足スイツチコントロール
回路10は2神の信号の出力バス10a、10bを有し
、そのうち一方の出力バス10aからはcpu t 5
か信号線16−■に出力する情報に応じてスイッチS
3(++ S 3 + 、・・・・・・S3n及びス
イッチS 10. S Il、・・・・・・S、、の
中からイ王意のスイッチをオーブンの状態に保持するた
めのイ菖号か出力され、他方の出力ハス10bからはC
PU15か信号線10上に信号線16を介し;1]力す
る情報に応じてスイッチS 41. S 42− ・
・・・・・S4oのスイッチのうち任意のスイッチをオ
ンまたはオフさせるための15月か出力される。なお、
各スイッチS41. S4□、・・・・・・S4.1は
、そわそれコンデンサC1,C2、・・−・・・Cnと
並列して接続されている。また、[記D/A変換器12
のデジタルデータは、CP U 15かイエ号パスライ
ン17を通して該D/A変換器12のデジタル信号入力
端子にセットてきるような構成となっており、 D/A
変換器12のグランドライン(基準電源ライン)は高圧
基準端子P2に接続されている。
z1図と同一符号は同一構成部分を示している。この実
施例は、各コンデンサC1゜C2,・・・・・・coを
ショートする第3のスイッチ群と、その各スイッチS
41.S 42*・・・・・・S4oをPWM信号の可
変幅の検知結果に応じて制御するスイッチコントロール
回路10を備えたものであり、図中11はコンパレータ
で、一方のプラス入力端子は(、;外線4に接続され、
他方のマイナス入力端子−はD/A (デジタル/アナ
ログ)変換器12のアナログ出力端子と信号線13を介
して接続されており、また出力端子はスイッチコントロ
ール回路10のコントロールに号入力端子に信号491
4を介して接続されている。↓足スイツチコントロール
回路10は2神の信号の出力バス10a、10bを有し
、そのうち一方の出力バス10aからはcpu t 5
か信号線16−■に出力する情報に応じてスイッチS
3(++ S 3 + 、・・・・・・S3n及びス
イッチS 10. S Il、・・・・・・S、、の
中からイ王意のスイッチをオーブンの状態に保持するた
めのイ菖号か出力され、他方の出力ハス10bからはC
PU15か信号線10上に信号線16を介し;1]力す
る情報に応じてスイッチS 41. S 42− ・
・・・・・S4oのスイッチのうち任意のスイッチをオ
ンまたはオフさせるための15月か出力される。なお、
各スイッチS41. S4□、・・・・・・S4.1は
、そわそれコンデンサC1,C2、・・−・・・Cnと
並列して接続されている。また、[記D/A変換器12
のデジタルデータは、CP U 15かイエ号パスライ
ン17を通して該D/A変換器12のデジタル信号入力
端子にセットてきるような構成となっており、 D/A
変換器12のグランドライン(基準電源ライン)は高圧
基準端子P2に接続されている。
次に第5図の回路の動作について説明する。なお、基本
的な動作は第1図の回路と同様であるのて、重複する説
明は省略する。
的な動作は第1図の回路と同様であるのて、重複する説
明は省略する。
PWM回路5からのP W M 信A+のタイミンクA
の時間範囲は、PWMl路5を実際のIC等て作成した
場αにはその最大値か通常存在し、その最大幅以トのタ
イミングAの時間幅を要求する高電圧ての制御は不能と
なる。また、逆にIC等におけるタイミングAの時間範
囲の最小幅も右在し、その最小幅以下の時間幅を要求′
4−る低電圧(高圧制御下ての)ての制御も不能となる
。
の時間範囲は、PWMl路5を実際のIC等て作成した
場αにはその最大値か通常存在し、その最大幅以トのタ
イミングAの時間幅を要求する高電圧ての制御は不能と
なる。また、逆にIC等におけるタイミングAの時間範
囲の最小幅も右在し、その最小幅以下の時間幅を要求′
4−る低電圧(高圧制御下ての)ての制御も不能となる
。
I足並5図の実施例はこれらの不都合を解決するように
したもので、以下のように動作する。
したもので、以下のように動作する。
今、PWMl路5の出力パルス幅の最大値に相当する高
量LLの電圧検出回路2の検出電圧値に相当1−るかあ
るいは若干低めの電圧のデジタルデータをCPtJ15
から信号パスライン17を通してD / A f換器1
2のデジタルイ言号入力端イにセツトシておく。そして
、コンパレータ11のプラス入力端rの電位がそのD/
A変換器12のデジタルデータの指示する電位以上にな
ると、コンパレータ11の出力が“0”から“1”とな
り、その信号かスイッチコントロール回路10のコント
ロール信号入力端子に人力される。スイッチコントロー
ル回路10は、その43号を検出すると、信号線16上
の信号の指示により、信号線14上に出力される信号か
タイミンクAの最大値か最小値かを判別する。そして、
最大値を判別した時は、スイッチコントロール回路10
はその最大値検出信号が検出されないように次のような
動作を行う。すなわち、スイッチS4nをオンの時はス
イッチS ln+ 5311は常にオーブンとし、スイ
ッチS41がオフの時はスイッチSln+53nは常に
前述の第1図の回路と図等の動作を行う。そして、スイ
ッチS41をオンとする時は常にrnJか最大値の方か
ら順に最小値に向って変化させ、スイッチS4nをオフ
とする時にはその逆の制御を行うことによって、上記最
大値検出信号か検出されないような条件でスイッチS4
1.のオンの数か最小となるように制御する。
量LLの電圧検出回路2の検出電圧値に相当1−るかあ
るいは若干低めの電圧のデジタルデータをCPtJ15
から信号パスライン17を通してD / A f換器1
2のデジタルイ言号入力端イにセツトシておく。そして
、コンパレータ11のプラス入力端rの電位がそのD/
A変換器12のデジタルデータの指示する電位以上にな
ると、コンパレータ11の出力が“0”から“1”とな
り、その信号かスイッチコントロール回路10のコント
ロール信号入力端子に人力される。スイッチコントロー
ル回路10は、その43号を検出すると、信号線16上
の信号の指示により、信号線14上に出力される信号か
タイミンクAの最大値か最小値かを判別する。そして、
最大値を判別した時は、スイッチコントロール回路10
はその最大値検出信号が検出されないように次のような
動作を行う。すなわち、スイッチS4nをオンの時はス
イッチS ln+ 5311は常にオーブンとし、スイ
ッチS41がオフの時はスイッチSln+53nは常に
前述の第1図の回路と図等の動作を行う。そして、スイ
ッチS41をオンとする時は常にrnJか最大値の方か
ら順に最小値に向って変化させ、スイッチS4nをオフ
とする時にはその逆の制御を行うことによって、上記最
大値検出信号か検出されないような条件でスイッチS4
1.のオンの数か最小となるように制御する。
次にPWM信号のタイミングAの時間幅の最小値の検出
時の動作について述べる。この時、CPU15は、信号
パスライン17を通じてD/A変換器12のデジタル信
号入力端子にタイミングAの時間幅で形成されるPWM
回路5の出力パルス幅の最小値に相当する高電圧の電圧
検出回路2の検出電圧値に相当するかあるは若干高めの
電圧のデジタルデータを信号パスライン17を通してD
/A変換器12のデジタル信号入力端子にセットしてお
く。そして、コンパレータ11のプラス入力端子の電位
がそのD/A変換器12のデジタルデータの指示する電
位以下になるとコンパレータ11の出力が“1”から“
0”となり、その45号がスイッチコントロール回路1
0のコントロール信号入力端子に人力される。スイッチ
コントロール回路10は、その信号を検出すると、信号
線14上の信号の指示により、信号線14上に出力され
た信号かタイミングAの最小値であるということを判別
し、その最小値検出信号が検出されないように次のよう
な動作を行う。すなわち、スイッチS4nをオンの時に
は、スイッチS、1、S、Ioは常にオーブンとし、ス
イッチS4nがオフの時にはスイッチS、o、 S3o
は常に第1図の実施例と同等の動作を行う。また、スイ
ッチS41をオンと1−る時には常に[DJか最小値の
方から順に最大値に向って変化させ、スイッチS41を
オフとする時にはその逆の制御を行うことによって、」
記最小値検出信号か検出されていないような条ヂ1てス
イッチS 4nのオンの数が最小となるように制御する
。
時の動作について述べる。この時、CPU15は、信号
パスライン17を通じてD/A変換器12のデジタル信
号入力端子にタイミングAの時間幅で形成されるPWM
回路5の出力パルス幅の最小値に相当する高電圧の電圧
検出回路2の検出電圧値に相当するかあるは若干高めの
電圧のデジタルデータを信号パスライン17を通してD
/A変換器12のデジタル信号入力端子にセットしてお
く。そして、コンパレータ11のプラス入力端子の電位
がそのD/A変換器12のデジタルデータの指示する電
位以下になるとコンパレータ11の出力が“1”から“
0”となり、その45号がスイッチコントロール回路1
0のコントロール信号入力端子に人力される。スイッチ
コントロール回路10は、その信号を検出すると、信号
線14上の信号の指示により、信号線14上に出力され
た信号かタイミングAの最小値であるということを判別
し、その最小値検出信号が検出されないように次のよう
な動作を行う。すなわち、スイッチS4nをオンの時に
は、スイッチS、1、S、Ioは常にオーブンとし、ス
イッチS4nがオフの時にはスイッチS、o、 S3o
は常に第1図の実施例と同等の動作を行う。また、スイ
ッチS41をオンと1−る時には常に[DJか最小値の
方から順に最大値に向って変化させ、スイッチS41を
オフとする時にはその逆の制御を行うことによって、」
記最小値検出信号か検出されていないような条ヂ1てス
イッチS 4nのオンの数が最小となるように制御する
。
このような構成としても、第1図の実施例と同様の0川
効果か得られ、スイッチングノイズを気にせずに設計可
能となり、磁気シールドの心配もなくなる。
効果か得られ、スイッチングノイズを気にせずに設計可
能となり、磁気シールドの心配もなくなる。
なお、十記各実施例において、少なくともスイッチコン
トロール回路は1チップの誘電外a Q、+IICで構
成してあり、スイッチは、水銀スイッチ、リートスイッ
チはもちろん、従来その構造。
トロール回路は1チップの誘電外a Q、+IICで構
成してあり、スイッチは、水銀スイッチ、リートスイッ
チはもちろん、従来その構造。
耐圧の点から困難であった半導体スイッチも誘電分離技
術によって使用することができ、コンノ\クトて高速の
スイッチング制御ができる回路を構成することかできる
。また、そのことにより、容易に安価なトランスレスの
高圧電源を構成できるメリットか生じる。特に第5図の
実施例に関しては、各コンデンサにスーパキャパシタ等
用いた時、−ケのコンデンサの充電速度か遅く、制御の
応答スピードが遅れる場合などに有効てあり、コンデン
サの直列接続数をコントロールすることによってその応
答スピードを1−げろことができるメリッ]・かノ1し
る。
術によって使用することができ、コンノ\クトて高速の
スイッチング制御ができる回路を構成することかできる
。また、そのことにより、容易に安価なトランスレスの
高圧電源を構成できるメリットか生じる。特に第5図の
実施例に関しては、各コンデンサにスーパキャパシタ等
用いた時、−ケのコンデンサの充電速度か遅く、制御の
応答スピードが遅れる場合などに有効てあり、コンデン
サの直列接続数をコントロールすることによってその応
答スピードを1−げろことができるメリッ]・かノ1し
る。
また、従来のICてはPN接合によるウェル(wel’
l)形成方法たったため、常にウェルとサブストレート
間を逆バイアスする必要があったか、F記話電分離の方
法によればその制限がなくなり、容易にコンデンサ間の
電圧を重畳することかol能となる。
l)形成方法たったため、常にウェルとサブストレート
間を逆バイアスする必要があったか、F記話電分離の方
法によればその制限がなくなり、容易にコンデンサ間の
電圧を重畳することかol能となる。
以−1のように、本発明によれば、複数のコンデンサを
並列接続して充電し、充電後の各コンデンサを直列接続
してその総和による高圧を負荷に供給するようにしたた
め、高圧を得るためのトランスか不要となり、軽量化を
図ることができ、またスイッチングノイズや磁気シール
ドがなくなり、設計上の制約が少ないという効果がある
。
並列接続して充電し、充電後の各コンデンサを直列接続
してその総和による高圧を負荷に供給するようにしたた
め、高圧を得るためのトランスか不要となり、軽量化を
図ることができ、またスイッチングノイズや磁気シール
ドがなくなり、設計上の制約が少ないという効果がある
。
第1図は本発明の一実施例を示す回路構成図、第2図は
第1図のPWM回路から出力されるPWM信号の波形図
、第3図は第1図のコンデンサの並列11続時の等価回
路図、第4図は第1図のコンデンサの直列接続時の等価
回路図、第5図は本発明の他の実施例を示す回路構成図
である。 C1〜C,・・・・・・コンデンサ S21〜S2n・・・・・・スイッチ(第2のスイッチ
群)S41〜s4n・・・・・・スイッチ(第3のスイ
ッチ群)Vl、V2・・・・・・直流電源 1・・・・・・負荷 2・・・・・・電圧検出回路 5・・・・・・PWM回路
第1図のPWM回路から出力されるPWM信号の波形図
、第3図は第1図のコンデンサの並列11続時の等価回
路図、第4図は第1図のコンデンサの直列接続時の等価
回路図、第5図は本発明の他の実施例を示す回路構成図
である。 C1〜C,・・・・・・コンデンサ S21〜S2n・・・・・・スイッチ(第2のスイッチ
群)S41〜s4n・・・・・・スイッチ(第3のスイ
ッチ群)Vl、V2・・・・・・直流電源 1・・・・・・負荷 2・・・・・・電圧検出回路 5・・・・・・PWM回路
Claims (6)
- (1)複数のコンデンサと、これらの複数のコンデンサ
を並列接続する第1のスイッチ群及び直列接続する第2
のスイッチ群と、その並列接続と直列接続の切換えを行
うスイッチコントロール回路と、並列接続された各コン
デンサを充電する直流電源を備え、充電された各コンデ
ンサを直列接続して負荷に高圧を出力することを特徴と
する電源装置。 - (2)前記スイッチコントロール回路は、 PWM回路からのPWM信号のデューディのタイミング
により各コンデンサの接続の切換えを行うことを特徴と
する請求項1記載の電源装置。 - (3)前記PWM回路は、出力電圧のレベルに基づいた
PWM信号をスイッチコントロール回路に出力すること
を特徴とする請求項2記載の電源装置。 - (4)前記PWM信号により、各コンデンサの並列接続
時間を可変制御し且つ直列接続時間を固定することを特
徴とする請求項2または3記載の電源装置。 - (5)前記各コンデンサをショートする第3のスイッチ
群及びこの第3のスイッチ群をPWM信号の可変幅の検
知結果に応じて制御するスイッチコントロール回路を備
えたことを特徴とする請求項4記載の電源装置。 - (6)少なくとも前記スイッチコントロール回路を、1
チップの誘電分離型ICで構成したことを特徴とする請
求項1ないし5何れか記載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15261390A JP2858164B2 (ja) | 1990-06-13 | 1990-06-13 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15261390A JP2858164B2 (ja) | 1990-06-13 | 1990-06-13 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0446556A true JPH0446556A (ja) | 1992-02-17 |
JP2858164B2 JP2858164B2 (ja) | 1999-02-17 |
Family
ID=15544216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15261390A Expired - Fee Related JP2858164B2 (ja) | 1990-06-13 | 1990-06-13 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2858164B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006020412A (ja) * | 2004-07-01 | 2006-01-19 | Fumio Ueno | スイッチトキャパシタ電源回路およびそのスイッチ駆動回路 |
JP2007195345A (ja) * | 2006-01-19 | 2007-08-02 | Seiko Epson Corp | Dc−dcコンバータ |
JP2008210771A (ja) * | 2007-01-30 | 2008-09-11 | Mitsubishi Electric Corp | 電子器具、ダクトプラグ型照明器具および点灯装置 |
JP2009207316A (ja) * | 2008-02-28 | 2009-09-10 | Sanyo Electric Co Ltd | 蓄放電装置 |
JP2009219328A (ja) * | 2008-03-12 | 2009-09-24 | Taiyo Yuden Co Ltd | Dc−dcコンバータ |
-
1990
- 1990-06-13 JP JP15261390A patent/JP2858164B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006020412A (ja) * | 2004-07-01 | 2006-01-19 | Fumio Ueno | スイッチトキャパシタ電源回路およびそのスイッチ駆動回路 |
JP2007195345A (ja) * | 2006-01-19 | 2007-08-02 | Seiko Epson Corp | Dc−dcコンバータ |
JP2008210771A (ja) * | 2007-01-30 | 2008-09-11 | Mitsubishi Electric Corp | 電子器具、ダクトプラグ型照明器具および点灯装置 |
JP2009207316A (ja) * | 2008-02-28 | 2009-09-10 | Sanyo Electric Co Ltd | 蓄放電装置 |
JP2009219328A (ja) * | 2008-03-12 | 2009-09-24 | Taiyo Yuden Co Ltd | Dc−dcコンバータ |
Also Published As
Publication number | Publication date |
---|---|
JP2858164B2 (ja) | 1999-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3537585B1 (en) | Switched-capacitor converter with interleaved half bridges | |
CN101145729B (zh) | Dc-dc转换器及方法 | |
US6232752B1 (en) | DC/DC converter with synchronous switching regulation | |
EP1605576B1 (en) | Device and method for extending the input voltage range of a DC/DC converter | |
US6445623B1 (en) | Charge pumps with current sources for regulation | |
US20180262116A1 (en) | Resonant converter with adaptive switching frequency and the method thereof | |
US10250158B2 (en) | Direct conversion switched-mode AC/DC converter | |
JPH0746823A (ja) | 電力変換装置 | |
US20100001702A1 (en) | Single pin multi-vid bit interface circuit for dynamic voltage change of a dc/dc converter | |
CN108365747B (zh) | 切换式电容直流对直流转换器电路及其产生方法 | |
US20100045253A1 (en) | Cyclical dc voltage converter for suppressing voltage spikes and oscillations | |
JPH0446556A (ja) | 電源装置 | |
EP4277102A1 (en) | Dc/dc converter and control method thereof | |
US20080157597A1 (en) | Multiple output isolated converter circuit | |
CN113014099B (zh) | 开关电源及其控制电路和方法 | |
CN112072918B (zh) | 一种检测输出电压的补偿控制电路及其实现方法 | |
CN111293880B (zh) | 一种直流功率变换电路 | |
JP2007335267A (ja) | 放電灯点灯装置 | |
JPH05336734A (ja) | Dc−dcコンバータ | |
US20060114700A1 (en) | Method for controlling the transient response of a power converter powering a load, transient response controller and power converter | |
CN115313830B (zh) | Dc-dc变换器 | |
US20240162807A1 (en) | Power converter having high-side driving mechanism consuming low power | |
US20230170788A1 (en) | Noise control circuit for a switching mode power supply and a method thereof | |
JP2024006793A (ja) | 直列キャパシタ降圧コンバータおよびそのコントローラ回路および制御方法 | |
JPH0984332A (ja) | Dc/dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |