JPH0984332A - Ｄｃ／ｄｃコンバータ - Google Patents
Ｄｃ／ｄｃコンバータInfo
- Publication number
- JPH0984332A JPH0984332A JP23251395A JP23251395A JPH0984332A JP H0984332 A JPH0984332 A JP H0984332A JP 23251395 A JP23251395 A JP 23251395A JP 23251395 A JP23251395 A JP 23251395A JP H0984332 A JPH0984332 A JP H0984332A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- collector
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】異なる負荷条件に対し回路設計の変更が不要で
半導体集積回路に適したＤＣ／ＤＣコンバータを提供す
ることを目的としている。 【解決手段】本発明のＤＣ／ＤＣコンバータは、一端に
直流電圧Ｖｉｎを入力されたコイルＬ１と、その他端が
コレクタに接続されたトランジスタＱ１と、そのエミッ
タが一端に接続された可変抵抗回路１０４とを備えてい
る。前記トランジスタＱ１のコレクタと可変抵抗回路１
０４の他端との間に直列に接続された整流素子Ｄ１とコ
ンデンサＣ１とからなり、整流された直流電圧Ｖｏｕｔ
を出力端子に供給する整流回路と、出力電圧Ｖｏｕｔが
入力され、制御信号を前記トランジスタＱ１のベースに
供給し、出力電圧Ｖｏｕｔを一定電圧に制御する制御回
路１０１とを備えている。低負荷の場合に前記可変抵抗
回路１０４の抵抗値を大きくし高負荷の場合に前記可変
抵抗回路１０４の抵抗値を小さくすることを特徴とす
る。
半導体集積回路に適したＤＣ／ＤＣコンバータを提供す
ることを目的としている。 【解決手段】本発明のＤＣ／ＤＣコンバータは、一端に
直流電圧Ｖｉｎを入力されたコイルＬ１と、その他端が
コレクタに接続されたトランジスタＱ１と、そのエミッ
タが一端に接続された可変抵抗回路１０４とを備えてい
る。前記トランジスタＱ１のコレクタと可変抵抗回路１
０４の他端との間に直列に接続された整流素子Ｄ１とコ
ンデンサＣ１とからなり、整流された直流電圧Ｖｏｕｔ
を出力端子に供給する整流回路と、出力電圧Ｖｏｕｔが
入力され、制御信号を前記トランジスタＱ１のベースに
供給し、出力電圧Ｖｏｕｔを一定電圧に制御する制御回
路１０１とを備えている。低負荷の場合に前記可変抵抗
回路１０４の抵抗値を大きくし高負荷の場合に前記可変
抵抗回路１０４の抵抗値を小さくすることを特徴とす
る。
Description
【０００１】
【発明の属する技術分野】この発明は、小型の電子機器
または携帯用電子機器またはカメラの電子回路等に使わ
れるＤＣ／ＤＣコンバータに関する。
または携帯用電子機器またはカメラの電子回路等に使わ
れるＤＣ／ＤＣコンバータに関する。
【０００２】
【従来の技術】図４（ａ）に従来技術によるＤＣ／ＤＣ
コンバータの回路例を示す。直流電圧Ｖｉｎとグランド
ＧＮＤとの間にコイルＬ１とトランジスタとが直列に接
続されている。前記トランジスタＱ１のコレクタに、ダ
イオードＤ１とコンデンサＣ１からなる整流回路が接続
されている。整流された電圧が出力端子に出力される。
周知の制御回路１０１が出力端子の出力電圧Ｖｏｕｔを
検知し、一定値に制御する。
コンバータの回路例を示す。直流電圧Ｖｉｎとグランド
ＧＮＤとの間にコイルＬ１とトランジスタとが直列に接
続されている。前記トランジスタＱ１のコレクタに、ダ
イオードＤ１とコンデンサＣ１からなる整流回路が接続
されている。整流された電圧が出力端子に出力される。
周知の制御回路１０１が出力端子の出力電圧Ｖｏｕｔを
検知し、一定値に制御する。
【０００３】出力電圧Ｖｏｕｔが低下した場合に、トラ
ンジスタＱ１のベースに図４（ｂ）のような周波数ｆの
制御信号１０２を供給する。従って、トランジスタＱ１
のコレクタ及びコイルＬ１及びコンデンサＣ１に電流が
周期的に流れて、前記出力電圧Ｖｏｕｔが昇圧される。
また、一定電圧以上に前記出力電圧Ｖｏｕｔが上昇する
と、制御回路１０１によりトランジスタＱ１に制御信号
が供給されない。従って、前記出力電圧Ｖｏｕｔは一定
値に制御される。
ンジスタＱ１のベースに図４（ｂ）のような周波数ｆの
制御信号１０２を供給する。従って、トランジスタＱ１
のコレクタ及びコイルＬ１及びコンデンサＣ１に電流が
周期的に流れて、前記出力電圧Ｖｏｕｔが昇圧される。
また、一定電圧以上に前記出力電圧Ｖｏｕｔが上昇する
と、制御回路１０１によりトランジスタＱ１に制御信号
が供給されない。従って、前記出力電圧Ｖｏｕｔは一定
値に制御される。
【０００４】ＤＣ／ＤＣコンバータに接続された回路の
消費電流（以下、単に負荷と記す）が時間的にまた状態
等によって変化しない場合は、一定である負荷の値に応
じて、ＤＣ／ＤＣコンバータのコイルのインダクタスＬ
１の値とコンデンサの容量Ｃ１の値を設計していた。前
記制御信号の周波数ｆの値は前記インダクタンスＬ１及
び前記容量Ｃ１及びこのコイルとコンデンサに直列な抵
抗成分等から計算される。
消費電流（以下、単に負荷と記す）が時間的にまた状態
等によって変化しない場合は、一定である負荷の値に応
じて、ＤＣ／ＤＣコンバータのコイルのインダクタスＬ
１の値とコンデンサの容量Ｃ１の値を設計していた。前
記制御信号の周波数ｆの値は前記インダクタンスＬ１及
び前記容量Ｃ１及びこのコイルとコンデンサに直列な抵
抗成分等から計算される。
【０００５】また、一般にコイルに大きな直流電流が流
れるとそのインダクタンスの値は直流電流が流れない時
の値より小さくなる。この現象が顕著な場合はＤＣ／Ｄ
Ｃコンバータに必要なインダクタンスを得るため、この
ような現象が起こらない特殊な特性のコイルが必要とな
る。また、顕著でない場合でも、その回路定数の設計及
び部品選定には実験での確認または経験が必要とされ
る。
れるとそのインダクタンスの値は直流電流が流れない時
の値より小さくなる。この現象が顕著な場合はＤＣ／Ｄ
Ｃコンバータに必要なインダクタンスを得るため、この
ような現象が起こらない特殊な特性のコイルが必要とな
る。また、顕著でない場合でも、その回路定数の設計及
び部品選定には実験での確認または経験が必要とされ
る。
【０００６】図５は出力電流と出力電圧の関係を示す図
である。以下この図を用いて説明する。図５のＤＣ／Ｄ
Ｃコンバータの出力電流と出力電圧の特性においては、
出力電流（即ち負荷と同じ）の増加に対して出力電圧一
定の範囲が存在する。それより大きい出力電流ではその
出力電流の増加に伴って出力電圧が低下する。このよう
に出力電圧が低下しないという条件のもとでは、出力電
流の最大値（以下単に最大出力電流値と記す）が存在す
る。
である。以下この図を用いて説明する。図５のＤＣ／Ｄ
Ｃコンバータの出力電流と出力電圧の特性においては、
出力電流（即ち負荷と同じ）の増加に対して出力電圧一
定の範囲が存在する。それより大きい出力電流ではその
出力電流の増加に伴って出力電圧が低下する。このよう
に出力電圧が低下しないという条件のもとでは、出力電
流の最大値（以下単に最大出力電流値と記す）が存在す
る。
【０００７】例えば、ある消費電流値Ｉｃの回路にＤＣ
／ＤＣコンバータを接続し電源として使用する時は、実
線２０３の特性となるようにＬ１、Ｃ１の値を設計す
る。また、電流値Ｉｃより小さい電流値Ｉａに合わせて
Ｌ１、Ｃ１及び回路定数を決定すると、出力電流と出力
電圧の特性は実線２０１のようになる。この時、効率は
上記の出力電流値Ｉｃの時の設計値の回路と同じで、図
４（ｃ）に示すようにＤＣ／ＤＣコンバータの出力電圧
Ｖｏｕｔに重畳してくるスパイクノイズ１０３の波高値
も同じである。また、一般に、その部品の許容電流値が
大きいほど、またはインダクタンスの値が大きいほど、
または容量値が大きいほど、その部品の大きさが大きく
なる。
／ＤＣコンバータを接続し電源として使用する時は、実
線２０３の特性となるようにＬ１、Ｃ１の値を設計す
る。また、電流値Ｉｃより小さい電流値Ｉａに合わせて
Ｌ１、Ｃ１及び回路定数を決定すると、出力電流と出力
電圧の特性は実線２０１のようになる。この時、効率は
上記の出力電流値Ｉｃの時の設計値の回路と同じで、図
４（ｃ）に示すようにＤＣ／ＤＣコンバータの出力電圧
Ｖｏｕｔに重畳してくるスパイクノイズ１０３の波高値
も同じである。また、一般に、その部品の許容電流値が
大きいほど、またはインダクタンスの値が大きいほど、
または容量値が大きいほど、その部品の大きさが大きく
なる。
【０００８】スパイクノイズがあると誤動作しやすい電
子回路に従来のＤＣ／ＤＣコンバータを用いる場合は、
負荷が電流値Ｉａであっても、スパイクノイズが減少す
るように、負荷が大きい例えば電流値Ｉｃの場合の回路
定数を用いていた。従って、負荷が小さい場合でも必要
以上に大型な部品を使用していた。さらに、負荷、スパ
イクノイズの組み合わせによる負荷条件の増加に応じ
て、回路部品の種類が増えるという問題があった。
子回路に従来のＤＣ／ＤＣコンバータを用いる場合は、
負荷が電流値Ｉａであっても、スパイクノイズが減少す
るように、負荷が大きい例えば電流値Ｉｃの場合の回路
定数を用いていた。従って、負荷が小さい場合でも必要
以上に大型な部品を使用していた。さらに、負荷、スパ
イクノイズの組み合わせによる負荷条件の増加に応じ
て、回路部品の種類が増えるという問題があった。
【０００９】一方、設計の際のパラメータは上記のよう
にＬ１、Ｃ１だけであるので、負荷が時間的に変化する
場合は、当然最大の負荷を最大出力電流として設計しな
ければならず、大きな負荷の時間が短い場合でも回路部
品の大きさが大きくまた特殊な回路部品が必要である。
また、負荷の変化に応じて効率を悪化させない方法がな
いという問題があった。
にＬ１、Ｃ１だけであるので、負荷が時間的に変化する
場合は、当然最大の負荷を最大出力電流として設計しな
ければならず、大きな負荷の時間が短い場合でも回路部
品の大きさが大きくまた特殊な回路部品が必要である。
また、負荷の変化に応じて効率を悪化させない方法がな
いという問題があった。
【００１０】
【発明が解決しようとする課題】上記のように従来のＤ
Ｃ／ＤＣコンバータにおいては、スパイクノイズを含む
負荷条件に応じた回路設計に手間がかかり、また、必要
以上に部品の大きさが大きくなるという問題があった。
また、負荷が変動する場合の効率悪化、または回路の集
積化が容易ではないという問題があった。
Ｃ／ＤＣコンバータにおいては、スパイクノイズを含む
負荷条件に応じた回路設計に手間がかかり、また、必要
以上に部品の大きさが大きくなるという問題があった。
また、負荷が変動する場合の効率悪化、または回路の集
積化が容易ではないという問題があった。
【００１１】この発明は上記のような事情を考慮してな
されたもので、その目的とするところは、以下のＤＣ／
ＤＣコンバータを提供することにある。 （ａ）製品毎の異なる負荷条件に対して回路設計の変更
不要で無調整で適合し、部品の小型化、集積化に適した
ＤＣ／ＤＣコンバータ。 （ｂ）負荷の変化に対して効率悪化せず集積化に適した
ＤＣ／ＤＣコンバータ。
されたもので、その目的とするところは、以下のＤＣ／
ＤＣコンバータを提供することにある。 （ａ）製品毎の異なる負荷条件に対して回路設計の変更
不要で無調整で適合し、部品の小型化、集積化に適した
ＤＣ／ＤＣコンバータ。 （ｂ）負荷の変化に対して効率悪化せず集積化に適した
ＤＣ／ＤＣコンバータ。
【００１２】
【課題を解決するための手段】上記課題を解決し目的を
達成するために、この発明のＤＣ／ＤＣコンバータと出
力電流検知回路は、以下の特徴を有した構成となってい
る。 （１）請求項１記載の本発明のＤＣ／ＤＣコンバータ回
路は、一端に直流電圧を入力されたコイルと、前記コイ
ルの他端にコレクタが接続された第１トランジスタと、
前記第１トランジスタのエミッタに一端が接続された可
変抵抗回路とを備えている。前記第１トランジスタのコ
レクタと前記可変抵抗回路の他端との間に直列に接続さ
れた整流素子とコンデンサとからなり、整流された直流
電圧を出力端子に供給する整流回路を備えている。前記
出力端子の出力電圧が入力され、制御信号を前記第１ト
ランジスタのベースに供給し、前記出力電圧を一定電圧
に制御する制御回路を備え、低負荷の場合に前記可変抵
抗回路の抵抗値を大きくし高負荷の場合に前記可変抵抗
回路の抵抗値を小さくすることを特徴とする。
達成するために、この発明のＤＣ／ＤＣコンバータと出
力電流検知回路は、以下の特徴を有した構成となってい
る。 （１）請求項１記載の本発明のＤＣ／ＤＣコンバータ回
路は、一端に直流電圧を入力されたコイルと、前記コイ
ルの他端にコレクタが接続された第１トランジスタと、
前記第１トランジスタのエミッタに一端が接続された可
変抵抗回路とを備えている。前記第１トランジスタのコ
レクタと前記可変抵抗回路の他端との間に直列に接続さ
れた整流素子とコンデンサとからなり、整流された直流
電圧を出力端子に供給する整流回路を備えている。前記
出力端子の出力電圧が入力され、制御信号を前記第１ト
ランジスタのベースに供給し、前記出力電圧を一定電圧
に制御する制御回路を備え、低負荷の場合に前記可変抵
抗回路の抵抗値を大きくし高負荷の場合に前記可変抵抗
回路の抵抗値を小さくすることを特徴とする。
【００１３】本発明のＤＣ／ＤＣコンバータにおいて
は、低負荷の時は前記可変抵抗回路の抵抗値を大きくす
るので、第１トランジスタの電流が制限されスパイクノ
イズが低減される。つまり、第１トランジスタの電流を
制限した方が、従来よりも回路部品の大きさを小さくす
ることができ、従って、製品の仕様に影響を与えるよう
な回路部品の変更を避けることが可能となる。また、負
荷条件が異なる同種類の製品に応じて設計をし直し、別
な回路部品を用いる必要がない。
は、低負荷の時は前記可変抵抗回路の抵抗値を大きくす
るので、第１トランジスタの電流が制限されスパイクノ
イズが低減される。つまり、第１トランジスタの電流を
制限した方が、従来よりも回路部品の大きさを小さくす
ることができ、従って、製品の仕様に影響を与えるよう
な回路部品の変更を避けることが可能となる。また、負
荷条件が異なる同種類の製品に応じて設計をし直し、別
な回路部品を用いる必要がない。
【００１４】請求項２に示すように、前記整流素子に隣
接して同一半導体チップ上に形成され、通電方向が一致
して前記整流素子の両端にベースとエミッタとがそれぞ
れ接続された第２トランジスタを備えている。前記第２
トランジスタのコレクタに直列接続されて、コレクタ電
流に応じて電圧信号を発生させる抵抗を備えている。前
記第２トランジスタのコレクタの前記電圧信号によって
前記整流素子に流れる電流の大きさを判別し、前記判別
の結果に応じて低負荷の場合に前記可変抵抗回路の抵抗
値を大きくし高負荷の場合に前記可変抵抗回路の抵抗値
を小さくする出力電流信号を出力する電流判別回路を備
えている。
接して同一半導体チップ上に形成され、通電方向が一致
して前記整流素子の両端にベースとエミッタとがそれぞ
れ接続された第２トランジスタを備えている。前記第２
トランジスタのコレクタに直列接続されて、コレクタ電
流に応じて電圧信号を発生させる抵抗を備えている。前
記第２トランジスタのコレクタの前記電圧信号によって
前記整流素子に流れる電流の大きさを判別し、前記判別
の結果に応じて低負荷の場合に前記可変抵抗回路の抵抗
値を大きくし高負荷の場合に前記可変抵抗回路の抵抗値
を小さくする出力電流信号を出力する電流判別回路を備
えている。
【００１５】本発明のＤＣ／ＤＣコンバータにおいて
は、前記出力電流が前記整流素子に流れる電流で近似さ
れ、従って、低負荷の場合と高負荷の場合が温度特性に
影響されずに判別され、自動的に前記可変抵抗回路の抵
抗値が切り替わる。つまり、負荷条件が異なる同種類の
製品に応じて設計をし直し、別な回路部品を用いる必要
がない。また、前記出力電流の検出と整流作用が同一の
前記整流素子で行われるので回路部品が増えない。従っ
て、温度特性に影響されない動作、小型部品の使用、及
び無調整という点から、半導体集積回路に適している。
は、前記出力電流が前記整流素子に流れる電流で近似さ
れ、従って、低負荷の場合と高負荷の場合が温度特性に
影響されずに判別され、自動的に前記可変抵抗回路の抵
抗値が切り替わる。つまり、負荷条件が異なる同種類の
製品に応じて設計をし直し、別な回路部品を用いる必要
がない。また、前記出力電流の検出と整流作用が同一の
前記整流素子で行われるので回路部品が増えない。従っ
て、温度特性に影響されない動作、小型部品の使用、及
び無調整という点から、半導体集積回路に適している。
【００１６】請求項３に示すように、前記整流素子と前
記出力端子との間、または前記コイルと前記第１トラン
ジスタのコレクタとの接続点と前記整流素子との間に接
続されて前記出力電流を検出して判別し、低負荷の場合
に前記可変抵抗回路の抵抗値を大きくし高負荷の場合に
前記可変抵抗回路の抵抗値を小さくする出力電流信号を
前記可変抵抗回路に供給する出力電流検知回路を備えて
いる。
記出力端子との間、または前記コイルと前記第１トラン
ジスタのコレクタとの接続点と前記整流素子との間に接
続されて前記出力電流を検出して判別し、低負荷の場合
に前記可変抵抗回路の抵抗値を大きくし高負荷の場合に
前記可変抵抗回路の抵抗値を小さくする出力電流信号を
前記可変抵抗回路に供給する出力電流検知回路を備えて
いる。
【００１７】本発明のＤＣ／ＤＣコンバータにおいて
は、低負荷の場合と高負荷の場合が判別され、自動的に
前記可変抵抗回路の抵抗値が切り替わる。つまり、負荷
条件が異なる同種類の製品に応じて設計をし直し、別な
回路部品を用いる必要がない。従って、温度特性に影響
されない動作、小型部品の使用、及び無調整という点か
ら、半導体集積回路に適している。
は、低負荷の場合と高負荷の場合が判別され、自動的に
前記可変抵抗回路の抵抗値が切り替わる。つまり、負荷
条件が異なる同種類の製品に応じて設計をし直し、別な
回路部品を用いる必要がない。従って、温度特性に影響
されない動作、小型部品の使用、及び無調整という点か
ら、半導体集積回路に適している。
【００１８】請求項４に示すように、前記制御回路、前
記可変抵抗回路、及び前記出力電流検知回路の少なくと
も一つを単一の半導体チップ上に形成することを特徴と
する。
記可変抵抗回路、及び前記出力電流検知回路の少なくと
も一つを単一の半導体チップ上に形成することを特徴と
する。
【００１９】本発明のＤＣ／ＤＣコンバータにおいて
は、単一の半導体チップ上に回路を形成することによっ
て、温度特性に影響されない動作、回路の集積化、及び
その消費電力の低減が可能となる。また、部品数及びそ
の分の占有面積が減り、負荷、大きさ等の異なる製品へ
の部品の共用化が容易となる。 （２）請求項５記載の本発明のＤＣ／ＤＣコンバータ回
路は、一端に直流電圧を入力されたコイルと、前記コイ
ルの他端にコレクタが接続された第１トランジスタと、
前記第１トランジスタのコレクタとエミッタとの間に直
列に接続された整流素子とコンデンサとからなり、整流
された直流電圧を出力端子に供給する整流回路とを備え
ている。前記出力端子の出力電圧が入力され、制御信号
を前記第１トランジスタのベースに供給し、前記出力電
圧を一定に制御する制御回路を備えている。前記第１ト
ランジスタのベースとエミッタに並列に接続された可変
容量回路とを備え、低負荷の場合に前記可変容量回路の
容量値を大きくし高負荷の場合に前記可変容量回路の容
量値を小さくすることを特徴とする。
は、単一の半導体チップ上に回路を形成することによっ
て、温度特性に影響されない動作、回路の集積化、及び
その消費電力の低減が可能となる。また、部品数及びそ
の分の占有面積が減り、負荷、大きさ等の異なる製品へ
の部品の共用化が容易となる。 （２）請求項５記載の本発明のＤＣ／ＤＣコンバータ回
路は、一端に直流電圧を入力されたコイルと、前記コイ
ルの他端にコレクタが接続された第１トランジスタと、
前記第１トランジスタのコレクタとエミッタとの間に直
列に接続された整流素子とコンデンサとからなり、整流
された直流電圧を出力端子に供給する整流回路とを備え
ている。前記出力端子の出力電圧が入力され、制御信号
を前記第１トランジスタのベースに供給し、前記出力電
圧を一定に制御する制御回路を備えている。前記第１ト
ランジスタのベースとエミッタに並列に接続された可変
容量回路とを備え、低負荷の場合に前記可変容量回路の
容量値を大きくし高負荷の場合に前記可変容量回路の容
量値を小さくすることを特徴とする。
【００２０】本発明のＤＣ／ＤＣコンバータにおいて
は、低負荷の時は前記可変容量回路の容量値を大きくす
るので、第１トランジスタのベースに供給される制御信
号の立上がり立下がりの傾きが制限されてスパイクノイ
ズが低減される。つまり、制御信号の立上がり立下がり
の傾きを制限した方が、従来よりも回路部品の大きさを
小さくすることができ、従って、製品の仕様に影響を与
えるような回路部品の変更を避けることが可能となる。
また、負荷条件が異なる同種類の製品に応じて設計をし
直し、別な回路部品を用いる必要がない。
は、低負荷の時は前記可変容量回路の容量値を大きくす
るので、第１トランジスタのベースに供給される制御信
号の立上がり立下がりの傾きが制限されてスパイクノイ
ズが低減される。つまり、制御信号の立上がり立下がり
の傾きを制限した方が、従来よりも回路部品の大きさを
小さくすることができ、従って、製品の仕様に影響を与
えるような回路部品の変更を避けることが可能となる。
また、負荷条件が異なる同種類の製品に応じて設計をし
直し、別な回路部品を用いる必要がない。
【００２１】請求項６に示すように、前記整流素子に隣
接して同一半導体チップ上に形成され、通電方向が一致
して前記整流素子の両端にベースとエミッタとがそれぞ
れ接続された第２トランジスタを備えている。前記第２
トランジスタのコレクタに直列接続されて、コレクタ電
流に応じて電圧信号を発生させる抵抗を備えている。前
記第２トランジスタのコレクタの前記電圧信号によって
前記整流素子に流れる電流の大きさを判別し、前記判別
の結果に応じて低負荷の場合に前記可変容量回路の容量
値を大きくし高負荷の場合に前記可変容量回路の容量値
を小さくする出力電流信号を出力する電流検知回路とを
備えている。
接して同一半導体チップ上に形成され、通電方向が一致
して前記整流素子の両端にベースとエミッタとがそれぞ
れ接続された第２トランジスタを備えている。前記第２
トランジスタのコレクタに直列接続されて、コレクタ電
流に応じて電圧信号を発生させる抵抗を備えている。前
記第２トランジスタのコレクタの前記電圧信号によって
前記整流素子に流れる電流の大きさを判別し、前記判別
の結果に応じて低負荷の場合に前記可変容量回路の容量
値を大きくし高負荷の場合に前記可変容量回路の容量値
を小さくする出力電流信号を出力する電流検知回路とを
備えている。
【００２２】本発明のＤＣ／ＤＣコンバータにおいて
は、前記出力電流が前記整流素子に流れる電流で近似さ
れ、従って、低負荷の場合と高負荷の場合が温度特性に
影響されずに自動的に判別され、無調整で前記可変容量
回路の容量値が切り替わる。つまり、負荷条件が異なる
同種類の製品に応じて設計をし直し、別な回路部品を用
いる必要がない。また、前記出力電流の検出と整流作用
が同一の前記整流素子で行われるので回路部品が増えな
い。従って、温度特性に影響されない動作、小型部品の
使用、及び無調整という点から、半導体集積回路に適し
ている。
は、前記出力電流が前記整流素子に流れる電流で近似さ
れ、従って、低負荷の場合と高負荷の場合が温度特性に
影響されずに自動的に判別され、無調整で前記可変容量
回路の容量値が切り替わる。つまり、負荷条件が異なる
同種類の製品に応じて設計をし直し、別な回路部品を用
いる必要がない。また、前記出力電流の検出と整流作用
が同一の前記整流素子で行われるので回路部品が増えな
い。従って、温度特性に影響されない動作、小型部品の
使用、及び無調整という点から、半導体集積回路に適し
ている。
【００２３】請求項７に示すように、前記整流素子と前
記出力端子との間、または前記コイルと前記第１トラン
ジスタのコレクタとの接続点と前記整流素子との間に接
続されて前記出力電流を検出して判別し、低負荷の場合
に前記可変容量回路の容量値を大きくし高負荷の場合に
前記可変容量回路の容量値を小さくする出力電流信号を
前記可変容量回路に供給する出力電流検知回路を備えて
いる。
記出力端子との間、または前記コイルと前記第１トラン
ジスタのコレクタとの接続点と前記整流素子との間に接
続されて前記出力電流を検出して判別し、低負荷の場合
に前記可変容量回路の容量値を大きくし高負荷の場合に
前記可変容量回路の容量値を小さくする出力電流信号を
前記可変容量回路に供給する出力電流検知回路を備えて
いる。
【００２４】本発明のＤＣ／ＤＣコンバータにおいて
は、低負荷の場合と高負荷の場合が自動的に判別され、
無調整で前記可変容量回路の容量値が切り替わる。つま
り、負荷条件が異なる同種類の製品に応じて設計をし直
し、別な回路部品を用いる必要がない。従って、温度特
性に影響されない動作、小型部品の使用、及び無調整と
いう点から、半導体集積回路に適している。
は、低負荷の場合と高負荷の場合が自動的に判別され、
無調整で前記可変容量回路の容量値が切り替わる。つま
り、負荷条件が異なる同種類の製品に応じて設計をし直
し、別な回路部品を用いる必要がない。従って、温度特
性に影響されない動作、小型部品の使用、及び無調整と
いう点から、半導体集積回路に適している。
【００２５】請求項８に示すように、前記制御回路、前
記可変容量回路、及び前記出力電流検知回路の少なくと
も一つを単一の半導体チップ上に形成することを特徴と
する。
記可変容量回路、及び前記出力電流検知回路の少なくと
も一つを単一の半導体チップ上に形成することを特徴と
する。
【００２６】本発明のＤＣ／ＤＣコンバータにおいて
は、単一の半導体チップ上に回路を形成することによっ
て、温度特性に影響されない動作、回路の集積化、及び
その消費電力の低減が可能となる。また、部品数及びそ
の分の占有面積が減り、負荷、大きさ等の異なる製品へ
の部品の共用化が容易になる。 （３）請求項９に記載の本発明のＤＣ／ＤＣコンバータ
回路は、一端に直流電圧を入力されたコイルと、前記コ
イルの他端にコレクタが接続された第１トランジスタ
と、前記第１トランジスタのコレクタとエミッタとの間
に直列に接続された整流素子とコンデンサとからなり、
整流された直流電圧を出力端子に供給する整流回路とを
備えている。前記出力端子の出力電圧が入力され、制御
信号を前記第１トランジスタのベースに供給し、前記出
力電圧を一定に制御し、出力電流信号に応じて前記制御
信号の周波数が変化する制御回路を備えている。前記整
流素子と前記出力端子との間、または前記コイルと前記
第１トランジスタのコレクタとの接続点と前記整流素子
との間のいずれか一つに直列に接続されて前記出力電流
を検出して判別し、前記判別の結果に応じて高負荷の場
合に前記制御信号の周波数を高くし低負荷の場合に前記
制御信号の周波数を低くする前記出力電流信号を前記制
御回路に供給する出力電流検知回路とを備えている。
は、単一の半導体チップ上に回路を形成することによっ
て、温度特性に影響されない動作、回路の集積化、及び
その消費電力の低減が可能となる。また、部品数及びそ
の分の占有面積が減り、負荷、大きさ等の異なる製品へ
の部品の共用化が容易になる。 （３）請求項９に記載の本発明のＤＣ／ＤＣコンバータ
回路は、一端に直流電圧を入力されたコイルと、前記コ
イルの他端にコレクタが接続された第１トランジスタ
と、前記第１トランジスタのコレクタとエミッタとの間
に直列に接続された整流素子とコンデンサとからなり、
整流された直流電圧を出力端子に供給する整流回路とを
備えている。前記出力端子の出力電圧が入力され、制御
信号を前記第１トランジスタのベースに供給し、前記出
力電圧を一定に制御し、出力電流信号に応じて前記制御
信号の周波数が変化する制御回路を備えている。前記整
流素子と前記出力端子との間、または前記コイルと前記
第１トランジスタのコレクタとの接続点と前記整流素子
との間のいずれか一つに直列に接続されて前記出力電流
を検出して判別し、前記判別の結果に応じて高負荷の場
合に前記制御信号の周波数を高くし低負荷の場合に前記
制御信号の周波数を低くする前記出力電流信号を前記制
御回路に供給する出力電流検知回路とを備えている。
【００２７】本発明のＤＣ／ＤＣコンバータにおいて
は、温度特性に影響されずに出力電流を検出し、高負荷
の場合に自動的に前記制御信号の周波数を高くして、出
力電流の容量を増やすので、負荷変動がある場合にも回
路全体の効率が向上する。また、負荷変動の最大値に合
わせて回路定数を設計する必要がないので、回路部品の
小型化が可能となる。さらに、ＤＣ／ＤＣコンバータ全
体の温度特性への対処が可能となる。従って、温度特性
に影響されない動作、小型部品の使用、及び無調整とい
う点から、半導体集積回路に適している。
は、温度特性に影響されずに出力電流を検出し、高負荷
の場合に自動的に前記制御信号の周波数を高くして、出
力電流の容量を増やすので、負荷変動がある場合にも回
路全体の効率が向上する。また、負荷変動の最大値に合
わせて回路定数を設計する必要がないので、回路部品の
小型化が可能となる。さらに、ＤＣ／ＤＣコンバータ全
体の温度特性への対処が可能となる。従って、温度特性
に影響されない動作、小型部品の使用、及び無調整とい
う点から、半導体集積回路に適している。
【００２８】請求項１０に示すように、前記高負荷の場
合に、前記出力電流信号によって前記制御回路が前記制
御信号の周波数を整数倍に高くすることを特徴とする。
本発明のＤＣ／ＤＣコンバータにおいては、周波数を整
数倍にすればよいので、同じ値の抵抗またはコンデンサ
を切り替えて時定数を整数分の１にするという容易な回
路を用いることができ、制御が簡易になる。また、時定
数を決める抵抗またはコンデンサの値が同じなので、部
品の回路定数の種類が増えない。
合に、前記出力電流信号によって前記制御回路が前記制
御信号の周波数を整数倍に高くすることを特徴とする。
本発明のＤＣ／ＤＣコンバータにおいては、周波数を整
数倍にすればよいので、同じ値の抵抗またはコンデンサ
を切り替えて時定数を整数分の１にするという容易な回
路を用いることができ、制御が簡易になる。また、時定
数を決める抵抗またはコンデンサの値が同じなので、部
品の回路定数の種類が増えない。
【００２９】請求項１１に示すように、前記制御回路、
及び前記出力電流検知回路の少なくとも一つを単一の半
導体チップ上に形成することを特徴とする。本発明のＤ
Ｃ／ＤＣコンバータにおいては、単一の半導体チップ上
に回路を作成することによって、回路の小型化及びその
消費電力の低減が可能となり、部品数及びその分の占有
面積が減り、また、負荷、大きさ等の異なる製品への部
品の共用化が容易となる。
及び前記出力電流検知回路の少なくとも一つを単一の半
導体チップ上に形成することを特徴とする。本発明のＤ
Ｃ／ＤＣコンバータにおいては、単一の半導体チップ上
に回路を作成することによって、回路の小型化及びその
消費電力の低減が可能となり、部品数及びその分の占有
面積が減り、また、負荷、大きさ等の異なる製品への部
品の共用化が容易となる。
【００３０】請求項３、請求項４、請求項７ないし請求
項１１いずれか一つの項に記載の前記電流検知回路にお
いて、前記整流素子と前記出力端子との間、または前記
コイルと前記第１トランジスタのコレクタとの接続点と
前記整流素子との間のいずれか一つに、流れる電流の向
きが一致してエミッタとベースとがそれぞれ接続された
一以上の第３トランジスタを備えている。前記第３トラ
ンジスタに隣接して同一半導体チップ上に形成され、前
記第３トランジスタのエミッタにエミッタが接続され、
前記第２のトランジスタのベースにベースが接続された
第２トランジスタと、前記第２トランジスタのコレクタ
に直列接続されて、コレクタ電流に応じて電圧信号を発
生させる抵抗とを備えている。前記第２トランジスタの
コレクタの前記電圧信号によって前記第３トランジスタ
に流れる電流の大きさを判別し、前記判別の結果によっ
て出力電流信号を出力する電流判別回路を備えている。
項１１いずれか一つの項に記載の前記電流検知回路にお
いて、前記整流素子と前記出力端子との間、または前記
コイルと前記第１トランジスタのコレクタとの接続点と
前記整流素子との間のいずれか一つに、流れる電流の向
きが一致してエミッタとベースとがそれぞれ接続された
一以上の第３トランジスタを備えている。前記第３トラ
ンジスタに隣接して同一半導体チップ上に形成され、前
記第３トランジスタのエミッタにエミッタが接続され、
前記第２のトランジスタのベースにベースが接続された
第２トランジスタと、前記第２トランジスタのコレクタ
に直列接続されて、コレクタ電流に応じて電圧信号を発
生させる抵抗とを備えている。前記第２トランジスタの
コレクタの前記電圧信号によって前記第３トランジスタ
に流れる電流の大きさを判別し、前記判別の結果によっ
て出力電流信号を出力する電流判別回路を備えている。
【００３１】本発明のＤＣ／ＤＣコンバータにおいて
は、前記出力電流検知回路によって出力電流が温度特性
の影響なく検出され判別されるので、出力電流に応じて
自動的に、前記可変容量回路の容量、または前記可変抵
抗回路の抵抗値、または前記制御信号の周波数を温度特
性の影響なしに可変することが可能となる。また、第３
トランジスタと第２トランジスタは隣接して半導体チッ
プ上に形成されるので、熱結合がよく特性が揃ってお
り、比較的正確に出力電流に比例した第２トランジスタ
のコレクタ電圧信号を得ることができる。また、前記第
３トランジスタのコレクタ電流と前記第２トランジスタ
のコレクタ電流の比を大きくし、前記第２トランジスタ
のコレクタの前記抵抗を大きくすることが可能となるの
で、消費電流を小さくし及び電流判別回路の入力の電圧
信号のダイナミックレンジを広くすることができる。従
って、高精度の判別回路を用いずに高精度の出力電流の
検出が可能になる。 （４）請求項１３記載の本発明のＤＣ／ＤＣコンバータ
回路は、一端に直流電圧を入力されたコイルと、前記コ
イルの他端にコレクタが接続された第１トランジスタ
と、前記第１トランジスタのコレクタとエミッタとの間
に直列に接続された整流素子とコンデンサとからなり、
整流された直流電圧を出力端子に供給する整流回路とを
備えている。前記出力端子の出力電圧が入力され、制御
信号を前記第１トランジスタのベースに供給し、前記出
力電圧を一定に制御し、出力電流信号に応じて前記制御
信号の周波数が変化する制御回路を備えている。前記整
流素子に隣接して同一半導体チップ上に形成され、通電
方向が一致して前記整流素子の両端にベースとエミッタ
とがそれぞれ接続された第２トランジスタと、前記第２
トランジスタのコレクタに直列接続されて、コレクタ電
流に応じて電圧信号を発生させる抵抗と、前記第２トラ
ンジスタのコレクタの前記電圧信号によって前記整流素
子に流れる電流の大きさを判別し、前記判別の結果に応
じて高負荷の場合に前記制御信号の周波数を高くし低負
荷の場合に前記制御信号の周波数を低くする前記出力電
流信号を出力する電流判別回路を備えている。
は、前記出力電流検知回路によって出力電流が温度特性
の影響なく検出され判別されるので、出力電流に応じて
自動的に、前記可変容量回路の容量、または前記可変抵
抗回路の抵抗値、または前記制御信号の周波数を温度特
性の影響なしに可変することが可能となる。また、第３
トランジスタと第２トランジスタは隣接して半導体チッ
プ上に形成されるので、熱結合がよく特性が揃ってお
り、比較的正確に出力電流に比例した第２トランジスタ
のコレクタ電圧信号を得ることができる。また、前記第
３トランジスタのコレクタ電流と前記第２トランジスタ
のコレクタ電流の比を大きくし、前記第２トランジスタ
のコレクタの前記抵抗を大きくすることが可能となるの
で、消費電流を小さくし及び電流判別回路の入力の電圧
信号のダイナミックレンジを広くすることができる。従
って、高精度の判別回路を用いずに高精度の出力電流の
検出が可能になる。 （４）請求項１３記載の本発明のＤＣ／ＤＣコンバータ
回路は、一端に直流電圧を入力されたコイルと、前記コ
イルの他端にコレクタが接続された第１トランジスタ
と、前記第１トランジスタのコレクタとエミッタとの間
に直列に接続された整流素子とコンデンサとからなり、
整流された直流電圧を出力端子に供給する整流回路とを
備えている。前記出力端子の出力電圧が入力され、制御
信号を前記第１トランジスタのベースに供給し、前記出
力電圧を一定に制御し、出力電流信号に応じて前記制御
信号の周波数が変化する制御回路を備えている。前記整
流素子に隣接して同一半導体チップ上に形成され、通電
方向が一致して前記整流素子の両端にベースとエミッタ
とがそれぞれ接続された第２トランジスタと、前記第２
トランジスタのコレクタに直列接続されて、コレクタ電
流に応じて電圧信号を発生させる抵抗と、前記第２トラ
ンジスタのコレクタの前記電圧信号によって前記整流素
子に流れる電流の大きさを判別し、前記判別の結果に応
じて高負荷の場合に前記制御信号の周波数を高くし低負
荷の場合に前記制御信号の周波数を低くする前記出力電
流信号を出力する電流判別回路を備えている。
【００３２】本発明のＤＣ／ＤＣコンバータにおいて
は、温度特性に影響されずに前記出力電流が前記整流素
子に流れる電流で近似され、従って、低負荷の場合と高
負荷の場合が自動的に判別され、無調整で前記制御信号
の周波数が切り替わる。つまり、負荷変動がある場合で
も出力電流の最大値で設計をする必要がなく回路部品が
小型にできる。また、前記出力電流の検出と整流作用が
同一の前記整流素子で行われるので回路部品が増えな
い。従って、温度特性に影響されない動作、小型部品の
使用、及び無調整という点から、半導体集積回路に適し
ている。
は、温度特性に影響されずに前記出力電流が前記整流素
子に流れる電流で近似され、従って、低負荷の場合と高
負荷の場合が自動的に判別され、無調整で前記制御信号
の周波数が切り替わる。つまり、負荷変動がある場合で
も出力電流の最大値で設計をする必要がなく回路部品が
小型にできる。また、前記出力電流の検出と整流作用が
同一の前記整流素子で行われるので回路部品が増えな
い。従って、温度特性に影響されない動作、小型部品の
使用、及び無調整という点から、半導体集積回路に適し
ている。
【００３３】
【発明の実施の形態】以下、本発明の発明の実施の形態
について図面を参照して説明する。 （第１の発明の実施の形態）図１（ａ）は、第１の発明
の実施の形態に係るＤＣ／ＤＣコンバータの回路構成を
示す図である。
について図面を参照して説明する。 （第１の発明の実施の形態）図１（ａ）は、第１の発明
の実施の形態に係るＤＣ／ＤＣコンバータの回路構成を
示す図である。
【００３４】まず、第１の発明の実施の形態の回路構成
を説明する。一端に直流電圧Ｖｉｎを入力されたコイル
Ｌ１の他端と、第１トランジスタＱ１のコレクタが接続
されている。前記第１トランジスタＱ１のエミッタと可
変抵抗回路１０４の一端とが接続されている。前記第１
トランジスタＱ１のコレクタと可変抵抗回路１０４の他
端との間に、ダイードＤ１とコンデンサＣ１とからなる
整流回路が直列に接続されている。整流回路の出力が本
発明の実施の形態の出力端子となる。前記可変抵抗回路
１０４の他端はグランドＧＮＤに接続されている。ま
た、前記可変抵抗回路１０４は、抵抗Ｒ６とＭＯＳトラ
ンジスタＱ４の並列接続となっている。前記出力端子の
出力電圧Ｖｏｕｔが制御回路１０１に入力され、制御回
路の出力である制御信号は第１トランジスタＱ１のベー
スに供給される。
を説明する。一端に直流電圧Ｖｉｎを入力されたコイル
Ｌ１の他端と、第１トランジスタＱ１のコレクタが接続
されている。前記第１トランジスタＱ１のエミッタと可
変抵抗回路１０４の一端とが接続されている。前記第１
トランジスタＱ１のコレクタと可変抵抗回路１０４の他
端との間に、ダイードＤ１とコンデンサＣ１とからなる
整流回路が直列に接続されている。整流回路の出力が本
発明の実施の形態の出力端子となる。前記可変抵抗回路
１０４の他端はグランドＧＮＤに接続されている。ま
た、前記可変抵抗回路１０４は、抵抗Ｒ６とＭＯＳトラ
ンジスタＱ４の並列接続となっている。前記出力端子の
出力電圧Ｖｏｕｔが制御回路１０１に入力され、制御回
路の出力である制御信号は第１トランジスタＱ１のベー
スに供給される。
【００３５】出力電流検知回路１０５の一部となるＰＮ
Ｐ型の第３トランジスタＱ２は、コンデンサＣ１の一端
（正極側）と出力端子Ｖｏｕｔとの接続点とダイオード
Ｄ１との間に挿入されている。つまり、前記第３トラン
ジスタＱ２のエミッタと前記ダイオードＤ１の陰極とが
接続されている。また、前記第３トランジスタＱ２のベ
ースはコレクタと共に前記コンデンサＣ１の一端（正極
側）と出力端子Ｖｏｕｔとの接続点に接続されている。
前記出力電流検知回路１０５の出力である出力電流信号
は前記可変抵抗回路１０４の一部のＭＯＳトランジスタ
Ｑ４のゲートに供給されている。
Ｐ型の第３トランジスタＱ２は、コンデンサＣ１の一端
（正極側）と出力端子Ｖｏｕｔとの接続点とダイオード
Ｄ１との間に挿入されている。つまり、前記第３トラン
ジスタＱ２のエミッタと前記ダイオードＤ１の陰極とが
接続されている。また、前記第３トランジスタＱ２のベ
ースはコレクタと共に前記コンデンサＣ１の一端（正極
側）と出力端子Ｖｏｕｔとの接続点に接続されている。
前記出力電流検知回路１０５の出力である出力電流信号
は前記可変抵抗回路１０４の一部のＭＯＳトランジスタ
Ｑ４のゲートに供給されている。
【００３６】本発明の実施の形態の可変抵抗回路１０４
は、アナログスイッチによって近時的なショートと抵抗
Ｒ６とを切り換える回路であったが、複数の抵抗を切り
替える回路でもよい。また、前記抵抗の挿入未挿入、ま
たはボリウムで抵抗値を設定してもよい。この場合、出
力電流検知回路１０５が必要ない。
は、アナログスイッチによって近時的なショートと抵抗
Ｒ６とを切り換える回路であったが、複数の抵抗を切り
替える回路でもよい。また、前記抵抗の挿入未挿入、ま
たはボリウムで抵抗値を設定してもよい。この場合、出
力電流検知回路１０５が必要ない。
【００３７】次に、本発明の実施の形態のＤＣ／ＤＣコ
ンバータの回路動作について説明する。コイルＬ１とコ
ンデンサＣ１とコレクタとが接続された第１トランジス
タＱ１のオン状態、オフ状態の繰り返しによって直流電
圧Ｖｉｎが昇圧され、及び、ダイオードＤ１とコンデン
サＣ１とによって整流される。その整流後の直流電圧Ｖ
ｏｕｔが出力端子に出力される。
ンバータの回路動作について説明する。コイルＬ１とコ
ンデンサＣ１とコレクタとが接続された第１トランジス
タＱ１のオン状態、オフ状態の繰り返しによって直流電
圧Ｖｉｎが昇圧され、及び、ダイオードＤ１とコンデン
サＣ１とによって整流される。その整流後の直流電圧Ｖ
ｏｕｔが出力端子に出力される。
【００３８】上記の出力端子の出力電圧Ｖｏｕｔは制御
回路１０１に入力される。制御回路１０１が第１トラン
ジスタＱ１のオン状態、オフ状態を制御し、出力電圧Ｖ
ｏｕｔを一定にする。第１トランジスタＱ１のベース
に、図１（ｂ）に示すような方形波１０２である制御回
路１０１の出力信号が供給される。
回路１０１に入力される。制御回路１０１が第１トラン
ジスタＱ１のオン状態、オフ状態を制御し、出力電圧Ｖ
ｏｕｔを一定にする。第１トランジスタＱ１のベース
に、図１（ｂ）に示すような方形波１０２である制御回
路１０１の出力信号が供給される。
【００３９】一方、上記の出力端子Ｖｏｕｔに接続され
た出力電流検知回路１０５が出力電流Ｉｏｕｔを近似的
に検出する。（以下、単に出力電流Ｉｏｕｔと記す）こ
の出力電流Ｉｏｕｔと第２トランジスタＱ３のコレクタ
の電圧が対応している。例えば出力電流値Ｉ１が第２ト
ランジスタＱ３のコレクタ電圧Ｖ１に対応している。そ
の電圧Ｖ１はコンパレータＣＯＭＰ１の基準電圧Ｖ１に
なっている。そして、出力電流Ｉｏｕｔの値が前記電流
値Ｉ１より大きい場合は、前記出力電流信号はハイレベ
ルになる。前記出力電流値が前記電流値Ｉ１より小さい
場合は、前記出力電流信号はローレベルになる。
た出力電流検知回路１０５が出力電流Ｉｏｕｔを近似的
に検出する。（以下、単に出力電流Ｉｏｕｔと記す）こ
の出力電流Ｉｏｕｔと第２トランジスタＱ３のコレクタ
の電圧が対応している。例えば出力電流値Ｉ１が第２ト
ランジスタＱ３のコレクタ電圧Ｖ１に対応している。そ
の電圧Ｖ１はコンパレータＣＯＭＰ１の基準電圧Ｖ１に
なっている。そして、出力電流Ｉｏｕｔの値が前記電流
値Ｉ１より大きい場合は、前記出力電流信号はハイレベ
ルになる。前記出力電流値が前記電流値Ｉ１より小さい
場合は、前記出力電流信号はローレベルになる。
【００４０】出力電流信号がハイレベルの時にＭＯＳト
ランジスタＱ４はオン状態になり、可変抵抗回路１０４
は近時的にショートとなる。出力電流信号がローレベル
の時にＭＯＳトランジスタＱ４はオフ状態になり、可変
抵抗回路１０４は抵抗Ｒ６となる。つまり、出力電流値
が電流値Ｉ１より大きい場合は可変抵抗回路の抵抗値が
小さくなり、出力電流値が電流値Ｉ１より小さい場合は
可変抵抗回路の抵抗値が大きくなる。
ランジスタＱ４はオン状態になり、可変抵抗回路１０４
は近時的にショートとなる。出力電流信号がローレベル
の時にＭＯＳトランジスタＱ４はオフ状態になり、可変
抵抗回路１０４は抵抗Ｒ６となる。つまり、出力電流値
が電流値Ｉ１より大きい場合は可変抵抗回路の抵抗値が
小さくなり、出力電流値が電流値Ｉ１より小さい場合は
可変抵抗回路の抵抗値が大きくなる。
【００４１】ＭＯＳトランジスタＱ４がオフ状態になる
と、コイルＬ１及び第１トランジスタＱ１に流れる電流
が抵抗Ｒ６で制限されるので、図１（ｃ）に示すように
スパイクノイズ１０６が小さくなる。尚、通常、最大出
力電流が出力される時に、可変抵抗回路１０４がショー
ト状態になるように上記の電流値Ｉ１が設定される。
と、コイルＬ１及び第１トランジスタＱ１に流れる電流
が抵抗Ｒ６で制限されるので、図１（ｃ）に示すように
スパイクノイズ１０６が小さくなる。尚、通常、最大出
力電流が出力される時に、可変抵抗回路１０４がショー
ト状態になるように上記の電流値Ｉ１が設定される。
【００４２】次に、出力電流検知回路１０５について説
明する。出力電流検知用の第３トランジスタＱ２は四つ
のエミッタ端子が一つに接続されている。また、第３ト
ランジスタＱ２のコレクタとベースとが接続され、ダイ
オードとして動作する。第３トランジスタＱ２のエミッ
タはダイオードＤ１の陰極に接続され、同じくベースが
出力端子に接続されている。また、この第３トランジス
タは一つでも複数でもよい。第３トランジスタのエミッ
タの面積が第２トランジスタのエミッタの面積より広く
形成されていてもよい。
明する。出力電流検知用の第３トランジスタＱ２は四つ
のエミッタ端子が一つに接続されている。また、第３ト
ランジスタＱ２のコレクタとベースとが接続され、ダイ
オードとして動作する。第３トランジスタＱ２のエミッ
タはダイオードＤ１の陰極に接続され、同じくベースが
出力端子に接続されている。また、この第３トランジス
タは一つでも複数でもよい。第３トランジスタのエミッ
タの面積が第２トランジスタのエミッタの面積より広く
形成されていてもよい。
【００４３】第２トランジスタＱ３は、前記第３トラン
ジスタＱ２と同一半導体チップ上に隣接して形成された
ＰＮＰ型トランジスタである。前記第３トランジスタＱ
２のベースと第２トランジスタＱ３のベースとが接続さ
れ、前記第３トランジスタＱ２のエミッタと第２トラン
ジスタＱ３のエミッタとが接続されている。つまり、前
記第３トランジスタＱ２と第３トラジスタＱ３の構成は
カレントミラー回路となっている。
ジスタＱ２と同一半導体チップ上に隣接して形成された
ＰＮＰ型トランジスタである。前記第３トランジスタＱ
２のベースと第２トランジスタＱ３のベースとが接続さ
れ、前記第３トランジスタＱ２のエミッタと第２トラン
ジスタＱ３のエミッタとが接続されている。つまり、前
記第３トランジスタＱ２と第３トラジスタＱ３の構成は
カレントミラー回路となっている。
【００４４】第２トランジスタＱ３のコレクタ電流に応
じて電圧信号が発生するように、そのコレクタに直列に
抵抗Ｒ１が接続されている。第２トランジスタＱ３のコ
レクタの電圧が電流判別回路を通して出力電流信号とし
て出力される。
じて電圧信号が発生するように、そのコレクタに直列に
抵抗Ｒ１が接続されている。第２トランジスタＱ３のコ
レクタの電圧が電流判別回路を通して出力電流信号とし
て出力される。
【００４５】電流判別回路は、入力である前記第２トラ
ンジスタＱ３のコレクタの電圧を２値化するコンパレー
タＣＯＭＰ１と、前記コンパレータＣＯＭＰ１の出力の
タイミングを調整する遅延回路１０７とからなる。この
遅延回路１０７はコンデンサと抵抗とインバータとから
なり、その出力が出力電流信号となる。
ンジスタＱ３のコレクタの電圧を２値化するコンパレー
タＣＯＭＰ１と、前記コンパレータＣＯＭＰ１の出力の
タイミングを調整する遅延回路１０７とからなる。この
遅延回路１０７はコンデンサと抵抗とインバータとから
なり、その出力が出力電流信号となる。
【００４６】次に動作について説明する。第２トランジ
スタＱ３のコレクタと第３トランジスタＱ２のコレクタ
との電流値の比は１：４となる。この比は１：４に限ら
ず、第３トランジスタの数、そのエミッタの数、また
は、その面積比によって決まる値である。以下、この比
を１：ｎとして説明する。
スタＱ３のコレクタと第３トランジスタＱ２のコレクタ
との電流値の比は１：４となる。この比は１：４に限ら
ず、第３トランジスタの数、そのエミッタの数、また
は、その面積比によって決まる値である。以下、この比
を１：ｎとして説明する。
【００４７】前述のように前記電流値Ｉ１が基準電圧Ｖ
１に対応する。前記出力電流が前記電流値Ｉ１より大き
い場合は、前記第２トランジスタＱ３のコレクタ電圧は
基準電圧Ｖ１より大きくなり、ＣＯＭＰ１の出力はハイ
レベルになる。つまり、出力電流信号はハイレベルとな
る。同様に前記電流値Ｉ１より出力電流が小さい場合出
力電流信号はローレベルとなる。
１に対応する。前記出力電流が前記電流値Ｉ１より大き
い場合は、前記第２トランジスタＱ３のコレクタ電圧は
基準電圧Ｖ１より大きくなり、ＣＯＭＰ１の出力はハイ
レベルになる。つまり、出力電流信号はハイレベルとな
る。同様に前記電流値Ｉ１より出力電流が小さい場合出
力電流信号はローレベルとなる。
【００４８】本発明の実施の形態において、第３トラン
ジスタＱ２と第２トランジスタＱ３とが同じ半導体チッ
プ上に作られ、特性が揃っていて、しかも熱結合が密で
あるので、温度の違いによる誤検出が起こらない。従っ
て、１／ｎと前記抵抗Ｒ１の積を比例定数として、前記
出力電流値に比較的正確に比例した電圧信号が第２トラ
ンジスタのコレクタ電圧信号となる。
ジスタＱ２と第２トランジスタＱ３とが同じ半導体チッ
プ上に作られ、特性が揃っていて、しかも熱結合が密で
あるので、温度の違いによる誤検出が起こらない。従っ
て、１／ｎと前記抵抗Ｒ１の積を比例定数として、前記
出力電流値に比較的正確に比例した電圧信号が第２トラ
ンジスタのコレクタ電圧信号となる。
【００４９】また、抵抗Ｒ１に流れる電流値は、出力電
流値の１／ｎになっているので、ｎを大きな値に選べば
消費電力を小さくすることができる。この場合でもＲ１
の抵抗値を大きな値に選べば出力電流Ｉｏｕｔの変化は
大きな電圧の変化となる。
流値の１／ｎになっているので、ｎを大きな値に選べば
消費電力を小さくすることができる。この場合でもＲ１
の抵抗値を大きな値に選べば出力電流Ｉｏｕｔの変化は
大きな電圧の変化となる。
【００５０】また、上述のように第２トランジスタＱ３
のコレクタの電圧信号のダイナミックレンジはＤＣ／Ｄ
Ｃコンバータの出力電圧ＶｏｕｔとグランドＧＮＤとの
間に比較的大きく設定される。従って、精度が低いコン
パレータ及びコンパレータ基準電圧Ｖ１を用いて、出力
電流を精度良く判別できる。 （第２の発明の実施の形態）図２（ａ）に、第２の発明
の実施の形態のＤＣ／ＤＣコンバータの回路構成を示
す。第１の発明の実施の形態と基本的な構成及び動作は
同じである。
のコレクタの電圧信号のダイナミックレンジはＤＣ／Ｄ
Ｃコンバータの出力電圧ＶｏｕｔとグランドＧＮＤとの
間に比較的大きく設定される。従って、精度が低いコン
パレータ及びコンパレータ基準電圧Ｖ１を用いて、出力
電流を精度良く判別できる。 （第２の発明の実施の形態）図２（ａ）に、第２の発明
の実施の形態のＤＣ／ＤＣコンバータの回路構成を示
す。第１の発明の実施の形態と基本的な構成及び動作は
同じである。
【００５１】第２の発明の実施の形態の回路構成につい
ては、入力の直流電圧ＶｉｎとグランドＧＮＤとの間
に、コイルＬ１と第１トランジスタＱ１が直列に接続さ
れている。第１トランジスタのコレクタとグランドＧＮ
Ｄ（エミッタに接続されている）との間にダイオードＤ
１とコンデンサＣ１とからなる整流回路が直列に接続さ
れている。第３トランジスタＱ２（電流検知回路１０５
の一部）が出力端子とコンデンサＣ１との接続点とダイ
オードＤ１との間に接続されている。出力電圧Ｖｏｕｔ
は制御回路１０１によって一定に制御される。
ては、入力の直流電圧ＶｉｎとグランドＧＮＤとの間
に、コイルＬ１と第１トランジスタＱ１が直列に接続さ
れている。第１トランジスタのコレクタとグランドＧＮ
Ｄ（エミッタに接続されている）との間にダイオードＤ
１とコンデンサＣ１とからなる整流回路が直列に接続さ
れている。第３トランジスタＱ２（電流検知回路１０５
の一部）が出力端子とコンデンサＣ１との接続点とダイ
オードＤ１との間に接続されている。出力電圧Ｖｏｕｔ
は制御回路１０１によって一定に制御される。
【００５２】第１の発明の実施の形態と異なる点は、可
変抵抗回路が無い点と、第１トランジスタＱ１のベース
とエミッタとの間に可変容量回路１０８が接続されてい
る点である。可変容量回路１０８はコンデンサＣ３とＭ
ＯＳトランジスタＱ４との直列接続から成る。前記出力
電流検知回路１０５から出力電流信号がＭＯＳトランジ
スタＱ４のゲートに供給される。
変抵抗回路が無い点と、第１トランジスタＱ１のベース
とエミッタとの間に可変容量回路１０８が接続されてい
る点である。可変容量回路１０８はコンデンサＣ３とＭ
ＯＳトランジスタＱ４との直列接続から成る。前記出力
電流検知回路１０５から出力電流信号がＭＯＳトランジ
スタＱ４のゲートに供給される。
【００５３】出力検知回路１０５の回路構成について
は、第１の発明の実施の形態の場合のコンパレータＣＯ
ＭＰ１の入力端子の極性と入力信号との対応が逆になっ
ており、その他は同じ構成となっている。つまり、コン
パレータＣＯＭＰ１のマイナス端子に第２トランジスタ
のコレクタが接続され、同じくプラス端子に基準電圧Ｖ
１が接続されている。
は、第１の発明の実施の形態の場合のコンパレータＣＯ
ＭＰ１の入力端子の極性と入力信号との対応が逆になっ
ており、その他は同じ構成となっている。つまり、コン
パレータＣＯＭＰ１のマイナス端子に第２トランジスタ
のコレクタが接続され、同じくプラス端子に基準電圧Ｖ
１が接続されている。
【００５４】第２の発明の実施の形態の可変容量回路１
０８は、アナログスイッチによって複数のコンデンサを
切り換える回路にしてもよい。また、前記コンデンサの
挿入未挿入、またはバリコンで容量値を設定してもよ
い。この場合、出力電流検知回路１０５が必要ない。
０８は、アナログスイッチによって複数のコンデンサを
切り換える回路にしてもよい。また、前記コンデンサの
挿入未挿入、またはバリコンで容量値を設定してもよ
い。この場合、出力電流検知回路１０５が必要ない。
【００５５】出力電流検知回路１０５の動作について
は、前述のように電流値Ｉ１が基準電圧Ｖ１に対応し、
第１の発明の実施の形態の場合とは逆に、電流値Ｉ１よ
り出力電流値が大きい時出力電流信号はローレベルにな
り、出力電流値が小さい時は出力電流信号はハイレベル
になる。例えば、ローレベルはグランドレベルとし、ハ
イレベルはＶｏｕｔとし、エンハンスメント型ｎチャネ
ルＭＯＳトランジスタＱ４を用いる。
は、前述のように電流値Ｉ１が基準電圧Ｖ１に対応し、
第１の発明の実施の形態の場合とは逆に、電流値Ｉ１よ
り出力電流値が大きい時出力電流信号はローレベルにな
り、出力電流値が小さい時は出力電流信号はハイレベル
になる。例えば、ローレベルはグランドレベルとし、ハ
イレベルはＶｏｕｔとし、エンハンスメント型ｎチャネ
ルＭＯＳトランジスタＱ４を用いる。
【００５６】可変容量回路１０８の動作については、上
記の出力電流に応じた出力電流信号によって、出力電流
が電流値Ｉ１より大きい場合にＭＯＳトランジスタＱ４
がオフ状態になりコンデンサＣ３の一端が開放される。
出力電流が電流値Ｉ１より小さい場合は、ＭＯＳトラン
ジスタＱ４がオン状態にされてコンデンサＣ３が第１ト
ランジスタＱ１のベース、エミッタ間に接続される。
記の出力電流に応じた出力電流信号によって、出力電流
が電流値Ｉ１より大きい場合にＭＯＳトランジスタＱ４
がオフ状態になりコンデンサＣ３の一端が開放される。
出力電流が電流値Ｉ１より小さい場合は、ＭＯＳトラン
ジスタＱ４がオン状態にされてコンデンサＣ３が第１ト
ランジスタＱ１のベース、エミッタ間に接続される。
【００５７】出力電流が前記Ｉ１より小さい場合、可変
容量回路１０８の容量が大きくなり、図２（ｂ）に示す
ように第１トランジスタＱ１のベースに供給される制御
信号１０９の立上がり立下がりが制限される。従って、
ダイオードＤ１、コイルＬ１、及びコンデンサＣ１に流
れる過渡電流が小さくなるため、図２（ｃ）に示すよう
に出力電圧に重畳されるスパイクノイズ１１０が小さく
なる。
容量回路１０８の容量が大きくなり、図２（ｂ）に示す
ように第１トランジスタＱ１のベースに供給される制御
信号１０９の立上がり立下がりが制限される。従って、
ダイオードＤ１、コイルＬ１、及びコンデンサＣ１に流
れる過渡電流が小さくなるため、図２（ｃ）に示すよう
に出力電圧に重畳されるスパイクノイズ１１０が小さく
なる。
【００５８】第１及び第２の発明の実施の形態において
は、例えば負荷が図５中の電流値Ｉａでスパイクノイズ
を小さくする必要がある場合に、電流値Ｉａより大きい
例えば図５中の電流値Ｉｂが負荷である場合の回路部品
を用いる。従来においては電流値Ｉｂより大きい例えば
図５中の電流値Ｉｃが負荷である場合の回路部品を用い
ていたので、本発明の実施の形態の方が回路部品の大き
さを小さくできる。従って、製品の仕様に影響を与える
ような回路部品の変更を避けることが可能となる。
は、例えば負荷が図５中の電流値Ｉａでスパイクノイズ
を小さくする必要がある場合に、電流値Ｉａより大きい
例えば図５中の電流値Ｉｂが負荷である場合の回路部品
を用いる。従来においては電流値Ｉｂより大きい例えば
図５中の電流値Ｉｃが負荷である場合の回路部品を用い
ていたので、本発明の実施の形態の方が回路部品の大き
さを小さくできる。従って、製品の仕様に影響を与える
ような回路部品の変更を避けることが可能となる。
【００５９】また、この場合、上記の電流値Ｉ１を電流
値Ｉａより大きく電流値Ｉｂより小さい値に設定してお
くと、負荷Ｉａでスパイクノイズが小さいという条件と
負荷Ｉｂという条件とが自動的に判別され、無調整で切
り替わる。つまり、スパイクノイズ等の負荷条件が異な
る同種類の製品に応じて設計をし直し、または、別な回
路部品を用いる必要がない。従って、温度特性に影響さ
れない動作、小型部品の使用、及び無調整という点か
ら、半導体集積回路に適している。
値Ｉａより大きく電流値Ｉｂより小さい値に設定してお
くと、負荷Ｉａでスパイクノイズが小さいという条件と
負荷Ｉｂという条件とが自動的に判別され、無調整で切
り替わる。つまり、スパイクノイズ等の負荷条件が異な
る同種類の製品に応じて設計をし直し、または、別な回
路部品を用いる必要がない。従って、温度特性に影響さ
れない動作、小型部品の使用、及び無調整という点か
ら、半導体集積回路に適している。
【００６０】また、第１及び第２の発明の実施の形態の
ＭＯＳトランジスタＱ４のゲートの入力を外部入力にし
てもよい。この場合は、負荷Ｉａという条件と、負荷Ｉ
ａでスパイクノイズが小さいという条件とを区別する場
合に適している。 （第３の発明の実施の形態）図３（ａ）に、第３の発明
の実施の形態のＤＣ／ＤＣコンバータの回路構成を示
す。第１の発明の実施の形態と基本的な構成及び動作は
同じである。
ＭＯＳトランジスタＱ４のゲートの入力を外部入力にし
てもよい。この場合は、負荷Ｉａという条件と、負荷Ｉ
ａでスパイクノイズが小さいという条件とを区別する場
合に適している。 （第３の発明の実施の形態）図３（ａ）に、第３の発明
の実施の形態のＤＣ／ＤＣコンバータの回路構成を示
す。第１の発明の実施の形態と基本的な構成及び動作は
同じである。
【００６１】第３の発明の実施の形態の回路構成につい
ては、入力の直流電圧ＶｉｎとグランドＧＮＤとの間
に、コイルＬ１と第１トランジスタＱ１が直列に接続さ
れている。第１トランジスタのコレクタとグランドＧＮ
Ｄとの間にダイオードＤ１とコンデンサＣ１とからなる
整流回路が直列に接続されている。コンデンサＣ１と出
力端子との接続点とダイオードＤ１との間に出力電流検
知回路１１２が接続されている。出力電圧Ｖｏｕｔは制
御回路１１１によって一定に制御される。
ては、入力の直流電圧ＶｉｎとグランドＧＮＤとの間
に、コイルＬ１と第１トランジスタＱ１が直列に接続さ
れている。第１トランジスタのコレクタとグランドＧＮ
Ｄとの間にダイオードＤ１とコンデンサＣ１とからなる
整流回路が直列に接続されている。コンデンサＣ１と出
力端子との接続点とダイオードＤ１との間に出力電流検
知回路１１２が接続されている。出力電圧Ｖｏｕｔは制
御回路１１１によって一定に制御される。
【００６２】第１、第２の発明の実施の形態と異なる点
は、出力電流検知回路１１２の出力電流信号が制御回路
１１１に入力されて制御回路１１１から出力される制御
信号の周波数ｆが変化する点である。制御回路１１１の
抵抗とコンデンサからなる発振回路において、それぞれ
抵抗Ｒ４〜Ｒ９とＭＯＳトランジスタＱ４〜Ｑ９の直列
接続６組とコンデンサＣ２とを並列に接続した回路で発
振周波数ｆの時定数が決まる。
は、出力電流検知回路１１２の出力電流信号が制御回路
１１１に入力されて制御回路１１１から出力される制御
信号の周波数ｆが変化する点である。制御回路１１１の
抵抗とコンデンサからなる発振回路において、それぞれ
抵抗Ｒ４〜Ｒ９とＭＯＳトランジスタＱ４〜Ｑ９の直列
接続６組とコンデンサＣ２とを並列に接続した回路で発
振周波数ｆの時定数が決まる。
【００６３】また、第３の発明の実施の形態の出力電流
検知回路１１２が第１、第２の発明の実施の形態の出力
電流検知回路１０５と異なる点は、電流判別回路の状態
数が７という点である。第３の発明の実施の形態の前記
電流判別回路はコンパレータが６個からなり、前記時定
数を決める抵抗Ｒ４〜Ｒ９の数６個に対応していて、７
状態となっている。
検知回路１１２が第１、第２の発明の実施の形態の出力
電流検知回路１０５と異なる点は、電流判別回路の状態
数が７という点である。第３の発明の実施の形態の前記
電流判別回路はコンパレータが６個からなり、前記時定
数を決める抵抗Ｒ４〜Ｒ９の数６個に対応していて、７
状態となっている。
【００６４】コンデンサを複数設けて切り換えることに
よって、時定数を変化させてもよい。また、発振回路の
時定数を変化させるのではなく、供給する電圧を切り換
えて発振周波数を変化させてもよい。
よって、時定数を変化させてもよい。また、発振回路の
時定数を変化させるのではなく、供給する電圧を切り換
えて発振周波数を変化させてもよい。
【００６５】次に、動作について説明する。第３の発明
の実施の形態のＤＣ／ＤＣコンバータの制御回路１１１
は、この回路定数の最大出力電流より前記出力電流の値
が大きい場合に、その程度に応じて時定数が小さくなる
ように時定数設定用の抵抗Ｒ４〜Ｒ８を切り換えて発振
周波数を高くしている。また、出力電流が元の値になっ
た場合は、時定数をもとに戻す。尚、Ｒ４〜Ｒ９のすべ
てを開放にするのは第１トランジスタＱ１のベースに制
御信号を供給しない場合である。
の実施の形態のＤＣ／ＤＣコンバータの制御回路１１１
は、この回路定数の最大出力電流より前記出力電流の値
が大きい場合に、その程度に応じて時定数が小さくなる
ように時定数設定用の抵抗Ｒ４〜Ｒ８を切り換えて発振
周波数を高くしている。また、出力電流が元の値になっ
た場合は、時定数をもとに戻す。尚、Ｒ４〜Ｒ９のすべ
てを開放にするのは第１トランジスタＱ１のベースに制
御信号を供給しない場合である。
【００６６】上記のように出力電流が大きい場合、抵抗
Ｒ１に流れる電流が増加し、第２トランジスタＱ３のコ
レクタの電圧が高くなり、基準電圧Ｖ６を越える。基準
電圧は、Ｖ６、Ｖ５、…、Ｖ１の順で大きい。従って、
コンパレータＣＯＭＰ６〜ＣＯＭＰ１の出力がすべてハ
イレベルになる。この場合を状態６とする。順次出力電
流が小さくなるに従って、状態５、状態４、…、状態０
とする。状態５から状態０に対応して、第２トランジス
タＱ３のコレクタ電圧が低くなり、コンパレータＣＯＭ
Ｐ６からＣＯＭＰ１へ出力が順次ローレベルになる。状
態０ではすべてのコンパレータＣＯＭＰ６〜ＣＯＭＰ１
の出力がローレベルになる。
Ｒ１に流れる電流が増加し、第２トランジスタＱ３のコ
レクタの電圧が高くなり、基準電圧Ｖ６を越える。基準
電圧は、Ｖ６、Ｖ５、…、Ｖ１の順で大きい。従って、
コンパレータＣＯＭＰ６〜ＣＯＭＰ１の出力がすべてハ
イレベルになる。この場合を状態６とする。順次出力電
流が小さくなるに従って、状態５、状態４、…、状態０
とする。状態５から状態０に対応して、第２トランジス
タＱ３のコレクタ電圧が低くなり、コンパレータＣＯＭ
Ｐ６からＣＯＭＰ１へ出力が順次ローレベルになる。状
態０ではすべてのコンパレータＣＯＭＰ６〜ＣＯＭＰ１
の出力がローレベルになる。
【００６７】出力電圧Ｖｏｕｔが設計値より小さくなっ
た時は、コンパレータＣＯＭＰ７の出力がローレベル
（状態０）になる。従って、出力電圧Ｖｏｕｔが設計値
より小さくなった場合及び状態６の場合は、ＡＮＤゲー
トＧ４〜９の出力がすべてハイレベルになり、抵抗Ｒ４
〜Ｒ９がすべて並列に接続された抵抗値（以下、並列抵
抗値Ｒ４〜Ｒ９と記す）とコンデンサＣ２とによる小さ
い時定数になる。
た時は、コンパレータＣＯＭＰ７の出力がローレベル
（状態０）になる。従って、出力電圧Ｖｏｕｔが設計値
より小さくなった場合及び状態６の場合は、ＡＮＤゲー
トＧ４〜９の出力がすべてハイレベルになり、抵抗Ｒ４
〜Ｒ９がすべて並列に接続された抵抗値（以下、並列抵
抗値Ｒ４〜Ｒ９と記す）とコンデンサＣ２とによる小さ
い時定数になる。
【００６８】以下同様に状態５の場合は、コンパレータ
ＣＯＭＰ１〜ＣＯＭＰ５がハイレベルで、コンパレータ
ＣＯＭＰ６がローレベルとなる。コンパレータＣＯＭＰ
７がローレベルの場合に、抵抗Ｒ５〜９が並列になり、
制御信号の周波数ｆは並列抵抗値Ｒ５〜Ｒ９とコンデン
サＣ２との時定数の周波数になる。この場合の時定数は
状態６の時定数より大きい。状態４から状態１になるに
従い、時定数は大きくなる。
ＣＯＭＰ１〜ＣＯＭＰ５がハイレベルで、コンパレータ
ＣＯＭＰ６がローレベルとなる。コンパレータＣＯＭＰ
７がローレベルの場合に、抵抗Ｒ５〜９が並列になり、
制御信号の周波数ｆは並列抵抗値Ｒ５〜Ｒ９とコンデン
サＣ２との時定数の周波数になる。この場合の時定数は
状態６の時定数より大きい。状態４から状態１になるに
従い、時定数は大きくなる。
【００６９】上記抵抗Ｒ４〜Ｒ９は同じ抵抗値でよく、
この時、状態１から状態６に至るに従い状態１の周波数
の整数倍に高くなる。本発明の実施の形態においては、
制御回路１１１の周波数ｆを増加させた場合、最大出力
電流値が増加する。例えば出力電流と出力電圧の実線２
０３の特性は、周波数を３倍にすると実線２０４の特性
になる。実験によると、最大出力電流は６０％程度増加
する。そこで、負荷が時間的に変化する場合でも制御信
号の周波数を制御することによって、最大出力電流は負
荷より大きい値となる。例えば、負荷の時間変動の最大
値が電流値Ｉｄであり、それ以外の時、負荷が電流値Ｉ
ｃであると仮定する。この場合、最大出力電流がＩｃで
ある図５中の実線２０３の特性となるように設計してお
き、最大出力電流がＩｄに増加した時は図５中の実線２
０４の特性となるように、周波数をｆから例えば３倍の
ｆａに増加させる。従って、負荷が電流値Ｉｃの時、ま
たは電流値Ｉｄの時のそれぞれの条件でほぼ最良な効率
となっている。また、電池を入力電源とした場合、同じ
負荷ならば従来より電池の寿命が長くなる。
この時、状態１から状態６に至るに従い状態１の周波数
の整数倍に高くなる。本発明の実施の形態においては、
制御回路１１１の周波数ｆを増加させた場合、最大出力
電流値が増加する。例えば出力電流と出力電圧の実線２
０３の特性は、周波数を３倍にすると実線２０４の特性
になる。実験によると、最大出力電流は６０％程度増加
する。そこで、負荷が時間的に変化する場合でも制御信
号の周波数を制御することによって、最大出力電流は負
荷より大きい値となる。例えば、負荷の時間変動の最大
値が電流値Ｉｄであり、それ以外の時、負荷が電流値Ｉ
ｃであると仮定する。この場合、最大出力電流がＩｃで
ある図５中の実線２０３の特性となるように設計してお
き、最大出力電流がＩｄに増加した時は図５中の実線２
０４の特性となるように、周波数をｆから例えば３倍の
ｆａに増加させる。従って、負荷が電流値Ｉｃの時、ま
たは電流値Ｉｄの時のそれぞれの条件でほぼ最良な効率
となっている。また、電池を入力電源とした場合、同じ
負荷ならば従来より電池の寿命が長くなる。
【００７０】また、負荷の時間変動の最大値が電流値Ｉ
ｄであっても、コイルＬ１、コンデンサＣ１に最大出力
電流Ｉｃの時のものを用いることができる。従って、従
来よりコイルＬ１、コンデンサＣ１の大きさを小さくす
ることが可能となる。また、特殊なコイルを汎用のコイ
ルに置き換えることも可能となる。
ｄであっても、コイルＬ１、コンデンサＣ１に最大出力
電流Ｉｃの時のものを用いることができる。従って、従
来よりコイルＬ１、コンデンサＣ１の大きさを小さくす
ることが可能となる。また、特殊なコイルを汎用のコイ
ルに置き換えることも可能となる。
【００７１】図５において、ある温度、コイルＬ１、コ
ンデンサＣ１、周波数ｆの時出力電流と出力電圧の関係
が実線２０３の特性であるとすると、温度が上昇した時
は例えば同じく実線２０２の特性に変化する。つまり、
温度上昇によって最大出力電流が小さくなる。
ンデンサＣ１、周波数ｆの時出力電流と出力電圧の関係
が実線２０３の特性であるとすると、温度が上昇した時
は例えば同じく実線２０２の特性に変化する。つまり、
温度上昇によって最大出力電流が小さくなる。
【００７２】この場合も、本発明の実施の形態において
は、最大出力電流Ｉｃに設計しておき、出力電流が減少
したことを検出して周波数を高くするので、結局、出力
電流は電流値Ｉｃに保たれる。従って、上記のような温
度による変化を考慮してマージンの大きい設計をする必
要があった従来より、コイルＬ１やコンデンサＣ１の小
型化が可能となる。
は、最大出力電流Ｉｃに設計しておき、出力電流が減少
したことを検出して周波数を高くするので、結局、出力
電流は電流値Ｉｃに保たれる。従って、上記のような温
度による変化を考慮してマージンの大きい設計をする必
要があった従来より、コイルＬ１やコンデンサＣ１の小
型化が可能となる。
【００７３】また、上記判別回路において、前記コンパ
レータＣＯＭＰ１〜ＣＯＭＰ６の出力の後に、複雑なパ
ターンに対応して前記状態を切り替える論理回路を挿入
してもよい。また、イネーブル、または切り替え信号を
外部から入力してもよい。
レータＣＯＭＰ１〜ＣＯＭＰ６の出力の後に、複雑なパ
ターンに対応して前記状態を切り替える論理回路を挿入
してもよい。また、イネーブル、または切り替え信号を
外部から入力してもよい。
【００７４】第１〜第３の発明の実施の形態の出力電流
検知回路１０５、１１２の挿入箇所（つまり、前記第３
トランジスタＱ２の挿入箇所）は上記の箇所に限らな
い。前記ダイオードＤ１の陰極と前記コンデンサＣ１の
一端（正極側）との接続点と前記第３トランジスタＱ２
のエミッタを接続し、ベースを出力端子に接続してもよ
い。また、コイルＬ１と第１トランジスタＱ１のコレク
タとの接続点と前記第３トランジスタＱ２のエミッタと
を接続し、前記ダイオードＤ１の陽極と前記第３トラン
ジスタＱ２のベースとを接続してもよい。
検知回路１０５、１１２の挿入箇所（つまり、前記第３
トランジスタＱ２の挿入箇所）は上記の箇所に限らな
い。前記ダイオードＤ１の陰極と前記コンデンサＣ１の
一端（正極側）との接続点と前記第３トランジスタＱ２
のエミッタを接続し、ベースを出力端子に接続してもよ
い。また、コイルＬ１と第１トランジスタＱ１のコレク
タとの接続点と前記第３トランジスタＱ２のエミッタと
を接続し、前記ダイオードＤ１の陽極と前記第３トラン
ジスタＱ２のベースとを接続してもよい。
【００７５】第１〜第３の発明の実施の形態の特徴をま
とめると、第１、第２の発明の実施の形態に係るＤＣ／
ＤＣコンバータ回路については、出力電流大の時は電流
能力大を重視し、出力電流小の時はスパイクノイズ特性
を重視するような動作と言える。一方、第３の発明の実
施の形態については、制御信号周波数を可変させて出力
電流が変化しても常に近似的に最良の変換効率を得ると
言える。従って、第１〜第３の発明の実施の形態を組み
合わせて複雑な条件に対応させることができる。また、
第１、第２の発明の実施の形態の組み合わせ、または、
第１、第３の発明の実施の形態の組み合わせ、または、
第２、第３の発明の実施の形態の組み合わせでもよい。
とめると、第１、第２の発明の実施の形態に係るＤＣ／
ＤＣコンバータ回路については、出力電流大の時は電流
能力大を重視し、出力電流小の時はスパイクノイズ特性
を重視するような動作と言える。一方、第３の発明の実
施の形態については、制御信号周波数を可変させて出力
電流が変化しても常に近似的に最良の変換効率を得ると
言える。従って、第１〜第３の発明の実施の形態を組み
合わせて複雑な条件に対応させることができる。また、
第１、第２の発明の実施の形態の組み合わせ、または、
第１、第３の発明の実施の形態の組み合わせ、または、
第２、第３の発明の実施の形態の組み合わせでもよい。
【００７６】例えば、負荷が電流値Ｉｃの時、コイルＬ
１、コンデンサＣ１の回路定数及び出力電流値を変えず
にスパイクノイズを小さくするには、第１または第２の
発明の実施の形態と第３の発明の実施の形態とを組み合
わせて次のようにする。第３の発明の実施の形態の制御
回路の発振部の抵抗を並列に接続して（容量を小さくし
てもよい）発振周波数を高くし（例えば整数倍）、か
つ、第１の発明の実施の形態の可変抵抗回路の抵抗値を
大きくまたは第２の発明の実施の形態の可変容量回路の
容量値を大きくする。
１、コンデンサＣ１の回路定数及び出力電流値を変えず
にスパイクノイズを小さくするには、第１または第２の
発明の実施の形態と第３の発明の実施の形態とを組み合
わせて次のようにする。第３の発明の実施の形態の制御
回路の発振部の抵抗を並列に接続して（容量を小さくし
てもよい）発振周波数を高くし（例えば整数倍）、か
つ、第１の発明の実施の形態の可変抵抗回路の抵抗値を
大きくまたは第２の発明の実施の形態の可変容量回路の
容量値を大きくする。
【００７７】尚、第１〜第３のいずれの発明の実施の形
態においても、出力電流検知回路１０５、１１２の状態
数は一つでも複数でもよい。また、遅延回路１０７はな
くてもよい。また、本発明の実施の形態に係るＤＣ／Ｄ
Ｃコンバータは、高出力電流が要求されるＤＣ／ＤＣコ
ンバータにも適用される。
態においても、出力電流検知回路１０５、１１２の状態
数は一つでも複数でもよい。また、遅延回路１０７はな
くてもよい。また、本発明の実施の形態に係るＤＣ／Ｄ
Ｃコンバータは、高出力電流が要求されるＤＣ／ＤＣコ
ンバータにも適用される。
【００７８】
【発明の効果】以上説明したように、この発明によれ
ば、下記のＤＣ／ＤＣコンバータを提供できる。 （ａ）製品毎の異なる負荷条件に対して回路設計の変更
不要で無調整で適合し、部品の小型化、集積化に適した
ＤＣ／ＤＣコンバータ。 （ｂ）負荷の変化に対して効率悪化せず集積化に適した
ＤＣ／ＤＣコンバータ。
ば、下記のＤＣ／ＤＣコンバータを提供できる。 （ａ）製品毎の異なる負荷条件に対して回路設計の変更
不要で無調整で適合し、部品の小型化、集積化に適した
ＤＣ／ＤＣコンバータ。 （ｂ）負荷の変化に対して効率悪化せず集積化に適した
ＤＣ／ＤＣコンバータ。
【図１】本発明の第１の発明の実施の形態に係るＤＣ／
ＤＣコンバータについて説明するための図。
ＤＣコンバータについて説明するための図。
【図２】本発明の第２の発明の実施の形態に係るＤＣ／
ＤＣコンバータについて説明するための図。
ＤＣコンバータについて説明するための図。
【図３】本発明の第３の発明の実施の形態に係るＤＣ／
ＤＣコンバータについて説明するための図。
ＤＣコンバータについて説明するための図。
【図４】従来技術の一例に係るＤＣ／ＤＣコンバータに
ついて説明するための図。
ついて説明するための図。
【図５】従来及び本発明のＤＣ／ＤＣコンバータの一特
性を表す図。
性を表す図。
Ｌ１…コイル（インダクタンス）、Ｄ１…ダイオード、
Ｃ１…コンデンサ、Ｑ１…第１トランジスタ、Ｑ２…第
３トランジスタ、Ｑ３…第２トランジスタ、Ｒ１…抵
抗、ＣＯＭＰ１、ＣＯＭＰ２、ＣＯＭＰ３、ＣＯＭＰ
４、ＣＯＭＰ５、ＣＯＭＰ６、ＣＯＭＰ７…コンパレー
タ、Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６、Ｖ７…コン
パレータ基準電圧、１０１、１１１…ＤＣ／ＤＣコンバ
ータの制御回路、１０４…可変抵抗回路、１０５、１１
２…出力電流検知回路、１０８…可変容量回路
Ｃ１…コンデンサ、Ｑ１…第１トランジスタ、Ｑ２…第
３トランジスタ、Ｑ３…第２トランジスタ、Ｒ１…抵
抗、ＣＯＭＰ１、ＣＯＭＰ２、ＣＯＭＰ３、ＣＯＭＰ
４、ＣＯＭＰ５、ＣＯＭＰ６、ＣＯＭＰ７…コンパレー
タ、Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６、Ｖ７…コン
パレータ基準電圧、１０１、１１１…ＤＣ／ＤＣコンバ
ータの制御回路、１０４…可変抵抗回路、１０５、１１
２…出力電流検知回路、１０８…可変容量回路
Claims (13)
- 【請求項１】一端に直流電圧を入力されたコイルと、 前記コイルの他端にコレクタが接続された第１トランジ
スタと、 前記第１トランジスタのエミッタに一端が接続された可
変抵抗回路と、 前記第１トランジスタのコレクタと前記可変抵抗回路の
他端との間に直列に接続された整流素子とコンデンサと
からなり、整流された直流電圧を出力端子に供給する整
流回路と、 前記出力端子の出力電圧が入力され、制御信号を前記第
１トランジスタのベースに供給し、前記出力電圧を一定
電圧に制御する制御回路とを備え、 低負荷の場合に前記可変抵抗回路の抵抗値を大きくし高
負荷の場合に前記可変抵抗回路の抵抗値を小さくするこ
と、 を特徴とするＤＣ／ＤＣコンバータ回路。 - 【請求項２】前記整流素子に隣接して同一半導体チップ
上に形成され、通電方向が一致して前記整流素子の両端
にベースとエミッタとがそれぞれ接続された第２トラン
ジスタと、 前記第２トランジスタのコレクタに直列接続されて、コ
レクタ電流に応じて電圧信号を発生させる抵抗と、 前記第２トランジスタのコレクタの前記電圧信号によっ
て前記整流素子に流れる電流の大きさを判別し、前記判
別の結果に応じて低負荷の場合に前記可変抵抗回路の抵
抗値を大きくし高負荷の場合に前記可変抵抗回路の抵抗
値を小さくする出力電流信号を出力する電流判別回路と
を備えたこと、 を特徴とする請求項１記載のＤＣ／ＤＣコンバータ回
路。 - 【請求項３】前記整流素子と前記出力端子との間、また
は前記コイルと前記第１トランジスタのコレクタとの接
続点と前記整流素子との間に接続されて前記出力電流を
検出して判別し、低負荷の場合に前記可変抵抗回路の抵
抗値を大きくし高負荷の場合に前記可変抵抗回路の抵抗
値を小さくする出力電流信号を前記可変抵抗回路に供給
する出力電流検知回路を備えたこと、 を特徴とする請求項１記載のＤＣ／ＤＣコンバータ回
路。 - 【請求項４】前記制御回路、前記可変抵抗回路、及び前
記出力電流検知回路の少なくとも一つを単一の半導体チ
ップ上に形成することを特徴とする請求項３記載のＤＣ
／ＤＣコンバータ回路。 - 【請求項５】一端に直流電圧を入力されたコイルと、 前記コイルの他端にコレクタが接続された第１トランジ
スタと、 前記第１トランジスタのコレクタとエミッタとの間に直
列に接続された整流素子とコンデンサとからなり、整流
された直流電圧を出力端子に供給する整流回路と、 前記出力端子の出力電圧が入力され、制御信号を前記第
１トランジスタのベースに供給し、前記出力電圧を一定
に制御する制御回路と、 前記第１トランジスタのベースとエミッタに並列に接続
された可変容量回路とを備え、 低負荷の場合に前記可変容量回路の容量値を大きくし高
負荷の場合に前記可変容量回路の容量値を小さくするこ
と、 を特徴とするＤＣ／ＤＣコンバータ回路。 - 【請求項６】前記整流素子に隣接して同一半導体チップ
上に形成され、通電方向が一致して前記整流素子の両端
にベースとエミッタとがそれぞれ接続された第２トラン
ジスタと、 前記第２トランジスタのコレクタに直列接続されて、コ
レクタ電流に応じて電圧信号を発生させる抵抗と、 前記第２トランジスタのコレクタの前記電圧信号によっ
て前記整流素子に流れる電流の大きさを判別し、前記判
別の結果に応じて低負荷の場合に前記可変容量回路の容
量値を大きくし高負荷の場合に前記可変容量回路の容量
値を小さくする出力電流信号を出力する電流検知回路と
を備えたこと、 を特徴とする請求項５記載のＤＣ／ＤＣコンバータ回
路。 - 【請求項７】前記整流素子と前記出力端子との間、また
は前記コイルと前記第１トランジスタのコレクタとの接
続点と前記整流素子との間に接続されて前記出力電流を
検出して判別し、低負荷の場合に前記可変容量回路の容
量値を大きくし高負荷の場合に前記可変容量回路の容量
値を小さくする出力電流信号を前記可変容量回路に供給
する出力電流検知回路を備えたこと、 を特徴とする請求項５記載のＤＣ／ＤＣコンバータ回
路。 - 【請求項８】前記制御回路、前記可変容量回路、及び前
記出力電流検知回路の少なくとも一つを単一の半導体チ
ップ上に形成することを特徴とする請求項７記載のＤＣ
／ＤＣコンバータ回路。 - 【請求項９】一端に直流電圧を入力されたコイルと、 前記コイルの他端にコレクタが接続された第１トランジ
スタと、 前記第１トランジスタのコレクタとエミッタとの間に直
列に接続された整流素子とコンデンサとからなり、整流
された直流電圧を出力端子に供給する整流回路と、 前記出力端子の出力電圧が入力され、制御信号を前記第
１トランジスタのベースに供給し、前記出力電圧を一定
に制御し、出力電流信号に応じて前記制御信号の周波数
が変化する制御回路と、 前記整流素子と前記出力端子との間、または前記コイル
と前記第１トランジスタのコレクタとの接続点と前記整
流素子との間のいずれか一つに直列に接続されて前記出
力電流を検出して判別し、前記判別の結果に応じて高負
荷の場合に前記制御信号の周波数を高くし低負荷の場合
に前記制御信号の周波数を低くする前記出力電流信号を
前記制御回路に供給する出力電流検知回路とを備えたこ
と、 を特徴とするＤＣ／ＤＣコンバータ回路。 - 【請求項１０】前記高負荷の場合に、前記出力電流信号
によって前記制御回路が前記制御信号の周波数を整数倍
に高くすること、 を特徴とする請求項９記載のＤＣ／ＤＣコンバータ回
路。 - 【請求項１１】前記制御回路、及び前記出力電流検知回
路の少なくとも一つを単一の半導体チップ素子上に形成
することを特徴とする請求項９記載のＤＣ／ＤＣコンバ
ータ回路。 - 【請求項１２】前記電流検知回路において、 前記整流素子と前記出力端子との間、または前記コイル
と前記第１トランジスタのコレクタとの接続点と前記整
流素子との間のいずれか一つに、通電方向が一致してエ
ミッタとベースとがそれぞれ接続された一以上の第３ト
ランジスタと、 前記第３トランジスタに隣接して同一半導体チップ上に
形成され、前記第３トランジスタのエミッタにエミッタ
が接続され、前記第２のトランジスタのベースにベース
が接続された第２トランジスタと、 前記第２トランジスタのコレクタに直列接続されて、コ
レクタ電流に応じて電圧信号を発生させる抵抗と、 前記第２トランジスタのコレクタの前記電圧信号によっ
て前記第３トランジスタに流れる電流の大きさを判別
し、前記判別の結果によって前記出力電流信号を出力す
る電流判別回路を備えたこと、 を特徴とする請求項３、請求項４、請求項７ないし請求
項１１いずれか一つの項に記載のＤＣ／ＤＣコンバータ
回路。 - 【請求項１３】一端に直流電圧を入力されたコイルと、 前記コイルの他端にコレクタが接続された第１トランジ
スタと、 前記第１トランジスタのコレクタとエミッタとの間に直
列に接続された整流素子とコンデンサとからなり、整流
された直流電圧を出力端子に供給する整流回路と、 前記出力端子の出力電圧が入力され、制御信号を前記第
１トランジスタのベースに供給し、前記出力電圧を一定
に制御し、出力電流信号に応じて前記制御信号の周波数
が変化する制御回路と、 前記整流素子に隣接して同一半導体チップ上に形成さ
れ、通電方向が一致して前記整流素子の両端にベースと
エミッタとがそれぞれ接続された第２トランジスタと、 前記第２トランジスタのコレクタに直列接続されて、コ
レクタ電流に応じて電圧信号を発生させる抵抗と、 前記第２トランジスタのコレクタの前記電圧信号によっ
て前記整流素子に流れる電流の大きさを判別し、前記判
別の結果に応じて高負荷の場合に前記制御信号の周波数
を高くし低負荷の場合に前記制御信号の周波数を低くす
る前記出力電流信号を出力する電流判別回路とを備えた
こと、 を特徴とするＤＣ／ＤＣコンバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23251395A JPH0984332A (ja) | 1995-09-11 | 1995-09-11 | Ｄｃ／ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23251395A JPH0984332A (ja) | 1995-09-11 | 1995-09-11 | Ｄｃ／ｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0984332A true JPH0984332A (ja) | 1997-03-28 |
Family
ID=16940515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23251395A Withdrawn JPH0984332A (ja) | 1995-09-11 | 1995-09-11 | Ｄｃ／ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0984332A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1528651A2 (en) * | 2003-10-29 | 2005-05-04 | Makita Corporation | Charging device |
| JP2008092618A (ja) * | 2006-09-29 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 昇圧コンバータ |
| US7365526B2 (en) | 2004-12-16 | 2008-04-29 | Samsung Electronics Co., Ltd. | Synchronous buck DC/DC converter to perform an improved switching operation by adjusting variable resistor |
| US7802122B2 (en) | 2005-09-14 | 2010-09-21 | Samsung Electronics Co., Ltd. | Computer and control method thereof |
-
1995
- 1995-09-11 JP JP23251395A patent/JPH0984332A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1528651A2 (en) * | 2003-10-29 | 2005-05-04 | Makita Corporation | Charging device |
| EP1528651A3 (en) * | 2003-10-29 | 2005-06-15 | Makita Corporation | Charging device |
| US7453239B2 (en) | 2003-10-29 | 2008-11-18 | Makita Corporation | Charging apparatus having a switching element for controlling charging power |
| US7728559B2 (en) | 2003-10-29 | 2010-06-01 | Makita Corporation | Charging apparatus having a switching element for controlling charging power |
| US7365526B2 (en) | 2004-12-16 | 2008-04-29 | Samsung Electronics Co., Ltd. | Synchronous buck DC/DC converter to perform an improved switching operation by adjusting variable resistor |
| USRE44180E1 (en) | 2004-12-16 | 2013-04-30 | Samsung Electronics Co., Ltd. | Synchronous buck DC/DC converter to perform an improved switching operation by adjusting variable resistor |
| US7802122B2 (en) | 2005-09-14 | 2010-09-21 | Samsung Electronics Co., Ltd. | Computer and control method thereof |
| US8635485B2 (en) | 2005-09-14 | 2014-01-21 | Samsung Electronics Co., Ltd. | Computer and control method thereof |
| JP2008092618A (ja) * | 2006-09-29 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 昇圧コンバータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11671012B2 (en) | Adaptive minimum on time control for a switching regulator | |
| KR100839885B1 (ko) | 스위칭 조정기 및 스위칭 조정기의 출력 전압 전환 방법 | |
| US7129682B2 (en) | DC to DC converter producing output voltage exhibit rise and fall characteristics independent of load thereon | |
| US5729448A (en) | Low cost highly manufacturable DC-to-DC power converter | |
| JP4870058B2 (ja) | 定電流駆動回路 | |
| US7212416B2 (en) | Switching power supply device and switching method | |
| US7436163B2 (en) | DC-DC converter | |
| US6194875B1 (en) | Controller for DC-DC converter | |
| US7781909B2 (en) | Control circuit of power supply, power supply and control method thereof | |
| US6295211B1 (en) | Switching power supply unit having delay circuit for reducing switching frequency | |
| US6917240B2 (en) | Reconfigurable topology for switching and charge pump negative polarity regulators | |
| KR101263105B1 (ko) | Ｄｃ－ｄｃ 컨버터 | |
| US20130222044A1 (en) | Power transistor driving circuits and methods for switching mode power supplies | |
| US7619400B2 (en) | Compact voltage step-up/step-down switching regulator | |
| JP2005110369A (ja) | リップルコンバータ | |
| KR20070094486A (ko) | 비절연 강압형 ｄｃ-ｄｃ 컨버터 | |
| KR20070044755A (ko) | Ｄｃ-ｄｃ 컨버터, ｄｃ-ｄｃ 컨버터의 제어 회로 및ｄｃ-ｄｃ 컨버터의 제어 방법 | |
| US8058860B2 (en) | Single pin multi-VID bit interface circuit for dynamic voltage change of a DC/DC converter | |
| KR19980086531A (ko) | Dc-dc 컨버터 제어 회로 | |
| US20080218133A1 (en) | Signal generating apparatus and method thereof | |
| US6781353B2 (en) | Synchronous regulator with switchable current reference source | |
| US6456513B2 (en) | Voltage conversion circuit and control circuit therefor | |
| JP2004056983A (ja) | 電源回路 | |
| US7928709B2 (en) | Voltage regulator and AC-DC converter | |
| US20040207372A1 (en) | DC-DC converter control circuit and DC-DC converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |