KR19980086531A

KR19980086531A - Dc-dc 컨버터 제어 회로

Info

Publication number: KR19980086531A
Application number: KR1019980008203A
Authority: KR
Inventors: 규이치 다키모토; 다카시 마츠모토; 세이야 기타가와
Original assignee: 세키자와 다다시; 후지쓰 가부시키가이샤
Priority date: 1997-05-15
Filing date: 1998-03-12
Publication date: 1998-12-05
Also published as: US5966003A; KR100285357B1; TW412859B

Abstract

본 발명에 따른 제어 회로는 여러가지 반도체 장치, 예를 들면 프로세서 및 메모리에 출력 트랜지스터를 통해 전력을 공급하는 DC-DC 컨버터의 출력 전압을 제어한다. 이 제어 회로는 외부 제어 신호에 응답하여 출력 트랜지스터를 구동한다. 제어 회로는 비활성 외부 제어 신호에 응답하여 방전 동작을 행함으로써 출력 트랜지스터의 동작 시간을 점차 감소시킨다.

Description

ＤＣ-ＤＣ 컨버터 제어 회로

본 발명은 DC-DC 컨버터의 출력 전압을 제어하는 제어 회로에 관한 것으로, 특히, 다양한 형태의 전자 장치 중 임의의 장치에 탑재되는 중앙 처리 장치(CPU) 및 메모리(RAM, ROM 등)와 같은 다양한 반도체 집적 회로(IC) 장치에 동작 전력을 공급하는 DC-DC 컨버터의 제어 회로에 관한 것이다.

전력원으로서 제공되는 배터리로부터의 전력으로 동작하는 휴대 가능한 전자 기기에서, 내부 회로에 배터리의 전압이 아닌 DC 전압이 공급되어야 하는 경우, 소망의 DC 전압은 배터리 전력원으로부터의 전력으로 동작하는 DC-DC 컨버터에 의해 생성된다. 다수의 전압원이 사용되는 경우, 턴온 시퀀스 및 전력원 정지가 고려되지 않으면 장치에 손상을 가할 위험이 있다. 따라서, DC-DC 컨버터로부터의 출력 전압의 상승 및 하강을 제어할 필요가 있다.

도 1은 반도체 집적 회로 장치의 전력 공급 회로로서 사용되는 종래의 DC-DC 컨버터의 일례를 도시하고 있다. DC-DC 컨버터(101)는 단독 집적 회로 칩상에 형성되는 제어 회로, 및 다수의 외부 소자로 구성된다. 제어 회로(102)는 제어 신호 CTL을 입력으로 하여 그 제어 신호 CTL이 하이인 경우 가동된다.

제어 회로(102)의 제1 출력 신호 OUT1은 출력 트랜지스터(103)의 게이트에 입력되고, 출력 트랜지스터(103)의 드레인은 전력원 Vcc에 접속된다. 출력 트랜지스터(103)는 N-채널 MOS 트랜지스터이다.

출력 트랜지스터(103)의 소스는 동기 정류 트랜지스터(104)의 드레인에 접속되고, 제어 회로(102)로부터의 제2 출력 신호 OUT2는 소스가 접지 GND에 접속되어 있는 동기 정류 트랜지스터(104)의 게이트에 입력된다. 동기 정류 트랜지스터(104)도 N-채널 MOS 트랜지스터이다.

출력 트랜지스터(103)의 소스는 출력 코일(105)을 경유하여 출력 단자에 접속된다. 출력 트랜지스터(103)의 소스는 애노드가 접지 GND에 접속되어 있는 플라이휠 다이오드(106)의 캐소드에 또한 접속된다. 출력 단자 To는 커패시터(107)를 경유하여 접지 GND에 접속된다.

DC-DC 컨버터(101)에서, 제1 및 제2 출력 신호 OUT1, OUT2는 제어 회로(102)가 가동되는 경우 제어 회로(102)로부터 출력된다. 제1 및 제2 출력 신호 OUT1, OUT2는 상보 펄스 신호 형태로 출력된다. 따라서, 출력 트랜지스터(103) 및 동기 정류 트랜지스터(104)는 번갈아 턴온된다.

출력 트랜지스터(103)로부터 출력되는 전류는 출력 트랜지스터의 절환 동작에서 출력 코일(105) 및 커패시터(107)에 의해 평활화된다. 출력 트랜지스터(103)가 턴오프되는 경우, 출력 단자 To로부터 출력되는 출력 전압 Vo는 커패시터(107)로부터 플라이휠 다이오드(106)를 경유하여 출력 코일(105)에 공급되는 전류에 의해 평활화된다. 또한, 동기 정류 트랜지스터(104)가 제2 출력 신호 OUT2에 의해 턴온되어, 플라이휠 다이오드(106)의 포워드 전압 강하가 실질적으로 제로로 감소되므로, 평활화 효율이 향상된다.

이 때, 동기 정류 트랜지스터(104)는 출력 트랜지스터(103)가 턴오프된 이후에 턴온되고, 출력 트랜지스터(103)가 다시 턴온되기 전에 턴오프된다. 그러므로, 관통 전류는 전력원 Vcc에서 출력 트랜지스터(103) 및 동기 정류 트랜지스터(104)를 통해 접지 GND로 흐르지 못하게 된다.

전술된 동작을 통해, DC 출력 전압 Vo는 출력 단자 To로부터 출력되고, 출력 전압 Vo의 전압 레벨은 제1 및 제2 출력 신호 OUT1, OUT2 각각의 통전율(duty factor)을 조절함으로써 일정하게 유지된다.

제어 신호 CTL이 로우가 되고, 제어 신호(102)가 비가동되고 출력 트랜지스터(103)가 스위칭 동작을 실행하는 경우, 출력 트랜지스터(103) 및 동기 정류 트랜지스터(104)는 오프 상태로 유지된다.

커패시터(107)에 충전된 전하는 출력 단자 To에 접속된 부하를 통해 방전된다. 결국, 도 2에 도시된 바와 같이, 출력 전압 Vo는 로우(접지 GND)로 감소된다.

이 때, 출력 전압 Vo를 로우 감소시키는데 필요한 시간은 부하로 유입되는 방전 전류값 및 커패시터(107)의 커패시턴스에 의해 규정되는 시정수에 따라 다르다. 따라서, 출력 전압 Vo를 로우 감소시키는데 필요한 시간은 출력 단자 To에 접속되는 부하에 따라 다르다.

이러한 환경하에서, 제어 신호 CTL의 하강 구간에 응답하여 부하로의 전력 공급을 중단하는데 필요한 시간은 일정하지 않다. 이러한 이유로, 다수의 전압원으로 동작하는 반도체 집적 회로 장치에서, 부하로서 전력 공급 회로에 접속되는 CPU 등의 동작에 에러가 발생할 위험이 있다.

도 1에 도시된 점선으로 표시된 바와 같이, 제어 신호 CTL이 로우가 될때 턴온되는 N-채널 MOS 트랜지스터는, 출력 단자 To와 접지 GND 사이의 방전 트랜지스터(108)로서 접속된다. 방전 트랜지스터(108)의 전류 구동 가능성은 부하의 구동 가능성 보다 상당히 더 크게 설정된다.

전술된 구성에 관하여, 출력 전압 Vo가 제어 신호 CTL의 전압 레벨의 감소에 응답하여 로우 레벨로 감소하는 비율은 커패시턴스(107) 및 방전 트랜지스터의 시정수에 의해 판정될때 대체로 일정하다.

그러나, 전술된 구성에 부가로 대량의 전류 구동 가능성을 갖는 방전 트랜지스터(108)가 요구되기 때문에, DC-DC 컨버터의 비용 및 크기가 증가된다.

제어 신호 CTL이 로우로 될때 동기 정류 트랜지스터(104)가 턴온되도록 DC-DC 컨버터가 구성된 경우, DC-DC 컨버터에 부가하여 방전 트랜지스터(108)가 요구되지 않는다.

그러나, 이러한 구성에 제어 신호 CTL이 로우로 될때 제어 회로(102)에 동기 정류 트랜지스터(104)를 턴온 시키는 회로를 부가할 필요가 있다. 따라서, 제어 회로(102)를 구비한 반도체 장치의 칩 영역은 감소되고, 이에 따라 DC-DC 컨버터의 크기도 작아지게 된다.

다수의 반도체 집적 회로 장치(IC)는 전자 장치에 탑재된다. 이러한 반도체 집적 회로 장치 각각은 동작 전력을 필요로 한다. 통상적으로, 동작 전력은 DC-DC 컨버터에 의해 생성된다. 안정된 전력 공급원을 IC에 제공하지 못하거나 또는 IC의 전력 투입 시퀀스를 실행하지 못할 경우, IC의 오동작의 원인이 된다. 이러한 이유로, 매우 정밀한 전력 투입 동작이 요구되고 있다.

전력 공급 회로(AC-DC 컨버터)에 의한 상용 전력의 변환에 의해 생성된 DC 전력은 각종의 전자 기기용 전력원으로서 주로 사용되고 있다. 이 변환된 DC-전력은 DC-DC 컨버터에 의해 IC 각각에 대응하는 동작 전력으로 변환된다. 이 변환된 동작 전력은 대응하는 IC에 공급된다. 도 5에 관하여, 전자 장치(300)는 반도체 집적 회로 장치(301), 예를 들면 중앙 처리 장치(CPU), 칩 선택기, 및 메모리(RAM, ROM)와; 전력 공급 회로(302)와; DC-DC 컨버터(201)를 포함한다. 전력 공급 회로(302)는 여러 형태의 DC 전력 Vcc 및 Vin으로 상용 전력 VA를 변환한다. DC-DC 컨버터(201)는 변환된 DC-전압 Vin을 조절하여 안정된 동작 전력(즉, 출력 전압 Vout)을 얻어 반도체 집적 회로 장치(301) 각각에 이 얻어진 동작 전력을 공급한다.

도 3은 DC-DC 컨버터(201)의 회로를 도시한다. DC-DC 컨버터(201)는 1개 칩의 반도체 집적 회로 장치상에 형성된 제어 회로(202), 및 다수의 외부 소자로 구성된다. 제어 회로(202)로부터 출력되는 신호 SG1은 인헨스먼트형 N-채널 MOS 트랜지스터로 구성된 출력 트랜지스터(203)의 게이트에 공급된다. DC 공급 전압 Vin은 도 5에 도시된 전력 공급 회로(302)로부터 출력 트랜지스터(203)의 드레인에 공급되고, 출력 트랜지스터(203)의 소스는 출력 코일(204)를 통해 출력 단자(205)에 접속된다. 또한, 출력 단자(205)는 부하로서 제공되는 반도체 집적 회로 장치(301) 각각에 접속된다.

출력 트랜지스터(203)의 소스는 쇼트키 다이오드로 구성된 플라이휠 다이오드(206)의 캐소드에 접속된다. 플라이휠 다이오드(206)의 애노드는 접지 GND에 접속된다. 출력 코일(204)과 출력 단자(205) 사이의 접합부는 커패시터(207)를 통해 접지 GND에 접속되고, 출력 코일(204) 및 커패시터(207)로 평활 회로가 형성된다. 출력 코일(204)와 출력 단자(205) 사이의 접합부가 저항기(208)를 경유하여 제어 회로(202)에 접속되어, 출력 전압 Vout는 제어 회로(202)에 공급된다.

제어 회로(202)는 기준 전압 생성 회로(211), 초기 오동작 방지 회로(212), 삼각파 발진 회로(213), 데드 타임 회로(214), 오차 증폭 회로(215), 정전류 회로(216), PWM 비교 회로(217), 출력 회로(218), 및 제1 및 제2 트랜지스터(219)로 구성된다.

구동 전압원 Vcc는 전력 공급 회로(302)로부터 기준 전압 생성 회로(211)에 공급되고, 기준 전압 생성 회로(211)는 외부 제어 입력 단자(221)를 경유하여 도시하지 않은 외부 장치로부터 제어 신호 SG2를 입력으로 한다. 기준 전압 생성 회로(211)는 밴드 갭 기준 회로로 구성되고, 하이의 제어 신호 SG2에 응답하여 제1 기준 전압으로서 구동 전압원 Vcc로부터 기준 전압 Vref(Vcc)를 생성한다. 도 4에 도시된 바와 같이, 제어 신호 SG2가 시간 t0에서 하이가 되는 경우, 기준 전압 Vref는 소정 비율로 생성하고 규정 전압 Vref1(Vcc)에 도달한다. 결국, 기준 전압 Vref는 규정 전압 Vref1로 유지된다.

초기 오동작 방지 회로(212)는 전력 공급 회로(302)로부터 구동 전압원 Vcc이 공급되고 기준 전압 생성 회로(211)로부터 바이어스 전압으로서의 기준 전압 Vref이 공급된다. 초기 오동작 방지 회로(212)는, 도 4에 도시된 바와 같이, 규정 전압 Vref1로 상승하는 도중에 있는 기준 전압 Vref가 소정의 전압 Vref2에 도달할 경우, 하이에서 로우로 되는 해제 신호 SG3을 출력하도록 구성되어 있다: 즉, 기준 전압 Vref가 바이어스 전압(=Vref2)에 도달하는 시간 t1에서, 초기 오동작 방지 회로(212)의 동작을 허용하게 된다.

삼각파 발진 회로(213)는 전력 공급 회로(302)로부터 구동 전원 전압 Vcc이 공급되고 기준 전압 생성 회로(211)로부터 기준 전압 Vref을 바이어스 전압으로서 입력한다. 도 4에 도시된 바와 같이, 기준 전압 Vref가 소정의 전압 Vref3(Vref)로 상승하는 경우, 삼각파 발진 회로(213)는 기준 전압 Vref가 삼각파 발진 회로(213)의 발진을 허용하는 바이어스 전압(=Vref3)에 도달하는 시간 t1 내지 t2 사이의 시간에 발진을 개시하여, 소정의 전압 범위내에서 발진하는 삼각파 신호 SG4를 출력한다.

데드 타임 회로(214)는 다수의 저항기를 직렬로 접속한 분압 회로로 구성되고 기준 전압 생성 회로(211)로부터 기준 전압 Vref을 공급받아 그 전압을 분압한다. 이렇게 분압된 전압은 제하 신호로서 출력된다. 도 4에 도시된 바와 같이, 제어 신호 SG2가 시간 t0에서 하이인 경우, 제한 신호 SG5는 기준 전압 Vref와 마찬가지로 소정의 비율로 상승한다. 제한 신호 SG5는 시간 t2에서 정격 전압 또는 소정의 전압 Vk(Vref1)에 도달하고 그 정격 전압 Vk로 유지된다. 그후, 제한 신호 SG5의 정격 전압은 데드 시간 회로(214)에서 저항 분압 비율을 제어하여 삼각파 신호 SG4의 최대치 보다 약간 작은 값으로 정해진다. 특히, 삼각파 신호 SG4가 PWM 비교 회로(217)에 의하여 제한 신호 SG5와 비교될 때, 정격 전압 Vk는 출력 회로(218)로부터의 출력 신호 SG1의 펄스 신호의 듀티 비가 90%로 되는 값으로 정해진다.

오차 증폭 회로(215)는 검출 전압을 공급하기 위한 입력 단자로서 제공되는 반전 입력 단자와, 제1 및 제2 기준 전압 입력 단자로서 제공되는 비반전 입력 단자를 구비한다. 반전 입력 단자는 저항기(208)를 경유하여 출력 전압 Vout를 공급받는다. 오차 증폭 회로(215)는 전력 공급 회로로부터 구동 전원 전압을 공급받고 기준 전압 생성 회로(211)로부터 기준 전압 Vref를 바이어스 전압으로서 공급받는다. 오차 증폭 회로(215)의 비반전 입력 단자는 외부 커패시터(222)를 경유하여 접지 GND에 접속된다. 커패시터(222)는 기준 전압 생성 회로(211)로부터 공급받은 기준 전압 Vref에 따라 동작하는 정전류 회로(216)로부터 정전류를 공급받는다. 커패시터(222)는 정전류 회로(216)로부터 공급받은 정전류에 의해 충전되고, 정전류의 충전 전압 Vsof는 기준 전압 Vref로 상승한다. 즉, 충전 전압 Vsof는 제1 기준 전압으로서 제공되는 기준 전압 Vref에 관하여 제2 기준 전압으로서 제공된다. 충전 전압 Vsof는 기준 전압 생성 회로(211) 및 커패시터(222)에 의해 생성된다.

오차 증폭 회로(215)의 제2 비반전 입력 단자는 소프트 개시용 제1 트랜지스터(219)의 콜렉터에 접속되고 제1 트랜지스터(219)의 이미터는 접지 GND에 접속된다. 제1 트랜지스터(219)의 베이스는 초기 오동작 방지 회로(212)로부터 해제 신호 SG3이 입력된다. 따라서, 해제 신호 SG3이 시간 t1에서 하이에서 로우로 하강하여 온 상태에서 오프 상태로 제1 트랜지스터(219)를 전환하는 경우, 정전류 회로(216)로부터의 정전류에 의한 커패시터(222)의 충전이 개시된다. 결국, 도 4에 도시된 바와 같이, 충전 전압 Vsof는 시간 t1에서 상승을 개시한다.

외부 커패시터(223) 및 저항기(224)로 구성된 직렬 회로가 오차 증폭 회로(215)의 출력 단자와 반전 입력 단자 사이에 접속되어 오차 증폭 회로(215)의 발진을 방지한다.

오차 증폭 회로(215)는 기준 전압 Vref 또는 충전 전압 Vsof 중 전압이 작은 쪽의 전압과 출력 전압 Vout를 비교한다. 오차 증폭 회로(215)는 비교된 전압간의 차전압 증폭에 의한 오차 출력 신호를 생성하고 오차 출력 신호 SG6를 다음 단의 PWM 비교 회로(217)로 출력한다.

도 4에 도시된 바와 같이, 오차 증폭 회로(215)는 기준 전압 Vref이 소정의 전압에 도달할 때까지, 즉, 초기 오동작 방지 회로(212)가 로우인 해제 신호 SG3을 출력하는 시간까지 비교 및 증폭 동작 없이 기준 전압 Vref에 대응하는 출력 전압 SG6를 출력한다. 다시 말하면, 제1 및 제2 비반전 입력 단자 중 적어도 한 단자가 제로 볼트 근방의 전압일 때 논리 반전이 발생하기 때문에, 바이어스 전압, 즉 기준 전압 Vref와 같은 크기를 갖는 또는 오차 출력 신호 SG6이 출력된다.

시간 t1에서, 오차 증폭 회로(215)는 기준 전압 Vref 또는 충전 전압 Vsof 중 낮은 쪽의 전압과 출력 전압 Vout를 비교하여, 전압간의 전위차를 증폭한다.

PWM 비교 회로(217)는 전력 공급 회로(302)로부터 구동 전원 전압 Vcc를 공급받고 반전 이별 단자 및 제1 및 제2 비반전 입력 단자를 구비한다. PWM 비교 회로(217)의 비반전 입력 단자는 삼각파 발진 회로(213)로부터 삼각파 신호 SG4를 공급받는다. PWM 비교 회로(217)의 제1 비반전 입력 단자에는 오차 증폭 회로(215)로부터 오차 입력 신호 SG6이 입력된다. PWM 비교 회로(217)의 제2 비반전 입력 단자에는 데드 시간 회로(214)로부터 제한 신호 SG5가 입력된다.

PWM 비교 회로(217)는 오차 출력 신호 SG6 또는 제한 신호 SG5 중에서 작은 전압의 신호와, 삼각파 신호 SG4를 비교한다. PWM 비교 회로(217)는 출력 회로(218)에 듀티 제어 신호 SG7로서 펄스 신호를 출력하는데, 이 펄스 신호는 삼각파 신호 SG4가 비교되는 신호 보다 큰 전압을 가질때 로우가 되고, 비교되는 전압과 같거나 또는 작은 전압을 가질때 하이가 된다.

PWM 비교 회로(217)의 출력 단자는 제2 트랜지스터(220)의 콜렉터에 접속되고 이 트랜지스터의 이미터는 접지 GND에 접속된다. 제2 트랜지스터(220)의 베이스는 초기 오동작 방지 회로(212)로부터 해제 신호 SG3을 입력으로 한다. 따라서, 해제 신호 SG3이 로우로 하강하여 제2 트랜지스터(220)가 턴오프될 때, 듀티 제어 신호 SG7은 다음 단의 출력 단(218)에 출력된다. 출력 회로(218)는 전력 공급 회로(302)로부터 구동 전원 전압 Vcc를 공급받는다. 출력 회로(218)는 출력 신호 SG7를 공급받아 트랜지스터(203)의 게이트에 공급한다.

DC-DC 컨버터(201)는 기준 전압 생성 회로(211)에 외부 소자로부터 로우 제어 신호 SG2가 공급되고 구동 전원 전압 Vcc가 도 5에 도시된 전력 공급 회로(302)의 회로(211~213, 215, 217, 218)에 공급될때 정지 상태가 된다.

즉, 기준 전압 생성용 기준 전압 Vref가 제로 볼트가 된다. 따라서, 제로 볼트의 기준 전압 Vref가 오차 증폭 회로(215)의 비반전 입력 단자에 공급되고, 초기 오차 오동작 방지 회로(212)에 제로 볼트의 기준 전압 Vref을 공급된다. 해제 신호 SG3이 하이이므로, 제1 및 제2 트랜지스터(219, 220)는 온 상태가 된다. 결국, 오차 증폭 회로(215)의 제1 비반전 입력 단자가 제로 볼트가 된다. 또한, 제2 트랜지스터(220)는 오프 상태가 되고, 출력 전압 Vout은 제로 볼트가 된다.

하이인 제어 신호 SG2가 시간 t0에서 외부 소자로부터 기준 전압 생성 회로(211)에 공급되는 경우, DC-DC 컨버터(201)는 동작을 개시한다. 하이의 제어 신호 SG2에 응답하여, 기준 전압 생성 회로(211)는 구동 전원 전압 Vcc에 기초하여 기준 전압 Vref를 생성한다. 이 때, 도 4에 도시된 바와 같이, 기준 전압 Vref는 소정의 비율로 상승하여 규정 전압 Vref1까지 상승한다. 점차 상승하는 기준 전압 Vref는 초기 오동작 방지 회로(212), 삼각파 발진 회로, 데드 시간 회로(214), 오차 증폭 회로(215)의 비반전 입력 단자, 및 정전류 회로에 공급된다.

이 때, 상승하는 기준 전압 Vref이 오차 증폭 회로(215)의 제1 비반전 입력 단자에 공급되지만, 오차 증폭 회로(215)의 제2 비반전 입력 단자에 입력되는 충전 전압 Vsof는 제로 볼트이다. 그러므로, 오차 증폭 회로(215)의 오차 출력 신호 SG6은 상승되어 기준 전압 Vref와 같은 크기를 가진다. 또한, 데드 시간 회로(214)는 기준 전압 Vref에 비례하는 제한 신호 SG5를 PWM 비교 회로(217)에 공급한다.

따라서, PWM 비교 회로(217)는 삼각파 발진 회로(213)로부터의 삼각파 신호 SG4와 데드 시간 회로(214)로부터의 제한 신호 SG5를 비교한다. 이 때, 삼각파 발진 회로(213)는 아직 발진이 개시하고 있지 않고, 삼각파 신호 SG4는 제로 볼트이다. 그 결과, PWM 비교 회로(217)는 듀티 제어 신호 SG7를 출력한다. 그러나, 제2 트랜지스터(220)이 온 상태이므로, 듀티 제어 신호 SG7는 로우로 된다. 출력 회로(218)는 여전히 로우 신호 SG1을 출력하므로, 출력 트랜지스터(203)는 오프 상태이다.

시간 t1에서, 초기 오동작 방지 회로(212)는 제1 및 제2 트랜지스터(219, 220)에 베이스에 해제 신호 SG3을 입력하여, 제1 및 제2 트랜지스터(219, 220)를 턴오프한다. 제1 트랜지스터(219)가 턴오프될때, 커패시터(222)는 충전을 개시하고, 충전 전압 Vsof을 오차 증폭 회로(215)의 비반전 입력 단자에 공급한다. 충전 전압 Vsof가 기준 전압 Vref 보다 작기때문에, 오차 증폭 회로(215)는 출력 전압 Vout를 충전 전압 Vsof와 비교하고 전압간의 차전압을 증폭한다. 그런 다음, 오차 출력 신호 SG6를 PWM 비교 회로(217)에 출력한다. 시간 t1 직후에, 출력 전압 Vout은 제로 볼트이고, 충전 전압 Vsof는 제로 볼트 보다 약간 크다. 그러므로, 충전 전압 Vsof와 출력 전압 Vout 간의 전압차가 작기 때문에, 오차 출력 신호 SG6은 하강한다.

시간 t1에서, 삼각파 발진 회로(213)는 아직 발진을 개시하지 않는다. 그러므로, 오차 증폭 회로(215)로부터의 오차 출력 신호 SG6이 데드 시간 회로(214)로부터의 제한 신호 SG5 보다 작게 될 때까지, PWM 비교 회로(217)는 제한 신호 SG5를 삼각파 신호 SG4와 비교한다. 오차 출력 신호 SG6이 제한 신호 SG5 보다 작게될때, PWM 비교 회로(217)는 삼각파 신호 SG4와 오차 출력 신호 SG6을 비교한다. 그러나, 삼각파 발진 회로(213)는 아직 발진을 개시하지 않고, 삼각파 신호 SG4는 제로 볼트가 된다. 그 결과, PWM 비교 회로(217)는 하이인 듀티 제어 신호 SG7를 출력한다.

이 때, 제2 트랜지스터(220)가 오프 상태로 되므로, 하이의 듀티 제어 신호 SG7은 출력 회로(218)에 출력된다. 따라서, 출력 회로(218)로부터 출력되는 신호 SG1은 하이가 되고, 출력 트랜지스터(203)는 턴온된다. 전원 전압 Vin은 출력 코일(204)을 통해 출력 단자(205)에 공급되고, 출력 전압 Vout는 제로 볼트에서 전원 전압으로 상승한다. 이 상승하는 출력 전압 Vout는 오차 증폭 회로(215)에 공급된다.

삼각파 발진 회로(213)는 삼각파 신호 SG4를 발진하여 출력한다. 삼각파 신호 SG4는 오차 출력 신호 SG6 보다 크게 될때, PWM 비교 회로(217)의 듀티 제어 신호 SG7은 로우가 된다. 출력 회로(217)로부터의 출력 신호 SG1은 로우가 되고, 출력 트랜지스터(203)는 턴오프된다. 그 결과, 커패시터(207)의 전원 전압이 차단되기 때문에, 커패시터(207)는 방전되어 출력 전압 Vout를 저하시킨다.

오차 증폭 회로(215)는 상승하는 출력 전압 Vout과 충전 전압 Vsof를 비교하고 PWM 비교 회로(217)에 오차 출력 신호 SG6를 출력한다. 상승하는 출력 전압 Vout은 충전 전압 Vsof 보다 크기 때문에, 오차 증폭 회로(215)로부터의 오차 출력 신호 SG6은 삼각파 신호 SG4 보다 작다.

따라서, PWM 비교 회로(217)는 듀티 제어 신호 SG7의 출력을 유지한다. 더 상세하게 말하자면, 출력 전압 Vout는 계속해서 하강하고 출력 트랜지스터(203)는 계속해서 오프 상태로 유지된다.

출력 전압 Vout가 충전 전압 Vsof 보다 작게 될때, 오차 증폭 회로(215)로부터의 오차 출력 신호 SG6의 전압은 상승하여 삼각파 신호 SG4의 발진 범위에 대응하는 전압 범위에 도달한다. 오차 출력 신호 SG6이 삼각파 신호 SG4의 발진 범위에 대응하는 전압 범위에 도달할때, PWM 비교 회로(217)는 듀티 제어 신호 SG7를 출력하며, 이 듀티 제어 신호는 삼각파 신호 SG4 보다 더 클때 하이가 되고 삼각파 신호 SG4 보다 더 작을때 로우가 된다.

DC-DC 컨버터(201)는 출력 전압 Vout를 상승하고 있는 충전 전압 Vsof가 되도록 제어한다. 출력 전압 Vsof가 규정 전압 Vref1에 도달할때, DC-DC 컨버터(201)는 출력 전압 Vout를 제어하여 출력 전압 Vout가 기준 전압 Vref, 즉 규정 전압 Vref1로 유지되게 한다.

즉, 정상 상태에서, 오차 증폭 회로(215)는 기준 전압 Vref(소정의 전압 Vref1)을 출력 전압 Vout과 비교하고 PWM 비교 회로(217)에 그 에러 출력 신호 SG6를 출력한다. PWM 비교 회로(217)는 오차 출력 신호 SG6를 삼각파 신호 SG4와 비교하고 듀티 제어를 통해 출력 트랜지스터(203)를 제어하기 위해 듀티 제어 신호 SG7를 출력한다. 그러므로, DC-DC 컨버터(201)를 제어하여 출력 전압 Vout가 기준 전압 Vref(소정의 전압 Vref)로 유지되게 한다.

전력 투입시(즉, 로우의 제어 신호 SG2 입력시)에, DC-DC 컨버터(201)는 출력 전압 Vout를 기준 전압 Vref인 규정 전압 Vref1로 점차 상승시켜 소프트 개시 동작을 실행한다. 제1 트랜지스터(219), 커패시터(222), 오차 증폭 회로(215), 및 정전류 회로(216)로 구성된 소프트 개시 회로에서, DC-DC 컨버터(201)는 충전 전압 Vsof로의 상승에 따라 기준 전압 Vref로 출력 전압 Vout를 상승시킨다. 출력 전압 Vout가 기준 전압 Vref인 소정의 규정 전압 Vref1까지 상승되는 경우, 출력 트랜지스터(203)는 온 상태로 유지된다. 그러나, 소프트한 개시 회로 의해서 출력 트랜지스터(203)는 온 상태로 유지되지 못하게 되고, 트랜지스터(203)의 열화는 방지된다.

DC-DC 컨버터에 의한 소프트 동작 개시시 초기 오동작 방지 회로(212)가 로우의 해제 신호 SG3을 출력하는 경우, 듀티 제어 신호 SG7는 바로 충전 전압 Vsof 에 상관없이 하이로 되고, 출력 트랜지스터(203)는 즉시 턴온된다. 즉, 소프트 개시 기능은 일시적으로 동작하지 않는다. 이것은 삼각파 발진 회로(213)가 해제 신호 SG3이 로우일때에도 발진하지 않기 때문이다.

출력 트랜지스터(203)가 소프트 개시 동작이 실행되기 전에 일시적으로 턴온되기 때문에, 과전류가 출력 트랜지스터(203)로 흐르게 되어, 출력 트랜지스터(203)를 열화 저하시키게 된다.

급격한 출력 트랜지스터(203)의 턴온에 의해, 출력 전압 Vout은 급격히 상승하고 불안정하게 된다. 이러한 불안정한 출력 전압 Vout는 반도체 집적 회로 장치 각각에 동작 전력으로서 공급되고, 반도체 집적 회로 장치 사이에서 오동작을 발생시킨다. 특히, 반도체 집적 회로 장치(301)가 소정의 타이밍, 즉 소정의 시퀀스에 따라 턴온되도록 요구되는 경우에는 문제가 된다.

불일정한 입력이 공급될때, PWM 비교 회로(217)는 하이의 듀티 제어 신호 SG7를 출력하게 되며, 이런 경우에 유사한 문제가 발생하게 된다.

따라서, 본 발명의 제1 목적은 회로 점유 영역이 감소되고 부하와는 상관없이 하강 구간의 출력 전압을 제어할 수 있는 방전 제어 회로를 공급하는데 있다.

본 발명의 제2 목적은 소프트 개시 동작의 실행을 확실하게 하고 안정된 출력 전압 공급을 가능케하는 DC-DC 컨버터를 제공하는데 있다.

도 1은 종래의 DC-DC 컨버터를 도시하는 회로도.

도 2는 도 1의 종래의 DC-DC 컨버터의 동작을 설명하기 위한 파형도.

도 3은 종래의 DC-DC 컨버터를 더 상세하게 도시한 도면.

도 4는 도 3의 종래의 DC-DC 컨버터의 동작을 설명하기 위한 파형도.

도 5는 전자 장치의 동작 전력 공급 시스템의 블럭도.

도 6은 본 발명의 윤곽을 도시한 블럭도.

도 7 은 본 발명의 제1 실시예에 따른 DC-DC 컨버터를 도시한 회로도.

도 8은 제1 실시예에 따른 DC-DC 컨버터의 동작을 도시한 파형도.

도 9는 본 발명의 제2 실시예에 따른 DC-DC 컨버터를 도시한 회로도.

도 10은 본 발명의 제3 실시예에 따른 DC-DC 컨버터를 도시한 회로도.

도 11은 방전 제어 회로를 사용하는 일례를 도시한 회로도.

도 12는 본 발명의 제4 실시예에 따른 DC-DC 컨버터를 도시한 회로도.

도 13은 도 12의 DC-DC 컨버터의 동작을 설명하기 위한 파형도.

도 14는 본 발명의 제5 실시예에 따른 DC-DC 컨버터를 도시한 회로도.

도 15는 도 14의 DC-DC 컨버터의 동작을 설명하기 위한 파형도.

도 16은 제5 실시예에 따른 DC-DC 컨버터의 변형예를 도시한 회로도.

도 17a 및 도 17b는 본 발명의 제6 실시예에 따른 DC-DC 컨버터를 도시한 회로도.

도 18은 제6 실시예에 따른 DC-DC 컨버터의 동작을 설명하기 위한 파형도.

* 도면의 주요부분에 대한 부호의 설명

102 : 제어 회로

202 : 삼각파 발진 회로

211 : 기준 전압 생성 회로

212 : 초기 오동작 방지 회로

215 : 오차 증폭 회로

217 : PWM 비교 회로

218 : 출력 회로

간단하게 말하자면, 본 발명은 출력 트랜지스터를 제어하는 회로를 제공한다. 이 회로는 출력 트랜지스터에 결합되어, 외부 입력된 제어 신호에 응답하여 출력 트랜지스터를 구동하기 위한 제1 제어기 회로와, 인액티브한 입력 제어 신호에 응답하여 방전 동작을 실행하고 방전 동작이 실행될때 출력 트랜지스터의 동작 시간을 점차 감소시키도록 제1 제어기 회로를 제어하는 제2 제어기 회로를 구비한다.

본 발명은 출력 트랜지스터를 제어하는 DC-DC 컨버터 제어 회로를 구동하는 방법을 제공한다. 이런 구동 방법은, 기준 전압 입력 단자 및 검출된 전압 입력 단자를 구비하는 오차 증폭 회로를 제공하는 단계를 포함하는데, 이 기준 전압 입력 단자에는 규정 전압 쪽으로 변화하고 규정 전압을 유지하는 기준 전압이 공급되며, 이 검출된 전압 입력 단자에는 출력 트랜지스터의 동작을 절환시킴으로써 생성되는 검출된 전압이 공급되고; 검출된 전압과 기준 전압을 비교하여 오차 증폭 회로를 사용하여 오차 증폭된 출력 신호를 발생시키는 단계와; 삼각파 신호를 발생하는 삼각파 발진 회로를 제공하는 단계와; 삼각파 신호가 공급되는 제1 입력 단자와 오차 증폭된 출력 신호가 공급되는 제2 입력 단자를 가진 PWM 비교 회로를 제공하는 단계와;

PWM 비교 회로를 이용하여 삼각파 신호와 오차 증폭된 출력 신호를 비교하여 제어 신호를 발생하는 단계와;

검출된 전압이 기준 전압에 가까워지도록 제어 신호를 공급함으로써 출력 트랜지스터를 온/오프 시키는 단계와; 삼각파 발진 회로가 삼각파 신호 생성을 개시할 때까지 출력 트랜지스터를 오프 상태로 유지시키는 단계를 포함한다.

본 발명은 출력 트랜지스터를 제어하는 DC-DC 컨버터 회로를 구동하는 방법을 제공한다. 이러한 구동 방법은, 제1 및 제2 기준 전압 입력 단자, 및 검출된 전압 단자를 가진 오차 증폭 회로를 제공하는 단계를 포함하는데, 이 검출된 전압 입력 단자에는 출력 트랜지스터의 절환 동작에 의해 생성되는 검출되는 전압이 공급되고, 이 제1 기준 전압 입력 단자에는 규정 전압으로서 제1 기준 전압이 공급되고, 이 제2 기준 전압 입력 단자에는 제1 기준 전압 쪽으로 변화시키는 제2 기준 전압이 공급되고;

상기 제2 기준 전압이 변화하는 경우 오차 증폭 회로를 사용하여 검출된 전압과 제2 기준 전압을 비교하여 오차 증폭된 출력 신호를 생성하는 단계와; 오차 증폭 회로를 이용하여 검출된 전압과 제1 기준 전압을 비교하여 제2 기준 전압이 변화되지 않는 오차 증폭된 출력 신호를 생성하는 단계와; 삼각파 신호를 생성하는 삼각파 발진 회로를 제공하는 단계와; 삼각파 신호가 공급되는 제1 입력 단자와 오차 증폭된 출력 신호가 입력되는 제2 입력 단자를 가진 PWM 비교 회로를 제공하는 단계와; PWM 비교 회로를 이용하여 오차 증폭된 출력 신호와 삼각파 신호를 비교하여 제어 신호를 발생하는 단계와; 검출된 전압이 제1 및 제2 기준 전압에 가깝도록 제어 신호를 공급함으로써 출력 트랜지스터를 온/오프시키는 단계와; 삼각파 발진 회로가 삼각파 신호의 생성을 개시할 때까지 오차 증폭 회로와 PWM 비교 회로의 출력들 중에서 적어도 하나와, 제2 기준 전압 입력 단자를 접지시키는 단계와; 삼각파 발진 회로가 삼각파 신호의 발생을 개시한 후, 오차 증폭 회로와 PWM 비교 회로의 출력들 중에서 적어도 하나 및 제2 기준 전압 입력 단자를 접속 해제시키는 단계를 포함한다.

본 발명은 출력 트랜지스터를 제어하는 DC-DC 컨버터 회로를 제공한다. 이 회로는, 출력 트랜지스터의 절환 동작에 의해 생성되는 검출된 전압이 공급되고, 규정 전압 쪽으로 변화하고 규정 전압을 유지하는 기준 전압이 공급되는 오차 증폭 회로를 포함하는데, 이 오차 증폭 회로는 또한 오차 증폭된 출력 신호를 출력하도록 검출된 전압과 기준 전압을 비교하며; 삼각파 신호를 생성하는 삼각파 발진 회로와; 삼각파 발진 회로 및 오차 증폭 회로에 결합되어, 삼각파 신호 및 오차 증폭된 출력 신호가 공급되고 삼각파 신호와 오차 증폭된 출력 신호를 비교하여 제어 신호를 비교하는 PWM 비교 회로를 포함하며, 이 제어 신호는 검출된 전압이 기준 전압에 가까워지도록 출력 트랜지스터를 온/오프 시키는데 사용되고; 삼각파 발진 회로가 삼각파 신호 생성을 개시할 때까지 오프 상태로 출력 트랜지스터를 유지하는 유지 회로를 포함한다.

본 발명은 출력 트랜지스터를 제어하는 DC-DC 컨버터 제어 회로를 공급한다. 이 회로는, 출력 트랜지스터의 절환 동작에 의해 생성되는 검출된 전압, 규정 전압으로서의 제1 기준 전압, 제1 기준 전압 쪽으로 변하는 제2 기준 전압이 공급되는 오차 증폭 회로를 포함하는데, 이 오차 증폭 회로는 검출된 전압과 제2 기준 전압을 비교하여 제2 기준 전압이 변화하는 경우 오차 증폭된 출력 신호를 출력하고, 검출된 전압과 제1 기준 전압을 비교하여 제2 기준 전압이 변화되지 않을 경우에는 오차 증폭된 출력 신호를 출력하며; 삼각파 신호를 생성하는 삼각파 발진 회로와; 삼각파 신호와 오차 증폭된 신호가 공급되어 그 삼각파 발진 신호와 오차 증폭된 신호를 비교하여 제어 신호를 생성하는 PWM 비교 회로를 포함하는데, 이 제어 신호는 제1 및 제2 기준 전압에 가까워지도록 출력 트랜지스터를 제어하는데 사용되고; 오차 증폭 회로 및 PWM 비교 회로의 출력 단자 중에서 적어도 하나의 출력 단자와 접지 사이에 접속되는 단락용 트랜지스터와; 오차 증폭 회로의 제2 기준 전압 입력 단자와 접지 사이에 접속되는 소프트 개시용 트랜지스터와; 삼각파 발진 회로가 삼각파 신호 생성을 개시할 때까지 소프트 개시용 트랜지스터 및 단락용 트랜지스터를 턴온시키고, 삼각파 발진 회로가 삼각파 신호의 생성을 개시한 후에 소프트 개시용 트랜지스터 및 단락용 트랜지스터를 턴오프시키는 초기 오동작 방지 회로를 포함한다.

본 발명은 출력 트랜지스터를 제어하는 DC-DC 컨버터 제어 회로를 제공한다. 이 회로는, 기준 전압을 생성하는 기준 전압 생성 회로와; 규정 전압 쪽으로 변화하여 규정 전압을 유지하는 기준 전압이 공급되고 출력 트랜지스터의 절환 동작에 의해 생성되는 검출된 전압이 공급되는 오차 증폭 회로를 포함하는데, 이 오차 증폭 회로는 또한 검출된 전압과 기준 전압을 비교하여 에러 증폭된 출력 신호를 출력하며; 삼각파 신호를 생성하는 삼각파 발진 회로와; 오차 증폭 회로 및 삼각파 발진 회로에 결합되어, 삼각파 신호 및 오차 증폭된 출력 신호가 공급되고, 삼각파 신호와 오차 증폭된 출력 신호를 비교하여 제어 신호를 발생시키는 PWM 비교 회로를 포함하는데, 이 제어 신호는 검출된 전압이 기준 전압에 가까워지도록 출력 트랜지스터를 턴온/턴오프시키는데 사용되고; 기준 전압 및 규정 전압이 공급되고 기준 전압이 규정 전압에 도달하는지의 여부를 판정하고 그 결정에 대한 판정 신호를 출력하는 기준 전압 판정 회로와; 판정 신호가 공급되고 기준 전압이 규정 전압에 도달하는 동안에는 출력 트랜지스터를 턴오프시키는 정지 회로를 포함한다.

본 발명은 DC-DC 컨버터를 구비하는데, 이 컨버터는 출력 코일 및 커패시터로 구성된 평활 회로와; 그 평활 회로에 접속되어 DC-DC 컨버터의 출력 단자에 출력 전압을 발생시키는 출력 트랜지스터와; 제1 기준 전압을 생성하는 제1 기준 전압 생성 회로와; 제1 기준 전압이 공급되고 규정 전압으로 변화하는 제2 기준 전압을 생성하는 제2 기준 전압 생성 회로와; 출력 전압, 규정 전압으로서의 제1 기준 전압 및 제2 기준 전압이 공급되는 오차 증폭 회로를 포함하며, 이 오차 증폭 회로는 또한 제2 기준 전압이 변화하는 경우 출력 전압과 제2 기준 전압을 비교하여 오차 증폭된 출력 신호를 출력하고, 제2 기준 전압이 변화되지 않은 경우에는 출력 전압과 제1 기준 전압을 비교하여 오차 증폭된 출력 신호를 출력하는 오차 증폭 회로와; 삼각파 신호를 생성하는 삼각파 발진 회로와; 삼각파 신호 및 오차 증폭된 출력 신호가 입력되어 그 입력된 삼각파 출력 신호 및 오차 증폭된 출력 신호를 비교하여, 제1 및 제2 기준 전압에 가깝도록 출력 트랜지스터를 턴온/턴오프시키는 제어 신호를 생성하는 PWM 비교 회로와, 삼각파 발진 회로가 삼각파 신호의 생성을 개시할 때까지 오프 상태로 출력 트랜지스터를 유지시키는 유지 회로를 포함한다.

본 발명은 다수의 출력 트랜지스터 각각을 제어하는 다수의 제어 회로를 갖는 DC-DC 컨버터를 제공한다. 각각의 제어 회로는, 규정 전압 쪽으로 변화하여 규정 전압을 유지하는 기준 전압이 공급되고 출력 트랜지스터의 절환 동작에 의해 생성되는 검출된 전압이 공급되며, 또한 검출된 전압과 기준 전압을 비교하여 오차 증폭된 출력 신호를 출력하는 오차 증폭 회로와; 삼각파 신호를 생성하는 삼각파 발진 회로와; 오차 증폭 회로 및 삼각파 발진 회로에 결합되어, 삼각파 신호 및 오차 출력 신호가 공급되고 이 공급된 삼각파 신호 및 오차 증폭 출력 신호를 비교하여 제어 신호를 출력하는 오차 증폭 회로를 포함하는데, 이 제어 신호는 검출된 전압이 기준 전압에 가까워지도록 출력 트랜지스터를 턴온/오프시킨다.

임의의 제어 회로는 제어 회로를 가동시키기 위한 다수의 가동 신호를 입력으로 하고 제어 회로 각각에 모든 가동 신호가 제공할때까지 출력 트랜지스터 모두를 오프 상태로 유지시키는 유지 회로를 구비한다.

본 발명은 DC-DC 컨버터를 구비한 전자 장치를 제공한다. 이 DC-DC 컨버터는, 출력 코일 및 커패시터로 구성된 평활 회로와; 이 평활 회로에 접속되어 DC-DC 컨버터의 출력 단자에서 출력 전압을 발생하는 출력 트랜지스터와; 제1 기준 전압을 생성하는 제1 기준 전압 생성 회로와; 제1 기준 전압이 공급되고 규정 전압으로 변화하는 제2 기준 전압을 생성하는 제2 기준 전압 생성 회로와; 출력 전압, 규정 전압으로서의 제1 기준 전압 및 제2 기준 전압이 공급되고, 제2 기준 전압이 변화하는 경우 제2 기준 전압과 출력 전압을 비교하여 오차 증폭된 신호를 출력하고, 제2 기준 전압이 변화되지 않는 경우 제1 기준 전압과 출력 전압을 비교하여 오차 증폭된 출력 신호를 출력하는 오차 증폭 회로와; 삼각파 신호를 생성하는 삼각파 발진 회로와; 삼각파 신호 및 오차 증폭된 출력 신호를 입력으로 하고 입력된 삼각파 신호와 오차 증폭된 출력 신호를 비교하여, 출력 전압이 제1 및 제2 기준 전압에 가까워지도록 출력 트랜지스터를 제어하기 위한 제어 신호를 생성하는 PWM 비교 회로와; 삼각파 발진 회로가 삼각파 신호의 생성을 개시할 때까지 오프 상태로 출력 트랜지스터를 유지시키는 유지 회로를 포함한다.

본 발명은 DC-DC 컨버터를 구비한 전자 기기를 제공한다. DC-DC 컨버터는 다수의 출력 트랜지스터를 각각 제어하는 다수의 제어 회로를 구비한다. 각각의 제어 회로는, 규정 전압 쪽으로 변화하여 규정 전압을 유지하는 기준 전압을 공급받고 출력 트랜지스터의 절환 동작에 의해 생성되는 검출된 전압을 공급받으며, 검출된 전압과 기준 전압을 비교하여 오차 증폭된 출력 신호를 출력하는 오차 증폭 회로와; 삼각파 신호를 생성하는 삼각파 발진 회로와; 오차 증폭 회로 및 삼각파 발진 회로에 결합되어, 삼각파 신호 및 오차 증폭된 출력 신호를 입력으로 하고 삼각파 신호와 오차 증폭된 출력 신호를 비교하며, 검출된 전압이 기준 전압에 가깝도록 출력 트랜지스터를 턴온/오프시키는 PWM 비교 회로를 포함한다. 임의의 제어 회로는 제어 회로를 각각 가동시키는 다수의 가동 신호를 입력으로 하고 모든 가동 신호가 제어 회로 각각에 제공될 때까지 오프 상태로 모드 출력 트랜지스터를 유지시키는 유지 회로를 구비한다.

본 발명은 부하 회로에 전력 공급 전압을 공급하는 직렬 조정기(regulator)를 공급한다. 이 조정기는 전력 공급원과 부하 회로 사이에 결합되는 출력 트랜지스터, 및 출력 트랜지스터를 제어하는 회로를 구비한다. 이 회로는, 출력 트랜지스터에 결합되어 외부에서 입력되는 제어 신호에 응답하여 출력 트랜지스터를 구동하는 제1 제어기 회로와; 인액티브인 입력 제어 신호에 응답하여 방전 동작을 실행하고 방전 동작이 실행될때 출력 트랜지스터의 동작 시간을 점차 감소시키도록 제1 제어기 회로를 제어하는 제2 제어기 회로를 구비한다.

본 발명의 또다른 양상 및 이점을 첨부 도면을 참조하여 본 발명의 원리의 일례를 기술하는 이하의 설명을 통해 명백하게 알 수 있을 것이다.

도면에서, 동일 도면 부호는 동일 소자를 나타내는데 사용된다. 도 6은 본 발명에 따른 제어 회로의 윤곽을 도시한 도면이다. 제1 제어부(133)는 외부 장치로부터 입력되는 제어 신호 CTL에 기포하여 출력 트랜지스터(113)의 스위칭 동작을 제어한다. 제2 제어부(134)는 제어 신호 CTL의 입력의 정지를 초래하는 커패시터(도시되지 않음)의 방전 동작을 이용하여, 출력 트랜지스터(113)이 턴온되는 시간 기간을 점차 감소시킨다(제1 실시예).

도 7은 본 발명의 제1 실시예에 따른 DC-DC 컨버터를 도시한 도면이다.

DC-DC 컨버터(111)는 단일 칩 집적 회로상에 형성되는 것이 바람직한 제어 회로(112) 및 다수의 외부 소자로 구성된다. 제어 회로(112)로부터의 제1 출력 신호 OUT1은 출력 트랜지스터(113)의 게이트에 출력된다. 출력 트랜지스터로 N-채널 MOS 트랜지스터를 사용하는 것이 바람직하며, 출력 트랜지스터(113)의 드레인은 전력원 Vcc에 접속된다.

출력 트랜지스터(113)의 소스는 N-채널 MOS 트랜지스터로 구성된 동기 정류 트랜지스터(114)의 드레인에 접속된다. 그 트랜지스터(114)의 게이트에는 제어 회로(112)로부터 제2 출력 신호 OUT2가 입력되고, 소스는 접지 GND로 접속된다.

출력 트랜지스터(113)의 소스는 출력 코일(115)을 지나 출력 단자에 접속되고 또한 플라이휠 다이오드(116)의 캐소드에 접속된다. 플라이휠 다이오드(116)의 애노드는 접지 GND에 접속된다. 출력 단자 To는 커패시터(117)를 지나 접지 GND에 접속된다.

출력 트랜지스터(113), 동기 정류 트랜지스터(114), 출력 코일(115), 플라이휠 다이오드(116), 및 커패시터(117)는 전술된 종래의 DC-DC 컨버터에서와 같은 방법으로 동작한다.

출력 단자 To는 저항기 R1, R2를 지나 접지 GND에 접속된다. 출력 단자 To로부터 출력되는 전압 Vo를 검출하기 위해, 저항기 R1, R2는 저항 값의 비율로 출력 전압 Vo를 분압한다. 분압된 전압이 입력 신호 IN로서 제어 회로(112)내의 오차 증폭 회로(118a)의 네거티브 입력 단자에 입력된다.

오차 증폭 회로(118a)는 제1 및 제2 포지티브 입력 단자를 가진다. 오차 증폭 회로(118a)는 포지티브 입력 단자로 입력되는 전압중 낮은 전압과 네거티브 입력 단자로 입력되는 전압과의 차에 상당하는 전압을 출력한다. 더 구체적으로 말하자면, 포지티브 입력 단자의 전압 중 가장 낮은 전압이 네거티브 입력 단자의 전압 보다 큰 경우, 출력 전압은 상승한다. 반대로, 포지티브 입력 단자의 전압중 가장 낮은 전압이 네거티브 단자의 전압 보다 작은 경우는, 출력 전압이 감소한다.

오차 증폭 회로(118a)의 제1 포지티브 입력 단자는 절환 회로(119)에 접속되고 외부 커패시터(120)를 지나 접지 GND에 접속된다.

입력 회로(131)(이하에서 기술됨)로부터 입력되는 신호에 기초하여, 절환 회로(119)는 커패시터(120)를 이동 가능한 접점(119a)을 지나 접점 a 또는 b에 접속한다. 정전류 I를 제공하는 전류원(121)는 접점 a에 접속되고 접점 b가 저항기 R3을 지나 접지 GND에 접속된다. 절환 회로(119)의 이동식 접점(119a)이 접점 포인트 a에 접속되는 경우 커패시터(120)는 전류원(121)으로부터 공급되는 정전류 I에 의해 충전되고, 이동 가능한 접점(119a)이 접점 포인트 b에 접속되는 경우 커패시터(120)에 충전되어 있는 전하가 저항기 R3을 지나 접지 GND로 방전된다.

커패시터(120)의 충전/방전 전압은 오차 증폭 회로(118a)의 제1 포지티브 입력 단자에 입력 신호 CS로서 입력된다. 전류원(121), 절환 회로(119), 및 커패시터(120)는 소프트 개시 회로를 형성하며, 이 개시 회로는 이동 가능한 접점(119a)이 접점 a로 절환되는 경우 정전류 I 및 커패시턴스(120)에 의해 정해지는 시정수를 갖는 입력 신호 CS를 소프트하게 상승시킨다.

오차 증폭 회로(118a)의 제2 포지티브 입력 단자에는 기준 전압 Vref1이 입력된다. 기준 전압 Vref1은 전원 전압 Vcc 보다 작고 저항기 R1, R2에 의하여 소망의 출력 전압 Vo의 분압에 의한 전압으로 정해진다.

오차 증폭 회로(118a)로부터 출력되는 신호는 제1 및 제2 PWM 비교 회로(122a, 123a)의 포지티브 입력 단자에 입력된다. 발진 회로(124)로부터 소정의 주파수를 갖는 삼각파는 제1 및 제2 PWM 비교 회로(122a, 123a)의 네거티브 입력 단자에 입력된다. 제1 및 제2 PWM 비교 회로(122a, 123a)는 바이어스 전압 생성 회로(125)로부터 입력되는 바이어스 전압 VB에 의해 가동된다. 기준 전압 생성 회로(도시되지 않음)는 바이어스 전압 VB를 공급받고 기준 전압 Vref를 생성한다.

제1 PWM 비교 회로(122a)는 네거티브 입력 단자에 입력되는 전압과 포지티브 입력 단자에 입력되는 전압을 비교한다. 포지티브 입력 단자에 입력되는 전압이 네거티브 입력 단자에 입력되는 전압 보다 클 경우, 제1 PWM 비교 회로(122a)는 제1 출력 회로(126)에 하이 신호를 출력한다.

제2 PWM 비교 회로(123a)는 네거티브 입력 단자에 입력되는 전압과 포지티브 입력 단자에 입력되는 전압을 비교한다. 포지티브 입력 단자에 입력되는 전압이 네거티브 입력 단자에 입력되는 전압 보다 클 경우, 제2 PWM 비교 회로(123a)는 제2 출력 회로(127)에 하이 신호를 출력한다.

제1 PWM 비교 회로(122a)로부터의 출력 신호는 제1 출력 회로(126)에 버퍼링되고, 버퍼링된 출력 신호 OUT1은 출력 트랜지스터(113)의 게이트에 출력된다. 제2 PWM 비교 회로(123a)로부터 출력되는 신호는 제2 출력 회로(127)에 의해 버퍼링되고 반전되며, 버퍼링되고 반전된 신호 OUT2는 동기 정류 트랜지스터(114)의 게이트에 출력된다.

출력 신호 OUT1은 발진 회로(124)로부터 출력되는 신호와 주파수가 동일한 펄스 신호이다. 출력 신호 OUT1이 하이가 되는 시간 기간은 오차 증폭 회로(118a)로부터 출력되는 전압 레벨이 상승함에 따라 길어지게 된다.

또한, 출력 신호 OUT2는 발진 회로(124)로부터 출력되는 신호와 주파수가 동일한 펄스 신호이다. 출력 신호 OUT2가 로우가 되는 시간 기간은 오차 증폭 회로(118a)로부터 출력 되는 전압 레벨이 감소함에 따라 길어지게 된다. 그러므로, 출력 신호 OUT2는 출력 신호 OUT1이 반전된 신호이다.

관통 전류가 전력원 Vcc에서 출력 트랜지스터(113) 및 동기 정류 트랜지스터(114)를 지나 접지 GND로 흐르지 못하도록 하기 위해서, 출력 신호 OUT1이 로우인 기간에 출력 신호 OUT2를 하이로 하는 것이 바람직하다. 예를 들면, 이러한 목적을 달성하기 위해, 오차 증폭 회로(118a)로부터 출력되어 제2 PWM 비교 회로(123a)의 포지티브 입력 단자에 입력되는 신호는 소정의 양만큼 저하될 수 있다.

신호 CS는 비교 회로(128)의 네거티브 입력 단자에 입력되고, 비교 회로(128)의 포지티브 입력 단자에는 예를 들면, 50mV 정도 낮은 전압이 기준 전압 Vref2로서 입력된다. 입력 신호 CS가 기준 전압 Vref2 보다 작은 값으로 감소되는 경우, 비교 회로(128)는 하이 신호를 출력한다. 반대로, 입력 신호 CS가 기준 전압 Vref2 보다 큰 값으로 상승되는 경우에는, 비교 회로(128)는 로우 신호를 출력한다.

비교 회로(128)로부터 출력되는 신호는 반전 회로(129)에 의해 반전되고, 반전된 신호는 OR 회로(130)로 공급된다. 반전 회로(129)는 바이어스 전압 생성 회로(125)로부터 입력되는 바이어스 전압 VB로 동작한다. 비교 회로(128), 반전 회로(129), 및 OR 회로(130)는 바이어스 유지 회로를 형성한다.

입력 회로(131)에 외부 소자로부터 제어 신호 CTL가 입력된다. 제어 신호 CTL이 하이인 경우, 입력 회로(131)는 하이 신호를 OR 회로(130) 및 절환 회로(119)로 출력한다. 제어 신호 CTL이 로우인 경우, 입력 회로(131)는 로우 신호를 출력한다.

입력 회로(131)로부터 출력되는 신호가 하이가 되는 경우, 절환 회로(119)가 전류원(121)에 커패시터를 접속하고, 로우가 되는 경우에는 커패시터(120)가 저항기 R3에 접속된다.

도 8을 참조하여, DC-DC 컨버터(111)의 동작을 기술할 것이다.

제어 신호 CTL이 하이가 되는 경우, 입력 회로(131)로부터 출력되는 신호는 하이가 되고, OR 회로(130)로부터 출력되는 신호도 하이가 된다. 결국, 바이어스 전압 VB는 바이어스 전압 생성 회로(125)로부터 반도체 집적 회로 장치 각각에 공급된다. 또한, 기준 전압 Vref1은 오차 증폭 회로(118a)에 공급되고, 기준 전압 Vref2는 비교 회로(128)에 공급된다. 절환 회로(119)는 전류원(121)을 커패시터(120)에 접속한다. 오차 증폭 회로(118a)에 입력되는 신호 CS의 전압 레벨은 전류원(121) 및 커패시터(120)에 의해 정해지는 시정수에 의해 점차 상승된다. 입력 신호 IN이 로우(접지 GND)인 경우에도, 오차 증폭 회로(118a)는 입력 신호 IN과 입력 신호 CS 사이를 비교한 결과에 기초하여 동작한다. 입력 신호 CS가 점차로 상승되기때문에, 출력 신호 Vo는 급격하게 상승하지 못하게 된다. 그래서, 출력 트랜지스터(113)가 온 상태에 있는 시간 기간은 출력 트랜지스터(113)가 오프 상태인 시간 기간 보다 훨씬 길지 않게 한다.

도 8에 도시된 바와 같이, 출력 신호 Vo는 출력 단자 To에 접속된 부하 및 전력 공급 전압에 상관없이 입력 신호 CS의 상승에 따라 점차로 상승한다. 따라서, 제어 신호 CTL의 상승 구간의 기간에서 발생하는 출력 전압 Vo의 급격한 상승에 의해 야기되는 부하 회로상의 역효과가 방지된다.

입력 신호 CS가 기준 전압 Vref1을 초과하는 경우, 출력 전압 Vo는 일정하게 된다. 다시말하면, 오차 증폭 회로(118a)는 입력 신호 IN과 기준 전압 Vref1 사이의 전위차에 기초하여 신호를 출력한다. 제1 및 제2 PWM 비교 회로(122a, 123a)는 기준 전압 Vref1과 출력 신호를 비교한다. 제1 및 제2 PWM 비교 회로(122a, 123a)로부터 출력되는 신호에 기초하여, 제1 및 제2 출력 회로(126, 127)는 출력 신호 OUT1, OUT2로서 펄스 신호를 출력한다.

신호 OUT1에 기초하여, 출력 트랜지스터(113)는 절환 동작을 행한다. 출력 트랜지스터(113)의 절환 동작의 결과로서 출력되는 전류는 출력 코일(115) 및 커패시터(117)에 의해 평활화된다. 출력 트랜지스터(113)가 턴오프되는 경우, 출력 전압 Vo는 플라이휠 다이오드(116)를 지나 커패시터(117)로부터 출력 코일(115)에 공급되는 전류에 의해 평활화된다.

출력 트랜지스터(113)가 턴오프되는 경우, 동기 정류 트랜지스터(114)는 신호 OUT2에 의해 턴온된다. 플라이휠 다이오드(116)의 포워드 전압 강하는 실질적으로 제로로 감속되기 때문에, 평활화 효율을 향상시킨다.

전술된 동작을 통해, 오차 증폭 회로(118a)에 입력되는 신호 IN이 기준 전압 Vref 보다 작은 경우, 오차 증폭 회로(118a)로부터 출력되는 전압은 상승되고, 신호 OUT1이 하이 상태를 유지하는 시간 기간이 증가된다. 결국, 출력 트랜지스터(113)이 온 상태를 유지하는 시간 기간이 더 길어지게 되어, 출력 전압 Vo이 증가하게 된다.

오차 증폭 회로(118a)에 입력되는 신호 IN의 전압 레벨이 기준 전압 Vref1 보다 더 높은 경우, 오차 증폭 회로(118a)로부터 출력되는 전압은 감소되고, 신호 OUT1이 하이 상태를 유지하는 시간 기간은 감소된다. 결국, 출력 트랜지스터(113)가 턴온되는 시간 기간은 더 짧아지게 되어, 출력 전압 Vo이 감소하게 된다.

전술된 동작을 통해, 오차 증폭 회로(118a)에 입력되는 신호 IN의 전압이 기준 전압 Vref1과 일치하고, 이로 인해 정전압을 얻을 수 있도록, 출력 전압 Vo은 수렴된다. 절환 회로(119)의 절환 동작으로, 커패시터(120)가 저항기 R3에 접속된다.

커패시터(120)에 충전되어 있는 전하는 저항기 R3을 통해 접지 GND로 방전되고, 오차 증폭 회로(118a)에 입력되는 신호 CS는 커패시터(128) 및 저항기 R3 사이에서 정해지는 시정수에 의해 점차적으로 감소된다. 이 때, 비교 회로(128)는 입력 신호 CS의 전압이 기준 전압 Vref2 보다 작게 될 때까지 로우 신호를 출력한다. 또한, 반전 회로(129)는 하이 신호를 출력하고, OR 회로(130)도 하이 신호를 출력한다.

바이어스 전압 생성 회로(125)는 입력 신호 CS의 전압이 기준 전압 Vref2 보다 더 작게 될 때까지 바이어스 전압 VB를 출력한다. 기준 전압 Vref1은 바이어스 전압 VB에 기초하여 소정의 레벨에서 유지되고 오차 증폭 회로(118a)에 공급된다.

이러한 상태에서, 입력 신호 CS의 전압이 기준 전압 Vref1 보다 작게 될때, 오차 증폭 회로(118a)의 출력 전압은 감소하고, 출력 신호 OUT1이 하이 상태를 유지하는 시간 기간은 감소된다. 그러므로, 출력 트랜지스터(113)가 턴온되는 시간 기간은 증가되어, 출력 전압 Vo가 감소하게 된다.

입력 신호 IN의 전압 레벨이 감소하고 출력 전압 Vo가 감소하고, 입력 신호 CS 또한 감소한다. 이러한 방법에서, 신호 OUT1은 고정되고, 출력 전압 Vo는 로우(접지 GND)가 된다.

제어 신호 CTL이 로우가 되는 경우, 입력 신호 CS의 전압이 감소함에 따라 출력 전압 Vo는 DC-DC 컨버터(111) 제어하에서 접지 GND로 감소된다. 그러므로, 출력 전압 Vo가 정전압에서 접지로 전압 강하하는데 필요한 시간은 실질적으로 시정수에 의해 결정되는데, 시정수는 커패시터(120) 및 저항기 R3에 의해 정해진다.

DC-DC 컨버터(111)는 이하의 이점들을 제공한다.

(A) 하이의 제어 신호 CTL이 DC-DC 컨버터에 입력되는 경우, 입력 전압 Vo는 소프트 개시 회로에 의해 점차로 상승된다.

(B) 하이의 제어 신호 CTL이 유지되는 경우, 출력 전압 Vo는 기준 전압 Vref1 및 저항기 R1 및 R2에 의해 정해지는 상태로 남아있게 된다.

(C) 제어 신호 CTL이 로우가 되는 경우, 출력 전압 Vo는 커패시터(120) 및 저항기 R3에 의해 정해지는 시정수에 따라 소정의 시간 기간내에 부하에 의한 영향을 받지 않고 접지 GND로 감소된다.

(D) 소프트 정지 회로는 커패시터(120)를 사용하여 절환 회로(119) 및 저항기 R3에 의해 제공된다.

(E) 출력 전압 Vo가 출력 트랜지스터(113)를 사용하여 커패서터(117)의 전기 방전을 제어함으로써 소정의 시간 기간 내에서 감소되기 때문에, 이러한 방전 제어를 위해 새로운 소자를 접속할 필요가 없다.

(제2 실시예)

도 9는 본 발명의 제2 실시예에 따른 DC-DC 컨버터를 도시하고 있다. 제2 실시예에서, 입력 신호 CS는 제1 및 제2 PWM 비교 회로(122b, 123b)의 포지티브 입력 단자에 입력된다. 더 상세히 말하자면, 기준 전압 Vref1만이 오차 증폭 회로(118b)의 포지티브 입력 단자에 입력되고, 오차 증폭 회로(118b)로부터 출력되는 신호는 제1 및 제2 PWM 비교 회로(122b, 123b)의 제1 포지티브 입력 단자에 입력된다. 제1 실시예에서, 소정의 주파수를 갖는 삼각파는 제1 및 제2 PWM 비교 회로(122B, 123b)의 네거티브 단자에 입력된다.

각각의 제1 및 제2 PWM 비교 회로(122b, 123b)는 제1 및 제2 포지티브 입력 단자에 입력되는 전압 중 보다 작은 전압과 네거티브 입력 단자에 입력되는 전압을 비교한다.

제어 신호 CTL이 로우에서 하이로 되는 경우, 커패시터(120)는 절환 회로(119)를 통해 전류원(121)에 접속되고, 커패시터(120)는 충전된다. 그 결과, 입력 신호 CS의 전압 레벨은 접지 GND로부터 점차적으로 상승된다. 이 때, 출력 전압 Vo가 접지 GND에 접속되어 있기 때문에, 오차 증폭 회로(118b)의 출력 전압이 상승되고, 이로 인해 제1 및 제2 PWM 비교 회로(122b, 123b)는 입력 신호 CS와 발진 회로(124)에서 생성된 신호를 비교하게 된다. 결국, 제1 PWM 비교 회로(122b)로부터의 출력 신호가 하이 상태를 유지하는 시간 간격은 점차로 상승되고, 제2 PWM 비교 회로(123b)로부터의 출력 신호가 하이 상태를 유지하는 점차로 상승되어, 출력 전압 Vo의 점차적인 상승을 초래하게 된다. 따라서, 제1 실시예에서 초래되는 것과 유사한 소프트 개시 동작이 달성된다.

입력 신호 CS의 전압이 오차 증폭 회로(118b)의 출력 전압 보다 더 높게 되는 경우, 각각의 제1 및 제2 PWM 비교 회로(122b, 123b)는 발진 회로(124)로부터 출력되는 신호와 오차 증폭 회로(118b)로부터 출력되는 신호와의 비교 결과에 상응하는 신호를 출력한다. 제1 실시예에서와 마찬가지로, 출력 전압 Vo는 기준 전압 Vref1 및 커패시터 R1, R2에 의해 정해지는 정전압이 된다.

일정한 출력 전압 Vo가 출력되는 동안 제어 신호 CTL이 로우로 되는 경우, 커패시터(120)는 절환 회로(119)를 통해 저항기 R3에 접속되어, 저항기 R3을 지나 커패시터(120)를 방전한다. 결국, 입력 신호 CS의 전압 레벨은 커패시터(120) 및 저항기 R3에 의해 정해지는 시정수에 기초하여 감소하고, 각각의 제1 및 제2 PWM 비교 회로(122b, 123b)는 발진 회로(124)로부터 출력되는 신호와 입력 신호 CS와의 비교 결과에 상응하는 신호를 출력한다.

하이 신호 OUT1의 시간 기간은 감소되는 반면, 하이 신호 OUT2는 상승되고, 출력 전압 Vo는 감소된다. 따라서, 제2 실시예의 DC-DC 컨버터는 제1 실시예에서와 같은 방법으로 동작하고 제1 실시예서와 같은 이점을 초래하게 된다.

(제3 실시예)

도 10은 본 발명의 제3 실시예에 따른 DC-DC 컨버터를 도시한다. 제3 실시예에서, 제1 실시예에서 사용되는 저항기 R3은 전류원(132)으로 대체된다. 다른 관점에서, 제3 실시예서의 DC-DC 컨버터는 제1 실시예에서의 DC-DC 컨버터와 동일하다.

제3 실시예에서, 커패시터(120)로부터 방전되는 전류는 충전 전압에 상관없이 일정 레벨에서 유지된다. 그러므로, 입력 신호 CS의 전압 레벨은 커패시터(120)가 방전될때 선형 감소된다. 따라서, 제1 실시예에서 달성되는 이점 및 동작에 부가하여, 제어 신호 CTL이 로우가 될때, 출력 전압 Vo는 선형 감소된다.

본 발명이 전술된 임의의 실시예에서 DC-DC 컨버터의 출력 전압 Vo를 제어하는 제어 회로의 형태로 구체화되지만, 본 발명에 따른 방전 제어 회로는 출력 트랜지스터로부터 출력되는 전류를 제어하는데 사용될 수 있다.

예를 들면, 도 11에 도시된 바와 같이, 전력 전원 전압 Vcc를 부하 회로(135)에 공급하는 직렬 조정기로서 동작하는 트랜지스터(136)는 본 발명에 따른 방전 제어 회로(137)에 의해 제어된다. 트랜지스터(136)는 NPN 트랜지스터 또는 MOS 트랜지스터, PNP 트랜지스터로 구성된다.

이러한 구성에 관하여, 제어 신호 CTL이 로우가 될때, 트랜지스터(136)가 턴온되는 시간 기간은 점차 감소되어, 방전 제어 회로(137)가 부하 회로(135)에 공급되는 전원 전압의 하강 엣지를 제어하도록 인에이블한다.

(제4 실시예)

도 12는 제4 실시예에 따른 DC-DC 컨버터(310)를 도시한다. 제4 실시예는 도 3에 도시된 종래의 DC-DC 컨버터에 대한 본 발명의 어플리케이션에 관한 것이다.

실시예는 오차 증폭 회로의 출력 단자(215)와 접지 GND 사이에 접속되는 바이폴라 트랜지스터로 구성되는 제4 단락용 트랜지스터(231)의 접속에 특징이 있다. 더 상세하게 말하자면, 단락용 트랜지스터(231)의 콜렉터는 오차 증폭 회로(215)의 출력 단자에 접속되고, 단락용 트랜지스터(215)의 이미터는 접지 GND에 접속된다. 단락용 트랜지스터(231)의 베이스에는 초기 오동작 방지 회로(212)로부터 해제 신호 SG3이 입력된다. 단락용 트랜지스터(231)는 해제 신호 SG3이 하이일때 턴온되고, 해제 신호 SG3이 로우일때 턴오프된다.

제4 실시예에서, 해제 신호 SG3이 로우인 시간은 종래의 DC-DC 컨버터의 시간 보다 지연되도록 정해진다. 즉, 시간은 초기 오동작 방지 회로(212)내에서 제어되어 삼각파 발진 회로(213)가 정상 발진을 개시한 후에 해제 신호 SG3는 로우로 된다.

초기 오동작 방지 회로(212)는 바이어스 전압으로서 기준 전압 Vref을 공급받는다. 규정 전압 Vref1의 상승 도중에 있는 기준 전압 Vref이 규정 전압 Vref2에 도달하는 경우, 초기 오동작 방지 회로(212)는 초기 오동작 방지 회로(212)가 동작하도록 인에이블하는 바이어스 전압을 얻을 수 있는 지의 여부를 판정하고, 로우의 해제 신호 SG3을 출력한다. 제4 실시예에서, 초기 오동작 방지 회로(212)에 공급되는 기준 전압 Vref는 초기 오동작 방지 회로(212)에서 제공되는 분압 회로에 의해 분압된다. 이런 분배된 전압은 바이어스 전압으로서 사용된다. 분압된 전압이 바이어스 전압(=Vref2)에 도달하는 경우, 로우인 해제 신호 SG3이 생성된다. 즉, 초기 오동작 방지 회로(212)가 동작하도록 인에이블하는 바이어스 전압에 분압된 전압이 도달하는데 요구되는 시간은 기준 전압 Vref의 분압 비율에 대응하는 시간량 만큼 연장되어, 종래의 DC-DC 컨버터에 사용된 것과 비교할 때 해제 신호 SG3이 로우 상태에 있는 시간을 지연시킨다.

제4 실시예에서, 기준 전압 Vref 또는 바이어스 전압(=Vref2)은 삼각파 발진 회로(213)가 발진을 개시할때의 전압 Vref3 보다 더 크게 되도록 정해진다. 따라서, 삼각파 발진 회로(213)가 발진을 개시한후에, 해제 신호 SG3이 로우로 된다. 바람직하게는, 단락용 트랜지스터(231) 및 초기 오동작 방지 회로(212)는 유지 회로를 포함한다.

종래의 DC-DC 컨버터의 동작이 이제 기술될 것이다. 제어 신호 SG2가 외부 장치로부터 기준 전압 생성 회로(211)에 입력되고 구동 전원 전압 Vcc가 각각의 회로(212, 215, 217, 218)에 공급되는 경우, DC-DC 컨버터(310)는 정지 상태에 있다.

따라서, 기준 전압 생성 회로(211)의 기준 전압 Vref는 제로 볼트이다. 그 결과, 오차 증폭 회로(215), PWM 비교 회로(217), 출력 회로(218)도 정지 상태에 있게 된다. 부가로, 삼각파 발진 회로(213) 및 데드 시간 회로(214)도 정지 상태에 있게 된다.

제로 볼트의 기준 전압 Vref는 초기 오동작 방지 회로(212)에 공급되고, 하이의 해제 신호 SG3이 출력된다. 또한, 제1 및 제2 트랜지스터(219, 220) 및 단락용 트랜지스터(231)는 온상태에 있다. 그 결과, 오차 증폭 회로(215)의 오차 출력 신호 SG6의 전압 및 커패시터(222)의 충전 전압은 제로 볼트가 된다. 또한, PWM 비교 회로(217)의 듀티 제어 신호 SG7의 전압은 제로 볼트 또는 로우가 되고, 출력 회로(218)로부터 출력되는 신호 SG1의 전압도 로우가 된다. 결국, 출력 트랜지스터(203)는 오프 상태에 있고 출력 전압 Vout는 제로 볼트가 된다.

제어 신호 SG2가 도 13에 도시된 바와 같이 시간 t0에서 하이인 경우, DC-DC 컨버터는 동작을 개시한다. 하이의 제어 신호 SG2에 응답하여, 기준 전압 생성 회로(211)는 구동 전원 전압 Vcc에 기초하여 기준 전압 Vref을 생성한다. 이 때, 도 13에 도시된 바와 같이, 기준 전압 Vref는 소정의 비율로 규정 전압 Vref1로 상승한다. 점차 상승하는 기준 전압 Vref는 초기 오동작 방지 회로(212), 삼각파 발진 회로(213), 데드 시간 회로(214), 오차 증폭 회로(215)의 제1 비반전 입력 단자, 및 정전류 회로(216)에 공급된다. 이 때, 바이어스 전압이 초기 오동작 방지 회로(212)가 동작하도록 인에이블하는 전압에 아직 도달하지 못하였기 때문에, 하이의 해제 신호 SG3는 여전히 유지된다.

오차 증폭 회로(215), PWM 비교 회로(217), 출력 회로(218)는 상승하는 기준 전압 Vref에 기초하여 동작 상태로 시프트한다. 그 때, 오차 증폭 회로(215)의 제2 비반전 입력 단자에 제공되는 충전 전압 Vsof가 제로 볼트이므로, 오차 증폭 회로(215)로부터의 오차 출력 신호 SG6은 기준 전압 Vref와 같은 비율로 증가하도록 시도한다. 그러나, 단락용 트랜지스터(231)는 온상태에 있으므로, 오차 출력 신호 SG6의 전압은 제로 볼트로 계속 유지된다. 데드 시간 회로(214)는 PWM 비교 회로(217)에 기준 전압 Vref에 비례하는 제한 신호 SG5를 공급한다.

따라서, PWM 비교 회로(217)는 제로 볼트로 계속 유지되는 오차 출력 신호 SG6를 삼각파 발진 회로(213)의 삼각파 신호 SG4와 비교한다. 이 때, 삼각파 발진 회로(213)는 아직 발진을 개시하지 않고, 삼각파 신호 SG4는 제로 볼트이다. PWM 비교 회로(217)는 결국은 로우의 듀티 제어 신호 SG7를 출력한다. 또한, 제2 트랜지스터(220)가 온상태에 있으므로, 듀티 제어 신호 SG7는 안정되게 계속 로우로 유지된다. 따라서, 신호 SG1은 여전히 로우로 유지되므로, 출력 트랜지스터(203) 또한 오프 상태로 유지된다.

적정 시간에, 도 13에 도시된 바와 같이, 삼각파 발진 회로(213)는 발진을 개시하고 삼각파 신호 SG4를 PWM 비교 회로(217)에 출력한다. 즉, 삼각파 신호 SG4의 레벨은 제한 신호 SG5의 레벨 이상이 된다. 그러나, 단락용 트랜지스터(231)는 여전히 온 상태로 남아있고, 그래서 오차 출력 신호 SG6은 제로 볼트로 계속 유지된다. 따라서, PWM 비교 회로(217)는 로우의 듀티 제어 신호 SG7을 계속해서 출력한다.

시간 t1a에서, 초기 오동작 방지 회로(212)로부터의 해제 신호 SG3는 로우이고, 제1 및 제2 트랜지스터(219, 220) 및 단락용 트랜지스터(231)는 턴오프된다. 커패시터(222)는 충전 동작을 개시하고, 충전 전압 Vsof는 오차 증폭 회로(215)의 제2 비반전 입력 단자에 공급된다. 충전 전압 Vsof가 기준 전압 Vref 보다 작기 때문에, 오차 증폭 회로(215)는 출력 전압 Vout과 충전 전압 Vsof를 비교하고 그 전위차를 증폭한다. 증폭된 전위차는 오차 출력 신호 SG6로서 PWM 비교 회로(217)에 출력된다. 시간 t1a 이후, 충전 전압 Vsof는 점차 상승하므로, 오차 증폭 회로(215)의 출력 전압 신호 SG6은 출력 전압 Vout가 충전 전압 Vsof를 따르게 하는 삼각파 신호 SG4 크기의 범위내로 도달할 정도로 상승된다.

그러므로, PWM 비교 회로(217)의 듀티 제어 신호 SG7는 출력 전압 신호 SG6이 삼각파 신호 SG4의 크기 범위내로 도달하고 처음으로 그 범위 이상이 될 때까지 로우 상태이다. 그러므로, 출력 트랜지스터(203)는 여전히 오프 상태로 남아있게 된다.

오차 출력 신호 SG6이 삼각파 신호 SG4의 크기 범위내로 도달할 경우, PWM 비교 회로(217)는 듀티 제어 신호 SG7로 출력하며, 이 듀티 제어 신호는 오차 출력 신호 SG6이 삼각파 신호 SG4 보다 클때 하이이고 작을 때에는 로우이다.

다음, DC-DC 컨버터(201)는 출력 전압 Vout를 제어하여 상승하는 충전 전압 Vsof를 따르게 한다. 충전 전압 Vsof이 규정 전압 Vref1에 도달할 경우, DC-DC 컨버터(201)는 출력 전압 Vout를 제어하여 기준 전압, 즉 규정 전압 Vref1을 유지시킨다.

소프트 개시 동작시에, PWM 비교 회로(217)는 삼각파 발진 회로(213)로부터의 삼각파 신호 SG3와 오차 증폭 회로(215)로부터의 오차 출력 신호 SG6에 기초하여 듀티 제어 신호 SG7을 생성한다. 결국, 삼각파 발진 회로(213)가 발진을 개시하기 전에 출력 트랜지스터(203)로의 일시적인 과전류 흐름을 방지하게 된다. 결국, 출력 트랜지스터(203)의 열화를 방지하게 된다.

해제 신호 SG3이 로우로 되면, 바로 충전 전압 Vsof 및 출력 전압 Vout에 기초한 전압 제어(즉, 소프트 개시 동작)는 실행된다. 그러므로, 안정된 전압 Vout는 동작 전력으로서 반도체 집적 회로 장치 각각에 제공되어, 동작 전력의 공급으로부터 초래되는 반도체 집적 회로 장치의 오동작은 저감된다.

오차 증폭 회로(215)의 오차 출력 신호 SG6은 단락용 트랜지스터(231)에 의해 제로 볼트로 유지되므로, 종래의 DC-DC 컨버터에서 발생하는 부정 입력 신호의 입력에 기인하는 PWM 비교 회로(217)로부터 하이의 듀티 제어 신호 SG7의 출력을 막는다.

본 발명에 따르면, 단락용 트랜지스터(231)는 삼각파 발진 회로(213)가 발진 동작을 개시한 후, 초기 오동작 방지 회로(212)가 로우의 해제 신호를 제1 및 제2 트랜지스터(219,220)에 제공하도록 구성된 경우 생략될 수 있다. 다시말하면, 오차 증폭 회로(215)는 해제 신호 SG3이 출력될 때까지 기준 전압에 대응하는 오차 출력 신호 SG6를 계속해서 출력한다. 그런 다음, 제1 및 제2 트랜지스터(219, 220)는 삼각파 발진 회로(213)가 발진을 개시할 때까지 턴온되지 않는다. 결국, 제1 및 제2 트랜지스터(219, 220)가 턴온되는 경우, 삼각파 신호 SG4가 실질적으로 정상 값을 가진다. 오차 증폭 회로(215)로부터의 오차 출력 신호 SG6은 매우 짧은 기간의 시간내에 삼각파 신호 SG3 크기의 범위에 도달하여, 단기간의 시간내에 소프트 개시 동작의 실행을 인에이블한다.

도 14는 본 발명의 제5 실시예에 따른 DC-DC 컨버터(311)를 도시한다. 제5 실시예는 도 3에 도시된 종래의 DC-DC 컨버터에 대한 본 발명의 어플리케이션에 관한 것이다.

도 14에 도시된 바와 같이, DC-DC 컨버터(311)는 단락용 트랜지스터(241)의 접속에 특징이 있으며, 바이폴라 트랜지스터로 구성되고 오차 증폭 회로(215)의 출력 단자와 접지 GND 사이에 정지 회로를 형성한다. 더 상세히 말하자면, 단락용 트랜지스터(241)의 콜렉터는 오차 증폭 회로(215)의 출력 단자에 접속되고, 이미터는 접지 GND에 접속된다. 단락용 트랜지스터(241)의 베이스에는 기준 전압 판정 회로(242)로부터의 제2 해제 신호 SG3이 입력된다. 제1 트랜지스터의 베이스에도 제2 해제 신호 SG3이 입력된다. 결국, 제2 해젠 신호 SG3이 하이일때, 단락용 트랜지스터(241) 및 제1 트랜지스터(219)는 턴온된다. 반대로, 제2 해제 신호 SG3이 로우일때, 단락용 트랜지스터(241) 및 제1 트랜지스터(219)는 턴오프된다.

기준 전압 판정 회로(242)는 비교 회로로 구성되고 구동 전압 Vcc를 전력 공급 회로(302)에 입력한다. 기준 전압 생성 회로(211)에 의해 생성되는 기준 전압 Vref가 규정 전압 Vref1에 도달하는 경우, 기준 전압 생성 회로(242)는 로우의 제2 해제 신호 SG3을 출력한다. 따라서, 단락용 트랜지스터(241) 및 제1 트랜지스터(219)는 기준 전압 Vref가 규정 전압 Vref1에 도달하기 전에(즉, 삼각파 발진 회로(213)가 발진을 개시하기 전에) 턴온된다. 기준 전압 Vref이 규정 전압 Vref1에 도달할때(즉, 삼각파 발진 회로(213)가 발진을 개시한 후에), 단락용 트랜지스터(241) 및 제1 트랜지스터(219)는 턴오프된다.

제2 트랜지스터(220)는 초기 오동작 방지 회로(212)로부터 해제 신호 SG3을 입력으로 한다. 그러므로, 제5 실시예에서, 초기 오동작 방지 회로(212)로부터의 해제 신호가 로우로 되는 시간이 제1 실시예에서의 시간 보다 더 짧다. 더 상세히 말하자면, 해제 신호 SG3는 삼각파 발진 회로(213)가 정상 발진을 개시하기 전에 로우로 된다.

DC-DC 컨버터(311)의 동작은 이하에서 기술될 것이다. 구동 전원 전압 Vcc가 제어 회로(202)내 회로(211~213, 215, 217, 218, 242) 각각에 제공되는 제어 신호 SG2가 기준 전압 생성 회로(211)에 입력되는 경우, DC-DC 컨버터(311)는 정지 상태에 있다. 따라서, 기준 전압 생성 회로(211)의 기준 전압 Vref는 제로 볼트가 된다. 부가로, 데드 시간 회로(214)도 정지 상태에 있다. 제로 볼트의 기준 전압 Vref는 초기 오동작 방지 회로(212) 및 전압 판정 회로(242)에 제공되므로, 해제 신호 SG3 및 제2 해제 신호 SG3a는 하이이다. 또한, 제1 및 제2 트랜지스터(219, 220) 및 단락용 트랜지스터(241)는 온 상태에 있다. 결국, 오차 증폭 회로(215)의 오차 출력 신호 SG6의 전압 및 커패시터(222)의 충전 전압 Vsof는 제로 볼트가 된다. 또한, PWM 비교 회로(217)의 듀티 제어 신호 SG7의 전압은 제로 볼트 또는 로우 이고, 출력 회로(218)로부터 출력되는 신호 SG1의 전압은 로우가 된다. 결국, 출력 트랜지스터(203)는 오프 상태에 있게 되고 출력 전압 Vout는 제로 볼트가 된다.

시간 t0에서 제어 신호 SG2가 외부 장치로부터 기준 전압 생성 회로(211)에 공급되면, 도 15에 도시된 바와 같이, DC-DC 컨버터(201)는 동작을 개시한다. 하이의 제어 신호 SG2에 응답하여, 기준 전압 생성 회로(211)는 구동 전원 전압 Vcc에 기초하여 기준 전압 Vref를 생성한다. 이 때, 도 15에 도시된 바와 같이, 기준 전압 Vref이 소정의 비율로 규정 전압 Vref1로 상승한다. 점차 상승하는 기준 전압 Vref는 초기 오동작 방지 회로(212), 삼각파 발진 회로(213), 오차 증폭 회로(215)의 제1 비반전 입력 단자, 정전류 회로(216), 및 기준 전압 판정 회로(242)에 공급된다. 이 때, 바이어스 전압이 초기 오동작 방지 회로(212)가 동작하도록 인에이블하는 전압에 아직 도달하지 못하므로로 하이의 해제 신호 SG3는 하이 상태로 유지된다.

오차 증폭 회로(215), PWM 비교 회로(217), 및 출력 회로(218)는 상승하는 기준 전압 Vref에 기초하여 동작 상태로 시프트한다. 이 때, 제2 비반전 회로(215)에 공급되는 충전 전압 Vsof가 제로 볼트이므로, 오차 증폭 회로(215)로부터의 오차 출력 신호 SG6은 기준 전압 Vref이 상승하는 비율과 같은 비율로 상승하도록 시도한다. 그러나, 단락용 트랜지스터(241)가 온상태에 있으므로, 오차 출력 신호 SG6의 전압은 제로 볼트에 계속 유지된다. 데드 시간 회로(214)는 PWM 비교 회로(217)에 기준 전압 Vref에 비례하는 제한 신호 SG5를 제공한다.

따라서, PWM 비교 회로(217)는 계속해서 제로 볼트를 유지하는 오차 출력 신호 SG6와 삼각파 발진 회로(213)의 삼각파 신호 SG4를 비교한다. 삼각파 발진 회로(213)는 이 때 아직 발진을 개시하지 않고, 삼각파 신호 SG4는 제로 볼트이다. PWM 비교 회로(217)는 결국 로우의 듀티 제어 신호 SG7를 출력한다. 제2 트랜지스터(22)가 온 상태에 있으므로, 듀티 제어 신호 SG7는 로우로 안정되게 계속 유지된다. 따라서, 출력 회로(218)로부터 출력되는 신호 SG1은 로우로 유지되고, 출력 트랜지스터(203)는 오프 상태로 유지된다.

기준 전압 Vref이 초기 오동작 방지 회로(212)가 동작하도록 인에이블하는 바이어스 전압에 도달하는 경우. 초기 오동작 방지 회로(212)는 로우의 해제 신호 SG3을 출력한다. 로우의 해제 신호 SG3에 응답하여, 제2 트랜지스터(220)는 턴온된다. PWM 비교 회로(217)는 이 때 여전히 듀티 제어 신호 SG7를 출력한다. 왜냐하면, 삼각파 발진 회로(213)는 아직 발진을 개시하지 않고, 오차 출력 신호 SG6은 제로 볼트로 계속 유지된다.

도 15에 도시된 바와 같이, 삼각파 발진 회로(213)는 발진을 개시하고 삼각파 신호 SG4를 PWM 비교 회로(217)에 출력한다. 즉, 삼각파 신호 SG4의 레벨이 제한 신호 SG5 레벨 이상이 된다. 그러나, 단락용 트랜지스터(241)가 온 상태로 여전히 남아있으므로, 오차 출력 신호 SG6은 제로 볼트로 계속 유지된다. 따라서, PWM 비교 회로(217)는 로우의 듀티 제어 신호를 계속해서 출력한다.

시간 t2에서, 기준 전압 Vref이 규정 전압 Vref1에 도달할 경우, 기준 전압 판정 회로(242)는 로우의 제2 해제 신호를 출력한다. 결국, 제1 트랜지스터(219) 및 단락용 트랜지스터(241)는 턴오프된다. 커패시터(222)는 충전 동작을 개시하고, 충전 전압 Vsof는 오차 증폭 회로(215)의 제2 비반전 입력 단자에 공급된다. 충전 전압 Vsof가 기준 전압 Vref 보다 더 작으므로, 오차 증폭 회로(215)는 이 때 충전 전압 Vsof와 출력 전압 Vout를 비교하여 그 전위차를 증폭한다. 증폭된 전위차는 오차 출력 신호 SG6로서 PWM 비교 회로(217)에 출력된다. 시간 t2에서, 충전 전압 Vsof가 점차 상승하므로, 오차 증폭 회로(215)의 출력 전압 SG6은 전압 Vout가 충전 전압 Vsof를 따르게 하는 삼각파 신호 SG4의 크기 범위내 도달할 정도로 상승된다.

그러므로, PWM 비교 회로(217)의 듀티 사이클 신호 SG7는 출력 전압 SG6이 삼각파 신호 SG4의 크기 범위내에 도달하고 처음으로 그 이상이 될때까지 로우 상태이다. 그러므로, 출력 트랜지스터(203)가 삼각파 신호 SG4의 크기 범위내에 도달할 경우, PWM 비교 회로(217)는 듀티 제어 신호 SG7을 출력하고, 이 듀티 제어 신호는 오차 출력 신호 SG6이 삼각파 신호 SG4 보다 클 경우 하이가 되고, 오차 출력 신호 SG6이 삼각파 신호 SG4 보다 작은 경우 로우로 된다.

다음에, DC-DC 컨버터(201)는 출력 전압 Vout를 제어하여 상승하는 충전 전압 Vsof를 따르게 한다. 충전 전압 Vsof가 규정 전압 Vref1에 도달하는 경우, DC-DC 컨버터(201)는 출력 전압 Vout를 제어하여 기준 전압 Vref(즉, 규정 전압 Vref1)으로 유지되게 한다.

제5 실시예에서 단락용 트랜지스터(241)가 오차 증폭 회로(215)의 출력 단자와 접지 GND 사이에 접속되지만, 단락용 트랜지스터(241)는 도 16에 도시된 방법에서 DC-DC 컨버터에서 생략될 수 있다. 더 상세히 말하자면, 도 16에 도시된 바와 같이 DC-DC 컨버터(312)에서 오차 증폭 회로(215)에 구동 트랜지스터(244)를 지나 구동 전원 전압 Vcc가 공급되며, 기준 전압 Vref이 공급된다. 정지 회로를 형성하는 단락용 트랜지스터(245)는 구동 트랜지스터(244)의 베이스 및 접지 GND에 접속된다. 단락용 트랜지스터(245)의 베이스에는 기준 전압 판정 회로(242)로부터 제2 해제 신호 SG3a가 공급된다. 따라서, 오차 증폭 회로(215)는 기준 전압 판정 회로(242)로부터의 제2 해제 신호 SG3a가 로우가 될 때까지, 즉 삼각파 발진 회로(213)가 발진을 시잘할 때까지 구동 전원 전압 Vcc를 공급받지 못한다.

(제6 실시예)

도 17a 및 도 17b는 본 발명의 제6 실시예에 따른 DC-DC 컨버터를 도시한다. 제6 실시예에 따른 DC-DC 컨버터는 제1 및 제2 DC-DC 컨버터부(201A, 201B)로 구성된다. 제1 DC-DC 컨버터부(201A)(도 17b)는 도 12에 도시된 제1 실시예에 의한 DC-DC 컨버터의 제어 회로의 변형예를 나타낸다. 제어 회로(202A)는 초기 오동작 방지 회로(212)를 대신하여 해제 신호가 입력되는 외부 입력 단자(251)를 구비한다. 해제 신호 SG3는 제2 트랜지스터(220)의 베이스에만 공급된다.

제어 회로(202A)는 또한 제2 DC-DC 컨버터부(201B)(도 17a)에 기준 전압 생성 회로(211)에 의해 생성되는 기준 전압 Vref을 출력하기 위한 외부 출력 단자와; 제2 DC-DC 컨버터부(201B)에 삼각파 발진 회로(213)에 의해 생성되는 삼각파 신호를 출력하기 위한 외부 출력 단자(253)와; DC-DC 컨버터부(201B)에 데드 시간 회로(214)에 의해 생성되는 제한 신호 SG5를 출력하기 위한 외부 출력 단자(254)를 포함한다.

또한, 제어 회로(202A)는 출력 제어 회로(255)를 구비한다. 출력 제어 회로(255)는 외부 출력 제어 입력 단자(256)를 지나 외부 장치(도시되지 않음)로부터 제1 출력 제어 신호 SG11를 입력으로 한다. 외부 장치는 DC-DC 컨버터부(201A)를 가동시키는데 필요할때 하이의 제1 출력 제어 신호 SG11를 출력한다. 제어 회로(202A)는 외부 출력 단자(257)에 제1 내부 출력 제어 신호 SG11a로서 제1 출력 제어 신호 SG11를 출력한다. 제1 내부 출력 제어 신호 SG11a는 제2 DC-DC 컨버터부(201B)에 출력된다.

제어 회로(202A)는 외부 입력 단자(258)를 지나 제2 DC-DC 컨버터부(201B)로부터 출력되고 제1 트랜지스터(219) 및 단락용 트랜지스터(231) 각각의 베이스에 제3 해제 신호 SG3b를 공급한다.

유사하게는, 제2 DC-DC 컨버터부(201B)는 도 12에 도시된 제1 실시예에 따른 DC-DC 컨버터(310)의 제어 회로(202)의 변형예를 나타낸다. 제2 DC-DC 컨버터부(201B)의 제어 회로(202B)는, 기준 신호 생성 회로(211), 발진 회로(213), 데드 시간(214)를 대신하여, DC-DC 컨버터부(201A)로부터 기준 전압 Vref, 삼각파 신호 SG4, 및 제어 신호 SG5가 입력하는 외부 입력 단자(261, 262, 263)를 구비한다.

제어 회로(202B)의 초기 오동작 방지 회로(212)는 DC-DC 컨버터부로 해제 신호 SG3을 출력하기 위한 외부 출력 단자를 구비한다. 제어 회로(202B)에서, 해제 신호 SG3는 제2 트랜지스터(220)의 베이스에만 공급된다.

제어 회로(202B)는 출력 제어 회로(265)를 구비한다. 출력 제어 회로(265)는 외부 출력 제어 입력 단자(266)를 지나 외부 장치(도시되지 않음)로부터 제2 제어 신호 SG12를 입력으로 한다. 외부 장치는 제2 DC-DC 컨버터부(201B)를 가동시키는데 필요한 제어 출력 제어 신호 SG12를 출력한다. 제어 회로(202B)는 제2 내부 출력 제어 신호 SG12a로서 NAND 회로(268)에 제2 출력 제어 신호 SG12를 출력한다.

판정 회로를 형성하는 NAND 회로(268)는 두개의 입력 단자를 가진 NAND 회로를 구비한다. 제1 입력 단자에는 제2 내부 출력 제어 신호 SG12a가 입력되고, 다른 입력 단자에는 제어 회로(202B)에 공급되는 외부 입력 단자(269)를 지나 제1 DC-DC 컨버터부(201A)의 제어 회로(202A)로부터 제1 내부 출력 제어 신호 SG11a가 공급된다. 결국, NAND 회로(268)는 제1 내부 출력 제어 신호 SG11a 및 제2 내부 출력 제어 신호 SG12a가 모두 하이일때 로우로 된다. 다른 경우에, NAND 회로(268)로부터의 출력 신호는 하이로 된다. NAND 회로(268)로부터 출력되는 신호는 제3 해제 신호로서 제어 회로(202B)에 제공되는 단락용 트랜지스터(231) 및 제1 트랜지스터(219) 각각의 베이스에 공급된다. 제3 해제 신호 SG3는 외부 출력 단자(270)를 지나 제어 회로(202A)에도 출력된다.

제6 실시예에서, 유지 회로는 제어 회로(202A, 202B)에 제공되는 제1 트랜지스터(219) 및 단락용 트랜지스터(231), 제어 회로(202B)의 NAND 회로(268)를 구비한다.

제6 실시예의 DC-DC 컨버터의 동작을 이제 기술할 것이다. 제어 신호 SG2가 도 18에 도시된 바와 같이 시간 t0에서 외부 장치로부터 제1 DC-DC 컨버터부(201A)의 제어 회로(202A)의 기준 전압 생성 회로(211)에 공급되면, 기준 전압 생성 회로(211)는 기준 전압 Vref의 생성을 개시하고 제어 회로(202A)내의 각각의 회로에 기준 전압을 공급한다. 유사하게는, 기준 전압 Vref는 제2 DC-DC 컨버터부(201A, 201B)는 동작을 개시한다.

바이어스 전압이 초기 오동작 방지 회로(212)가 동작할 수 있는 전압에 도달하므로, 해제 신호 SG3이 하이가 된다. 또한, 제1 및 제2 출력 제어 신호 SG11, SG12는 외부 장치로부터 제1 및 제2 DC-DC 컨버터부(201A, 201B)에 입력되지 않는다. 따라서, 제3 해제 신호 SG3b는 하이가 된다.

출력 제어 신호 SG11이 제2 출력 제어 신호 SG12 보다 먼저 제1 DC-DC 컨버터부(201A)에 입력되면, NAND 회로(268)는 제2 출력 제어 신호 SG12가 하이가 아니기 때문에 제3 해제 신호 SG3을 하이 상태로 유지시킨다. 따라서, 제1 및 제2 DC-DC 컨버터부(201A, 201B) 각각의 제1 트랜지스터(219) 및 단락용 트랜지스터(231)는 오프 상태에 있다.

기준 전압 Vref이 초기 오동작 방지 회로(212)이 동작하도록 인에이블하는 바이어스 전압에 도달하는 경우, 초기 오동작 방지 회로(212)는 로우의 해제 신호 SG3을 출력한다. 로우의 해제 신호 SG3에 응답하여, 제2 트랜지스터(220)는 턴온된다. 이 때, PWM 비교 회로(217)는, 삼각파 발진 회로(213)가 발진을 개시하지 않고 오차 출력 신호 SG6이 제로 볼트로 계속 유지되기 때문에 여전히 듀티 제어 신호 SG7을 출력한다.

적정 시기에, 도 18에 도시된 바와 같이, 삼각파 발진 회로(213)는 발진을 개시하고 PWM 비교 회로(217)에 삼각파 신호 SG4를 출력한다. 즉, 삼각파 신호 SG4의 레벨은 제한 신호 SG5 레벨 이상이 된다. 그러나, 단락용 트랜지스터(231)는 여전히 온상태로 남아있고 오차 출력 신호 SG6은 제로 볼트로 계속 유지된다. 따라서, PWM 비교 회로(217)는 로우의 듀티 제어 신호 SG7을 출력한다.

출력 제어 신호 SG12가 도 18에 도시된 바와 같이 시간 t3에서 제2 DC-DC 컨버터부(201B)에 입력되는 경우, NAND 회로(268)는 로우의 제3 해제 신호 SG3을 출력한다. 그 결과, 제1 및 제2 DC-DC 컨버터부(201A, 201B) 각각의 제1 트랜지스터(219) 및 단락용 트랜지스터(231)는 턴온된다.

각각의 제1 및 제2 DC-DC 컨버터부(201A, 201B)의 소프트 개시용 커패시터(222)는 충전 동작을 개시하고, 충전 전압 Vsof는 오차 증폭 회로(215)의 제2 비반전 입력 단자에 공급된다. 충전 전압 Vsof가 기준 전압 Vref 보다 더 작기 때문에, 오차 증폭 회로(215)는 출력 전압 Vout를 충전 전압 Vsof와 비교하고 전위차를 증폭한다. 증폭된 전위차는 오차 출력 신호 SG6로서 PWM 비교 회로(217)에 출력된다. 시간 t3이후, 충전 전압 Vsof는 점차 상승하므로, 오차 증폭 회로(215)의 출력 전압 신호 SG6은 출력 전압 Vout가 충전 전압 Vsof를 따르게 하는 삼각파 신호 SG4의 크기 범위에 도달할 정도로 상승된다.

그러므로, PWM 비교 회로(217)의 듀티 제어 신호 SG7는 출력 전압 SG6이 삼각파 신호 SG4 크기의 범위에 도달하고 처음으로 그 범위의 이상이 될 때까지 로우 상태에 있다. 그러므로, 출력 트랜지스터(203)는 오프 상태로 여전히 남아있게 된다.

오차 출력 신호 SG6이 삼각파 신호 SG4의 크기 범위에 도달할 경우, PWM 비교 회로(217)는 듀티 제어 신호 SG7를 출력하며, 이 듀티 제어 신호는 오차 출력 신호 SG6이 삼각파 신호 SG4 보다 클 때 하이 상태이고 작을 때는 로우 상태이다.

제1 및 제2 DC-DC 컨버터부(201A, 201B)는 출력 전압 Vout를 제어하여 상승하는 충전 전압 Vsof를 따르게 한다. 충전 전압 Vsof는 규정 전압 Vref에 도달할때, 제1 및 제2 DC-DC 컨버터부(201A, 201B)는 출력 전압 Vout를 제어하여 기준 전압 Vref(즉, 규정 전압 Vref1)으로 유지되게 한다. 이 제어된 출력 전압은 반도체 집적 회로 장치(301)에 공급된다.

제6 실시예에서, 제1 및 제2 DC-DC 컨버터부(201A, 201B)는 실질적으로 동시에 반도체 집적 회로 장치(301) 각각에 출력 전압 Vout를 공급하고, 소프트 개시 동작을 실질적으로 동시에 개시한다. 따라서, 안정된 출력 전압 Vout는 반도체 집적 회로 장치 각각에 실질적으로 동시에 공급되어, 전원 투입 시간의 타이밍에 의해 야기되는 반도체 집적 회로 장치의 오동작을 방지한다. 본 발명은 제1 및 제2 출력 제어 신호 SG11, SG12가 동일하고 배선 용량에 의해 지연되어 DC-DC 컨버터부 중 하나에 입력되는 경우에 특히 효과적이다.

제4 내지 제5 실시예에서, 오차 증폭 회로(215)의 제1 비반전 입력 단자에는 기준 전압 생성 회로(211)로부터 기준 전압 Vref가 입력되고, 제2 비반전 입력 회로 단자에는 규정 전압 Vref1로 상승하는 충전 전압 Vsof가 입력된다. 또한, 제1 비반전 입력 단자는 생략될 수 있다. 이러한 경우에, 오차 증폭 회로(215)는 기준 전압 Vref의 규정 전압으로 상승하는 충전 전압 Vsof를 공급받기 위한 입력 단자와, 출력 전압 Vout를 공급받기 위한 입력 단자를 구비한다. 오차 증폭 회로(215)는 충전 전압 Vsof와 출력 전압 Vout 사이의 전위차를 증폭하고 증폭된 전위차를 오차 출력 신호 SG6로서 출력한다.

제4 내지 제6 실시예에서, 출력 전압 Vout는 오차 증폭 회로(215)의 반전 입력 단자에 직접 입력된다. 그러나, 전압 분배 회로에 의해 분압되는 전압은 반저 입력 단자에 입력될 수 있다. 이러한 경우, 출력 전압 Vout의 제어 값은 분압 회로의 분압비에 따라서 적시 변경될 수 있다.

출력 트랜지스터(203)는 P-채널 MOS 트랜지스터를 포함한다. 이러한 경우, 예를 들면, 출력 회로(218)는 듀티 제어 신호 SG7의 반전인 출력 신호 SG1를 생성할 필요가 있다. 선택적으로, 출력 트랜지스터(203)는 바이폴라 트랜지스터로 구성될 수 있다.

제4 내지 제6 실시예에 제공되는 출력 회로(218)를 생략할 수 있다. 단락용 트랜지스터는 제4 내지 제6 실시예에서의 출력 회로(218) 및 접지 GND 사이에 접속될 수 있고, 해제 신호 SG3, 제2 해제 신호 SG3a, 또는 제3 해제 신호 SG3b는 단락용 트랜지스터의 베이스에 입력될 수 있다.

제4 실시예에서, 제1 및 제2 트랜지스터(219, 220) 및 단락용 트랜지스터(231)는 초기 오동작 방지 회로(212)를 대신하여 제5 실시예에서 기재된 기준 전압 판정 회로(242)를 사용하여 제어될 수 있다.

제5 실시예의 제5 실시예 또는 변형예에서, 제1 트랜지스터(219) 및 단락용 트랜지스터(241, 245)는 기준 전압 판정 회로(242)를 대신하여 제1 실시예에 기재된 초기 오동작 방지 회로(212)를 사용하여 제어될 수 있다.

삼각파 발진 회로(213)의 삼각파 발진 신호 SG4의 파형을 톱니파 삼각파 신호의 형태로 실행할 수도 있다.

제4 내지 제6 실시예에 기재된 바이폴라 트랜지스터(219, 220, 231, 241, 244, 245)는 MOS 트랜지스터 대신에 사용될 수도 있다.

제어 회로(202)를 제4 내지 제6 실시예의 단일칩 반도체 집적 회로 장치상에 형성하는 것이 바람직하지만, 예를 들면, 다른 반도체 집적 회로 장치상의 삼각파 발진 회로(213)를 형성하기도 하는 등, 적시에 제어 회로 구성 성분을 다수의 반도체 집적 회로 장치 위에 형성하고, 전기적으로 모두 접속하여 제어 회로(202)를 구성할 수도 있다.

본 발명은 DC-DC 컨버터에 있어서의 소프트 개시를 확실히 실행할 수 있음과 동시에 안정된 출력 전압을 공급할 수 있고, 각각의 반도체 집적 회로 장치 사이에서의 오동작을 방지할 수 있다. 또한, 다수의 반도체 집적 회로 장치에 대하여 안정된 출력 전압의 투입 시간을 제어할 수 있고, 투입 시간이 어긋남에 따른 반도체 집적 회로 장치 사이에서의 오동작을 방지할 수 있다. 그리고, 반도체 집적 회로 장치에 대하여 DC-DC 변환기는 소프트 개시가 확실히 실행되어 안정된 출력 전압을 공급하거나, 각 반도체 집적 회로 장치에 대하여 출력 전압을 최적의 전원 투입 시간에 공급될 수 있다.

본 발명이 발명의 사상 또는 범위를 이탈하지 않고도 많은 다른 특정 형태로 구체화될 수 있다는 것을 당업자라면 이해할 수 있을 것이다. 그러므로, 본 발명의 실시예는 발명을 한정하는 것이 아니고, 첨부된 청구항의 범위 내에서 변형될 수 있다.

Claims

출력 트랜지스터를 제어하는 회로에 있어서, 상기 출력 트랜지스터에 결합되어 외부 입력되는 제어 신호에 응답하여 상기 출력 트랜지스터를 구동하는 제1 제어 회로와, 비활성 입력 제어 신호에 응답하여 방전 동작을 행하고, 방전 동작이 실행되는 경우 상기 제1 제어 회로를 제어하여 출력 트랜지스터의 동작 시간을 점차 감소시키는 제2 제어 회로를 포함하는 것을 특징으로 하는 출력 트랜지스터 제어용 제어 회로.
제1항에 있어서, 상기 제2 제어 회로는, 상기 비활성 제어 신호에 응답하여 소정의 시정수로 방전 동작을 행하여 방전 저압 신호를 생성하는 방전 회로와, 소정 주파수를 갖는 삼각파 신호를 생성하는 발진 회로와, 상기 발진 회로에 결합되어 상기 삼각파 신호 및 상기 방전 전압 신호를 비교하고 그 비교 결과 출력 신호를 생성하는 비교 회로를 포함하는데, 상기 비교 출력 신호는 상기 출력 트랜지스터의 동작 시간을 점차 감소시키는데 사용되는 것을 특징으로 하는 출력 트랜지스터 제어용 제어 회로.
제2항에 있어서, 상기 출력 트랜지스터는 DC 출력 전압 신호를 출력하는 DC-DC 컨버터에 사용되며, 상기 비교 회로는, 소정의 기준 전압, 상기 방전 전압 신호 및 DC 출력 전압 신호가 공급되고, 상기 소정의 기준 전압 및 방전 전압 신호 중 하나와 상기 DC 출력 전압 사이의 전위차에 상당하는 오차 증폭 전압 신호를 생성하는 오차 증폭 회로와, 상기 오차 증폭 회로 및 발진 회로에 결합되어 상기 오차 증폭된 전압 신호와 상기 삼각파 신호를 비교하여 그 비교 결과 출력 신호를 생성하는 비교 회로를 포함하는 것을 특징으로 하는 출력 트랜지스터 제어용 제어 회로.
제2항에 있어서, 상기 출력 트랜지스터는 DC 출력 전압 신호를 생성하는 DC-DC 컨버터에 사용되며, 상기 비교 회로는, 소정의 기준 전압 및 DC 출력 전압 신호가 공급되고 상기 소정의 기준 전압 및 DC 출력 전압 사이의 전위차에 상당하는 오차 증폭된 전압 신호를 생성하는 오차 증폭 회로와, 상기 오차 증폭 회로 및 발진 회로에 결합되어, 상기 오차 증폭된 전압 신호및 방전 전압 신호 중 하나와 상기 삼각파 신호를 비교하여 그 비교 결과 출력 신호를 생성하는 비교 회로를 포함하는 것을 특징으로 하는 출력 트랜지스터 제어용 제어 회로.
제2항에 있어서, 상기 방전 회로는, 커패시터와, 소정의 시정수로 상기 커패시터로부터 방전 전하를 방전하는 시정수 소자와, 상기 비활성 제어 신호에 응답하여 상기 시정수 소자에 상기 커패시터를 접속 및 비접속함으로써 충전 동작 및 방전 동작을 선택적으로 행하는 절환 회로를 포함하는 것을 특징으로 하는 출력 트랜지스터 제어용 제어 회로.
제5항에 있어서, 상기 커패시터의 방전 전압을 체크하고, 상기 커패시터의 방전 전압이 소정의 전압과 같거나 또는 작을 때까지 상기 제어 신호가 비활성 상태일 경우 상기 제1 및 제2 제어 회로를 활성 상태로 유지하는 바이어스 유지 회로를 추가로 포함하는 것을 특징으로 하는 출력 트랜지스터 제어용 제어 회로.
제5항에 있어서, 상기 시정수 소자는 방전 전류의 흐름을 가능케 하는 전류원을 포함하는 것을 특징으로 하는 출력 트랜지스터 제어용 제어 회로.
출력 트랜지스터를 제어하는 DC-DC 컨버터 제어 회로를 구동하는 방법에 있어서, 규정 전압 쪽으로 변화하는 기준 전압을 공급받고 그 규정 전압을 유지하는 기준 전압 입력 단자, 및 상기 출력 트랜지스터의 절환 동작에 의해 생성되는 검출된 전압을 공급받는 검출 전압 입력 단자를 갖는 오차 증폭 회로를 제공하는 단계와, 상기 검출된 전압과 상기 기준 전압을 비교하고 상기 오차 증폭 회로를 사용하여 오차 증폭된 출력 신호를 생성하는 단계와, 삼각파 신호를 생성하는 삼각파 발진 회로를 제공하는 단계와, 상기 삼각파 신호가 입력되는 제1 입력 단자와 상기 오차 증폭된 출력 신호가 입력되는 제2 입력 단자를 갖는 PWM 비교 회로를 제공하는 단계와, 상기 비교 회로를 이용하여 상기 삼각파 신호와 상기 오차 증폭된 출력 신호를 비교하여 제어 신호를 생성하는 단계와, 상기 검출된 전압이 상기 기준 전압에 도달하도록 상기 제어 신호를 공급하여 상기 출력 트랜지스터를 턴온/오프시키는 단계와, 상기 삼각파 신호 발진 회로가 삼각파 신호의 생성 동작을 개시할 때까지 오프 상태로 상기 출력 트랜지스터를 유지시키는 단계를 포함하는 것을 특징으로 하는 DC-DC 컨버터 제어 회로 구동 방법.
제8항에 있어서, 상기 기준 전압은 상기 규정 전압으로서의 제1 기준 전압과, 상기 제1 기준 전압 쪽으로 변화하는 제2 기준 전압을 포함하며, 상기 오차 증폭 회로는 상기 제1 기준 전압이 공급되는 제1 기준 전압 입력 단자 및 상기 제2 기준 전압이 입력되는 제2 기준 전압 입력 단자를 포함하는 것을 특징으로 하는 DC-DC 컨버터 제어 회로 구동 방법.
출력 트랜지스터를 제어하는 DC-DC 컨버터 제어 회로를 구동하는 방법에 있어서, 상기 출력 트랜지스터의 절환 동작에 의해 생성되는 검출된 전압이 입력되는 검출된 전압 입력 단자와, 규정 전압으로서 제1 기준 전압이 입력되는 제1 기준 전압 입력 단자와, 상기 제1 기준 전압 쪽으로 변화하는 제2 기준 전압이 입력되는 제2 기준 전압 입력 단자를 갖는 오차 증폭 회로를 제공하는 단계와, 상기 오차 증폭 회로를 사용하여 상기 제2 기준 전압과 상기 검출된 전압을 비교하여 상기 제2 기준 전압이 변화될때 오차 증폭된 출력 신호를 생성하는 단계와, 상기 오차 증폭 회로를 사용하여 상기 제1 기준 전압과 상기 검출된 전압을 비교하여 상기 제2 기준 전압이 변화되지 않을때 오차 증폭된 출력 신호를 생성하는 단계와, 삼각파 신호를 생성하는 삼각파 발진 회로를 제공하는 단계와, 상기 삼각파 신호가 입력되는 제1 입력 단자와 상기 오차 증폭된 출력 신호가 입력되는 제2 입력 단자를 갖는 PWM 비교 회로를 제공하는 단계와, 상기 비교 회로를 이용하여 상기 삼각파 신호와 상기 오차 증폭된 출력 신호를 비교하여 제어 신호를 생성하는 단계와, 상기 검출된 전압이 상기 제1 및 제2 기준 전압에 도달하도록 상기 제어 신호를 공급하여 상기 출력 트랜지스터를 턴온/오프시키는 단계와, 상기 삼각파 발진 회로가 상기 삼각파 신호의 생성 동작을 개시할 때까지 상기 제2 기준 전압 입력 단자 및 상기 오차 증폭 회로 및 상기 PWM 비교 회로의 출력 단자 중 적어도 하나의 출력 단자를 접지시키는 단계와, 상기 삼각파 발진 회로가 상기 삼각파 신호의 생성 동작을 개시한 후, PWM 비교 회로 및 오차 증폭 회로의 출력 단자 중 적어도 하나의 출력 단자와 상기 기준 전압 입력 단자를 비접속시키는 단계를 포함하는 것을 특징으로 하는 DC-DC 컨버터 제어 회로 구동 방법.
출력 트랜지스터를 제어하는 DC-DC 컨버터 제어 회로에 있어서, 규정 전압 쪽으로 변화하는 기준 전압을 공급받고 그 규정 전압을 유지하고, 상기 출력 트랜지스터의 절환 동작에 의해 생성되는 검출된 전압을 공급받으며, 또한 상기 기준 전압과 상기 검출된 전압을 비교하여 오차 증폭된 출력 신호를 출력하는 오차 증폭 회로와, 삼각파 신호를 생성하는 삼각파 발진 회로와, 상기 오차 증폭 회로 및 삼각파 발진 회로에 결합되어, 상기 삼각파 신호 및 오차 증폭된 출력 신호를 입력으로 하고, 상기 삼각파 신호 및 상기 오차 증폭된 출력 신호를 비교하여 제어 신호를 생성하는 PWM 비교 회로를 포함하는데, 상기 제어 신호는 상기 검출된 전압이 상기 기준 전압에 도달하도록 상기 출력 트랜지스터를 턴온/오프시키는데 사용되며, 상기 삼각파 발진 회로가 상기 삼각파 신호의 생성 동작을 개시할 때까지 오프 상태로 상기 출력 트랜지스터를 유지시키는 유지 회로를 포함하는 것을 특징으로 하는 출력 트랜지스터 제어용 DC-DC 컨버터 제어 회로.
제11항에 있어서, 상기 유지 회로는, 상기 오차 증폭 회로의 출력 단자 중 적어도 하나의 출력 단자와 접지 사이에 접속되어, 상기 삼각파 발진 회로가 상기 삼각파 신호의 생성 동작을 개시할 때까지 온 상태에 있도록 제어되고, 상기 삼각파 발진 회로가 상기 삼각파 신호의 생성 동작을 개시한 후에는 오프 상태로 되도록 제어되는 단락용 트랜지스터와, 상기 오차 증폭 회로의 기준 전압 입력 단자와 접지 사이에 접속되어, 상기 삼각파 발진 회로가 상기 삼각파 신호의 생성 동작을 개시할 때까지 온 상태에 있도록 제어되고, 상기 삼각파 발진 회로가 상기 삼각파 신호의 생성 동작을 개시한 후에는 오프 상태로 되도록 제어되는 소프트 개시용 트랜지스터를 포함하는 것을 특징으로 하는 출력 트랜지스터 제어용 DC-DC 컨버터 제어 회로.
제12항에 있어서, 상기 유지 회로는 단락용 및 소프트 개시용 트랜지스터를 제어하기 위한 해제 신호를 생성하는 초기 오동작 방지 회로를 포함하는 것을 특징으로 하는 출력 트랜지스터 제어용 DC-DC 컨버터 제어 회로.
제12항에 있어서, 기준 전압을 생성하고 그 기준 전압을 오차 증폭 회로에 공급하는 기준 전압 생성 회로를 추가로 포함하는 것을 특징으로 하는 출력 트랜지스터 제어용 DC-DC 컨버터 제어 회로.
제11항에 있어서, 단락용 트랜지스터는 상기 오차 증폭 회로의 출력 단자와 접지 사이에 접속된 제1 단락용 트랜지스터와, PWM 비교 회로의 출력 단자와 접지 사이에 접속된 제2 단락용 트랜지스터를 포함하는 것을 특징으로 하는 출력 트랜지스터 제어용 DC-DC 컨버터 제어 회로.
출력 트랜지스터를 제어하는 DC-DC 컨버터 제어 회로에 있어서, 상기 출력 트랜지스터의 절환 동작에 의해 생성되는 검출된 전압, 규정 전압으로서의 제1 기준 전압, 및 상기 제1 기준 전압 쪽으로 변화하는 제2 기준 전압을 공급받으며, 또한 상기 제2 기준 전압이 변화될때 상기 검출된 전압과 상기 제2 기준 전압을 비교하여 오차 증폭된 출력 신호를 출력하고, 상기 제2 기준 전압이 변화되지 않을때 상기 검출된 전압과 상기 제1 기준 전압을 비교하여 상기 오차 증폭된 출력 신호를 출력하는 오차 증폭 회로와, 삼각파 신호를 생성하는 삼각파 발진 회로와, 상기 삼각파 신호 및 오차 증폭된 출력 신호가 입력되고 제어 신호를 생성하고, 상기 삼각파 신호와 오차 증폭된 출력 신호를 비교하여 제어 신호를 생성하는 PWM 비교 회로를 포함하는데, 상기 제어 신호는 상기 검출된 전압이 상기 제1 및 제2 기준 전압에 도달하도록 상기 출력 트랜지스터를 제어하는데 사용되고, 상기 오차 증폭 회로 및 PWM 비교 회로의 출력 단자 중 적어도 하나의 출력 단자와 접지 사이에 접속되는 단락용 트랜지스터와, 상기 오차 증폭 회로의 제2 기준 전압 입력 단자와 접지 사이에 접속되는 소프트 개시용 트랜지스터와, 상기 삼각파 발진 회로가 상기 삼각파 신호의 생성 동작을 개시할 때까지 단락용 및 소프트 개시용 트랜지스터를 턴온시키고 상기 삼각파 발진 회로가 상기 삼각파 신호의 생성 동작을 개시한 후에는 단락용 및 소프트 개시용 트랜지스터를 턴오프시키는 해제 신호를 생성하는 초기 오동작 방지 회로를 포함하는 것을 특징으로 하는 출력 트랜지스터 제어용 DC-DC 컨버터 제어 회로.
출력 트랜지스터를 제어하는 DC-DC 컨버터 제어 회로에 있어서, 기준 전압을 생성하는 기준 전압 생성 회로와, 규정 전압 쪽으로 변화하는 기준 전압을 공급받고 그 규정 전압을 유지하고, 상기 출력 트랜지스터의 절환 동작에 의해 생성되는 검출된 전압을 공급받으며, 상기 검출된 전압과 상기 기준 전압을 비교하여 오차 증폭된 출력 신호를 출력하는 오차 증폭 회로와, 삼각파 신호를 생성하는 삼각파 발진 회로와, 상기 오차 증폭 회로 및 삼각파 발진 회로에 결합되어, 상기 삼각파 신호 및 오차 증폭된 출력 신호를 공급받고 상기 삼각파 신호와 오차 증폭된 출력 신호를 비교하여 제어 신호를 생성하는 PWM 비교 회로를 포함하는데, 상기 제어 신호는 상기 검출된 전압이 기준 전압에 도달하도록 상기 출력 트랜지스터를 턴온/오프시키는데 사용되며, 상기 기준 전압 및 규정 전압을 공급받고 상기 기준 전압이 규정 전압에 도달하였는지의 여부를 판정하여 그 판정 신호를 출력하는 기준 전압 판정 회로와, 상기 판정 신호가 입력되고, 상기 기준 전압이 상기 규정 전압에 도달하는 동안에 상기 출력 트랜지스터를 턴오프시키는 정지 회로를 포함하는 것을 특징으로 하는 출력 트랜지스터 제어용 DC-DC 컨버터 제어 회로.
제17항에 있어서, 상기 정지 회로는 상기 오차 증폭 회로의 출력 단자와 접지 사이에 접속되어 상기 판정 신호에 응답하는 단락용 트랜지스터를 포함하는 것을 특징으로 하는 출력 트랜지스터 제어용 DC-DC 컨버터 제어 회로.
제17항에 있어서, 상기 정지 회로는 상기 판정 신호에 응답하여 상기 오차 증폭 회로에 전력을 공급하는 것을 차단하는 단락용 트랜지스터를 포함하는 것을 특징으로 하는 출력 트랜지스터 제어용 DC-DC 컨버터 제어 회로.
제17항에 있어서, 상기 기준 전압은 규정 전압으로서의 제1 기준 전압 및 상기 제1 기준 전압 쪽으로 변화하는 제2 기준 전압을 포함하며, 상기 오차 증폭 회로는 상기 제1 기준 전압이 입력되는 제1 기준 전압 입력 단자 및 상기 제2 기준 전압이 입력되고 제2 기준 전압 입력 단자를 포함하는 것을 특징으로 하는 출력 트랜지스터 제어용 DC-DC 컨버터 제어 회로.
DC-DC 컨버터에 있어서, 출력 코일 및 커패시터로 구성되는 평활 회로와, 상기 평활 회로에 접속되어, DC-DC 컨버터의 출력 단자에 출력 전압을 발생시키는 출력 트랜지스터와, 제1 기준 전압을 생성하는 제1 기준 전압 생성 회로와, 상기 제1 기준 전압을 공급받고 규정 전압 쪽으로 변화하는 제2 기준 전압을 생성하는 제2 기준 전압 생성 회로와, 상기 출력 전압, 규정 전압으로서의 제1 기준 전압 및 제2 기준 전압을 공급받고, 상기 출력 트랜지스터의 절환 동작에 의해 생성되는 검출된 전압을 공급받으며, 또한 상기 제2 기준 전압이 변화될때 상기 검출된 전압과 상기 기준 전압을 비교하여 오차 증폭된 출력 신호를 출력하고, 상기 제2 기준 전압이 변화되지 않을때 상기 출력 전압과 상기 제1 기준 전압을 비교하여 오차 층폭된 출력 신호를 출력하는 오차 증폭 회로와, 삼각파 신호를 생성하는 삼각파 발진 회로와, 상기 삼각파 신호 및 오차 증폭된 출력 신호가 입력되고 상기 삼각파 신호 및 오차 증폭된 출력 신호를 비교하여 제어 신호를 생성하는 PWM 비교 회로를 포함하는데, 상기 제어 신호는 상기 출력 전압이 상기 제1 및 제2 기준 전압에 도달하도록 상기 출력 트랜지스터를 턴온/오프시키는데 사용되며, 상기 삼각파 발진 회로가 상기 삼각파 신호의 생성 동작을 개시할 때까지 오프 상태로 상기 출력 트랜지스터를 유지시키는 유지 회로를 포함하는 것을 특징으로 하는 DC-DC 컨버터.
제21항에 있어서, 상기 유지 회로는, 상기 오차 증폭 회로 및 PWM 비교 회로의 출력 단자 중 적어도 하나의 출력 단자와 접지 사이에 접속되는 단락용 트랜지스터와, 상기 오차 증폭 회로의 제2 기준 전압 입력 단자와 접지 사이에 접속되는 소프트 개시용 트랜지스터와, 상기 삼각파 발진 회로가 상기 삼각파 신호의 생성 동작을 개시할 때까지 단락용 및 소프트 개시용 트랜지스터를 턴온시키고, 상기 삼각파 발진 회로가 상기 삼각파 신호의 생성 동작을 개시한 후에 단락용 및 소프트 개시용 트랜지스터를 턴오프시키는 해제 신호를 생성하는 초기 오동작 방지 회로를 포함하는 것을 특징으로 하는 DC-DC 컨버터.
제21항에 있어서, 상기 유지 회로는, 상기 기준 전압 및 규정 전압을 공급받고 상기 제1 기준 전압이 상기 규정 전압에 도달하였는 지의 여부를 판정하여 그 판정 신호를 출력하는 기준 전압 판정 회로와, 상기 판정 신호를 공급받고 상기 제1 기준 전압이 상기 규정 전압에 도달하지 못한 동안에 상기 출력 트랜지스터를 턴오프시키는 정지 회로를 포함하는 것을 특징으로 하는 DC-DC 컨버터.
다수의 출력 트랜지스터 각각을 제어하는 다수의 제어 회로를 구비한 DC-DC 컨버터에 있어서, 규정 전압 쪽으로 변화하는 기준 전압을 공급받고 그 규정 전압을 유지하고, 출력 트랜지스터의 절환 동작에 의해 생성되는 검출된 전압을 공급받으며, 또한 그 검출된 전압과 상기 기준 전압을 비교하여 오차 증폭된 출력 신호를 출력하는 오차 증폭 회로와, 삼각파 신호를 생성하는 삼각파 발진 회로와, 상기 오차 증폭 회로 및 삼각파 발진 호로에 결합되어, 상기 삼각파 신호 및 오차 증폭된 출력 신호를 공급받고, 상기 삼각파 신호와 상기 오차 증폭된 출력 신호를 비교하여 제어 신호를 생성하는 PWM 비교 회로를 포함하는데, 상기 제어 신호는 상기 검출된 전압이 상기 기준 전압에 도달하도록 상기 출력 트랜지스터를 턴온/오프시키는데 사용되며, 임의의 제어 회로는 제어 회로 각각을 가동시키는 다수의 가동 신호를 입력으로 하고, 모든 가동 신호가 상기 제어 신호 각각에 제공될 때까지 오프 상태로 상기 출력 트랜지스터 모두를 유지시키는 유지 회로를 포함하는 것을 특징으로 하는 DC-DC 컨버터.
제24항에 있어서, 상기 유지 회로는, 상기 오차 증폭 회로 및 PWM 비교 회로의 출력 단자 중 적어도 하나의 출력 단자와 접지 사이에 접속되는 단락용 트랜지스터와, 상기 오차 증폭 회로의 기준 전압 입력 단자와 접지 사이에 접속되는 소프트 개시용 트랜지스터와, 모든 가동 신호가 상기 제어 회로 각각에 제공되었는 지의 여부를 판정하여, 단락용 및 소프트 개시용 트랜지스터를 제어하는 판정 신호를 제공하는 판정 회로를 포함하는 것을 특징으로 하는 DC-DC 컨버터.
전자 기기를 구비한 DC-DC 컨버터에 있어서, 출력 코일 및 커패시터로 구성된 평활 회로와, 상기 평활 회로에 접속되어, 상기 DC-DC 컨버터의 출력 단자에 출력 전압을 발생시키는 출력 트랜지스터와, 제1 기준 전압을 생성하는 제1 기준 전압 생성 회로와, 상기 제1 기준 전압을 공급받고 규정 전압 쪽으로 변화하는 제2 기준 전압을 생성하는 제2 기준 전압 생성 회로와, 상기 출력 전압, 규정 전압으로서의 제1 기준 전압 및 제2 기준 전압을 공급받고, 또한 상기 제2 기준 전압이 변화될때 상기 출력 전압과 상기 기준 전압을 비교하여 오차 증폭된 출력 신호를 출력하며, 상기 제2 기준 전압이 변화되지 않을때 상기 출력 전압과 상기 제1 기준 전압을 비교하여 오차 층폭된 출력 신호를 출력하는 오차 증폭 회로와, 삼각파 신호를 생성하는 삼각파 발진 회로와, 상기 삼각파 신호 및 오차 증폭된 출력 신호가 입력되고 상기 삼각파 신호 및 오차 증폭된 출력 신호를 비교하여 제어 신호를 생성하는 PWM 비교 회로를 포함하는데, 상기 제어 신호는 상기 출력 전압이 상기 제1 및 제2 기준 전압에 도달하도록 상기 출력 트랜지스터를 제어하는데 사용되며, 상기 삼각파 발진 회로가 상기 삼각파 신호의 생성 동작을 개시할 때까지 오프 상태로 상기 출력 트랜지스터를 유지시키는 유지 회로를 포함하는 것을 특징으로 하는 DC-DC 컨버터.
제26항에 있어서, 상기 유지 회로는, 상기 오차 증폭 회로 및 PWM 비교 회로의 출력 단자 중 적어도 하나의 출력 단자와 접지 사이에 접속되는 단락용 트랜지스터와, 상기 오차 증폭 회로의 제2 기준 전압 입력 단자와 접지 사이에 접속되는 소프트 개시용 트랜지스터와, 상기 삼각파 발진 회로가 상기 삼각파 신호의 생성 동작을 개시할 때까지 단락용 및 소프트 개시용 트랜지스터를 턴온시키고, 상기 삼각파 발진 회로가 상기 삼각파 신호의 생성 동작을 개시한 후에 단락용 및 소프트 개시용 트랜지스터를 턴오프시키는 해제 신호를 생성하는 초기 오동작 방지 회로를 포함하는 것을 특징으로 하는 DC-DC 컨버터.
제26항에 있어서, 상기 유지 회로는, 상기 기준 전압 및 규정 전압을 공급받고 상기 제1 기준 전압이 상기 규정 전압에 도달하였는 지의 여부를 판정하여 그 판정 신호를 출력하는 기준 전압 판정 회로와, 상기 판정 신호를 공급받고 상기 제1 기준 전압이 상기 규정 전압에 도달하지 못한 동안에는 상기 출력 트랜지스터를 턴오프시키는 정지 회로를 포함하는 것을 특징으로 하는 DC-DC 컨버터.
다수의 출력 트랜지스터 각각을 제어하는 다수의 제어 회로로 구성된 DC-DC 컨버터를 구비한 전자 기기에 있어서, 규정 전압 쪽으로 변화하는 기준 전압을 공급받고 그 규정 전압을 유지하며, 출력 트랜지스터의 절환 동작에 의해 생성되는 검출된 전압을 공급받고, 또한 그 검출된 전압과 상기 기준 전압을 비교하여 오차 증폭된 출력 신호를 출력하는 오차 증폭 회로와, 삼각파 신호를 생성하는 삼각파 발진 회로와, 상기 오차 증폭 회로 및 삼각파 발진 호로에 결합되어, 상기 삼각파 신호 및 오차 증폭된 출력 신호를 공급받고, 상기 삼각파 신호와 상기 오차 증폭된 출력 신호를 비교하여 제어 신호를 생성하는 PWM 비교 회로를 포함하는데, 상기 제어 신호는 상기 검출된 전압이 상기 기준 전압에 도달하도록 상기 출력 트랜지스터를 턴온/오프시키는데 사용되며, 상기 제어 회로 중 하나는, 제어 회로 각각을 가동시키는 다수의 가동 신호가 입력되며 모든 가동 신호가 상기 제어 신호 각각에 제공될 때까지 오프 상태로 상기 출력 트랜지스터 모두를 유지시키는 유지 회로를 포함하는 것을 특징으로 하는 전자 기기.
제29항에 있어서, 상기 유지 회로는, 상기 오차 증폭 회로 및 PWM 비교 회로의 출력 단자 중 적어도 하나의 출력 단자와 접지 사이에 접속되는 단락용 트랜지스터와, 상기 오차 증폭 회로의 기준 전압 입력 단자와 접지 사이에 접속되는 소프트 개시용 트랜지스터와, 모든 가동 신호가 상기 제어 회로 각각에 제공되었는 지의 여부를 판정하여, 단락용 및 소프트 개시용 트랜지스터를 제어하는 판정 신호를 제공하는 판정 회로를 포함하는 것을 특징으로 하는 전자 기기.
부하 회로에 전력 공급 전압을 공급하는 직렬 조정기에 있어서, 전력 공급원과 상기 부하 회로 사이에 결합되는 출력 트랜지스터와, 상기 출력 트랜지스터를 제어하는 회로를 포함하는데, 상기 제어 회로는, 상기 출력 트랜지스터에 결합되어, 외부 입력되는 제어 신호에 응답하여 상기 출력 트랜지스터를 구동하는 제1 제어 회로와, 비활성인 상기 입력 제어 신호에 응답하여 방전 동작을 행하고, 상기 방전 동작이 실행될때 상기 제1 제어 회로를 제어하여 상기 출력 트랜지스터의 동작 시간을 점차 감소시키는 제2 제어 회로를 포함하는 것을 특징으로 하는 직렬 조정기.
제31항에 있어서, 상기 제2 제어 회로는, 상기 비활성 입력 제어 신호에 응답하여 소정의 시정수에 상기 방전 동작을 행하여 방전 전압 신호를 생성하는 방전 회로와, 소정의 주파수를 갖는 삼각파 신호를 생성하는 발진 회로와, 발진 회로에 결합되어 방전 전압 신호와 상기 삼각파 신호를 비교하는 비교 회로를 포함하며, 상기 비교 출력 신호는 출력 트랜지스터의 동작 시간을 점차 감소시키는 것을 특징으로 하는 직렬 조정기.
제32항에 있어서, 상기 출력 트랜지스터는 출력 전압 신호를 출력하며, 상기 비교 회로는, 소정의 기준 전압, 상기 반전 전압 신호 및 상기 출력 전압 신호를 공급받고, 상기 소정의 기준 전압 및 방전 전압 중 하나의 전압과 출력 전압 사이의 전위 차에 상당하는 오차 증폭된 전압 신호를 생성하는 오차 증폭 회로와, 상기 오차 증폭 회로 및 발진 회로에 결합되어, 상기 오차 증폭된 전압 신호와 상기 삼각파 신호를 비교하여 그 비교 결과 출력 신호를 생성하는 비교 회로를 포함하는 것을 특징으로 하는 직렬 조정기.
제32항에 있어서, 상기 출력 트랜지스터는 출력 전압 신호를 출력하며, 상기 비교 회로는, 소정의 기준 전압, 상기 출력 전압 신호를 공급받고, 상기 소정의 기준 전압과 출력 전압 사이의 전위 차에 상당하는 오차 증폭된 전압 신호를 생성하는 오차 증폭 회로와, 상기 오차 증폭 회로 및 발진 회로에 결합되어, 상기 오차 증폭된 전압 신호및 상기 방전 전압 신호 중 하나와 상기 삼각파 신호를 비교하여 그 비교 결과 출력 신호를 생성하는 비교 회로를 포함하는 것을 특징으로 하는 직렬 조정기.
제32항에 있어서, 상기 방전 회로는, 커패시터와, 소정의 시정수로 상기 커패시터로부터 전하를 방전하는 시정수 소자와, 상기 비활성 제어 신호에 응답하여 상기 시정수 소자에 상기 커패시터를 접속 및 비접속시킴으로써 충전 동작 및 방전 동작을 선택적으로 행하는 절환 회로를 추가로 포함하는 것을 특징으로 하는 직렬 조정기.
제35항에 있어서, 상기 커패시터의 방전 전압을 체크하고, 상기 커패시터의 방전 전압이 소정의 전압과 같거나 또는 작을 때까지 상기 제어 신호가 비활성 상태에 있을때 상기 제1 및 제2 제어 회로를 활성 상태로 유지시키는 바이어스 유지 회로를 추가로 포함하는 것을 특징으로 하는 직렬 조정기.
제35항에 있어서, 상기 시정수 소자는 방전 전류의 흐름을 가능케 하는 전류원을 포함하는 것을 특징으로 하는 직렬 조정기.