JPH06301429A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPH06301429A JPH06301429A JP8605893A JP8605893A JPH06301429A JP H06301429 A JPH06301429 A JP H06301429A JP 8605893 A JP8605893 A JP 8605893A JP 8605893 A JP8605893 A JP 8605893A JP H06301429 A JPH06301429 A JP H06301429A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- reference voltage
- circuit
- power
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 基準電圧をＣＲ型フィルタを通して出力する
基準電圧発生回路にあって、フィルタによるノイズ防止
効果を損なうことなく、電源オン／オフ時の出力基準電
圧の立ち上がり／立ち下がりを早める。 【構成】 電源投入時に上記フィルタの入出力間にバイ
パス路を形成する電圧伝達回路および電源遮断時にフィ
ルタでのチャージ電荷を放電させる放電回路を設ける。 【効果】 フィルタの時定数による立ち上がり／立ち下
がりの遅れを電源オン／オフ時だけ選択的に回避させる
ことができる。
基準電圧発生回路にあって、フィルタによるノイズ防止
効果を損なうことなく、電源オン／オフ時の出力基準電
圧の立ち上がり／立ち下がりを早める。 【構成】 電源投入時に上記フィルタの入出力間にバイ
パス路を形成する電圧伝達回路および電源遮断時にフィ
ルタでのチャージ電荷を放電させる放電回路を設ける。 【効果】 フィルタの時定数による立ち上がり／立ち下
がりの遅れを電源オン／オフ時だけ選択的に回避させる
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は、基準電圧発生回路、さ
らには半導体集積回路装置内にて回路の動作基準電圧を
発生するのに適用して有効な技術に関するものであっ
て、たとえばＡ／Ｄ変換器やＤ／Ａ変換器に利用して有
効な技術に関するものである。
らには半導体集積回路装置内にて回路の動作基準電圧を
発生するのに適用して有効な技術に関するものであっ
て、たとえばＡ／Ｄ変換器やＤ／Ａ変換器に利用して有
効な技術に関するものである。
【０００２】
【従来の技術】たとえば、Ａ／Ｄ変換器やＤ／Ａ変換器
などの信号変換器では、その動作の基準となる電圧が必
要である（たとえば、特開昭６３−１５７５２２号公報
参照）。
などの信号変換器では、その動作の基準となる電圧が必
要である（たとえば、特開昭６３−１５７５２２号公報
参照）。
【０００３】このため、図４に示すような基準電圧発生
回路が用いられる。
回路が用いられる。
【０００４】図４に示す基準電圧発生回路は、基準電圧
発生源１、電圧変換器２、電圧設定部３、フィルタ４な
どによって構成され、基準電圧発生源１にて発生される
一定の基準電圧Ｖｓに基づいてＶｒ１とＶｒ２の２つの
基準電圧（Ｖｒ１＞Ｖｒ２）を作成し、これをＡ／Ｄ変
換器あるいはＤ／Ａ変換器などを含む主回路部５に供給
する。
発生源１、電圧変換器２、電圧設定部３、フィルタ４な
どによって構成され、基準電圧発生源１にて発生される
一定の基準電圧Ｖｓに基づいてＶｒ１とＶｒ２の２つの
基準電圧（Ｖｒ１＞Ｖｒ２）を作成し、これをＡ／Ｄ変
換器あるいはＤ／Ａ変換器などを含む主回路部５に供給
する。
【０００５】電圧変換器２は演算増幅器２１を用いて構
成され、その演算増幅器２１の負帰還動作により、基準
電圧Ｖｓに対して一定の比例関係を保つ基準電圧Ｖｒ
１，Ｖｒ２を出力する。コンデンサＣｆは、その負帰還
動作を安定化させるための位相補償用である。
成され、その演算増幅器２１の負帰還動作により、基準
電圧Ｖｓに対して一定の比例関係を保つ基準電圧Ｖｒ
１，Ｖｒ２を出力する。コンデンサＣｆは、その負帰還
動作を安定化させるための位相補償用である。
【０００６】電圧設定部３は、上記演算増幅器２１の負
帰還定数を決定する抵抗Ｒ１，Ｒ２，Ｒ３、この抵抗Ｒ
１，Ｒ２とＲ３の間に直列に介在させられた補正用抵抗
列ｎｒ（ｒ，ｒ，ｒ，・・・ｒ）、この補正用抵抗列ｎ
ｒのタップ位置をＭＯＳトランジスタＭのスイッチ動作
によって選択する選択回路３３、この選択回路３３の選
択位置をＲＯＭ部３１の書込状態に基づいて制御するデ
コーダ３２などによって構成され、ＲＯＭ部３１への書
込によって出力基準電圧Ｖｒ１，Ｖｒ２を高精度にトリ
ミング設定することができるようになっている。
帰還定数を決定する抵抗Ｒ１，Ｒ２，Ｒ３、この抵抗Ｒ
１，Ｒ２とＲ３の間に直列に介在させられた補正用抵抗
列ｎｒ（ｒ，ｒ，ｒ，・・・ｒ）、この補正用抵抗列ｎ
ｒのタップ位置をＭＯＳトランジスタＭのスイッチ動作
によって選択する選択回路３３、この選択回路３３の選
択位置をＲＯＭ部３１の書込状態に基づいて制御するデ
コーダ３２などによって構成され、ＲＯＭ部３１への書
込によって出力基準電圧Ｖｒ１，Ｖｒ２を高精度にトリ
ミング設定することができるようになっている。
【０００７】フィルタ４は、直列に接続された抵抗Ｒｔ
と並列に接続されたコンデンサＣｔからなるＣＲ時定数
型フィルタであって、主回路部６に供給される出力基準
電圧Ｖｒ１，Ｖｒ２にノイズが乗るのを防止するために
挿入されている。
と並列に接続されたコンデンサＣｔからなるＣＲ時定数
型フィルタであって、主回路部６に供給される出力基準
電圧Ｖｒ１，Ｖｒ２にノイズが乗るのを防止するために
挿入されている。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
【０００９】すなわち、上述した回路では、出力基準電
圧Ｖｒ１，Ｖｒ２にノイズが乗るのを防止するためのフ
ィルタ４の時定数によって、図５に示すように、電源を
投入したあとの出力基準電圧Ｖｒ１，Ｖｒ２の立ち上が
り（ｔｐｏ）、および電源を遮断したあとの出力基準電
圧Ｖｒ１，Ｖｒ２の立ち上がり（ｔｐｄ）が、それぞれ
緩慢になってしまい、これにより、主回路部５の動作の
立ち上がりおよび立ち下がりが遅くなってしまう。
圧Ｖｒ１，Ｖｒ２にノイズが乗るのを防止するためのフ
ィルタ４の時定数によって、図５に示すように、電源を
投入したあとの出力基準電圧Ｖｒ１，Ｖｒ２の立ち上が
り（ｔｐｏ）、および電源を遮断したあとの出力基準電
圧Ｖｒ１，Ｖｒ２の立ち上がり（ｔｐｄ）が、それぞれ
緩慢になってしまい、これにより、主回路部５の動作の
立ち上がりおよび立ち下がりが遅くなってしまう。
【００１０】つまり、パワーオン時およびパワーダウン
時の応答特性が悪くなってしまう。このパワーオン／パ
ワーダウン時の応答特性が悪いと、たとえば電源のオン
／オフをきめ細かに行なう節電動作にも支障が生じるな
ど、様々な不都合が生じる。
時の応答特性が悪くなってしまう。このパワーオン／パ
ワーダウン時の応答特性が悪いと、たとえば電源のオン
／オフをきめ細かに行なう節電動作にも支障が生じるな
ど、様々な不都合が生じる。
【００１１】上述した不都合を回避するためには、フィ
ルタ４の時定数を小さくすることが考えられる。しか
し、フィルタ４の時定数を小さくすると、そのフィルタ
４によるノイズ防止の効果が薄れてしまうという背反が
生じてしまう。
ルタ４の時定数を小さくすることが考えられる。しか
し、フィルタ４の時定数を小さくすると、そのフィルタ
４によるノイズ防止の効果が薄れてしまうという背反が
生じてしまう。
【００１２】本発明の目的は、フィルタによるノイズ防
止効果を損なうことなく、電源オン／オフ時の出力基準
電圧の立ち上がり／立ち下がりを早める、という技術を
提供することにある。
止効果を損なうことなく、電源オン／オフ時の出力基準
電圧の立ち上がり／立ち下がりを早める、という技術を
提供することにある。
【００１３】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１５】すなわち、基準電圧をＣＲ型フィルタを通
して出力する基準電圧発生回路にあって、電源投入時に
上記フィルタの入出力間にバイパス路を形成する電圧伝
達回路および電源遮断時に上記フィルタでのチャージ電
荷を放電させる放電回路を設ける、というものである。
して出力する基準電圧発生回路にあって、電源投入時に
上記フィルタの入出力間にバイパス路を形成する電圧伝
達回路および電源遮断時に上記フィルタでのチャージ電
荷を放電させる放電回路を設ける、というものである。
【００１６】
【作用】上述した手段によれば、フィルタの時定数によ
る立ち上がり／立ち下がりの遅れを電源オン／オフ時だ
け選択的に回避させることができる。
る立ち上がり／立ち下がりの遅れを電源オン／オフ時だ
け選択的に回避させることができる。
【００１７】これにより、フィルタによるノイズ防止効
果を損なうことなく、電源オン／オフ時の出力基準電圧
の立ち上がり／立ち下がりを早める、という目的が達成
される。
果を損なうことなく、電源オン／オフ時の出力基準電圧
の立ち上がり／立ち下がりを早める、という目的が達成
される。
【００１８】
【実施例】以下、本発明の好適な実施例を図面を参照し
ながら説明する。
ながら説明する。
【００１９】なお、図において、同一符号は同一あるい
は相当部分を示すものとする。
は相当部分を示すものとする。
【００２０】図１は本発明の技術が適用された基準電圧
発生回路の第１の実施例を示す。
発生回路の第１の実施例を示す。
【００２１】同図に示す基準電圧発生回路は、Ａ／Ｄ変
換器やＤ／Ａ変換器などの信号変換器に動作基準電圧を
供給するためのものであって、１は基準電圧発生源、２
は電圧変換器、３は電圧設定部、４はフィルタ、５は上
記信号変換器を含む主回路部、６は電圧伝達回路、７は
放電回路である。
換器やＤ／Ａ変換器などの信号変換器に動作基準電圧を
供給するためのものであって、１は基準電圧発生源、２
は電圧変換器、３は電圧設定部、４はフィルタ、５は上
記信号変換器を含む主回路部、６は電圧伝達回路、７は
放電回路である。
【００２２】この基準電圧発生回路では、基準電圧発生
源１にて発生される一定の基準電圧Ｖｓに基づいてＶｒ
１とＶｒ２の２つの基準電圧（Ｖｒ１＞Ｖｒ２）を作成
し、Ａ／Ｄ変換器あるいはＤ／Ａ変換器を含む主回路部
５に供給する。
源１にて発生される一定の基準電圧Ｖｓに基づいてＶｒ
１とＶｒ２の２つの基準電圧（Ｖｒ１＞Ｖｒ２）を作成
し、Ａ／Ｄ変換器あるいはＤ／Ａ変換器を含む主回路部
５に供給する。
【００２３】電圧変換器２は演算増幅器２１を用いて構
成され、その演算増幅器２１の負帰還動作により、基準
電圧Ｖｓに対して一定の比例関係を保つ基準電圧Ｖｒ
１，Ｖｒ２を出力する。コンデンサＣｆは、その負帰還
動作を安定化させるための位相補償用である。
成され、その演算増幅器２１の負帰還動作により、基準
電圧Ｖｓに対して一定の比例関係を保つ基準電圧Ｖｒ
１，Ｖｒ２を出力する。コンデンサＣｆは、その負帰還
動作を安定化させるための位相補償用である。
【００２４】電圧設定部３は、上記演算増幅器２１の負
帰還定数を決定する抵抗Ｒ１，Ｒ２，Ｒ３、この抵抗Ｒ
１，Ｒ２とＲ３の間に直列に介在させられた補正用抵抗
列ｎｒ（ｒ，ｒ，ｒ，・・・ｒ）、この補正用抵抗列ｎ
ｒのタップ位置をＭＯＳトランジスタＭのスイッチ動作
によって選択する選択回路３３、この選択回路３３の選
択位置をＲＯＭ部３１の書込状態に基づいて制御するデ
コーダ３２などによって構成され、ＲＯＭ部３１への書
込によって出力基準電圧Ｖｒ１，Ｖｒ２を高精度にトリ
ミング設定することができるようになっている。
帰還定数を決定する抵抗Ｒ１，Ｒ２，Ｒ３、この抵抗Ｒ
１，Ｒ２とＲ３の間に直列に介在させられた補正用抵抗
列ｎｒ（ｒ，ｒ，ｒ，・・・ｒ）、この補正用抵抗列ｎ
ｒのタップ位置をＭＯＳトランジスタＭのスイッチ動作
によって選択する選択回路３３、この選択回路３３の選
択位置をＲＯＭ部３１の書込状態に基づいて制御するデ
コーダ３２などによって構成され、ＲＯＭ部３１への書
込によって出力基準電圧Ｖｒ１，Ｖｒ２を高精度にトリ
ミング設定することができるようになっている。
【００２５】フィルタ４は、直列に接続された抵抗Ｒｔ
と並列に接続されたコンデンサＣｔからなるＣＲ時定数
型フィルタであって、主回路部６に供給される出力基準
電圧Ｖｒ１，Ｖｒ２にノイズが乗るのを防止するために
挿入されている。
と並列に接続されたコンデンサＣｔからなるＣＲ時定数
型フィルタであって、主回路部６に供給される出力基準
電圧Ｖｒ１，Ｖｒ２にノイズが乗るのを防止するために
挿入されている。
【００２６】また、電圧伝達回路６はＭＯＳトランジス
タを用いたトランスファースイッチによって構成され、
電源投入時に外部から与えられるパワーオン信号Ｓｏｎ
によって動作させられる。この動作によって上記フィル
タ４の入出力間に一種のバイパス路を形成する。
タを用いたトランスファースイッチによって構成され、
電源投入時に外部から与えられるパワーオン信号Ｓｏｎ
によって動作させられる。この動作によって上記フィル
タ４の入出力間に一種のバイパス路を形成する。
【００２７】放電回路はＭＯＳトランジスタによって構
成され、電源投入時に外部から与えられるパワーダウン
信号Ｓｄｎによって動作させられる。この動作によつて
上記フィルタ４でのチャージ電荷を放電させる。
成され、電源投入時に外部から与えられるパワーダウン
信号Ｓｄｎによって動作させられる。この動作によつて
上記フィルタ４でのチャージ電荷を放電させる。
【００２８】パワーオン信号Ｓｏｎおよびパワーダウン
信号Ｓｄｎは、図示を省略するが、電圧検出器などを用
いて作成することができる。
信号Ｓｄｎは、図示を省略するが、電圧検出器などを用
いて作成することができる。
【００２９】次に、動作について説明する。
【００３０】図２は上述した基準電圧発生回路の概略動
作をタイミングチャートで示す。
作をタイミングチャートで示す。
【００３１】図１および図２において、まず、電源が投
入されると、基準電圧発生源１にて発生される基準電圧
Ｖｓに対して、一定の比例関係にある基準電圧Ｖｒ１，
Ｖｒ２が電圧変換器２にて作成される。
入されると、基準電圧発生源１にて発生される基準電圧
Ｖｓに対して、一定の比例関係にある基準電圧Ｖｒ１，
Ｖｒ２が電圧変換器２にて作成される。
【００３２】このとき、その電源投入から一定時間の間
だけ与えられるパワーオン信号Ｓｏｎによって、トラン
スファースイッチからなる電圧伝達回路６が動作し、フ
ィルタ４の抵抗Ｒｔがバイパスされる状態になる。
だけ与えられるパワーオン信号Ｓｏｎによって、トラン
スファースイッチからなる電圧伝達回路６が動作し、フ
ィルタ４の抵抗Ｒｔがバイパスされる状態になる。
【００３３】これにより、フィルタ４の時定数が小さく
なって、電圧変換器２にて作成される基準電圧Ｖｒ１，
Ｖｒ２は、フィルタ４のコンデンサＣｔを急速に充電し
ながら、ただちに立ち上がることができる。
なって、電圧変換器２にて作成される基準電圧Ｖｒ１，
Ｖｒ２は、フィルタ４のコンデンサＣｔを急速に充電し
ながら、ただちに立ち上がることができる。
【００３４】このように、電源投入時にフィルタ４の入
出力間にバイパス路が形成されることで、そのフィルタ
４の時定数による出力基準電圧Ｖｒ１，Ｖｒ２の立ち上
がりが選択的に早められる。
出力間にバイパス路が形成されることで、そのフィルタ
４の時定数による出力基準電圧Ｖｒ１，Ｖｒ２の立ち上
がりが選択的に早められる。
【００３５】そして、出力基準電圧Ｖｒ１，Ｖｒ２が立
ち上がり終ったころに、パワーオン信号Ｓｏｎを非能動
レベルに戻すことにより、抵抗Ｒｔとコンデンサｃｔに
よるフィルタ４が機能を開始し、出力基準電圧Ｖｒ１，
Ｖｒ２にノイズが乗るのを防止する。
ち上がり終ったころに、パワーオン信号Ｓｏｎを非能動
レベルに戻すことにより、抵抗Ｒｔとコンデンサｃｔに
よるフィルタ４が機能を開始し、出力基準電圧Ｖｒ１，
Ｖｒ２にノイズが乗るのを防止する。
【００３６】次に、電源が遮断されると、今度はその電
源遮断の直後に与えられるパワーダウン信号Ｓｄｎによ
って、ＭＯＳトランジスタからなる放電回路７が動作
し、フィルタ４のコンデンサＣｔに残っているチャージ
電荷が急速放電される。
源遮断の直後に与えられるパワーダウン信号Ｓｄｎによ
って、ＭＯＳトランジスタからなる放電回路７が動作
し、フィルタ４のコンデンサＣｔに残っているチャージ
電荷が急速放電される。
【００３７】これにより、出力基準電圧Ｖｒ１，Ｖｒ２
は、電源遮断と同時にただちに立ち下がるようになる。
は、電源遮断と同時にただちに立ち下がるようになる。
【００３８】以上のようにして、フィルタ４の時定数に
よる立ち上がり／立ち下がりの遅れ（ｔｐｏ／ｔｐｄ）
を電源オン／オフ時だけ選択的に回避させることができ
る。
よる立ち上がり／立ち下がりの遅れ（ｔｐｏ／ｔｐｄ）
を電源オン／オフ時だけ選択的に回避させることができ
る。
【００３９】これにより、フィルタ４によるノイズ防止
効果を損なうことなく、電源オン／オフ時の出力基準電
圧Ｖｒ１，Ｖｒ２の立ち上がり／立ち下がり（ｔｐｏ／
ｔｐｄ）を早めることができる。
効果を損なうことなく、電源オン／オフ時の出力基準電
圧Ｖｒ１，Ｖｒ２の立ち上がり／立ち下がり（ｔｐｏ／
ｔｐｄ）を早めることができる。
【００４０】図３は本発明の第２の実施例を示したもの
であって、この実施例では、出力基準電圧Ｖｒ１，Ｖｒ
２の立ち上がりを早めるための電圧伝達回路６が、ｎチ
ャンネルＭＯＳトランジスタＮ１とｐチャンネルＭＯＳ
トランジスタＰ１による相補型エミッタフォロワによっ
て構成されている。このエミッタフォロワの動作電源Ｖ
ｃｃはＰチャンネルＭＯＳトランジスタＰ２を介して供
給される。したがって、このＭＯＳトランジスタＰ２を
パワーオン信号Ｓｏｎによって電源投入時だけオン駆動
させることにより、上述した第１の実施例の場合と同様
に、フィルタ４によるノイズ防止効果を損なうことな
く、電源投入直後の出力基準電圧Ｖｒ１，Ｖｒ２の立ち
上がりを早めることができる。
であって、この実施例では、出力基準電圧Ｖｒ１，Ｖｒ
２の立ち上がりを早めるための電圧伝達回路６が、ｎチ
ャンネルＭＯＳトランジスタＮ１とｐチャンネルＭＯＳ
トランジスタＰ１による相補型エミッタフォロワによっ
て構成されている。このエミッタフォロワの動作電源Ｖ
ｃｃはＰチャンネルＭＯＳトランジスタＰ２を介して供
給される。したがって、このＭＯＳトランジスタＰ２を
パワーオン信号Ｓｏｎによって電源投入時だけオン駆動
させることにより、上述した第１の実施例の場合と同様
に、フィルタ４によるノイズ防止効果を損なうことな
く、電源投入直後の出力基準電圧Ｖｒ１，Ｖｒ２の立ち
上がりを早めることができる。
【００４１】以上、本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００４２】たとえば、回路中の抵抗やコンデンサはＭ
ＯＳトランジスタを用いて形成することもできる。
ＯＳトランジスタを用いて形成することもできる。
【００４３】また、用途によっては、出力基準電圧Ｖｒ
１，Ｖｒ２の立ち上がりを早めるための電圧伝達回路６
だけで、放電回路７の方は省略してもよい。
１，Ｖｒ２の立ち上がりを早めるための電圧伝達回路６
だけで、放電回路７の方は省略してもよい。
【００４４】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野であるＡ／
Ｄ変換器やＤ／Ａ変換器などの信号変換器に適用した場
合について説明したが、それに限定されるものではな
く、たとえばＥＣＬなどのデジタル回路のしきい値を定
める用途などにも適用できる。
てなされた発明をその背景となった利用分野であるＡ／
Ｄ変換器やＤ／Ａ変換器などの信号変換器に適用した場
合について説明したが、それに限定されるものではな
く、たとえばＥＣＬなどのデジタル回路のしきい値を定
める用途などにも適用できる。
【００４５】
【発明の効果】本願において開示される発明のうち、代
表的なものの効果を簡単に説明すれば、下記のとおりで
ある。
表的なものの効果を簡単に説明すれば、下記のとおりで
ある。
【００４６】すなわち、フィルタによるノイズ防止効果
を損なうことなく、電源オン時の出力基準電圧の立ち上
がりを早めることができる、という効果が得られる。
を損なうことなく、電源オン時の出力基準電圧の立ち上
がりを早めることができる、という効果が得られる。
【図１】本発明の技術が適用された基準電圧発生回路の
第１の実施例を示す回路図
第１の実施例を示す回路図
【図２】図１に示した基準電圧発生回路の概略動作を示
すタイミングチャート
すタイミングチャート
【図３】本発明の第２の実施例を示す回路図
【図４】従来の基準電圧発生回路の概要を示す回路図
【図５】図４に示した基準電圧発生回路の概略動作を示
すタイミングチャート
すタイミングチャート
１ 基準電圧発生源 ２ 電圧変換器 ３ 電圧設定部 ３１ ＲＯＭ部 ３２ デコーダ ３３ 選択回路 ４ フィルタ ５ 主回路部（Ａ／Ｄ変換器，Ｄ／Ａ変換器） ６ 電圧伝達回路 ７ 放電回路
Claims (3)
- 【請求項１】 基準電圧をＣＲ型フィルタを通して出力
する基準電圧発生回路であって、電源投入時に上記フィ
ルタの入出力間にバイパス路を形成する電圧伝達回路を
設けたことを特徴とする基準電圧発生回路。 - 【請求項２】 基準電圧をＣＲ型フィルタを通して出力
する基準電圧発生回路であって、電源投入時に上記フィ
ルタの入出力間にバイパス路を形成する電圧伝達回路
と、電源遮断時に上記フィルタでのチャージ電荷を放電
させる放電回路とを設けたことを特徴とする基準電圧発
生回路。 - 【請求項３】 ＣＲ型フィルタを通して出力される基準
電圧を用いてアナログとデジタル間の信号変換を行なう
信号変換回路であって、電源投入時に上記フィルタの入
出力間にバイパス路を形成する電圧伝達回路と、電源遮
断時に上記フィルタでのチャージ電荷を放電させる放電
回路とを備えたことを特徴とする信号変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8605893A JPH06301429A (ja) | 1993-04-13 | 1993-04-13 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8605893A JPH06301429A (ja) | 1993-04-13 | 1993-04-13 | 基準電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06301429A true JPH06301429A (ja) | 1994-10-28 |
Family
ID=13876101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8605893A Pending JPH06301429A (ja) | 1993-04-13 | 1993-04-13 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06301429A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007094970A (ja) * | 2005-09-30 | 2007-04-12 | Toko Inc | 電圧供給回路 |
| JP2007172222A (ja) * | 2005-12-21 | 2007-07-05 | Matsushita Electric Ind Co Ltd | 電源回路 |
| JP2007323592A (ja) * | 2006-06-05 | 2007-12-13 | Fuji Electric Device Technology Co Ltd | ソフトスタート回路及び半導体装置 |
| US8044708B2 (en) | 2008-12-22 | 2011-10-25 | Panasonic Corporation | Reference voltage generator |
| JP2018078568A (ja) * | 2016-11-13 | 2018-05-17 | アナログ ディヴァイスィズ インク | アナログ−デジタル変換器フロントエンド用ダイナミックアンチエイリアスフィルタ |
| JP2018159641A (ja) * | 2017-03-23 | 2018-10-11 | 日本特殊陶業株式会社 | 電圧供給装置 |
| CN108712157A (zh) * | 2016-11-13 | 2018-10-26 | 美国亚德诺半导体公司 | 反馈环中的量化噪声消除 |
-
1993
- 1993-04-13 JP JP8605893A patent/JPH06301429A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007094970A (ja) * | 2005-09-30 | 2007-04-12 | Toko Inc | 電圧供給回路 |
| JP2007172222A (ja) * | 2005-12-21 | 2007-07-05 | Matsushita Electric Ind Co Ltd | 電源回路 |
| JP2007323592A (ja) * | 2006-06-05 | 2007-12-13 | Fuji Electric Device Technology Co Ltd | ソフトスタート回路及び半導体装置 |
| US8044708B2 (en) | 2008-12-22 | 2011-10-25 | Panasonic Corporation | Reference voltage generator |
| JP2018078568A (ja) * | 2016-11-13 | 2018-05-17 | アナログ ディヴァイスィズ インク | アナログ−デジタル変換器フロントエンド用ダイナミックアンチエイリアスフィルタ |
| CN108712157A (zh) * | 2016-11-13 | 2018-10-26 | 美国亚德诺半导体公司 | 反馈环中的量化噪声消除 |
| CN108712157B (zh) * | 2016-11-13 | 2022-04-29 | 美国亚德诺半导体公司 | 反馈环中的量化噪声消除 |
| JP2018159641A (ja) * | 2017-03-23 | 2018-10-11 | 日本特殊陶業株式会社 | 電圧供給装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5847586A (en) | Enhanced power-on-reset/low voltage detection circuit | |
| US5130582A (en) | Delay circuit which is free from temperature variation, power supply voltage variation and process variation | |
| JPH07230331A (ja) | 起動回路を有する基準電圧発生回路 | |
| JP3335183B2 (ja) | バッファ回路 | |
| US4894560A (en) | Dual-slope waveform generation circuit | |
| JPH1168539A (ja) | パワーオンリセット回路 | |
| KR960701506A (ko) | 클릭/팝에 구속받지 않는 바이어스 회로(click/pop free bias circuit) | |
| JPH06301429A (ja) | 基準電圧発生回路 | |
| US5744990A (en) | Enhanced power-on-reset/low voltage detection circuit | |
| JP2925995B2 (ja) | 半導体素子の基板電圧調整装置 | |
| JPH04135311A (ja) | 半導体集積回路 | |
| JP3182607B2 (ja) | 電流ソースセル装置 | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| JP2001127609A (ja) | パワーオンリセット回路 | |
| US20050024141A1 (en) | Signal output circuit | |
| KR0168079B1 (ko) | 클럭발생장치 | |
| US6459329B1 (en) | Power supply auxiliary circuit | |
| JPH06131869A (ja) | 半導体装置 | |
| JPH01289317A (ja) | Ｐｌｌ回路 | |
| JPH07104370B2 (ja) | オーディオ信号のピークホールド回路 | |
| JPS58123230A (ja) | ダイナミツクデコ−ダ回路 | |
| JP3469784B2 (ja) | 発振回路 | |
| JP4245252B2 (ja) | 定電流駆動制御回路 | |
| JPH11163648A (ja) | 音声ミュート回路 | |
| JP4422287B2 (ja) | 電位制御回路 |