CN108712157B - 反馈环中的量化噪声消除 - Google Patents

反馈环中的量化噪声消除 Download PDF

Info

Publication number
CN108712157B
CN108712157B CN201711115960.2A CN201711115960A CN108712157B CN 108712157 B CN108712157 B CN 108712157B CN 201711115960 A CN201711115960 A CN 201711115960A CN 108712157 B CN108712157 B CN 108712157B
Authority
CN
China
Prior art keywords
signal
circuit
output
input
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711115960.2A
Other languages
English (en)
Other versions
CN108712157A (zh
Inventor
A·J·卡尔布
Y·J·沙玛
M·舒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN108712157A publication Critical patent/CN108712157A/zh
Application granted granted Critical
Publication of CN108712157B publication Critical patent/CN108712157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/24—Detecting, measuring or recording bioelectric or biomagnetic signals of the body or parts thereof
    • A61B5/30—Input circuits therefor
    • A61B5/304—Switching circuits
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/0002—Remote monitoring of patients using telemetry, e.g. transmission of vital signals via a communication network
    • A61B5/0004—Remote monitoring of patients using telemetry, e.g. transmission of vital signals via a communication network characterised by the type of physiological signal transmitted
    • A61B5/0006—ECG or EEG signals
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/24—Detecting, measuring or recording bioelectric or biomagnetic signals of the body or parts thereof
    • A61B5/316—Modalities, i.e. specific diagnostic methods
    • A61B5/318—Heart-related electrical modalities, e.g. electrocardiography [ECG]
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/24—Detecting, measuring or recording bioelectric or biomagnetic signals of the body or parts thereof
    • A61B5/316—Modalities, i.e. specific diagnostic methods
    • A61B5/318—Heart-related electrical modalities, e.g. electrocardiography [ECG]
    • A61B5/346—Analysis of electrocardiograms
    • A61B5/349—Detecting specific parameters of the electrocardiograph cycle
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/72—Signal processing specially adapted for physiological signals or for diagnostic purposes
    • A61B5/7203—Signal processing specially adapted for physiological signals or for diagnostic purposes for noise prevention, reduction or removal
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/72—Signal processing specially adapted for physiological signals or for diagnostic purposes
    • A61B5/7203—Signal processing specially adapted for physiological signals or for diagnostic purposes for noise prevention, reduction or removal
    • A61B5/7217—Signal processing specially adapted for physiological signals or for diagnostic purposes for noise prevention, reduction or removal of noise originating from a therapeutic or surgical apparatus, e.g. from a pacemaker
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/72—Signal processing specially adapted for physiological signals or for diagnostic purposes
    • A61B5/7235—Details of waveform analysis
    • A61B5/725—Details of waveform analysis using specific filters therefor, e.g. Kalman or adaptive filters
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/72—Signal processing specially adapted for physiological signals or for diagnostic purposes
    • A61B5/7203—Signal processing specially adapted for physiological signals or for diagnostic purposes for noise prevention, reduction or removal
    • A61B5/7207—Signal processing specially adapted for physiological signals or for diagnostic purposes for noise prevention, reduction or removal of noise induced by motion artifacts
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/72—Signal processing specially adapted for physiological signals or for diagnostic purposes
    • A61B5/7225—Details of analog processing, e.g. isolation amplifier, gain or sensitivity adjustment, filtering, baseline or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/46—Analogue/digital converters using delta-sigma modulation as an intermediate step using a combination of at least one delta-sigma modulator in series with at least one analogue/digital converter of a different type

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Surgery (AREA)
  • Animal Behavior & Ethology (AREA)
  • Biophysics (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Signal Processing (AREA)
  • Physiology (AREA)
  • Cardiology (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Psychiatry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Power Engineering (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及反馈环中的量化噪声消除。用于基本消除量化误差或噪声的模拟前端(AFE)系统可以将AFE系统中的积分器电路的输入与AFE系统的反馈回路中的数模转换器(DAC)电路的输入相结合。通过将积分器的输入与反馈回路中的DAC电路的输入相结合，可以基本消除滤波器的带内量化噪声，从而提高测量精度。

Description

反馈环中的量化噪声消除
要求优先权
本申请要求于Arthur J.Kalb et al.于2016年11月13日提交的题为“INTERFERENCE-IMMUNE DIAGNOSTIC QUALITY ECG RECORDING FOR WIRELESS PATIENTMONITORING APPLICATIONS”的美国临时专利申请序列号62/421,344、和Arthur J.Kalb etal.于2016年11月14日提交的题为“INTERFERENCE-IMMUNE DIAGNOSTIC QUALITY ECGRECORDING FOR WIRELESS PATIENT MONITORING APPLICATIONS”的美国临时专利申请序列号62/421,650以及2017年5月1日提交的Arthur J.Kalb等人的题目为“QUANTIZATIONNOISE CANCELLATION IN A FEEDBACK LOOP”的美国临时专利申请序列号62/492,406的优先权的权益，其全部内容均通过引用并入本文。
技术领域
本公开一般涉及集成电路，更具体地但不限于涉及模拟前端和模数转换器。
背景技术
在许多电子应用中，模拟前端(AFE)可以转换表示真实世界现象的模拟电信号，例如光、声音、温度或压力转换成用于数字处理的数字输出信号，例如进一步的信号处理。例如，在某些精密测量系统中，电子设备可以配备一个或多个传感器来进行测量并生成模拟信号。模拟信号可以被提供给模数转换器(ADC)以产生用于进一步处理的数字表示。
AFE可以在很多地方找到，例如宽带通信系统、音频系统、接收机系统等。AFE可用于广泛的应用领域，包括通信、能源、医疗保健、仪器仪表和测量、电机与动力控制、工业自动化以及航空航天/国防等。
发明内容
模拟前端(AFE)可用于各种应用，例如无线患者监护应用。本发明人认识到，在设计心电图(ECG)测量前端时，需要解决的一个问题是在维持固定噪声预算的同时使功耗最小化。本发明人认识到，在AFE内的ADC的输入处的电容性采样造成显着的热噪声，通常称为KT/C噪声。这可以通过在ADC之前引入连续时间信号增益来避免。在采样活动之前采取连续时间的信号增益减少了采样噪声的影响。然而，采取现有技术中的这种连续时间信号增益的方式可能具有若干缺点和局限性，这可以通过本公开中描述的各种技术来克服。
第一个缺点是用放大器实现的连续时间增益在输出端具有有限的动态范围，从而限制了可实现的增益。尽可能多地获取收益是可取的。连续时间增益的第二个缺点是它们经常需要引入电阻。电阻根据其电阻值具有固有的热噪声；电压噪声功率与电阻值成正比。此外，电阻的引入需要电流的连续驱动以支持电阻两端的电压。这会消耗功率，而且这样做通常需要功率放大器架构来消耗更多的功率。当电阻器不用于连续时间增益时，一般使用电容器。挑战然后变为建立电容器上的合适偏置。
本发明通过在放大之前减去输入信号的表示来解决这些缺点中的第一个。这允许在电路输入处扩展动态范围，而不需要放大器输出处的扩展动态范围。由于减去高分辨率表示通常是不实际的，本发明量化经滤波的ADC输出以提供输入的表示。上述减法环路从ADC输出的数字域返回到放大器的模拟域。这是通过反馈数模转换器(DAC)实现的。发明人已经将这个DAC与增益级结合起来。
第二个缺点是通过对AFE输入信号和DAC反馈信号使用电容增益元件来解决的。为了建立电容器上的合适偏置，AFE对输入和DAC反馈信号采样。然而，虽然采样噪声出现在输出端上，但是输出端可以被周期性地采样，使得采样噪声基本上被拒绝。本公开描述了将概念扩展到电容DAC的技术。这种组合解决方案实现了在ADC之前增加可实现增益的目标，同时以不会导致采样噪声出现在输出端的方式进行。
前述的量化通常引入被称为量化噪声的附加噪声分量。量化滤波的ADC输出可以与ADC输出重新组合以形成AFE输出。本发明利用了量化过程的输入和输出都是数字的并且精确已知的事实。因此，有可能以这样的方式重新组合它们，使得否则占优的量化噪声在系统输出端基本上被拒绝。
在一些方面中，本公开涉及用于补偿量化误差的模拟前端(AFE)系统。AFE系统可包括：增益电路，包括被配置为接收输入信号的第一输入、被配置为使用反馈路径接收反馈信号的第二输入、以及被配置为提供所述输入信号和所述反馈信号之间的差的放大版本的输出；模数转换器(ADC)，被配置为接收增益电路输出信号并输出数字输出信号；数字频率选择滤波器电路，被配置为接收ADC数字输出信号并输出量化的滤波电路输出信号；数模转换器(DAC)电路，所述DAC电路被配置为接收所述滤波器输出信号，并将所述反馈信号输出至所述增益电路的第二输入；和AFE系统输出电路，被配置为将ADC输出信号与滤波电路输出信号进行组合，并输出量化误差补偿后的AFE输出信号。
在一些方面中，本公开涉及一种补偿转换的量化误差分量的模数转换方法。该方法可包括：接收模拟输入信号以转换成数字输出信号；将所述模拟输入信号与反馈信号组合以产生差分信号；放大所述差分信号；对放大的信号执行模数转换以创建转换的数字信号；对所述转换的数字信号进行滤波以生成具有量化误差的滤波信号；对所述滤波信号执行数模转换以生成所述反馈信号；和将所述转换的数字信号与滤波信号组合以生成系统输出，其中量化误差分量基本被减小。
在一些方面中，本公开涉及心电图(ECG)测量电路，可包括用于补偿量化误差的模拟前端(AFE)系统。AFE系统可包括：增益电路，包括被配置为接收输入信号的第一输入和被配置为使用反馈路径接收反馈信号的第二输入；ADC电路，被配置为接收增益电路输出信号并输出ADC电路输出信号；频率选择滤波器电路，被配置为接收ADC电路输出信号并输出滤波电路输出信号；量化器电路，所述量化器电路被配置为接收滤波电路输出信号并输出量化信号；数模转换器(DAC)电路，所述DAC电路被配置为接收所述量化信号，并将所述反馈信号输出至所述增益电路的第二输入；和AFE系统输出电路，被配置为将ADC电路输出信号与所述量化信号进行组合，并输出量化误差补偿后的AFE输出信号。
在一些方面中，所述ADC电路包括Σ-ΔADC电路。
在一些方面中，所述ADC电路包括逐次逼近寄存器(SAR)ADC电路。
在一些方面中，所述DAC电路包括噪声整形DAC电路。
在一些方面中，所述增益电路包括电容增益放大器(CGA)电路。
在一些方面中，所述频率选择滤波器包括积分器。
在一些方面中，所述频率选择滤波器包括低通滤波器。
本概述旨在提供本专利申请的主题的概述。这并不是为了提供对本发明的排他或详尽的解释。包括详细描述以提供关于本专利申请的进一步信息。
附图说明
图1示出模拟前端的示意图的例子。
图2示出模拟前端的示意图的另一例子。
图3示出模拟前端的示意图的另一例子。
图4示出模拟前端的示意图的另一例子。
图5详细示出图4的模拟前端70的示意图的例子。
图6是展现使用本公开的各种技术补偿转换的量化误差分量的模数转换方法的例子的流程图。
图7示出包括增益放大器的模拟前端的示意图的例子。
图8示出模拟前端系统的框图。
在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似数字可表示相似组件的不同实例。作为示例，附图通常以非限制的方式说明本文中讨论的各种实施例。
具体实施方式
该文件尤其描述了一种模拟前端(AFE)系统，其能够从输入中减去输入信号的量化滤波表示并获得差分信号。差分信号然后由模数转换器(ADC)电路处理。输入信号的滤波表示是通过数字域中的滤波从模数转换器的输出中导出的。实际的AFE系统可以在接收到作为减法电路的输入之前对经滤波的表示进行量化。减法电路可以使用数模转换器(DAC)电路将量化的信号从数字转换到模拟域。高分辨率DAC可能难以实现，并且/或者成本高，因此，在一些示例性实施中，可能需要较低分辨率的转换器；因此量化滤波表示可能是可取的。量化滤波表示的含义是系统在ADC的输出端获得量化误差或噪声。本发明通过将ADC输出与输入的量化滤波表示重新组合来基本上消除了这种量化噪声。
本发明的另一方面在于差分信号可以使用电容元件来创建。此外，差分信号的增益版本可以被周期性地采样，使得任何采样的热噪声(通常称为KT/C噪声)基本上被消除。
本发明的另一方面是可以使用斩波式电容增益放大器(CGA)来产生差分信号。由于它们具有较高的共模抑制比(CMRR)，没有电阻噪声，并且没有噪声折叠，因此这是可取的。但是，他们可能没有一个方便的偏置方法。在这个前端的CGA设计的基础可以提供一个优势，可以建立一个明确的直流偏置。虽然CGA电路可以自动归零，但是当采样时(在每个开关切换之后发生完全建立)，输入信号作为连续时间信号出现在后续级上。因此，输入信号和噪声叠加的信号不可估量，同时仍然通过信号。放大器被设计为使得1/f转折点低于斩波率，使得信号被上调、放大和下调，而不引入1/f噪声或热噪声折叠。
消除量化噪声并消除增益级采样噪声可以提高测量精度。例如，本公开的技术可以改善心电图(ECG)测量。除此之外，本文档描述了一个能够提供诊断质量ECG测量的测量通道，例如用于电池供电的无线患者监护。例如，每个通道可以以每秒300个采样(SPS)或600个SPS提供21位输出。每个通道的噪声可能约为1.5微伏(RMS)(μVrms)。为了在严重干扰的情况下使用，输入动态范围可以大于±1伏(V)，过载恢复时间小于16.6毫秒(ms)。输入偏置电流可以保持在250皮安(pA)以下，以免干扰其他监测功能。所讨论的AFE架构适合于一般的模拟-数字转换，并不限于ECG应用。
图1描绘了模拟前端(AFE)系统10的示例图的示例。系统10可以包括增益电路12，增益电路12具有用于接收模拟输入信号16的第一输入端14和ADC电路18，例如Σ-ΔADC，以接收增益电路12的输出端20。在所示的示例配置中，增益电路12可以包括加法器电路36和增益电路38，例如电容增益放大器(CGA)。
ADC18可以产生对应于模拟输入信号16的第一数字输出信号22，例如ECG输出信号。系统10可以包括第二ADC电路24，例如，逐次逼近寄存器(SAR)ADC电路，以接收模拟输入信号16并产生第一滤波器输入信号26。滤波器输入信号26可以用作独立输出，例如，起搏器装置检测输出，对应于模拟输入信号16。在图1所示的示例性配置中，第二ADC24可以耦合到滤波电路28，例如低通滤波器电路，使得滤波器28的输入端可以接收第一滤波器输入信号26。数模转换器(DAC)电路30的输入端可以接收滤波电路28的滤波输出32并且生成一个模拟信号40。如图1所示，来自DAC电路30的模拟信号40可以被施加到增益电路12的第二输入端34。加法器电路36可以从原始模拟输入信号16中减去DAC模拟输出信号40。应当注意，加法器电路36是为了概念的目的而描绘的，但是在一些配置中形成增益电路12本身的一部分。
在一些示例中，可以在CGA中执行减法和增益，然后可以将其馈送到诸如Σ-Δ转换器的高分辨率ADC 18以获得线性。低频内容的估计可以通过用低精度逐次逼近寄存器(SAR)转换器24对模拟输入信号16进行采样，然后用滤波器28进行低通滤波来形成。
可以将低通滤波的输出量化，并将其作为输入提供给DAC 30。SAR转换器可以很好地适应低分辨率的精度，从而获得出色的转换效率。而且，在数字域中实现低通滤波器28可以允许在没有大电容器的情况下实现长时间常数。由于低通滤波器28，该架构的缺点可能是缓慢的过载恢复。重置滤波器28会导致不希望的测量伪像。减小滤波器28的时间常数可以减去信号并且导致输出信号22的不希望的高通角，例如，一个ECG输出。可能出现的另一个问题是SAR ADC 24和DAC 30路径的量化步骤可以作为伪像引入到输出信号中。
图2描述了模拟前端系统50的示意图的另一个例子。图2中的系统50可以包括许多与图1中的系统10相同的组件。为了简明起见，类似的组件将不再描述。图2中的系统50可以包括重组路径52。例如，重组路径52可以包括缩放电路54和加法器电路56。加法器电路56可以将经滤波的输出(例如，滤波电路28的经滤波的输出32)的缩放版本与来自ADC18的第一数字输出信号22组合以生成输出信号58，例如，一个ECG输出信号。
如图2所示添加重组路径可以允许增加高通角，并且相应地减少响应时间，以及消除量化步骤。增益电路12中的模拟增益之前减去的任何信号都可以通过复合路径52采用加法器电路56加回到数字域中。重组的成功取决于DAC/ADC路径和数字增益路径之间的增益匹配和线性度。如此，可能需要控制DAC 30增益和ADC 18增益。这些增益取决于电容匹配，这可以限制DAC量化噪声可以被消除的程度。这反过来可以决定SAR ADC 24的分辨率。图2的架构可以满足宽输入范围，高共模抑制比(CMRR)和快速响应时间的同时目标。但是，如图3所示，图2的第二ADC电路24，例如SAR ADC可以通过使用反馈架构来消除，与图1和2的前馈架构相反。
图3描述了模拟前端系统60的示例图的另一个例子。图3中的系统60可以包括许多与图1和图2中的系统相同的部件。为了简明起见，类似的部件将不再描述。而不是采用图2的第二ADC电路24，例如SAR ADC对模拟输入信号16进行采样，图3的系统60可以使用可以消除SAR ADC的反馈路径62。
如图3所示，数字滤波电路28，例如低通滤波器可以接收ADC电路18的第一数字输出信号22并将经滤波的输出32提供给DAC 30。DAC 30可以产生模拟输出信号40并将信号40提供给增益电路12的第二输入34。加法器电路36可以从原始模拟输入信号16中减去来自DAC电路30的模拟输出信号40。
在一些示例性构造中，DAC 30可以是容性DAC，其可以便于集成在包括用于增益电路38的电容增益放大器的配置中。DAC 30可以生成模拟输出信号40并且将信号40提供给增益电路12的第二输入端34。加法器电路36可以从原始模拟输入信号16中减去DAC模拟输出信号40。应该注意，ADC电路18可以是Σ-ΔADC、SAR ADC或其他类型的ADC。
图3的系统60消除了图1和图2的SAR ADC 24并且可以使用滤波电路28从ADC 18的输出计算低频成分，如上所述。这种结构可以减小功率和芯片面积的消耗。然而，这种配置可能增加设计的复杂性，因为需要稳定反馈回路62。另外，低通滤波器输出32的量化可能在反馈回路中表现为量化噪声的来源。也就是说，已经创建了一个噪声整形循环。
如上所述，如下面关于图4所述，该文献尤其描述了一种用于通过将滤波电路的输入与在AFE系统的反馈环路中的数模转换器(DAC)电路的输入相结合来消除量化误差或噪声的AFE系统。例如，通过将一个频率选择滤波器电路的输入端，例如积分器的输入，与反馈回路中的DAC电路的输入端相结合，可以基本上消除滤波器的带内量化噪声，提高测量精度。
如图4所示，系统70可以在增益之前从输入中减去低频内容。这可以通过引入数模转换器(DAC)电路来实现，例如电容DAC，作为增益电路38的附加输入，例如CGA。
图4描绘了模拟前端系统70的示例图的另一示例。图4中的系统70可以包括与图1-3中的系统相同的许多部件。为了简明起见，类似的组件将不再描述。在图4的反馈回路71中，图3中的滤波电路28已被频率选择滤波器电路72所取代，以接收ADC电路18的数字输出信号22，并将输出信号74提供给量化器电路76，例如数字Σ-Δ调制器。在一些示例性实施中，频率选择滤波器电路72可以包括积分器电路和低通滤波器电路中的一个或两个。
如图4所示，量化器电路76可输出量化信号78并将信号78提供给DAC 30。在一些示例性实施中，DAC 30可以是噪声整形DAC电路，例如Σ-ΔDAC。在一些示例中，滤波电路输出信号74可以包括第一数量的比特，例如16比特，并且量化的信号78可以包括小于第一数量的比特的第二数量的比特，例如7比特。
图8示出了模拟前端系统200的框图。图8中的系统200可以包括多个与图1-4中的系统相同的部件。为了简洁的目的，将不再描述相似的部件。每个元件具有相关联的z域转移函数(transfer function)：增益电路38具有K(z)，ADC电路18具有H(z)，频率选择性滤波器电路72具有G(z)，缩放电路54具有R(z)，以及DAC电路30具有F(z)。量化器电路76可以模型化为具有输入量化噪声E(z)的加法器。加法器电路36可以模型化为加法器。到系统的输入信号16是U(z)。AFE输出58是Y(z)。式1以输入信号16U(z)，量化噪声E(z)和元件的转移函数来表示AFE输出58。可以看出，如果满足式2，则抑制量化噪声的贡献。式3然后以输入U(z)来表示输出Y(z)。量化噪声的抑制取决于R(z)与K(z)*F(z)*H(z)匹配的程度。消除可以取决于输入频率。系统可以被配置以使得匹配在感兴趣的频带中比在频带外面更好。配置可以包括修整过程，在生产测试，AFE建立，周期性地在前台中，或在后台中。其它修整过程可以对本领域技术人员已知。
式1：
Figure BDA0001466376530000101
式2：
Figure BDA0001466376530000102
式3：
Figure BDA0001466376530000103
系统200可以进一步减少带内量化噪声，这是因为其噪声整形特性，这可以使架构更不受增益路径不匹配的影响。重组误差可以与之前的相类似，但重组的带内噪声可能更小。带外噪声的重组可能会被增强，但是可以在系统200之后的抽取级中对其进行滤波。
在示例配置中，K(z)＝8,H(z)＝z-3,G(z)＝b*(1-z-1)-1,F(z)＝1,R(z)＝8*z-3+ΔR(z)。这些值可以代到式1中以获得式4。通过简化，式4产生式5。从式5可以看出，量化噪声E(z)被差分，即，被噪声成形。在示例中，零频率量化噪声仍为零，而不管式2给出的增益条件的失配。
式4：
Figure BDA0001466376530000104
式5：
Figure BDA0001466376530000105
尽管降低了对失配的敏感度，但仍可能存在一个问题：DAC 30的差分非线性(DNL)会导致有效增益不匹配。因此，至少在感兴趣的频带中，高度线性的DAC可以是有用的。
在一些示例性构造中，DAC 30可以利用动态元素匹配(DEM)技术。通常，元素旋转方法，例如桶移动，可以产生比扰乱技术更低的噪音。然而，桶式转换技术可能会受到色调行为的影响，因此可能需要注意抖动。实际考虑可以包括可以制造的单元元件的数量。例如，对于更高分辨率的DAC，简单的元素旋转方案中的元素数量可能会变得过高。
尽管模拟域中的信号经常被差分地实现，但是应该理解的是，本公开中描述的电路不限于差分配置，而是可以以单端配置来实现。
图5详细描述了图4的模拟前端(AFE)系统70的示意图。具体地，图5更详细地描绘了图4的DAC 30。在图5的示例实现中，DAC 30可以包括数字Σ-Δ调制器电路82、延迟电路84、减法器电路86、数字增益电路88、最高有效位(MSB)元件选择电路90、最低有效位(LSB)元件选择电路92、MSB DAC电路94和LSB DAC电路96。
如图5所示，M位输出(例如4位)的数字Σ-Δ调制器电路82可以从量化器电路76接收N位(例如7位)的输入数据流，其中M小于N。M位Σ-Δ电路82的输出信号既可以包括来自Σ-Δ电路82的输入信号也可以包括量化噪声。这个较小的M位输出信号可以被馈送到MSB元件选择电路90中以执行各种动态元素匹配技术，例如，桶形移位、加扰等等，其可执行失配误差整形以将DAC单元元件之间的失配误差转换为高通形噪声。MSB元件选择电路90的输出信号可被馈送到M位一元MSB DAC电路94。
延迟电路84也可以从量化器电路76接收N位(例如7位)的输入数据流。延迟电路84的输出信号可以连同数字缩放电路88的输出一起被馈送到减法器电路86，其包括来自具有增益的数字Σ-Δ调制器电路82的输入信号以及量化噪声。LSB元件选择电路92的输入可以由减法器电路86产生，从输入信号(通过延迟电路84的输出信号)中减去输入信号和量化噪声(经由Σ-Δ调制器电路82的输出信号)。这样，LSB元件选择电路92的输入可以是量化噪声，因为输入信号被减法器电路86抵消。
量化噪声可以被馈送到LSB元件选择电路92，以执行各种动态元素匹配技术，例如可以执行失配误差整形的桶形移位、加扰等。LSB元件选择电路92的输出可被馈送到N-M+1位，例如4位一元LSB DAC电路96。
如果通过M位MSB DAC电路94和LSB DAC电路96处理输入信号，则MSB DAC和LSBDAC之间的增益失配将导致信号失真，从而影响线性度和性能。图5中描述的方案的优点在于，M位MSB DAC电路94携带输入信号和量化噪声，而LSB DAC电路96仅携带量化噪声。在DAC输出端34A、34B处，可以将两个DAC输出信号组合在一起，使得量化噪声消除并且信号通过。因此，DAC电路94和96之间的任何增益不匹配都不会导致信号失真。
图6是表示使用本公开的各种技术来补偿转换的量化误差分量的模数转换的方法100的示例的流程图。在框102处，图6的方法100可以包括接收用于转换成数字输出信号的模拟输入信号。例如，图4的增益电路12可以接收模拟输入信号16以转换成数字输出信号。在框104处，该方法可以包括将模拟输入信号与反馈信号组合以创建差分信号。例如，图4的加法器电路36可以在第一输入处接收模拟输入信号16，在第二输入处接收反馈信号，并且组合这两个信号。在方框106处，该方法可以包括例如使用图4的增益电路38来放大差分信号。在方框108处，该方法可以包括执行模数转换，例如在放大的信号上使用Σ-ΔADC或SARADC来创建转换后的数字信号。
在方框110，该方法可以包括对经转换的数字信号进行滤波以生成具有量化误差的滤波信号。例如，图3包括数字滤波电路28，用于对转换后的数字信号22进行滤波并输出滤波器输出信号32。数字滤波器输出是固有量化的。滤波步骤可以包括积分、低通滤波器或两者。
在框112处，该方法可以包括对滤波信号执行数模转换以生成在框104中使用的反馈信号。例如，图4的DAC 30可以将滤波信号71转换成增益电路12的第二输入34。
在方框114，该方法可以包括将转换后的数字信号与滤波信号组合，以产生量化误差分量被显着减小的系统输出。例如，在图3中，滤波器输出信号32通过对电路54进行缩放然后通过加法器电路56与ADC输出信号22相加来生成系统输出58。
在一些示例性实施中，图6的方法100可以包括使用Σ-ΔADC电路对放大信号执行模数转换以创建转换的数字信号。
在一些示例性实施中，图6的方法100可以包括使用连续逼近寄存器(SAR)ADC电路对放大信号执行模数转换以创建转换的信号。
在一些示例性实施中，图6的方法100可以包括在对经转换的数字信号进行滤波的步骤期间的附加量化，以生成具有量化误差的滤波信号。图4中的量化器电路75就是这个例子。
本发明人还认识到，要解决的另一个问题是增加模数转换器系统的输入动态范围并降低其功耗。本发明人已经通过将数模转换器(DAC)电路与增益放大器电路例如电容增益放大器电路(CGA)集成来解决该问题。
如以下关于图7所示和解释的，非限制性示例DAC电路可以包括差分实现的32个DAC元件(16MSB和16LSB)。这些DAC元件可作为附加输入引入CGA。添加这些元素可能会有轻微的噪音增益损失。使用本公开的各种技术，电容式DAC可以与CGA集成。
图7描绘了电容增益放大器电路120(CGA)和DAC电路122A和122B的示例。在共同转让的Lyden等人的美国专利8,791,754中描述了CGA电路的一个实例，其全部内容通过引用并入本文。图4的DAC电路30可以表示图7的DAC电路122A、122B，图4的差分增益电路12可以表示图7的CGA电路120。如以下关于图7所描述的，使用本公开的各种技术，图4的DAC电路30和增益电路12都可以被集成。
本发明人已经将DAC电路122A、122B与CGA电路120耦合，以从来自DAC电路122A、122B的反馈信号中消除输入信号IN+、IN-，使得输入信号与反馈信号之间的差异由放大器124放大，例如使用反馈电容器126A、126B，并作为输出信号OUT+和OUT-输出。通过使用这些技术，可以改进输入动态范围，例如图4的模拟前端系统70，并且可以使用低功率放大器124，从而降低功耗。
由于放大器124的输入节点V1和V2的直流电压仅由电容器驱动，因此可以向正和负电源轨移动。因此，CGA 120期望包括“自动归零”模式以周期性地重置放大器的输入共模。在自动归零模式中，ADC系统(例如图4的ADC系统70)的控制电路(未示出)可以控制开关SW1、SW2和SW14闭合，从而将输入信号IN+将第一正输入电容器CIN 128和输入信号IN+的左侧输入端连接到第一负输入电容器CIN 138的左侧输入端。
另外，可以闭合开关SW3、SW4和SW27，以将输入信号IN-耦合到第二正输入电容器CIN 130的左侧输入端，并且将输入信号IN-耦合到第二负输入电容器CIN 136的左侧输入端。该配置允许输入电容器128、130、138和136的左侧感测输入共模电压。在输入电容器128、130、138和136的右侧，开关SW5、SW16、SW11和SW12闭合，开关SW6、SW7、SW8、SW9，SW17和SW10断开。
作为非限制性示例，假定放大器124是1.8伏(V)放大器。在SW5和SW16闭合的自动归零模式中，放大器124输出在该具体示例中为0.9V的共模电压被驱动到放大器124的输入端子V1和V2，以将输入共模电压设置为等于输出共模电压。如此，输入电容器128、130、136和138的右侧的电压处于放大器124的输入共模电压(例如，0.9V)。现在参考第一反馈电容器126A，左侧电压处于放大器124的输入共模电压(例如0.9V)，而右侧直接通过闭合的开关SW11和SW12感测到输出共模电压VCMO。如上所述，开关SW7-SW10断开，因此在输出端132A、132B上不存在输出信号。
现在，在自动归零模式完成之后可以执行的正常操作(或者感测模式)中，输入信号IN+、IN-可以使用放大器124被放大。开关SW4可以被打开并且SW13可以被闭合，从而将两个正输入电容器128、130的左侧耦合到输入信号IN+。类似地，开关SW14可以打开，SW15可以闭合，从而将负输入电容器136和138的左侧耦合到输入信号IN-。
当开关SW13和SW15在感测模式下闭合并且将来自IN-到IN+的正输入电容器130的左侧和来自IN+到IN-的负输入电容器138的左侧耦合时，这产生流过放大器124的输入端V1和V2的差分电荷。开关SW5、SW16、SW11和SW12断开，开关SW6和SW17闭合，从而使流入反馈电容器126A和126B的差分电荷在反馈电容器126A和126B的右侧产生差分电压。反馈电容器126A和126B的右侧的节点134和135之间的差分电压是输入IN+和IN-之间的差分输入电压与输入电容器130与反馈电容器126A的比率的乘积。
开关SW7-SW10可以用于在输出端连同输入开关SW2、SW25、SW13、SW4、SW14、SW15、SW26和SW27一起实现斩波。开关SW7和SW10可以闭合以允许节点134和135处的差分电压分别传播到输出节点132A和132B处的输出信号OUT+、OUT-。或者，开关SW8和SW9可以闭合以允许节点134和135处的差分电压分别传播到输出节点132B和132A处的输出信号OUT-、OUT+。
当开关SW2、SW4、SW13、SW25、SW14、SW15、SW26和SW27处于改变状态时，可以得出显着的输入电流，以便在输入信号IN+和IN-之间对输入电容器输入电容器128、130(和电容器136、138)的左侧充电。该电流可能干扰传感器驱动输入信号IN+、IN-并破坏输入信号。为了防止这种中断，CGA电路120还可以包括缓冲器140A、140B，以在开关SW1和SW3打开的同时周期性地向电容器128、130和电容器136、138提供电荷。在对电容器128、130和电容器136、138充电之后，控制电路可以在CGA开始采样之后在ADC系统之前通过闭合开关SW1、SW3将缓冲器140A、140B置于待机模式并绕过缓冲器140A、140B。这样，与缓冲器140A、140B相关联的任何噪声都不被添加到整个系统噪声。
假定输出节点136A、136B之间的输出范围是电压VX并且放大器电路124的增益是8，则输入节点142A、142B之间的输入范围是VX/8。通常，这意味着施加具有VX/2电压的输入信号会导致输出节点超出范围。因此，对于固定的输出范围，放大器增益的任何增加都可能导致较小的输入动态范围。
本发明人已经认识到，通过将DAC电路122A、122B与CGA电路120集成在一起，可以将输入信号消除到第一级，从而增加差值。作为非限制性的具体示例，假定输出电压具有5V的差分范围，并且放大器电路124具有8的增益。如果差分输入电压是2V，那么输出将超出范围(2V*8)。然而，使用本公开的技术，反馈信号可以抵消2V差分输入电压的1.9V(例如)。对0.1V信号施加8的增益，输出电压为0.8V。因此，DAC电路122A、122B的集成可以增加CGA电路120的输入动态范围。另外，因为可以减小输出电压范围，所以可以使用低功率放大器124。
现在参照DAC电路122A，DAC电路122A的电容器组CLSB 144A和CMSB 146A可以在上述自动调零模式期间被重置。为了重置电容器组CLSB 144A和CMSB 146A，控制电路可以将组CLSB144A和CMSB 146A中的每一个中的一半电容器耦合到正基准电压VREFP，并且将组CLSB 144A和CMSB 146A中的每一个中的另一半耦合到负参考电压VREFM。这与CGA电路120的输入电容器128、130(和电容器136、138)如何被复位类似，其中一半输入电容器耦合到IN+，一半耦合到VIN-。应当理解的是，开关SW18-SW21、SW22、SW23、SW28和SW29可以表示用于耦合到相应的电容器144A、144B、146A和146B的开关集合，例如16个开关<15：0>。
但是，电容器组CLSB和CMSB的电容器可能存在不匹配。这样，即使当电容器组CMSB中的一半电容器(例如，8个电容器)耦合到正参考电压VREFP并且电容器组CMSB中的另一半电容器(例如，8个电容器)耦合到负参考电压VREFM，由于电容器之间的失配误差，会有自动归零错误。类似的自动归零错误可以发生在电容器组CLSB。可以使用动态元素匹配(DEM)技术(例如，桶形移位等)来对自动归零模式中的任何电容器失配进行噪声整形。DAC电路122B的电容器组CLSB 144B和CMSB 146B可以使用类似的技术来重置。
在自动归零模式和正常模式(感测模式)之后，来自ADC系统的反馈信号可以控制MSB开关SW20以将MSB电容器组CMSB 146A的一个或多个电容器耦合到正参考电压VREFP并且可以控制MSB开关SW21将MSB电容器组CMSB 146A的一个或多个电容器耦合到负参考电压VREFM。在用于描述的具体非限制性示例中，反馈信号可以控制MSB开关SW20将MSB电容器组CMSB 146A的8个电容器耦合到正参考电压VREFP，并且可以控制MSB开关SW21以将MSB电容器组中的8个电容器CMSB146A变为负参考电压VREFM。
类似地，在DAC 122B中，反馈信号的反相可控制MSB开关SW22以将MSB电容器组CMSB146B的一个或一个以上电容器耦合到正参考电压VREFP且可控制MSB开关SW23以耦合一个或一个以上MSB电容器组CMSB 146B的电容器变为负参考电压VREFM。继续上述具体的非限制性示例，反馈信号可以控制MSB开关SW22以将MSB电容器组CMSB 146B的8个电容器耦合到正参考电压VREFP，并且可以控制MSB开关SW23以将MSB电容器组CMSB 146B的8个电容器耦合到负参考电压VREFM。DAC电路122A、122B的这种差分连接导致放大器124的输入端子处的节点V1和V2处的差分电荷。该差分电荷可以抵消输入电容器128、130、136上的大部分输入差分电荷。结果，来自DAC电路122A和122B的差分电荷与来自输入电容器128、130、136和138的输入差分电荷之间的差被置于反馈电容器126A、126B上。
如上所述，将DAC电路122A、122B与CGA 120集成可以提供若干优点。首先，可以通过放大器124来放大差分信号而不是全部输入信号。如上所述，这可以增加CGA电路120的输入动态范围。其次，可以减小输出电压范围，从而允许低功率放大器124使用。
在应用的具体的非限制性示例中，图7的电路可以用在ECG前端的模拟前端电路中。在这样的应用中，ECG输入信号可以是例如1V偏移上的10mV信号。图7的技术可以允许使用DAC电路122A、122B来消除1V偏移，从而允许10mV的ECG信号被馈送通过并且被放大器120放大。
如上所述，在一些示例性实施中，本公开的各种技术可以用于无线患者监测。在一些示例中，本公开描述了能够提供诊断质量ECG测量的测量通道，诸如用于电池供电的无线患者监测。每个通道可以在300个SPS或600个SPS上提供21位输出。每个通道的噪声大约为1.5μVrms。为了在严重干扰下使用，输入动态范围大于±1V，过载恢复时间小于16.6ms。输入偏置电流可以保持在250pA以下，以免干扰其他监测功能。所讨论的体系结构适合于一般的模数转换。
作为介绍，心电图(ECG)测量与许多干扰源相抗衡。电极偏移电位、电外科手术、静电放电、摩擦电效应、50/60Hz线路噪声、起搏器脉冲和运动伪影呈现在正常操作期间应该被拒绝的杂散信号。另外，直流断开检测，交流引线质量测量和胸部阻抗测量可以与ECG同时操作，注入应该被拒绝的自己的干扰。ECG测量通道也不应该干扰其他测量。在大多数情况下，干扰不应导致输出心电图上的伪像。然而，一些事件可使ECG前端饱和(例如，大振幅起搏器脉冲)。在这些情况下，恢复时间对维持临床可接受的输出量是重要的。所提出的模拟前端(AFE)可以提供±1V的输入差分范围和±1.25V的输入共模范围。过载事件后的恢复时间可能少于1个线路周期(16.6毫秒最坏的情况)；这实际上可以被模拟前端抽取滤波所限制，而不是被AFE所限制。宽输入范围和快速响应时间的组合可以在面对干扰时实现稳健的性能。
设计一个实用的ECG前端可能需要仔细考虑输入净空。实际的ECG信号通常不会超过50mV。净空预算最重要的因素可能是电极偏移电位。对于“湿”电极，这通常小于±300mV，但对于“干”电极，这可以高达±700mV。另一个可能出现差异的大信号是50/60Hz的线路噪声，其典型幅度在几十毫伏的范围内。该信号将被转换，然后在数字后处理中消除。运动伪影可以诱发几十毫伏幅度的虚假信号。这些可以具有一定范围的频率内容，这使得它们难以通过滤波去除。因此，他们可能只是经过临床医生的解释。还有其他信号更难以量化。
在一些患者中，起搏器可以添加2mV(或更小)到700mV(最大)范围的动态信号。这些是短脉冲，持续时间为100μs到2.0ms。ECG系统制造商可能希望延长有效的脉冲振幅和持续时间范围以适应市场上的各种起搏器。从ECG前端的角度来看，这些脉冲似乎是脉冲。但是，由于幅度大，它们仍然可能使信号链饱和。与起搏器脉冲类似，输液泵的静电放电(ESD)和摩擦脉冲可能导致脉冲噪音。在脉冲引起饱和事件的情况下，希望前端快速恢复。为了在不丧失临床信息的情况下有效地消除起搏脉冲，恢复时间常数应相对于脉率而言较短。在本实现的示例中可以选择15ms的恢复时间。
可能最难对付的干扰物是电外科手术。电外科手术涉及来自谐振槽电路的高压放电，其导致非周期性的电弧放电。ECG系统可以钳制和过滤电极输入，例如以防止或防止前端损坏。大部分信号可以呈现为共模电压，但所涉及的大电压可以容易地将电路不对称性和非线性转换为差分电压。估计信号电平是复杂的，因为它取决于各种情况：电外科刺激、电极位置、正在切割的组织、切割速率、寄生电路路径。一定量的共模信号可以通过参考电极驱动(RED)/右脚驱动(RLD)反馈回路抑制。共模残留和全部差分电压呈现在模拟前端。建议的前端配置为在高电压/高功率手术期间继续提供临床质量输出。在最极端的情况下，输入钳位结构可能会在前端饱和之前造成信号失真。如果前端最终饱和，则配置为快速恢复。一般来说，前端的差模和共模范围越大，电外科免疫力就越好。这种配置预算差分信号(前端输入)±100mV，共模范围±1.25V.
50/60Hz噪声的共模分量可能相当大，但可以通过RED/RLD反馈环路抑制。残余共模信号应该由ECG前端的共模范围处理。确定这种影响的幅度可能很复杂，因为它可能取决于ECG系统中的寄生路径。一种可用于配置的方法是使用过去的经验来达到干扰的程度。这可以通过其中对寄生耦合路径进行估计的仿真来补充。由于可能需要在没有后处理滤波器的情况下测量共模线路抑制，所以期望在线路频率处前沿具有相当高的共模抑制比。RED环路和高通道CMRR的组合可能足以减轻共模线路噪声干扰，以提高裕量考虑。这可能意味着前端CMRR约为80dB的限制。
除了外部干扰源之外，ECG前端可能会与其他测量激励相抗衡。特别是，该系统应该为直流引线检测预算净空。典型的良好电极连接阻抗可以近似为51kΩ与47nF并联。实际的电极可以呈现比这更低的阻抗。但是，如果首先建立连接，然后经过一段时间，则阻抗可能会大大降低。尽管标准提出了510kΩ和4.7nF的阻抗，但这可能是乐观的。在临床上更换电阻元件之前，电阻元件可能会升高到30MΩ，热噪声会变得相当令人反感。如果直流引线关断检测电流设置在10nA左右，则可以消耗0.3V的输入余量。如果在差分测量的两个电极上发生这种情况，则这个数值为0.6V的净空。假设最大电极偏移和最大直流引线电压都是不现实的，所以可以确定差分输入范围的折中水平。
额外净空消耗的两个小的来源是胸部阻抗测量和交流铅质量测量。可以进行胸部阻抗测量来监测呼吸，特别是在术后情况下和新生儿。为了避免消耗带有电极阻抗的测量空间，激励频率通常远高于10kHz。刺激的电压幅度通常超过1V。这看到了电流设置电阻和身体阻抗之间的分压器。然后通过电手术干扰抑制(ESIS)过滤器过滤。提到ECG前端的输入，幅度将减少30dB。这使振幅在50毫伏左右。交流电导联质量测量可以在ECG频段之外的频率下完成。如果驱动源可以保持在几十纳安，那么最坏情况下的幅度将不会超过100毫伏。因此，胸部阻抗测量和交流导线质量测量可以减少额外的±150mV的输入差分余量。
考虑主要的干扰源可以得出结论，至少±1V的输入差分动态余量对于稳健的ECG性能是必需的。表1总结了干扰源及其幅度：
表I ECG净空的概述
干扰源 最坏情况幅度 预算幅度
ECG信号 ±50mV ±50mV
电极偏移 ±700mV ±300mV
差分50/60Hz线路噪声 ±50mV ±50mV
运动伪影 数十mV ±50mV
起搏器脉冲 ±700mV ±200mV
高频电 ？？？ ±100mV
Dc开始测量 ±600mV ±100mV
胸阻抗测量 ±50mV ±50mV
Ac铅质量测量 ±100mV ±100mV
总计 ±2300mV ±1000mV
所有的来源都不可能同时出现在最坏的情况下。因为这样的预算可以在表格的第三栏中列出。实际的数字会根据患者而有所不同，但±1V的输入差分范围应该足以涵盖所有情况；临床医生总是有可能在存在其他主要干扰物的情况下，如果它们具有过度的偏移和/或阻抗，则更换触点。总结一下，前端应该具有±1V的差分输入范围、80dB的CMRR以及大约15ms的恢复时间。
如上所述，ECG通道应该具有至少±1V的输入差分范围和±1.25V的共模范围。如此大的摆动可能需要至少3.5V的电源电压；最接近的可用电源可以是5.0V。应该将5.0V电源的电流降至最低。另外，为了提供足够的共模抑制，前端应该具有大于80dB的CMRR。对于前端饱和的情况，应该在15ms内恢复。
另外，ECG标准在10个试验中的9个中规定10秒内最大30μVpp的噪声。使用高斯白噪声的统计模拟表明峰-峰噪声是均方根噪声标准偏差的8.3倍的关系。这表明均方根噪声应小于3.6μVrms。考虑到系统中的其他噪声源(例如电手术滤波器、电极电阻、直流引线激励电流噪声等)，选择1.5μVrms的通道噪声目标。这为操作条件与标准提供了足够的余量。
图4和5所提出的频道架构坚持一个普遍的原则，即在取得一定数量的收益后应该进行抽样。但是，即使电源电压为5V，给定±1V的输入范围，也不能获得2.5增益的直流增益。这可能需要交流耦合或方案在获取增益之前减去输入的一部分。用于ECG应用的交流耦合具有缺点，即过载事件后的恢复时间可能过长；恢复往往会引入重要的人造物。考虑到这一点，减法方案可能是可取的。
为了减少噪音，可以选择电容增益放大器(CGA)。这可以避免与增益设置电阻器相关的热噪声。此外，在输入电容之前引入斩波的级可用于产生更高的CMRR。CGA阶段的偏差可能是具有挑战性的。本文档中介绍的偏置方案在离散时间系统中可以很好地工作。如上所述，除了CGA之外，还可以实现减去差分输入的低频成分的电路。
各种注释
这里描述的每个非限制性方面或示例可以独立存在，或者可以以各种排列或与其他示例中的一个或多个的组合进行组合。
以上详细描述包括对形成详细描述的一部分的附图的参考。附图通过说明示出了可以实施本发明的具体实施例。这些实施例在本文中也被称为“方面”或“示例”。这样的示例可以包括除了所示出或描述的那些之外的元件。然而，本发明人还考虑了仅提供所示或所述的那些元件的例子。此外，本发明人还考虑了使用所示出或描述的那些元件的任何组合或排列的示例(或其一个或多个方面)，或者关于本文中示出或描述的特定示例(或其一个或多个方面)或其他示例(或其一个或多个方面)来描述。
如果本文档与通过引用并入的任何文档之间的用法不一致，则以本文档中的用法为准。
在本文件中，如在专利文件中常见的那样，使用术语“一”或“一个”来包括一个或多于一个、独立于“至少一个”或“一个或多个”的任何其他实例或用法。“在本文中，术语”或“用于指非排他性的或，例如“A或B”包括“A而不是B”、“B但不是A”、“A和B”，除非另有说明。在该文件中，术语“包括”和“其中”被用作相应术语“包括”和“其中”的等同词。而且，在下面的权利要求中，术语“包括”和“包含”是开放式的，也就是说，包括除权利要求中的这样的术语之后列出的要素之外的要素的系统、设备、制品、组合物、配方或过程仍然被认为落在该权利要求的范围内。此外，在下面的权利要求中，术语“第一”、“第二”和“第三”等仅被用作标签，并不旨在对其对象施加数字要求。
这里描述的方法示例可以至少部分地是机器或计算机实现的。一些示例可以包括用指令编码的计算机可读介质或机器可读介质，所述指令可操作用于配置电子设备以执行如以上示例中所述的方法。这样的方法的实现可以包括代码、诸如微码、汇编语言代码、更高级的语言代码等。这种代码可以包括用于执行各种方法的计算机可读指令该代码可以形成计算机程序产品的一部分。此外，在一个示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，诸如在执行期间或在其他时间。这些有形的计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如光盘和数字视频盘)、磁带盒、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)等。
以上描述旨在是说明性的而不是限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。本领域普通技术人员在查看以上描述时可以使用其他实施例。摘要提供符合37C.F.R.§1.72(b)，使读者能够迅速确定技术披露的性质。提交时的理解是，它不会被用来解释或限制权利要求的范围或含义。而且，在上面的具体实施方式中，可以将各种特征组合在一起以简化本公开。这不应该被解释为意图是一个无人认领的披露功能是任何要求必不可少的。相反，发明主题可能在于少于特定公开实施例的所有特征。因此，以下权利要求由此作为示例或实施例并入到具体实施方式中，其中每个权利要求独立作为单独的实施例，并且可以设想，这样的实施例可以以各种组合或置换相互组合。本发明的范围应该参照所附权利要求以及这些权利要求的等同物的全部范围来确定。

Claims (20)

1.一种用于补偿量化误差的模拟前端AFE系统，所述模拟前端AFE系统包括：
增益电路，包括被配置为接收输入信号的第一输入、被配置为使用反馈路径接收反馈信号的第二输入、以及被配置为提供所述输入信号和所述反馈信号之间的差的放大版本的输出；
模数转换器ADC，被配置为接收增益电路输出信号并输出数字输出信号；
数字频率选择滤波器电路，被配置为接收所述ADC的数字输出信号并输出量化的滤波电路输出信号；
数模转换器DAC电路，所述DAC电路被配置为接收所述滤波电路输出信号，并将所述反馈信号输出至所述增益电路的第二输入；和
模拟前端AFE系统输出电路，被配置为将所述ADC的数字输出信号与所述滤波电路输出信号进行组合，并输出量化误差补偿后的模拟前端AFE输出信号。
2.根据权利要求1所述的用于补偿量化误差的模拟前端AFE系统，所述增益电路输出信号能够被周期性地采样以拒绝所述增益电路的任何采样噪声贡献。
3.根据权利要求1所述的用于补偿量化误差的模拟前端AFE系统，其中所述增益电路包括电容增益设置元件。
4.根据权利要求1所述的用于补偿量化误差的模拟前端AFE系统，其中所述数字频率选择滤波器电路包括量化器以输出量化的滤波电路输出信号。
5.根据权利要求4所述的用于补偿量化误差的模拟前端AFE系统，其中所述量化器包括Σ-Δ电路。
6.根据权利要求1所述的用于补偿量化误差的模拟前端AFE系统，其中所述滤波电路输出信号具有第一数量的位数，并且其中重新量化的信号具有小于所述第一数量的位数的第二数量的位数。
7.根据权利要求1所述的用于补偿量化误差的模拟前端AFE系统，其中所述ADC包括Σ-ΔADC电路。
8.根据权利要求1所述的用于补偿量化误差的模拟前端AFE系统，其中所述ADC包括逐次逼近寄存器SAR ADC电路。
9.根据权利要求1所述的用于补偿量化误差的模拟前端AFE系统，其中所述DAC电路被配置为执行动态元素匹配。
10.根据权利要求1所述的用于补偿量化误差的模拟前端AFE系统，其中所述增益电路包括电容增益放大器CGA电路。
11.根据权利要求1所述的用于补偿量化误差的模拟前端AFE系统，其中所述数字频率选择滤波器电路包括积分器。
12.根据权利要求1所述的用于补偿量化误差的模拟前端AFE系统，其中所述数字频率选择滤波器电路包括低通滤波器。
13.一种补偿转换的量化误差分量的模数转换方法，该方法包括：
接收模拟输入信号以转换成数字输出信号；
将所述模拟输入信号与反馈信号组合以产生差分信号；
放大所述差分信号；
对放大的信号执行模数转换以创建转换的数字信号；
对所述转换的数字信号进行滤波以生成具有量化误差的滤波信号；
对所述滤波信号执行数模转换以生成所述反馈信号；和
将所述转换的数字信号与所述滤波信号组合以生成其中量化误差分量被减小的系统输出。
14.根据权利要求13所述的方法，其中对所述放大的信号执行模数转换包括：
使用Σ-Δ转换器对所述放大的信号执行模数转换以创建转换的数字信号。
15.根据权利要求13所述的方法，其中对所述放大的信号执行模数转换包括：
使用逐次逼近寄存器SAR转换器对所述放大的信号执行模数转换以创建转换的数字信号。
16.根据权利要求13所述的方法，其中对所述转换的数字信号进行滤波以生成具有量化误差的滤波信号包括：
对所述转换的数字信号进行滤波然后量化结果。
17.根据权利要求16所述的方法，其中所述量化结果包括：
使用噪声整形量化器量化结果。
18.根据权利要求13所述的方法，对所述转换的数字信号进行滤波以生成具有量化误差的滤波信号包括：
使用包括积分器的频率选择滤波器。
19.根据权利要求13所述的方法，对所述转换的数字信号进行滤波以生成具有量化误差的滤波信号包括：
使用包括低通滤波器的频率选择滤波器。
20.一种心电图ECG测量电路，包括：
用于补偿量化误差的模拟前端AFE系统，所述模拟前端AFE系统包括：
增益电路，包括被配置为接收输入信号的第一输入和被配置为使用反馈路径接收反馈信号的第二输入；
ADC电路，被配置为接收增益电路输出信号并输出ADC电路输出信号；
频率选择滤波器电路，被配置为接收所述ADC电路输出信号并输出滤波电路输出信号；
量化器电路，所述量化器电路被配置为接收所述滤波电路输出信号并输出量化信号；
数模转换器DAC电路，所述DAC电路被配置为接收所述量化信号，并将所述反馈信号输出至所述增益电路的第二输入；和
模拟前端AFE系统输出电路，被配置为将所述ADC电路输出信号与所述量化信号进行组合，并输出量化误差补偿后的模拟前端AFE输出信号。
CN201711115960.2A 2016-11-13 2017-11-13 反馈环中的量化噪声消除 Active CN108712157B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201662421344P 2016-11-13 2016-11-13
US62/421,344 2016-11-13
US201662421650P 2016-11-14 2016-11-14
US62/421,650 2016-11-14
US201762492406P 2017-05-01 2017-05-01
US62/492,406 2017-05-01
US15/621,621 2017-06-13
US15/621,621 US10327659B2 (en) 2016-11-13 2017-06-13 Quantization noise cancellation in a feedback loop

Publications (2)

Publication Number Publication Date
CN108712157A CN108712157A (zh) 2018-10-26
CN108712157B true CN108712157B (zh) 2022-04-29

Family

ID=61865951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711115960.2A Active CN108712157B (zh) 2016-11-13 2017-11-13 反馈环中的量化噪声消除

Country Status (3)

Country Link
US (1) US10327659B2 (zh)
CN (1) CN108712157B (zh)
DE (1) DE202017106869U1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10135459B2 (en) 2016-10-25 2018-11-20 Analog Devices, Inc. ADC with capacitive difference circuit and digital sigma-delta feedback
US10298252B2 (en) 2016-11-13 2019-05-21 Analog Devices, Inc. Dynamic anti-alias filter for analog-to-digital converter front end
US10181862B1 (en) * 2018-01-24 2019-01-15 Raytheon Company Parameterizable bandpass delta-sigma modulator
US10355709B1 (en) 2018-08-24 2019-07-16 Analog Devices, Inc. Multiplexed sigma-delta analog-to-digital converter
CN111134674B (zh) * 2018-11-09 2021-10-08 上海交通大学 基于频分复用数据压缩技术的生物电阻抗断层成像系统
DE102019203627A1 (de) * 2019-03-18 2020-09-24 Siemens Healthcare Gmbh Detektion von Störungen bei der Messung von bioelektrischen Signalen
CN110071700A (zh) * 2019-04-23 2019-07-30 深圳锐越微技术有限公司 支持语言唤醒的音频adc转换器及电子设备
CN111884656B (zh) * 2020-08-07 2022-07-05 中国电子科技集团公司第二十四研究所 一种比较器及模数转换器

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03101047U (zh) * 1990-02-02 1991-10-22
US5107849A (en) * 1990-09-12 1992-04-28 Cortec, Inc. System and method for cancellation of signal artifacts
US5274375A (en) * 1992-04-17 1993-12-28 Crystal Semiconductor Corporation Delta-sigma modulator for an analog-to-digital converter with low thermal noise performance
JPH06301429A (ja) * 1993-04-13 1994-10-28 Hitachi Ltd 基準電圧発生回路
JP2000134097A (ja) * 1998-10-22 2000-05-12 Haruo Kobayashi トラックホールド回路及びトラックホールド回路用バッファ回路
US6323697B1 (en) * 2000-06-06 2001-11-27 Texas Instruments Incorporated Low distortion sample and hold circuit
KR20050094066A (ko) * 2004-03-22 2005-09-27 윤일구 아날로그-디지털 변환기의 자체고장진단 방법
CN101098143A (zh) * 2006-06-28 2008-01-02 株式会社东芝 A/d转换器、信号处理器以及接收设备
CN101809863A (zh) * 2007-09-28 2010-08-18 Nxp股份有限公司 自动共模抑制校准
CN101933226A (zh) * 2008-01-29 2010-12-29 音频专用集成电路公司 可抑制干扰信号的信号调理器
CN102270988A (zh) * 2010-06-04 2011-12-07 马克西姆综合产品公司 共享运算跨导放大器流水线adc
CN102270981A (zh) * 2011-06-28 2011-12-07 上海宏力半导体制造有限公司 采样开关电路
CN103049243A (zh) * 2012-12-17 2013-04-17 深圳国微技术有限公司 真随机数产生方法及其装置
CN103227641A (zh) * 2012-01-31 2013-07-31 英特尔移动通信有限责任公司 模数转换器、信号处理器、以及用于模数转换的方法
CN104641561A (zh) * 2012-09-07 2015-05-20 亚德诺半导体集团 包括预充电电路的模数转换器
CN104811404A (zh) * 2015-04-14 2015-07-29 华南理工大学 直流偏移校正方法和装置
CN104980155A (zh) * 2014-04-07 2015-10-14 美国亚德诺半导体公司 多级δ-σ模数转换器中数模转换器误差反馈的抵消
CN105432020A (zh) * 2013-06-12 2016-03-23 密克罗奇普技术公司 具有主dac反馈延迟的量化噪声耦合δ-σadc

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7101037A (zh) * 1971-01-27 1972-07-31 Philips Nv
US5327133A (en) 1993-02-16 1994-07-05 Motorola, Inc. Digital integrator with reduced circuit area and analog-to-digital converter using same
US5717715A (en) 1995-06-07 1998-02-10 Discovision Associates Signal processing apparatus and method
WO2000008765A2 (en) 1998-08-06 2000-02-17 Steensgaard Madsen Jesper Delta-sigma a/d converter
US7095345B2 (en) 2004-06-29 2006-08-22 Analog Devices, Inc. Hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter
US7388533B2 (en) 2005-12-06 2008-06-17 Electronics And Telecommunications Research Institute Multi-bit sigma-delta modulator and digital-to-analog converter with one digital-to-analog capacitor
US7183957B1 (en) * 2005-12-30 2007-02-27 Cirrus Logic, Inc. Signal processing system with analog-to-digital converter using delta-sigma modulation having an internal stabilizer loop
JP2008060884A (ja) * 2006-08-31 2008-03-13 Elpida Memory Inc 半導体集積回路
US7423567B2 (en) 2006-09-12 2008-09-09 Cirrus Logic, Inc. Analog-to-digital converter (ADC) having a reduced number of quantizer output levels
US7385443B1 (en) 2007-01-31 2008-06-10 Medtronic, Inc. Chopper-stabilized instrumentation amplifier
US8265769B2 (en) 2007-01-31 2012-09-11 Medtronic, Inc. Chopper-stabilized instrumentation amplifier for wireless telemetry
US7656330B2 (en) * 2007-05-23 2010-02-02 Analog Devices, Inc. Automatic range shift system and method for an analog to digital converter
US7623053B2 (en) 2007-09-26 2009-11-24 Medtronic, Inc. Implantable medical device with low power delta-sigma analog-to-digital converter
US20090085785A1 (en) 2007-09-28 2009-04-02 Friedel Gerfers Digital-to-analog converter calibration for multi-bit analog-to-digital converters
US8666343B2 (en) 2008-09-15 2014-03-04 Analog Devices, Inc. DC-offset-correction system and method for communication receivers
US7893855B2 (en) 2008-09-16 2011-02-22 Mediatek Inc. Delta-sigma analog-to-digital converter
US8094051B2 (en) 2009-05-07 2012-01-10 Imec Sigma-delta-based analog-to-digital converter
US7928867B2 (en) 2009-08-31 2011-04-19 Infineon Technologies Ag Analog to digital converter with digital filter
US8203471B2 (en) * 2010-03-04 2012-06-19 Infineon Technologies Ag System including feedback circuit with digital chopping circuit
US8040264B2 (en) * 2010-03-04 2011-10-18 Analog Devices, Inc. Pipeline analog to digital converter and a residue amplifier for a pipeline analog to digital converter
US8736473B2 (en) 2010-08-16 2014-05-27 Nxp, B.V. Low power high dynamic range sigma-delta modulator
TWI452846B (zh) 2010-12-16 2014-09-11 Univ Nat Cheng Kung 分段式類比數位轉換器及其方法
US8750416B2 (en) 2011-04-09 2014-06-10 Broadcast Electronics Compensating for a radio frequency amplifier
CN102832945B (zh) * 2011-06-15 2015-03-04 联发科技股份有限公司 Σ-δ调制器
US8791754B2 (en) 2012-05-03 2014-07-29 Analog Devices, Inc. Programmable gain amplifier with amplifier common mode sampling system
US8836566B2 (en) * 2013-02-21 2014-09-16 Freescale Semiconductor, Inc. Low power quantizer for analog to digital converter
US9270288B2 (en) 2013-11-27 2016-02-23 Silicon Laboratories Inc. Time-to-digital converter based on a voltage controlled oscillator
JP6230417B2 (ja) * 2013-12-27 2017-11-15 ルネサスエレクトロニクス株式会社 Ａ／ｄ変換回路および半導体集積回路
JP6124016B2 (ja) 2014-03-07 2017-05-10 パナソニックＩｐマネジメント株式会社 Ａｄ変換装置及びａｄ変換方法
US10778165B2 (en) 2014-09-30 2020-09-15 The Regents Of The University Of California High dynamic range sensing front-end for neural signal recording systems
DE102014116599B4 (de) * 2014-11-13 2021-04-22 Idt Europe Gmbh Verfahren und Anordnung zur Einstellung einer effektiven Auflösung eines Ausgangssignals in inkrementellen Delta-Sigma-Analag-Digitalwandlern
US9214950B1 (en) * 2015-04-23 2015-12-15 Lockheed Martin Corporation Apparatus and method for temperature compensated gain and mismatch trim in subranging quantizers and analog to digital converters
US9419642B1 (en) 2015-06-11 2016-08-16 Analog Devices, Inc. Ultra low power dual quantizer architecture for oversampling delta-sigma modulator
US9455737B1 (en) * 2015-09-25 2016-09-27 Qualcomm Incorporated Delta-sigma analog-to-digital converter (ADC) with time-interleaved (TI) or two-step successive approximation register (SAR) quantizer
US9391628B1 (en) 2015-10-26 2016-07-12 Analog Devices Global Low noise precision input stage for analog-to-digital converters
US9588497B1 (en) 2016-07-27 2017-03-07 Silicon Laboratories Inc. Differential voltage-controlled oscillator analog-to-digital converter using input-referred offset
US10135459B2 (en) 2016-10-25 2018-11-20 Analog Devices, Inc. ADC with capacitive difference circuit and digital sigma-delta feedback
US10298252B2 (en) 2016-11-13 2019-05-21 Analog Devices, Inc. Dynamic anti-alias filter for analog-to-digital converter front end

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03101047U (zh) * 1990-02-02 1991-10-22
US5107849A (en) * 1990-09-12 1992-04-28 Cortec, Inc. System and method for cancellation of signal artifacts
US5274375A (en) * 1992-04-17 1993-12-28 Crystal Semiconductor Corporation Delta-sigma modulator for an analog-to-digital converter with low thermal noise performance
JPH06301429A (ja) * 1993-04-13 1994-10-28 Hitachi Ltd 基準電圧発生回路
JP2000134097A (ja) * 1998-10-22 2000-05-12 Haruo Kobayashi トラックホールド回路及びトラックホールド回路用バッファ回路
US6323697B1 (en) * 2000-06-06 2001-11-27 Texas Instruments Incorporated Low distortion sample and hold circuit
KR20050094066A (ko) * 2004-03-22 2005-09-27 윤일구 아날로그-디지털 변환기의 자체고장진단 방법
CN101098143A (zh) * 2006-06-28 2008-01-02 株式会社东芝 A/d转换器、信号处理器以及接收设备
CN101809863A (zh) * 2007-09-28 2010-08-18 Nxp股份有限公司 自动共模抑制校准
CN101933226A (zh) * 2008-01-29 2010-12-29 音频专用集成电路公司 可抑制干扰信号的信号调理器
CN102270988A (zh) * 2010-06-04 2011-12-07 马克西姆综合产品公司 共享运算跨导放大器流水线adc
CN102270981A (zh) * 2011-06-28 2011-12-07 上海宏力半导体制造有限公司 采样开关电路
CN103227641A (zh) * 2012-01-31 2013-07-31 英特尔移动通信有限责任公司 模数转换器、信号处理器、以及用于模数转换的方法
CN104641561A (zh) * 2012-09-07 2015-05-20 亚德诺半导体集团 包括预充电电路的模数转换器
CN103049243A (zh) * 2012-12-17 2013-04-17 深圳国微技术有限公司 真随机数产生方法及其装置
CN105432020A (zh) * 2013-06-12 2016-03-23 密克罗奇普技术公司 具有主dac反馈延迟的量化噪声耦合δ-σadc
CN104980155A (zh) * 2014-04-07 2015-10-14 美国亚德诺半导体公司 多级δ-σ模数转换器中数模转换器误差反馈的抵消
CN104811404A (zh) * 2015-04-14 2015-07-29 华南理工大学 直流偏移校正方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SAR ADC that is configurable to optimize yield;Tomohiko Ogawa 等;《2010 IEEE Asia Pacific Conference on Circuits and Systems》;20110527;374-377 *

Also Published As

Publication number Publication date
CN108712157A (zh) 2018-10-26
US20180132750A1 (en) 2018-05-17
US10327659B2 (en) 2019-06-25
DE202017106869U1 (de) 2018-03-20

Similar Documents

Publication Publication Date Title
CN108712157B (zh) 反馈环中的量化噪声消除
Chandrakumar et al. A 15.2-ENOB 5-kHz BW 4.5-$\mu $ W Chopped CT $\Delta\Sigma $-ADC for Artifact-Tolerant Neural Recording Front Ends
Shin et al. A delta–sigma interface circuit for capacitive sensors with an automatically calibrated zero point
Uehlin et al. A 0.0023 mm $^ 2$/ch. Delta-Encoded, Time-Division Multiplexed Mixed-Signal ECoG Recording Architecture With Stimulus Artifact Suppression
US8174416B2 (en) Automatic common-mode rejection calibration
Zhang et al. A 16 b multi-step incremental analog-to-digital converter with single-opamp multi-slope extended counting
US20160242645A1 (en) Systems and methods for electrocorticography signal acquisition
JP2010263483A (ja) Δς変調器
US9513651B2 (en) Delta-sigma modulator
Zheng et al. A fully integrated analog front end for biopotential signal sensing
US11320468B2 (en) Wide dynamic range current measurement front-end
WO2018106877A1 (en) A high input impedance, high dynamic range, common-mode-interferer tolerant sensing front-end for neuromodulation systems
US20050024245A1 (en) Micropower logarithmic analog to digital conversion system and method with offset and temperature compensation
Uran et al. An AC-coupled wideband neural recording front-end with sub-1 mm 2× fJ/conv-step efficiency and 0.97 NEF
Kim et al. Real time digitally assisted analog motion artifact reduction in ambulatory ECG monitoring system
Yang et al. A 14.9 μW analog front-end with capacitively-coupled instrumentation amplifier and 14-bit SAR ADC for epilepsy diagnosis system
Kamata et al. An analog front-end employing 87 dB SNDR stochastic SAR-ADC for a biomedical sensor
WO2023049325A1 (en) Digitally assisted sensor recording circuit with continuous offset cancellation
Adimulam et al. A low power, low noise Programmable Analog Front End (PAFE) for biopotential measurements
Leene et al. A compact recording array for neural interfaces
Hu et al. An ultra-low power interface CMOS IC design for biosensor applications
Kalb et al. Interference-immune diagnostic quality ECG recording for patient monitoring applications
KR20190081097A (ko) 적분기-전달함수의 폴-오차를 보상하는 스위치드-커패시터 적분기회로
Nielsen Low power CMOS interface circuitry for sensors and actuators
Saeidi et al. A Current-to-Digital∆ Σ ADC for Low-Noise High-Precision Applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant