CN102270988A - 共享运算跨导放大器流水线adc - Google Patents

共享运算跨导放大器流水线adc Download PDF

Info

Publication number
CN102270988A
CN102270988A CN2011101489859A CN201110148985A CN102270988A CN 102270988 A CN102270988 A CN 102270988A CN 2011101489859 A CN2011101489859 A CN 2011101489859A CN 201110148985 A CN201110148985 A CN 201110148985A CN 102270988 A CN102270988 A CN 102270988A
Authority
CN
China
Prior art keywords
input
lead
wire
quantizer
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101489859A
Other languages
English (en)
Other versions
CN102270988B (zh
Inventor
J.E.贝尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxim Integrated Products Inc
Original Assignee
Maxim Integrated Products Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxim Integrated Products Inc filed Critical Maxim Integrated Products Inc
Publication of CN102270988A publication Critical patent/CN102270988A/zh
Application granted granted Critical
Publication of CN102270988B publication Critical patent/CN102270988B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及共享运算跨导放大器流水线ADC。一种结合采样/保持放大器和多个MDAC级的单一运算跨导流水线ADC。输入信号被在输入信号采样电容器上采样，并且然后被围绕运算跨导放大器（OTA）耦合从而OTA的输出等于采样电压。在这个操作中不存在净电荷转移，所以通常与流水线ADC中的输入采样和保持电路（SHA）相关联的噪声和功率耗散基本上得以消除。公开了一种使用用于采样/保持的共享OTA和两个MDAC的流水线ADC。

Description

共享运算跨导放大器流水线ADC
技术领域
本发明涉及流水线ADC（模数转换器）领域。
背景技术
流水线ADC和快闪式ADC在现有技术中是众所周知的。能够分别地在Maxim Integrated Products（美国美信集成产品公司）的应用注释1023“理解流水线ADC（Understanding Pipelined ADCs）”中和在Maxim Integrated Products的应用注释810“理解快闪式ADC（Understanding Flash ADCs）”中找到其原理的良好评述。流水线ADC通常在模拟信号输入上具有采样和保持电路，该采样和保持电路消耗功率并且将噪声注入到ADC中。通过完全地消除采样和保持并且直接地在第一MDAC（乘法数模转换器）电容器上采样而在现有技术中解决了这个问题。在该现有技术实现中，比较器要求与MDAC并联的独立采样器。
使用共享运算跨导放大器（OTA）的ADC也是已知的。在这种实现中，多个乘法数模转换器在不同的相位（phase）期间共享单一OTA。
发明内容
本发明涉及在具有用于一起接收差动输入信号的第一和第二ADC输入连接的流水线ADC中，一种方法包括：
a）提供具有差动输入和差动输出的运算跨导放大器（OTA），和第一量化器连接；
b）对于每一个ADC输入连接:
1）提供多个输入信号采样电容器、第一反馈电容器，所述反馈电容器的第二引线被耦合到所述输入信号采样电容器的第二引线；
2）将所述反馈电容器的第一引线耦合到第一电压，将所述输入信号采样电容器的所述第二引线耦合到第二共模电压，并且将所述输入信号采样电容器的第一引线耦合到所述ADC输入连接中的相应的一个；
3）将所述输入信号采样电容器的所述第一引线从所述ADC输入连接中的相应的一个解耦并且将所述输入信号采样电容器的所述第二引线从所述第二共模电压解耦；
4）将所述输入信号采样电容器的所述第二引线耦合到所述OTA的所述差动输入中的相应的一个并且将所述OTA的相应的输出耦合到所述输入信号采样电容器的所述第一引线和第一量化器的输入；
c）锁存所述第一量化器的输出；和，
d）对于每一个ADC输入连接：
1）将所述第一反馈电容器的所述第一引线耦合到所述OTA的所述输出并且将所述输入信号采样电容器中的每一个的所述第一引线耦合到响应于在所述第一量化器中锁存的所述输出的正或者负电压。
附图说明
图1是4相位（phase）SHA/MDAC1/MDAC2的简化电路原理图。
图2示意根据表格1由关闭开关限定的相位D的电路的有源部分。
图3仅仅示意对于相位A由关闭开关限定的相位A的电路的有源部分。
图4仅仅示意对于相位B由关闭开关限定的相位B的电路的有源部分。
图5仅仅示意对于相位C由关闭开关限定的相位C的电路的有源部分。
图6示意时钟相位（clock phase）A、B、C和D。
图7示意包括输入采样/保持放大器的多级流水线ADC的典型配置。
图8给出用于本发明示例性实施例的MDAC1传递函数。
图9给出用于本发明示例性实施例的MDAC2传递函数。
图10A和10B示意本发明的差动实施例。
图11A和11B示意本发明的、可替代的差动实施例。
具体实施方式
本发明解决与流水线ADC中的输入采样和保持电路（SHA）相关联的另外的噪声和功率耗散的问题。在这里描述了实现SHA（采样和保持）、MDAC1和MDAC2的4相位共享OTA级。虽然存在与另外的时钟相位相关联的速度惩罚，但是利用SHA要求的最小建立时间，这在很大程度上得以减轻。而且，因为采用电荷守恒翻转式体系，所以消除了SHA的噪声惩罚。
在图1中示出4相位MDAC1/MDAC2的简化电路原理图。在该实施例中，MDAC1分辨2位加上用于错误校正的一位，并且MDAC2分辨（resolve）1位加上用于错误校正的一位。为了在随后的图中清楚起见，并且为了不会不必要地将图弄乱，以单端形式示出一个实施例。然而，使用OTA作为差动放大器并且与共模设置电路一起地基本上在相反极性的意义上重复单端电路，优选的实施例被实现为差动电路。这种差动电路还将通常地包括共模设置电路。单一相对差动电路（single versus differential circuit）和共模设置电路在现有技术中是众所周知的，并且自身并不形成本发明的任何部分。
在图1中，开关配置代表还是MDAC2放大相位的输入信号跟踪相位。在下面的表格1中示出开关状态的4相位时序。图1示出除了一些复位开关之外的所有开关，其中开关设置相应于表格1的相位D。
开关状态vs.时钟相位的总结
相位 A B C D
  SHA MDAC1 复位 MDAC2
swSAMP1 关 关 开 开
swSTG1(p/m) 开 开 关 关
swSER1(p/m) 关 关 关 开
swRST 关 关 开 关
swSHA(p/m) 开 关 关 关
swMD1(p/m) 关 开 关 关
swCOMP(p/m) 关 关 开 开
swFB1(p/m) 关 开 关 关
swSAMP2 开 开 关 关
swSTG2(p/m) 关 关 开 开
swSER2(p/m) 关 开 关 关
swMD2(p/m) 关 关 开 开
swFB2(p/m) 关 开 开 开
swQl 开 关 关 关
swQ2 关 开 关 关
表格1
为了更加容易地跟随开关设置，图2仅仅示意用于根据表格1由关闭开关限定的相位D的电路的有源部分，图3仅仅示意用于由用于相位A的关闭开关限定的相位A的电路的有源部分，图4仅仅示意用于由用于相位B的关闭开关限定的相位B的电路的有源部分，并且图5仅仅示意用于由用于相位C的关闭开关限定的相位C的电路的有源部分。在图6中示出时钟相位。
在相位D中（图2），输入信号Vin被采样，并且在PHID的下降沿上（图6）被保持在输入信号采样电容器Cs<0：3>上。电容器Cf被复位（放电），因为其两根引线均被连接到电路地。此时，MDAC2的两位输出控制开关swMD2，而MDAC2的剩余部分被放大并且输出到ADC的下一级（见图7）。采样事件之后立即，在相位A中（图3），采样电容器被围绕OTA连接以如所示地驱动MDAC1量化器。本质上，OTA的输出稳定于将到OTA的高输入阻抗差动输入驱动为零的电压处，即OTA的输出稳定于输入信号采样电容器Cs<0：3>上的电压的负侧。在这个条件中，到OTA的差动输入是零（假设无限增益），从而到OTA的负输入也有效地处于电路地电压，从而电容器Cf保持不充电，并且电容器Cs<0：3>保持被在采样输入Vin的电压下充电。因此不存在任何净电荷转移，因为所有的电容器从相位D开始均在其上保持有电荷。因为不存在电荷转移，所以在这个SHA相位中没有添加任何噪声。SHA相位能够是比较短的（近似地T/8），因为它快速地稳定并且不需要稳定至高程度的精度。
在相位A结束时，MDAC1量化器锁存并且电容器Cs<0：3>基于量化器决策而被连接到基准，并且电容器Cf被围绕OTA连接（相位B，图4）。这是MDAC1放大相位，其中OTA的输出引起电容器Cf将到OTA的负输入上的净电压驱动至虚拟电路地，从而提供残余电压作为OTA的输出。它也是MDAC2决策相位，OTA具有充电的电容器Cf2和带有第一级（MDAC1）的剩余部分的电容器C12<0：1>。在这个时间期间，大致地3T/8可用于MDAC1输出稳定。与完整的T/2稳定周期相比，这对应于以33%更高的采样速率。电容器C12<0：1>被称作MDAC2输入电容器以将它们区分于输入采样电容器Cs<0：3>。
在PHIB的下降沿上（图6，相位C的开始，图5），基于MDAC1残余输出，MDAC2量化器锁存，并且MDAC1电容器Cs<0：3>在相位C期间复位（大致T/8）。这些电容器的复位是可选的，因为无论如何在相位D期间它们将被充电至输入信号Vin，但是是优选的。基于MDAC2量化器决策，电容器Cs<0：3>被连接到基准。OTA的输出是被耦合到下一级或者快闪式ADC的MDAC2的残余部分，并且该系统如在上文中描述地在相位D期间返回到输入信号跟踪。图7示意使用本发明的、带有错误校正的示例性10位ADC。在每一个级中分辨的位数是选择的事情。
图8给出用于示例性实施例的MDAC1传递函数，其中以下表格2给出MDAC1代码和电压范围。  
Figure 861706DEST_PATH_IMAGE002
VREF +=+0.5V
VREF -=-0.5V
注：MDAC代码是3位，因为存在5个子范围。在ADC的满标范围内仅仅使用每一个外部子范围的一半。
表格2
图9给出用于示例性实施例的MDAC2传递函数，其中以下表格3给出MDAC1代码和电压范围。  
Figure 713600DEST_PATH_IMAGE004
VREF +=+0.5V
VREF -=-0.5V
注：MDAC代码是2位，因为存在3个子范围。在额定输入范围（MDAC的输出）内仅仅使用每一个外部子范围的一半。这提供了超范围覆盖以校正模拟电路中的偏移和其它非理性性。
表格3
现在参考图10A和10B，可以看到本发明的差动实施例。图10A是图1的一般图的重复，但是示出差动输入VIN（VIN ++和VIN -）的正侧VIN +、作为差动输入的OTA、差动输出放大器、作为差动输入量化器的量化器，并且还示出共模电压源VCM1、VCM2和VCM3。这些共模电压能够是相同的共模电压，但是使用三个不同的共模电压是优选的，因为由此能够获得某种性能改进。除了差动电路，图10A可以说主要地示意差动实施例的正侧的处理。图10B接收差动输入VIN ++和VIN -的差动输入VIN -的负侧。图10B被连接到图10A的电路以接收信号Out-并且提供信号SUM-，并且接收量化器开关控制输出和公共开关控制。该图也基本上是用于差动输入的负侧的图1的重复。然而注意，与图10A相比，基准电压REF+和REF-的极性反转。在图10B中，各种开关和电容器具有与在图10A中相同的标签，因为添加进一步的识别标签将不必要地将图弄乱，但是在图10B中，它们只是在图10A中的那些的复制，并且具有与图1和10A的那些相同的功能和开关序列。
图11A和11B示意可替代的差动实施例。在这些图中，替代共模电压，开关swCOMP的一侧被耦合到输入信号采样电容器Cs<0：3>。这影响要求的电容器尺寸，但是在其它方面并不影响电路操作。还在图10A和10B以及图11A和11B中，输入信号采样电容器被复位成电路地。可替代地，并且更加优选地，这些电容器以及反馈电容器Cf将被复位成共模电压，或者通过将图10A（11A）的电容器耦合到图10B（11B）的那些而被复位，但是复位是可选的，并且自身是众所周知的。
本发明解决了与流水线ADC中的输入SHA相关联的另外的噪声和功率耗散的问题。因此虽然已经为了示意的意图而非为了限制的意图在这里公开并且描述了本发明的的某些优选实施例，但是本领域技术人员将会理解，在不偏离本发明的精神和范围的情况下，可以在其中作出形式和细节的各种改变。

Claims (15)

1. 在具有用于一起接收差动输入信号的第一和第二ADC输入连接的流水线ADC中，一种方法包括：
a）提供具有差动输入和差动输出的运算跨导放大器（OTA），和第一量化器连接；
b）对于每一个ADC输入连接:
1）提供多个输入信号采样电容器、第一反馈电容器，所述反馈电容器的第二引线被耦合到所述输入信号采样电容器的第二引线；
2）将所述反馈电容器的第一引线耦合到第一电压，将所述输入信号采样电容器的所述第二引线耦合到第二共模电压，并且将所述输入信号采样电容器的第一引线耦合到所述ADC输入连接中的相应的一个；
3）将所述输入信号采样电容器的所述第一引线从所述ADC输入连接中的相应的一个解耦并且将所述输入信号采样电容器的所述第二引线从所述第二共模电压解耦；
4）将所述输入信号采样电容器的所述第二引线耦合到所述OTA的所述差动输入中的相应的一个并且将所述OTA的相应的输出耦合到所述输入信号采样电容器的所述第一引线和第一量化器的输入；
c）锁存所述第一量化器的输出；和，
d）对于每一个ADC输入连接：
1）将所述第一反馈电容器的所述第一引线耦合到所述OTA的所述输出并且将所述输入信号采样电容器中的每一个的所述第一引线耦合到响应于在所述第一量化器中锁存的所述输出的正或者负电压。
2. 根据权利要求1的方法，其中所述第一电压是第一共模电压。
3. 根据权利要求1的方法，其中所述第一电压是在所述相应的输入信号采样电容器的所述第一引线上的电压。
4. 根据权利要求1的方法，进一步包括：
e）提供具有差动输入的第二量化器，并且将所述OTA的所述差动输出耦合到所述第二量化器的输入；
f）对于每一个ADC输入连接：
1）提供多个第二量化器输入电容器和第二反馈电容器，所述第二反馈电容器的第二引线被耦合到所述第二量化器输入电容器的第二引线；
2）将所述OTA的相应的输出耦合到所述相应的第二量化器输入电容器的所述第一引线和所述相应的反馈电容器的所述第一引线，并且将所述第二量化器输入电容器的所述第二引线耦合到所述第二共模电压；
g）锁存所述第二量化器的所述输出；
h）对于每一个ADC输入连接：
1）将所述相应的第二反馈电容器和所述相应的第二量化器输入电容器的所述第二引线耦合到所述OTA的相应的输入，将所述相应的第二反馈电容器的所述第一引线耦合到所述OTA的相应的输出，并且将所述第二量化器输入电容器中的每一个的所述第一引线耦合到响应于在所述第二量化器中锁存的所述输出的正或者负电压。
5. 根据权利要求4的方法，进一步包括：
i）向所述流水线ADC的另一级作为残余提供所述OTA的输出。
6. 根据权利要求4的方法，进一步包括：
在c）中锁存所述第一量化器的输出之后，将所述输入信号采样电容器的所述第一引线从所述第一量化器的所述输入解耦。
7. 根据权利要求4的方法，进一步包括：
在g）中锁存所述第二量化器的输出之后，将所述第二量化器输入电容器的所述第一引线从所述第二量化器的输入解耦。
8. 根据权利要求4的方法，其中所述第一电压是第一共模电压，并且所述第一和第二共模电压是相同的电压。
9. 根据权利要求4的方法，其中所述第一电压是第一共模电压，并且所述第一和第二共模电压是不同的电压。
10. 根据权利要求4的方法，进一步包括：
在h）1）期间复位所述输入信号采样电容器和所述第一反馈电容器。
11. 根据权利要求4的方法，进一步包括：
通过在h）1）期间将其所述第一引线耦合到第三共模电压并且将其所述第二引线耦合到所述第二共模电压而复位所述输入信号采样电容器和所述第一反馈电容器。
12. 根据权利要求11的方法，其中所述第一电压是第一共模电压，并且所述第一、第二和第三共模电压是相同的电压。
13. 根据权利要求11的方法，其中所述第一电压是第一共模电压，并且所述第一、第二和第三共模电压是不同的电压。
14. 根据权利要求1的方法，其中在d）1）之后，
所述OTA的输出作为残余而被提供给所述流水线ADC的另一级。
15. 根据权利要求1的方法，进一步包括：
在c）中锁存所述第一量化器的输出之后，将所述输入信号采样电容器的所述第一引线从所述第一量化器的输入解耦。
CN201110148985.9A 2010-06-04 2011-06-03 共享运算跨导放大器流水线adc Active CN102270988B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/793985 2010-06-04
US12/793,985 US8120519B2 (en) 2010-06-04 2010-06-04 Shared operational transconductance amplifier pipelined ADC incorporating a sample/hold amplifier and multiple MDAC stages

Publications (2)

Publication Number Publication Date
CN102270988A true CN102270988A (zh) 2011-12-07
CN102270988B CN102270988B (zh) 2017-05-03

Family

ID=44974004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110148985.9A Active CN102270988B (zh) 2010-06-04 2011-06-03 共享运算跨导放大器流水线adc

Country Status (3)

Country Link
US (1) US8120519B2 (zh)
CN (1) CN102270988B (zh)
DE (1) DE102011050230A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103944573A (zh) * 2013-01-23 2014-07-23 马克西姆综合产品公司 具有差分电流抵消的mdac
CN108712157A (zh) * 2016-11-13 2018-10-26 美国亚德诺半导体公司 反馈环中的量化噪声消除

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686888B2 (en) * 2012-07-06 2014-04-01 Broadcom Corporation Complementary switched capacitor amplifier for pipelined ADCs and other applications
US9106240B1 (en) * 2014-01-24 2015-08-11 Mediatek Inc. Multiplying digital-to-analog converter and pipeline analog-to-digital converter using the same
US9191019B2 (en) * 2014-03-16 2015-11-17 Apple Inc. Distributed gain stage for high speed high resolution pipeline analog to digital converters
FR3043867B1 (fr) * 2015-11-13 2018-09-21 Lynred Convertisseur analogique-numerique a approximations successives.
EP3480949A1 (en) 2017-11-06 2019-05-08 IMEC vzw Multiplying digital-to-analog conversion circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070001757A1 (en) * 2005-06-30 2007-01-04 Josefsson Olafur M Switched capacitor system with and method for output glitch reduction
CN200997595Y (zh) * 2006-12-07 2007-12-26 深圳艾科创新微电子有限公司 新型模数转换器结构
US20090128391A1 (en) * 2007-11-20 2009-05-21 Agere Systems Inc. Systems and methods for pipelined analog to digital conversion
US7564389B1 (en) * 2008-05-13 2009-07-21 Texas Instruments Incorporated Discrete-time, single-amplifier, second-order, delta-sigma analog-to-digital converter and method of operation thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218868A (ja) * 1992-02-03 1993-08-27 Hitachi Ltd 多段型ａｄ変換器
US6396429B2 (en) * 2000-01-07 2002-05-28 Analog Devices, Inc. Front-end sampling for analog-to-digital conversion
US7164379B1 (en) * 2005-11-30 2007-01-16 General Electric Company Pipeline analog to digital converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070001757A1 (en) * 2005-06-30 2007-01-04 Josefsson Olafur M Switched capacitor system with and method for output glitch reduction
CN200997595Y (zh) * 2006-12-07 2007-12-26 深圳艾科创新微电子有限公司 新型模数转换器结构
US20090128391A1 (en) * 2007-11-20 2009-05-21 Agere Systems Inc. Systems and methods for pipelined analog to digital conversion
US7564389B1 (en) * 2008-05-13 2009-07-21 Texas Instruments Incorporated Discrete-time, single-amplifier, second-order, delta-sigma analog-to-digital converter and method of operation thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103944573A (zh) * 2013-01-23 2014-07-23 马克西姆综合产品公司 具有差分电流抵消的mdac
CN103944573B (zh) * 2013-01-23 2019-04-02 马克西姆综合产品公司 具有差分电流抵消的mdac
CN108712157A (zh) * 2016-11-13 2018-10-26 美国亚德诺半导体公司 反馈环中的量化噪声消除
CN108712157B (zh) * 2016-11-13 2022-04-29 美国亚德诺半导体公司 反馈环中的量化噪声消除

Also Published As

Publication number Publication date
DE102011050230A1 (de) 2011-12-08
CN102270988B (zh) 2017-05-03
US8120519B2 (en) 2012-02-21
US20110298645A1 (en) 2011-12-08

Similar Documents

Publication Publication Date Title
JP5101678B2 (ja) Ａ／ｄ変換回路および受信機
CN102270988A (zh) 共享运算跨导放大器流水线adc
US8643529B2 (en) SAR assisted pipelined ADC and method for operating the same
US6396429B2 (en) Front-end sampling for analog-to-digital conversion
US7075471B1 (en) Double-sampled, time-interleaved analog to digital converter
US8860600B1 (en) Successive-approximation-register analog-to-digital converter for programmably amplifying amplitude of input signal and method thereof
CN104113341B (zh) 一种12位中等速率逐次逼近型模数转换器
US20050219097A1 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
CN104485957B (zh) 流水线模数转换器
US9654126B2 (en) Systems and methods for providing a pipelined analog-to-digital converter
US8174423B2 (en) Pipelined analog-to-digital converter and sub-converter stage
CN103560792A (zh) 一种比较器以及模数转换器
US8907833B1 (en) Low power high speed pipeline ADC
CN100546194C (zh) 运放共享的电路及应用该电路的流水线模数转换器
CN101931410A (zh) 用于管线模拟数字转换器的1-位单元电路
US8159383B2 (en) Switched capacitor circuit and pipelined analog-to-digital conversion circuit with the switched capacitor circuit
CN104124969A (zh) 流水线模数转换器
US7821436B2 (en) System and method for reducing power dissipation in an analog to digital converter
US10804920B2 (en) A/D converter
CN112838866A (zh) 校准逻辑控制电路及方法、逐次逼近型模数转换器
US20090167362A1 (en) Comparator
CN102177658B (zh) 开关电容器流水线级
US20090073021A1 (en) Cascade comparator and control method thereof
JPWO2009034683A1 (ja) パイプライン型ａｄ変換器
CN104113337A (zh) 一种流水线模数转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant