JP5101678B2 - Ａ／ｄ変換回路および受信機 - Google Patents

Ａ／ｄ変換回路および受信機 Download PDF

Info

Publication number
JP5101678B2
JP5101678B2 JP2010208078A JP2010208078A JP5101678B2 JP 5101678 B2 JP5101678 B2 JP 5101678B2 JP 2010208078 A JP2010208078 A JP 2010208078A JP 2010208078 A JP2010208078 A JP 2010208078A JP 5101678 B2 JP5101678 B2 JP 5101678B2
Authority
JP
Japan
Prior art keywords
sampling
switch
reset
voltage
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010208078A
Other languages
English (en)
Other versions
JP2012065167A (ja
Inventor
田 一 平 秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010208078A priority Critical patent/JP5101678B2/ja
Priority to US13/035,367 priority patent/US8350740B2/en
Publication of JP2012065167A publication Critical patent/JP2012065167A/ja
Application granted granted Critical
Publication of JP5101678B2 publication Critical patent/JP5101678B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Description

本発明の実施形態は、A/D変換回路およびこれを用いた受信機に関する。
入力アナログ電圧を追従（トラック）し、保持（ホールド）するトラックホールド回路は、例えばアナログ・デジタル変換器（以下、A/D変換器）の前段などに用いられている。このようなトラックホールド回路においては、一般に後段のA/D変換器の入力容量を駆動するためのバッファ回路を有している。特に、このバッファ回路には、高速に動作させるために十分なトラック速度、つまり、十分な帯域を確保すための大きなバイアス電流が必要となる。
一方、高速低消費電力なトラックホールド回路が要求されている。このような、高速低消費電力なトラックホールド回路として、バッファの入力端子をトラック前にリセットするためのフェーズを有する構成が知られている。この構成により、バイアス電流に依存するトラック速度の制限を取り除くことができる。
IEEE Transaction on Circuits and Systems−II，vol．57，no．1，pp．16−21，Jan． 2010
しかしながら、上記の手法では、限られたリセットフェーズの期間中に十分に出力電圧をリセットするためには、その期間に応じたバイアス電流が必要となる。すなわち、その期間が短いとそれだけ大きなバイアス電流が必要となる。このため、効果的に低消費電力化できないという問題がある。
本発明は、大きなバイアス電流を用いることなく高速動作および低消費電力を可能とするA/D変換回路、および当該A/D変換回路を備えた受信機を提供する。
本発明の一態様としてのA/D変換回路は、入力端子と、第1サンプリング容量と、第1サンプリングスイッチと、バッファ回路と、第2サンプリング容量と、第2サンプリングスイッチと、第1変換手段と、第1リセットスイッチと、第2リセットスイッチとを備える。
前記入力端子は、入力アナログ電圧を受ける。
前記第1サンプリング容量は、一端が第1電源に接続されている。
前記第1サンプリングスイッチは、一端が前記入力端子に、他端が前記第1サンプリング容量の他端に電気的に接続され、第1サンプリングクロックに従って前記入力端子および前記第1サンプリング容量の他端間の接続および切断を制御し、前記接続によって前記入力アナログ電圧を前記第1サンプリング容量へトラックし、前記切断によって前記第1サンプリング容量の電圧をホールドする。
前記バッファ回路は、前記第1電源および第2電源間で動作し、前記第1サンプリング容量の他端に電気的に接続されたバッファ入力端子と、バッファ出力端子とを有し、前記第1サンプリング容量の電圧であるトラックホールド電圧を前記バッファ入力端子で受けて前記バッファ出力端子へバッファリングする。
前記第2サンプリング容量は、一端が前記第1電源に接続されている。
前記第2サンプリングスイッチは、一端が前記バッファ回路のバッファ出力端子に、他端が前記第2サンプリング容量の他端に電気的に接続され、第2サンプリングクロックに従って前記バッファ出力端子および前記第2サンプリング容量の他端間の接続および切断を制御し、前記接続によって前記バッファ出力端子の電圧を、前記第2サンプリング容量へサンプルし、前記切断によって前記第2サンプリング容量の電圧をホールドする。
前記第1変換手段は、ホールド後の前記第2サンプリング容量の電圧であるサンプルホールド電圧を読み出してデジタル信号に変換する。
前記第1リセットスイッチは、前記第2サンプリング容量の電圧がホールドされた後、前記第1サンプリングスイッチにより前記接続が行われる前に、前記第1サンプリング容量の前記他端を、前記第1電源または前記第2電源に短絡することにより、前記第1サンプリング容量をリセットする。
前記第2リセットスイッチは、前記第1変換手段による変換後、前記第1サンプリングスイッチにより前記接続が行われる前に、前記第2サンプリング容量の前記他端を、前記第1電源または前記第2電源に短絡することにより、前記第2サンプリング容量をリセットする。
第1の実施形態にかかるA/D変換回路を示す図。 図1のA/D変換回路におけるバッファ回路を具体化した例を示す図。 A/D変換回路におけるA/D変換器の具体例を示す図。 図1のA/D変換回路の動作を説明する図。 従来のA/D変換回路の動作を説明する図。 第2の実施形態にかかるA/D変換回路を示す図。 図6のA/D変換回路の動作を説明する図。 第3の実施形態にかかるA/D変換回路を示す図。 図8のA/D変換回路の動作を説明する図。 第4の実施形態にかかるA/D変換回路を示す図。 図10のA/D変換回路の動作を説明する図。 第5の実施形態にかかるA/D変換回路を示す図。 図12のA/D変換回路の動作を説明する図。 第6の実施形態にかかる全差動時間インターリーブA/D変換回路を示す図。 図1のA/D変換回路におけるバッファ回路を具体化した他の例を示す図。 第7の実施形態にかかる受信機の構成を示す図。
以下、図面を参照して、本発明の実施形態について説明する。
（第1の実施形態）
図1に、第1の実施形態にかかるA/D変換回路（Analog/Digital converting circuit）を示す。
図1のAD変換回路は、トラックホールド回路（T/H回路）11と、A/D変換器（ADC：Analog-Digital converter）12とを備える。
T/H回路11は、Vin端子と、サンプリングスイッチSw1と、サンプリング容量Cs1と、リセットスイッチSwr1と、バッファ回路bufと、リセットスイッチSwr2とを有する。
ADC（A/D変換器）12は、サンプリングスイッチSw2と、サンプリング容量Cs2と、Vout端子と、変換手段（第1変換手段）（後述する図3参照）とを有する。
Vin端子は、外部から入力アナログ電圧（以下、単に入力電圧）が与えられる。
サンプリング容量（第1サンプリング容量）Cs1の一端はグランドに接続されている。本実施形態におけるグランドは第1電源に対応する。
サンプリングスイッチ（第1サンプリングスイッチ）Sw1の一端は、Vin端子に接続され、サンプリングスイッチSw1の他端は、サンプリング容量Cs1の他端に電気的に接続されている。
サンプリングスイッチSw1は、クロック発生器（図示せず）からのサンプリングクロックφ（第1サンプリングクロック）に応じて、オンおよびオフ（on/off）する。すなわち、サンプリングスイッチSw1は、Vin端子およびサンプリング容量Cs1の他端間の接続および切断を制御する。接続によって入力電圧をサンプリング容量Cs1へトラックし、切断によってサンプリング容量Cs1の電圧をホールドする、
リセットスイッチ（第1リセットスイッチ）Swr1は、サンプリング容量Cs1と並列に接続されている。リセットスイッチSwr1の一端はグランドに接続され、他端は、サンプリング容量Cs1の他端に電気的に接続されている。
リセットスイッチSwr1は、クロック発生器（図示せず）からのクロック（第1リセットクロック）φr1に応じて、on/offする。リセットスイッチSwr1は、onのとき、サンプリング容量Cs1の他端を、グランドに短絡することにより、サンプリング容量Cs1をリセットし、offのときリセット状態を解除する。
バッファ回路bufの入力端子（バッファ入力端子）は、サンプリング容量Cs1の他端に電気的に接続されている。
バッファ回路bufは、グランドおよび電源電圧Vdd（第2電源）間で動作し、サンプリング容量Cs1の電圧であるトラックホールド電圧をバッファ入力端子で受けて出力端子 (バッファ出力端子) Vo1へバッファリングする。すなわちバッファ回路bufは、サンプリング容量Cs1の電圧に応じた電圧を保持（バッファリング）する。
ADC12におけるサンプリング容量（第2サンプリング容量）Cs2の一端は、グランドに接続されている。
サンプリングスイッチSw2の一端は、バッファ出力端子に電気的に接続され、サンプリングスイッチSw2の他端は、サンプリング容量Cs2の他端に電気的に接続されている。サンプリングスイッチSw2は、サンプリングクロックφs（第2サンプリングクロック）に従って、on/offする。すなわち、バッファ出力端子およびサンプリング容量Cs2の他端間の接続および切断を制御する。接続によって、バッファ出力端子の電圧を、サンプリング容量Cs2へサンプルし、切断によってサンプリング容量Cs2の電圧を、ホールドする。
ADC12における変換手段（図3参照）は、ホールド後のサンプリング容量Cs2の電圧であるサンプルホールド電圧を読み出し、読み出したサンプルホールド電圧をデジタル信号に変換する。
リセットスイッチSwr2の一端はグランドに接続され、他端は、サンプリングスイッチSw2の一端に電気的に接続されている。リセットスイッチSwr2は、本実施形態の特徴の1つとなるスイッチである。リセットスイッチSwr2は、クロック発生器（図示せず）からのクロック（第2リセットクロック）φr2に応じて、on/offする。リセットスイッチSwr1は、サンプリングスイッチSw2とともにonのとき、サンプリング容量Cs2の他端を、グランドに短絡することにより、サンプリング容量Cs2をリセットし、offのときリセット状態を解除する。
リセットスイッチSwr2の動作タイミングに関して、リセットスイッチSwr2は、ADC12によるサンプルホールド電圧のAD変換後、サンプリングスイッチSw1により接続が行われる前に、サンプリング容量Cs2をリセットする。また前述のリセットスイッチSwr1は、少なくともサンプリング容量Cs2の電圧がホールドされた後、サンプリングスイッチSw1により接続が行われる前に、サンプリング容量Cs1をリセットする。
図2にバッファ回路の構成の一例を示す。
このバッファ回路は、トランジスタM1とバイアス電流源IBとで構成されるソースフォロワとして構成される。トランジスタM1はNMOSトランジスタである。
トランジスタM1のドレインは、電源電圧（VDD）に接続されており、トランジスタM1のソースは、電流源IBの入力、およびバッファ出力端子に接続されている。電流源IBの出力はグランドに接続されている。
図3にADC12の回路構成の一例を示す。
図3の構成は、ADCの一例としての逐次比較（SAR）型A/D変換器である。
本ADCは複数の重み付けされた容量（C,C,2C,…2N-1C, 2NC）と、複数のスイッチ21、24、比較器22、及びSARロジック23から成る。Nはデジタル信号のビット数であり、最下位ビットから順にb1〜bNと表記している。
図3では、本ADCのサンプリング状態のスイッチ接続を表している。Vin端子（図1のVin端子とは別の端子）から見ると、図3のSAR（Successive Approximation Register）型A/D変換器は、図1のADC12と等価的に一致していることが分かる。たとえば図1に示したサンプリングスイッチSw2が、図3の複数のスイッチ21と入力部スイッチ24の直列接続で示されるスイッチに対応し、図1に示したサンプリング容量Cs2が、複数の重み付けされた容量（C,C,2C,…2N-1C, 2NC）の総和に対応し、Vout端子が、比較器22の入力端子に対応し、変換手段が、比較器22、及びSARロジック23に対応する。
次に、図4を用いて、図2に示したA/D変換回路の動作を説明する。
図4に、図2の各スイッチSw1，Swr1，Swr2、Sw2のon/offタイミングとVin端子の電圧、Vout端子の電圧の波形を示す。
なお、ここではリセットスイッチSwr1,Swr2は、同じリセットクロックでon/offが制御される例を示す。すなわちリセットスイッチSwr1用のリセットクロックφr1と、リセットスイッチSwr2用のリセットクロックφr2とは同じクロックφrである。ただし、これらのリセットスイッチは必ずしも同一のクロックで制御される必要はない。リセットが許容される期間内にリセット可能であればそれぞれが異なるクロックで制御されることが可能である。たとえばリセットスイッチSwr1は、リセットスイッチSwr2よりも先にリセットされてもよい。
まずトラックフェーズとしてサンプリングスイッチSw1（φ）がon、リセットスイッチSwr1（φr1）およびSwr2（φr2）がoff、サンプリングスイッチSw2（φs）がonの場合を考える。このとき出力電圧Voutは、ソースフォロワを介して、入力電圧Vinを追従（トラッキング）する。
次に、サンプリングクロックφをローレベル（Low Level）とすることでサンプリング容量Cs1、Cs2へのサンプリングが行われ、このタイミングでの入力電圧Vinが保持される（サンプリング容量Cs1の電圧がホールドされる）。
その後、サンプリングクロックφsをローレベルとすることで、ソースフォロワとADC12は切り離されてサンプリング容量Cs2の電圧がホールドされ、サンプルホールド電圧のアナログ・デジタル変換（A/D変換）が行われる。
そして、A/D変換が終了し、次のトラッキングを行う前に、リセットクロックφr（φr1、φr2）とサンプリングクロックφsを、ハイレベル(High Level)とする。すなわち、リセットスイッチSwr1を以ってソースフォロワM1のゲート電圧をリセットする（サンプリング容量Cs1をリセットする）と共に、リセットスイッチSwr2を以ってVout端子をリセット（サンプリング容量Cs2をリセット）する。
こうすることで、サンプリング容量Cs2の電荷は、リセットスイッチSwr2によって瞬時に引き出され、出力電圧Voutがリセット（つまり、サンプリング容量Cs2の電荷が0に）される。
その後、前述と同様のトラックフェーズへと移り、出力電圧Voutはリセット後の電圧（例えばグランド電圧）をスタートとして、トラッキングを開始する。
図4のリセット期間におけるVout電圧の波形から理解されるように、サンプリング容量Cs2のリセットは、電流源IBの値によらず、リセットスイッチSwr2によって瞬時に行われる。
リセットスイッチSwr2によるリセットが行われない場合（すなわちスイッチSwr2が設けられない場合）、リセットは電流源IBのみにより、行われなければならない。低消費電力化のために電流源IBを小さくすると、サンプリング容量Cs2の電荷をすべて放電させるためには長いリセット期間（リセットクロックがハイレベルの期間）が必要となる。このため、図5に示すように、Vout電圧のスルー（Slew）が生じてしまう。リセット期間を長くすることで、トラック期間、ホールド期間、及び、A/D変換期間を圧迫され、高速化が困難となるとともに、速度と電力のトレードオフが顕著に現れることになる。
これに対し、本実施形態では、リセットスイッチSw2を設けたことにより、サンプリング容量Cs2のリセットは、電流源IBの値によらず、スイッチSwr2によって瞬時に行われる。このためスルーは発生せず、電流源IBへの制約、または、リセット期間への制約はなくなり、速度と電力のトレードオフは劇的に改善されることができる。
（第2の実施形態）
図6に、第2の実施形態にかかるA/D変換回路を示す。
図6の構成は、図2のリセットスイッチSwr2の位置を、サンプリング容量Cs2と並列に配置した場合を示す。
すなわちソーソフォロワM1のソース（あるいはバッファ出力端子）に、サンプリングスイッチSw2の一端が接続されている。また、サンプリングスイッチSw2の他端が、サンプリング容量Cs2の他端に接続されている。リセットスイッチSwr2の他端が、サンプリング容量Cs2の他端に接続されている。その他の構成は図2と同様である。
図6のAD変換回路の動作を、図7のタイミングチャートを用いて説明する。
図7において、トラックフェーズはサンプリングスイッチSw1（φ）がon、リセットスイッチSwr1（φr1）及びSwr2（φr2）がoff、サンプリングスイッチSw2（φs）がonであり、このことは図4と同じである。また、サンプリング（ホールド）及びA/D変換の方法も、図4で説明した方法と同様である。
ただし、リセットフェーズにおいては図4と多少異なる。すなわち本実施形態では、リセットクロックφr（φr1、φr2）をHigh Levelとするタイミングでは、サンプリングクロックφsをHigh Levelとしなくてもよい。ただし、リセットクロックφrをonにするまでにA/D変換を終了してなければならない(なおこのことは第1実施形態でも同様である)。
以上、本実施形態によれば、第1の実施形態よりも、サンプリングスイッチSw2をオンにするタイミングを遅らせることができる。また、第1の実施形態と同様の効果を得ることができる。
（第3の実施形態）
図8に、第3の実施形態にかかるA/D変換回路を示す。
このA/D変換回路は、入力端子Vinを共通として、T/H回路およびA/D変換器の組を、nチャンネル分、並列に並べたものである。各チャネルのT/H回路で、時分割にトラック・ホールドさせることで高速化を図ることが可能となる。このように時分割で動作させるべく並列化されたT/H回路は、時間インターリーブ（TI：Time−Interleaved）型のT/H回路と称される。
図8に示されるように、チャネル間でそれぞれ対応する要素の識別は、1〜nの値をとるiを、図１で用いた参照符号に追加することで行われる。図8の構成ではADCが複数（n個）存在するため、各ADCを、それぞれ特にsubADCと称する。各チャネルにおけるサンプリングスイッチSwi1(i=1〜n)の一端は、入力端子Vinに共通に接続されている。
バッファ回路buf1〜bufnの構成として、例えば、図2に示したトランジスタM1及び電流源IBで構成されるソースフォロワを用いることができる。
図8では、図1の構成を並列化（TI化）したものを示したが、図6の構成を同様にTI化することも可能である。
図8のAD変換回路の動作を、図9のタイミングチャートを用いて説明する。
図9のタイミングチャートは、各チャンネルにおけるサンプリングスイッチSwi1（i＝1〜n）をon/offするサンプリングクロックφiのタイミングを示している。
サンプリングクロックφi（i＝1〜n）は、周波数がfs/n、デューティー比（duty比）はおよそon：off＝1：n−1であり（オン期間に対するオフ期間の長さの比率はn-1以下である）。サンプリングクロックφiは、各々（360/n）＊（i−1）度ほど位相がずれた関係にある。すなわち、サンプリングクロックφ1〜φnは、位相が360/nずつずれている。サンプリングクロックφi（i＝1〜n）は、onとなる期間が重ならない（ノンオーバーラップ）ようになっている。ここでfsは、A/D変換のサンプリング周波数である。またサンプリング周期Ts=1/fsである。nは前述したようにチャネル数である。
各チャンネルにおけるリセットスイッチSwri1及びSwri2のリセットクロックφir、ならびにsubADCiのサンプリングスイッチSwi2のサンプリングクロックφisの、サンプリングクロックφiに対する位相関係は、図4にした関係と等しい。ただし、リセットスイッチSwri1,Swri2をonさせるクロックの与え方が第1実施形態と異なる。これは本構成の大きなポイントである。
本実施形態では、リセットスイッチSwri1、Swri2をonさせるリセットクロック（パルス）の与え方として、サンプリング用クロックであるクロックφiを流用する。図9の例では、チャネルnのサンプリングスイッチSwn1のサンプリングクロックφnが、チャネル1のリセットスイッチSwr11、Swr12のリセットクロックに流用される例が示されている。
より詳細に、iチャンネルにおけるリセットクロックとして、φi以外のφ1〜φnのいずれか1つのサンプリングクロックφj（つまり、i≠j、i，j＝1〜n）が用いられる。この際、i＋1としたときj＋1の関係とし、i＝n＋1、または、j＝n＋1のときはそれぞれi＝1、j＝1となるものと定義することが好ましい。
つまり、チャネルi（i＝1〜n）におけるリセットスイッチSwri1、Swri2は、1以上n−1以下の定数Aを用いて、i＋A≦nのときはチャネルi＋A、i＋A＞nのときはi＋A−nのチャネル用のサンプリングクロックに従ってオンおよびオフすることが好ましい。図9の例ではA＝n−1である。
つまり、クロックφ1〜φnによる、サンプリングとリセットの間隔は各チャネル間で同一であることが好ましい。以下この理由を述べる。
まず、サンプリングスイッチSw11〜Swn1でサンプリング（トラック）をするとき、等時間間隔でスイッチオフ（サンプリングされる）を行わないといけないため、サンプリングについては、図9のようなサンプリングクロックφ1〜φnで順次行うものとする。
次に、subADC1〜subADCnがサンプリングスイッチSw12〜Swn2でサンプリングするタイミングを考えると、これもまた同じ間隔のクロックを用いる必要がある。
ただし、図7からも分かるように、このsubADCのサンプリング（φs）はリセット（φr）より前のタイミングで行わなければならない。
よって、サンプリングスイッチSw11〜Swn1で行われるサンプリングタイミングから、サンプリングスイッチSwr12〜Swrn2で行われるリセットタイミング（つまり、ホールド期間）がそれぞれのチャンネルで不等間隔になってしまうと、subADC1〜subADCnのサンプリング間隔は一定でなければならないため、上記ホールド期間が一番短いところに、subADCのサンプリング間隔が律則される。
そのため、上記ホールド期間よりも長いホールド期間を有するチャンネルに関しては、subADCのサンプリング後でも無駄にT/H回路の出力電圧Vo1〜Vonを保持していることになる。
これは、バッファ回路buf（例えば図2のトランジスタM1と電流源IBから成る回路）が無駄なバイアス電流を流し続けていることになり、電力を浪費していることを意味する。
よって、クロックφ1〜φnによるサンプリングとリセットの間隔は各チャネル間で同一であることが好ましいと言える。
なお、本実施形態では、図1の構成をTI化した例を示したが、図2または図6の構成をTI化した場合においても、図9のクロックの位相関係は有効である。
以上、本実施形態によれば、第1の実施形態に示した構成をTI化することで、低消費電力に高速化することが可能になる。また、リセットパルスの与え方として、サンプリングクロックφ1〜φnを再利用するようにしたことにより、別途リセットクロックを要する必要がない。このため、クロック発生器の複雑化を抑えることができる。
（第4の実施形態）
図10は、第4の実施形態にかかるA/D変換回路を示す。
図10のA/D変換回路は、図8の入力端子Vinの前段にさらに共通スイッチ（グローバルスイッチ）Swsを付加したものである。以下、第3実施形態との差分を中心に説明し、第3実施形態と重複する説明は省略する。
グローバルスイッチSwsの一端はVin端子に接続され、他端は、各チャネルのサンプリングスイッチSwi1（i=1〜n）の一端に共通に接続されている。グローバルスイッチSwsは、外部のクロック発生器からのクロック（グローバルサンプリングクロック）φgsに応じて、on/offが切り換えられる。
図11に、グローバルサンプリングクロックφgs、サンプリングクロックφ1〜φnの位相関係を示す。
グローバルスイッチSwsは最も速い、つまり、A/D変換そのものの速度fs（すなわちサンプリング間隔Ts）でサンプリングを行うものである。サンプリングクロックφiは1/（Ts×n）の周波数を有する。サンプリングクロックφiのオン期間（立ち上がり期間）の長さは、グローバルサンプリングクロックφgsの周期Tsより短く、周期Tsの1/2より長い。
これにより、各チャンネルそれぞれのサンプリングのタイミングはφgsの立下りのタイミングで決定されることになる。
たとえばチャネル1に関して説明すると、サンプリングクロックφ1の立ち下がり前に、グローバルサンプリングクロックφgsが立ち下がるため、入力電圧Vinは、サンプリングスイッチSw11がonであっても、グローバルスイッチSwsがoffされた時点で、スイッチSw11を通過しなくなる。すなわちサンプリングは、グローバルサンプリングクロックφgsの立ち下がりのタイミングで決定されることになる。
各チャンネルのリセットスイッチSwri1、Swri2（i＝1〜n）及びサンプリングスイッチSwi2のタイミングは、各チャネルのサンプリングクロックφiを起点にして、第3の実施形態と同じである。各チャンネルのリセットスイッチSwri1、Swri2（i＝1〜n）のリセットクロックとして、他のチャネルのサンプリングクロックを流用することも第3の実施形態と同様である。
以上、本実施形態によれば、グローバルスイッチSwsを設けたことにより、サンプリングタイミングをこの一箇所で決定できるため、クロックスキューによるチャネル間誤差を低減することできる。
また、本実施形態によれば、グローバルスイッチSwsのオン抵抗を低くすることができ、結果として高速化が可能となる。以下これについて詳細に説明する。
リセットスイッチSwri1やSwri2により、トラックホールド前にリセットが行われる本構成は、高速化のためにはバッファ回路bufi中のトランジスタのオーバードライブ電圧を小さくさせる必要がある。
すなわち、T/H回路において消費される電流は、subADCのサンプリング容量Cs2などを充電するためのトランジスタM1（図2参照）を流れるダイナミックな電流で決定される。このとき、サンプリング周波数fsで決まる所望のセトリング時間に対して電流源IBの大きさは既に関係なく（Slewが無いから）、小さければ小さいほど効率よくサンプリング容量Cs2を充電できることを意味する（電流源IBはトランジスタM1のリークを低減する役割のみ）。一方、サンプリング容量Cs2を高速に充電するためには、トランジスタM1の伝達コンダクタンスKを大きくする必要がある。上記オーバードライブ電圧VovはIB/Kに比例するため、高速低消費電力化のためには、オーバードライブ電圧Vovは小さいほどよいと言える。
このようにバッファ回路bufi中のトランジスタのオーバードライブ電圧を小さく抑えることで、入力のバイアス電圧（または、差動構成時の入力コモンモード電圧）を低く設定することでできるため、グローバルスイッチSwsのオン抵抗を低くすることができ、結果として高速化が可能となる。
（第5の実施形態）
図12に、第5の実施形態にかかるA/D変換回路を示す。
図12のA/D変換回路は、図10の各チャンネルにおけるサンプリング方法をダブルサンプリングとした場合のTI−A/D変換回路である。以下、第4実施形態との差分を中心に説明し、第4実施形態と重複する説明は省略する。
具体的に、i（i=1〜n）番目のチャンネルにおいて、2系統のsubADC（ダブルサンプリングADC）が設けられている。
当該2系統のsubADCのうちの一方は、サンプリングスイッチSwi2（φsi1）と、サンプリング容量Csi2と、Vouti1端子と、変換手段（第1変換手段）とから成るsubADCi1である。他方はサンプリングスイッチSwi3（φsi2）と、サンプリング容量Csi3と、Vouti2端子と、変換手段（第２変換手段）から成るsubADCi2である。
subADCi1およびsubADCi2の入力は、それぞれバッファ回路bufiの出力端子Voiに共通に接続されている。subADCi1におけるサンプリングスイッチSwi2は、第2サンプリングスイッチに対応し、サンプリング容量Csi2は、第2サンプリング容量に対応する。また、subADCi2におけるサンプリングスイッチSwi3は、第3サンプリングスイッチに対応し、サンプリング容量Csi3は、第3サンプリング容量に対応する。
subADCi1におけるサンプリングスイッチSwi2は、クロック発生器からのクロック（第2サンプリングクロック）φsi1に応じて、on/offされる。subADCi2におけるサンプリングスイッチSwi3はクロック発生器からのクロック（第3サンプリングクロック）φsi2に応じて、on/offされる。
図13に、グローバルサンプリングクロックφgs、サンプリングクロック（第1サンプリングクロック）φi、サンプリングクロック（第2サンプリングクロック）φsi1、サンプリングクロック（第3サンプリングクロック）φsi2のタイミングチャートを示す。
各チャネルのそれぞれで、2つのsubADCにおけるサンプリングスイッチSwi2、Swi3のサンプリングクロックφsi1、φsi2は、それぞれ反転した関係にある。
すなわち、各チャネルのそれぞれで、2つのsubADCのうち一方がリセット（AD変換）されているとき、他方がサンプリングされている関係になる。このため2つのsubADCでは、ホールド期間と、AD変換の期間をそれぞれ十分に確保することができる。
なお、図13の位相関係は、サンプリングクロックφnを1チャンネル目のT/H回路のリセットスイッチSwr11、SWr12のリセットクロックとして用いた例である。図示の例ではサンプリングクロックφnが立ち上がったときに、subADC12におけるサンプリング容量Cs13がリセットされ、サンプリングクロックφnの立ち下がり後、サンプリングクロックφ1とグローバルサンプリングクロックφgsの立ち上がりでサンプリング容量Cs13のサンプリングが開始される。
第4の実施形態において、一般に1チャンネル目のリセットスイッチSwr11，Swr12のクロックに、nチャネルのクロックφnを流用した場合、ホールド期間を最も長く取ることができるため、バッファ回路buf1に十分な駆動能力を要求しなくてよく、低消費電力化が可能となる。
ただし、この場合、次のトラックフェーズがすぐに開始されることになる。たとえば第4の実施形態では、その長くホールドした電圧信号をA/D変換するための十分の時間が得られなくなる。
そこで、本実施形態では、第4の実施形態に対しサンプリング機能をもうひとつ加え、交互にサンプリングとA/D変換を行うことで、ホールド期間およびA/D変換期間をそれぞれ十分に確保し、低消費電力で高速なA/D変換器を実現できる。
（第6の実施形態）
図14は、第6の実施形態にかかるA/D変換回路である。
図14のA/D変換回路100は、擬似差動T/H回路（Pseudo differential T/H circuit）103と、全差動A/D変換器(Full-differential subADCn)107と、マルチプレクサ（MUX）108とを備える。
擬似差動T/H回路103は、nチャネル分のT/H回路（シングルエンドT/H回路）を含むnチャネルT/H回路を2つ（101、102）用いて構成される。回路101のn個のチャネルは第1チャネル1〜nに対応し、回路102のn個のチャネルは第2チャネル1〜nに対応する。
n＝1のときは、nチャネルT/H回路101、102は、それぞれ図1，図2，または図6に示した1つのT/H回路を含む。nが2以上のときは、nチャネルT/H回路101、102は、図8、図10または図12に示した2チャネル分以上のT/H回路を含む。図8、図10または図12に示したT/H回路を用いる場合は、nチャネルT/H回路101、102は、TI型のT/H回路となる。
なお図10または図12の構成を適用する場合、第1および第２のグローバルスイッチをさらに回路101、102の入力側に設ける。第1グローバルスイッチの一端はVinp端子に接続され、第1グローバルスイッチの他端は、回路101における各チャネルのサンプリングスイッチSwi1（i＝１〜ｎ）の一端に接続される。また、第２グローバルスイッチの一端はVinm端子に接続され、第2グローバルスイッチの他端は、回路102における各チャネルのサンプリングスイッチSwi1（i＝１〜ｎ）の一端に接続される。
2つのT/H回路101、102は、互いに反転した関係にある差動入力電圧Vinp（＋），Vinm（−）を、Vinp端子およびVinm端子を介して、それぞれ受ける。2つのT/H回路101、102はそれぞれ、n個のトラック・ホールドされた電圧（バッファ電圧）を出力する。
ここでT/H回路101の1チャンネル目の出力電圧を、全差動subADC1（104）のプラス端子へ、T/H回路102の1チャンネル目の出力電圧を全差動subADC1（104）のマイナス端子へ出力する。
T/H回路101の2チャンネル目の出力電圧を全差動subADC2（105）のプラス端子、T/H回路102の2チャンネル目の出力電圧を全差動subADC2（105）のマイナス端子へ出力する。
以下同様に、nチャンネル目まで、同様の出力をT/H回路101、102からそれぞれ行う。
全差動A/D変換器107は、n個のチャネルにそれぞれ対応する全差動subADC1〜subADCnを備える。
全差動subADC1〜subADCnは、それぞれ、図1，図2または図6に示したADC（n＝1の場合）を２つ含み、または、図8，図10または図12に示したsubADC（nが2以上の場合）を2つ含む。
全差動subADC1〜subADCnは、それぞれ、これら2つのADCまたはsubADCのサンプリング容量の出力の差電圧（合成電圧）を、AD変換する。全差動subADC1〜subADCnが備える変換手段は、それぞれ変換手段1〜nに対応する。
つまり、全差動subADC1は、nチャネルT/H回路101のチャネル1の出力電圧をプラス端子で受け、nチャネルT/H回路102のチャネル1の出力電圧をマイナス端子で受ける。プラス端子およびマイナス端子で受けた各出力電圧を、それぞれのサンプリング容量Cs2でサンプリングし、各サンプルホールド電圧の差電圧（合成電圧）を同相ノードで得る。取得された電圧を変換手段１でAD変換して、デジタル出力を得る。全差動subADC1の構成に応じて、デジタル出力は、多ビットまたは1ビットの形態を取りうる。
同様に、全差動subADC2〜subADCnは、nチャネルT/H回路101のチャネル2〜nの出力電圧をプラス端子で受け、nチャネルT/H回路102のチャネル2〜nの出力電圧をマイナス端子で受ける。プラス端子およびマイナス端子で受けた各出力電圧を、それぞれのサンプリング容量Cs2でサンプリングし、各サンプルホールド電圧の差電圧（合成電圧）を同相ノードで得る。取得された電圧を変換手段2〜ｎでAD変換して、デジタル出力を得る。
なお、第5の実施形態（図12参照）で示した、ダブルサンプリング型subADCを用いる場合は、全差動subADCi(i=1〜n)で用いる2つのsubADCはそれぞれダブルサンプリングADCとなる。
マルチプレクサ（MUX）108は、全差動A/D変換器107の後段に配置されている。マルチプレクサ（MUX）108は、全差動subADC1〜subADCnからのn個のデジタル出力を、A/D変換回路のクロック周波数fsに従って、パラレル−シリアル変換（多重化）する。パラレル−シリアル変換されたデジタル出力が、所望の出力として得ることができる。
以上、本実施形態によれば、A/D変換回路を差動構成にすることで、同相除去比（CMRR：Common−Mode Rejection Ratio）を高くすることができ、同相雑音を低減することができる。
（第7の実施形態）
図15に、第7の実施形態にかかるA/D変換回路を示す。
図15のA/D変換回路は、図2に示した第1の実施形態におけるA/D変換回路のNMOSトランジスタM1の代わりに、PMOSトランジスタM2が用いたことを特徴とする。
PMOSトランジスタM2を用いたことに伴って、リセットスイッチSwr1の一端及びリセットスイッチSwr2の一端は、グランドではなく電源電圧VDDに接続されている。
また、電流源IBの入力は電源電圧VDDに、出力はバッファ出力端子Vo1に接続されている。
PMOSトランジスタM2のドレイン端子はグランドに接続され、ソース端子はバッファ出力端子Vo1に接続されている。
サンプリング容量Cs1及びADCは、第1の実施形態と同様である。
ここでは第1の実施形態に対する変更例を示したが、NMOSトランジスタの代わりにPMOSトランジスタを用いることは、第2〜第6の実施形態に対しても同様に、適用可能である。
（第8の実施形態）
図16に、第1〜第7の実施形態のいずれか1つのA/D変換回路を搭載した受信機を示す。
この受信機は、アンテナ201と、低雑音増幅器（LNA：Low−Noise Amplifier）202と、ミキサー（MIX）203と、シンセサイザー（SYN）204と、可変利得増幅器（VGA：Variable Gain Amplifier）205と、チャネル選択フィルタ（CHF：Channel Select Filter）206と、A/D変換回路207とを備えている。A/D変換回路207は、第1〜第7の実施形態のいずれか1つのA/D変換回路である。
アンテナ201は、無線（RF：Radio Frequency）信号を受信し、当該RF信号を低雑音増幅器202に入力する。
LNA202は、アンテナ201からのRF信号を増幅し、MIX203に入力する。
SYN204は、RF信号をダウンコンバートするためのローカル信号を生成し、ローカル信号を、MIX203に入力する。
MIX203は、SYN204からのローカル信号を乗算することにより、LNA202からのRF信号をダウンコンバートする。
VGA205は、ダウンコンバートされた信号の利得を調整する。
CHF206は、VGA205によって利得調整された信号から、所望の周波数帯域の信号を抽出する。
A/D変換回路207は、抽出された所望の周波数帯域の信号をアナログ−デジタル変換することにより、デジタルデータを取得する。A/D変換回路207は、取得したデジタルデータを出力する。
以上、本実施形態によれば、動作速度が非常に速く、有効な信号帯域が広いA/D変換回路を用いたことにより、通信に適用される帯域幅も同様に広くすることができ、よって高いデータレートの無線通信を実現できる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

Claims (16)

  1. 入力アナログ電圧を受ける入力端子と、
    一端が第1電源に接続された第1サンプリング容量と、
    一端が前記入力端子に、他端が前記第1サンプリング容量の他端に電気的に接続され、第1サンプリングクロックに従って前記入力端子および前記第1サンプリング容量の他端間の接続および切断を制御し、前記接続によって前記入力アナログ電圧を前記第1サンプリング容量へトラックし、前記切断によって前記第1サンプリング容量の電圧をホールドする、第1サンプリングスイッチと、
    前記第1電源および第2電源間で動作し、前記第1サンプリング容量の他端に電気的に接続されたバッファ入力端子と、バッファ出力端子とを有し、前記第1サンプリング容量の電圧であるトラックホールド電圧を前記バッファ入力端子で受けて前記バッファ出力端子へバッファリングするバッファ回路と、
    一端が前記第1電源に接続された第2サンプリング容量と、
    一端が前記バッファ回路のバッファ出力端子に、他端が前記第2サンプリング容量の他端に電気的に接続され、第2サンプリングクロックに従って前記バッファ出力端子および前記第2サンプリング容量の他端間の接続および切断を制御し、前記接続によって前記バッファ出力端子の電圧を、前記第2サンプリング容量へサンプルし、前記切断によって前記第2サンプリング容量の電圧をホールドする第2サンプリングスイッチと、
    ホールド後の前記第2サンプリング容量の電圧であるサンプルホールド電圧を読み出してデジタル信号に変換する第1変換手段と、
    前記第2サンプリング容量の電圧がホールドされた後、前記第1サンプリングスイッチにより前記接続が行われる前に、前記第1サンプリング容量の前記他端を、前記第1電源または前記第2電源に短絡することにより、前記第1サンプリング容量をリセットする第1リセットスイッチと、
    前記第1変換手段による変換後、前記第1サンプリングスイッチにより前記接続が行われる前に、前記第2サンプリング容量の前記他端を、前記第1電源または前記第2電源に短絡することにより、前記第2サンプリング容量をリセットする第2リセットスイッチと、
    を備えたA/D変換回路。
  2. 前記第1サンプリングスイッチが、前記入力端子で受けられる入力アナログ電圧を前記第1サンプリング容量にトラックし、前記第2サンプリングスイッチが、前記バッファ出力端子の電圧を前記第2サンプリング容量にサンプルするトラックフェーズと、
    前記第1サンプリングスイッチが、前記第1サンプリング容量の電圧をホールドするホールドフェーズと、
    前記第2サンプリングスイッチが、前記第2サンプリング容量の電圧をホールドし、次いで、前記第1変換手段が前記第2サンプリング容量から前記サンプルホールド電圧を読み出し、読み出したサンプルホールド電圧をデジタル信号に変換するA/D変換フェーズと、
    前記A/D変換フェーズの後、前記第1および第2リセットスイッチが前記第1および第2サンプリング容量をリセットするリセットフェーズと、
    が前記第1サンプリングクロックの一周期内に順に行われることを特徴とする請求項1に記載のA/D変換回路。
  3. それぞれが前記第1サンプリング容量、前記第1サンプリングスイッチ、前記バッファ回路、前記第2サンプリング容量、前記第2リセットスイッチ、前記第1変換手段、前記第1リセットスイッチ、および前記第2サンプリングスイッチを含むチャネル1〜nを備え、
    前記チャネル1〜nの前記第1サンプリングスイッチの一端はそれぞれ前記入力端子に共通に接続された
    ことを特徴とする請求項1に記載のA/D変換回路。
  4. 前記チャネル1〜nにおける前記第1サンプリングスイッチは、それぞれ同じ周期を有する第1サンプリングクロックφ1〜φnに従ってオンおよびオフし、オンのとき前記接続、オフのとき前記切断を実行し、前記第1サンプリングクロックφ1〜φnはそれぞれ位相が360/nずつずれ、かつオン期間に対するオフ期間の長さの比率はn−1以下であり、
    チャネルi（i＝1〜n）における前記第1および第2リセットスイッチは、1以上n−1以下の定数Aを用いて、i＋A≦nのときはチャネルi＋A、i＋A＞nのときはi＋A−nのチャネルの前記第1サンプリングクロックに従ってオンおよびオフし、オンのとき前記リセットを実行し、オフのとき前記リセットを解除し、
    前記チャネル1〜nの前記第2サンプリングスイッチは、第2サンプリングクロックφs1〜φsnに従ってオンおよびオフし、オンのとき前記接続、オフのとき前記切断を実行し、前記第1サンプリングクロックφ1〜φnに対する位相関係はそれぞれ同一である
    ことを特徴とする請求項3に記載のA/D変換回路。
  5. 前記チャネル1〜nにおいて、
    前記第1および第2サンプリングスイッチがオンして、前記入力端子で受けられる入力アナログ電圧を前記第1サンプリング容量にトラックし、前記バッファ出力端子の電圧を前記第2サンプリング容量にサンプルするトラックフェーズと、
    前記第1サンプリングスイッチがオフして、前記第1サンプリング容量の電圧をホールドするホールドフェーズと、
    前記第2サンプリングスイッチがオフして、前記第2サンプリング容量の電圧をホールドし、次いで、前記第1変換手段が前記第2サンプリング容量の前記サンプルホールド電圧を読み出してデジタル信号に変換するA/D変換フェーズと、
    前記A/D変換フェーズの後、前記第1および第2リセットスイッチがオンして前記第1および第2サンプリング容量をリセットし、前記第1および第2リセットスイッチをオフしてリセットを解除するリセットフェーズと、
    が、前記第1サンプリングクロックφ1の周期の1/nだけずれて、順に行われることを特徴とする請求項4に記載のA/D変換回路。
  6. それぞれが前記第1サンプリング容量、前記第1サンプリングスイッチ、前記バッファ回路、前記第2サンプリング容量、前記第2リセットスイッチ、前記第1変換手段、前記第1リセットスイッチ、および前記第2サンプリングスイッチを含むチャネル1〜nと、
    一端および他端を有するグローバルスイッチと、を備え、
    前記グローバルスイッチの一端は前記入力端子に接続され、前記チャネル1〜nの前記第1サンプリングスイッチの一端はそれぞれ前記グローバルスイッチの他端に共通に接続された
    ことを特徴とする請求項1に記載のA/D変換回路。
  7. 前記グローバルスイッチは、周期Tsを有するグローバルサンプリングクロックφgsに従って一定の間隔でオンおよびオフを繰り返し、オンのとき前記入力アナログ電圧を各前記第1サンプリングスイッチの一端に伝達し、オフのとき前記入力アナログ電圧の伝達を遮断し、
    前記チャネル1〜nにおける前記第1サンプリングスイッチは、1/（Ts×n）の周波数を有する第1サンプリングクロックφ1〜φnに従ってオンおよびオフし、オンのとき前記接続、オフのとき前記切断を実行し、前記第1サンプリングクロックφ1〜φnはそれぞれ位相が360/nずつずれており、一周期におけるオン期間の長さは、前記グローバルサンプリングクロックφgsの周期Tsの長さ未満かつ1/2より大であり、前記グローバルサンプリングクロックgsと、前記第1サンプリングクロックφ1〜φnのそれぞれのオン期間の開始はほぼ一致し、
    チャネルi（i＝1〜n）における前記第1および第2リセットスイッチは、1以上n−1以下の定数Aを用いて、i＋A≦nのときはチャネルi＋A、i＋A＞nのときはi＋A−nのチャネルの前記第1サンプリングクロックφ1〜φnに従ってオンおよびオフし、
    前記チャネル1〜nの前記第2サンプリングスイッチは、第2サンプリングクロックφs1〜φsnに従ってオンおよびオフし、オンのとき前記接続、オフのとき前記切断を実行し、前記第1サンプリングクロックφ1〜φnに対する位相関係はそれぞれ同一である、
    ことを特徴とする請求項6に記載のA/D変換回路。
  8. 前記チャネル1〜nにおいて
    前記第1および第2サンプリングスイッチがオンして、前記入力端子で受けられる入力アナログ電圧を前記第1サンプリング容量にトラックし、前記バッファ出力端子の電圧を前記第2サンプリング容量にサンプルするトラックフェーズと、
    前記第1サンプリングスイッチがオフして、前記第1サンプリング容量の電圧をホールドするホールドフェーズと、
    前記第2サンプリングスイッチがオフして、前記第2サンプリング容量の電圧をホールドし、次いで、前記第1変換手段が前記第2サンプリング容量の前記サンプルホールド電圧を読み出してデジタル信号に変換するA/D変換フェーズと、
    前記A/D変換フェーズの後、前記第1および第2リセットスイッチがオンして前記第1および第2サンプリング容量をリセットし、前記第1および第2リセットスイッチがオフしてリセットを解除するリセットフェーズと、
    が、前記グローバルサンプリングクロックφgsの周期Tsずつずれて、順に行われる
    ことを特徴とする請求項7に記載のA/D変換回路。
  9. それぞれが前記第1サンプリング容量、前記第1サンプリングスイッチ、前記バッファ回路、前記第2サンプリング容量、前記第2リセットスイッチ、前記第1変換手段、前記第1リセットスイッチ、および前記第2サンプリングスイッチを含むチャネル1〜nと、
    一端および他端を有するグローバルスイッチと、を備え、
    前記グローバルスイッチの一端は前記入力端子に接続され、前記チャネル1〜nの前記第1サンプリングスイッチの一端はそれぞれ前記グローバルスイッチの他端に共通に接続され、
    前記チャネル1〜nは、
    一端が前記第1電源に接続された第3サンプリング容量と、
    一端が前記バッファ回路のバッファ出力端子に、他端が前記第3サンプリング容量の他端に電気的に接続され、第3サンプリングクロックに従って前記バッファ出力端子と前記第3サンプリング容量の他端間の接続および切断を制御し、前記接続によって前記バッファ出力端子の電圧を、前記第3サンプリング容量へサンプルし、前記切断によって前記第3サンプリング容量の電圧をホールドする第3サンプリングスイッチと、
    ホールド後における前記第3サンプリング容量の電圧であるサンプルホールド電圧を読み出してデジタル信号に変換する第2変換手段と、を含み、
    前記チャネル1〜nの前記第2リセットスイッチは、前記第2変換手段による変換後、前記第1サンプリングスイッチにより前記接続が行われる前に、前記第3サンプリング容量の前記他端を、前記第1電源または前記第2電源に短絡することにより、前記第3サンプリング容量をリセットする
    ことを特徴とする請求項1に記載のA/D変換回路。
  10. 前記グローバルスイッチは、周期Tsのグローバルサンプリングクロックφgsに従って一定の間隔でオンおよびオフが繰り返され、オンのとき前記入力アナログ電圧を各前記第1サンプリングスイッチの一端に伝達し、オフのとき前記入力アナログ電圧の伝達を遮断し、
    前記チャネル1〜nにおける前記第1サンプリングスイッチは、1/（Ts×n）の周波数を有する第1サンプリングクロックφ1〜φnに従ってオンおよびオフし、オンのとき前記接続、オフのとき前記切断を実行し、前記第1サンプリングクロックφ1〜φnはそれぞれ位相が360/nずつずれており、一周期におけるオン期間の長さは、前記グローバルサンプリングクロックφgsの周期Tsの長さ未満かつ1/2より大であり、前記グローバルサンプリングクロックgsと、前記第1サンプリングクロックφ1〜φnのそれぞれのオン期間の開始はほぼ一致し、
    チャネルi（i＝1〜n）における前記第1および第2リセットスイッチは、1以上n−1以下の定数Aを用いて、i＋A≦nのときはチャネルi＋A、i＋A＞nのときはi＋A−nのチャネルの前記第1サンプリングクロックに従ってオンおよびオフし、
    前記チャネル1〜nの前記第2サンプリングスイッチは、第2サンプリングクロックφs11、φs21、φs31、・・・、φsn1に応じてオンおよびオフし、オンのとき前記接続、オフのとき前記切断を実行し、前記第1サンプリングクロックφ1〜φnに対する位相関係はそれぞれ同一であり、
    前記チャネル1〜nの前記第3サンプリングスイッチは、第3サンプリングクロックφs12、φs22、φs32、・・・、φsn2に応じてオンおよびオフし、オンのとき前記接続、オフのとき前記切断を実行し、前記第1サンプリングクロックφ1〜φnに対する位相関係はそれぞれ同一である
    ことを特徴とする請求項9に記載のA/D変換回路。
  11. 前記チャネル1〜nにおいて、
    前記第1および第2サンプリングスイッチをオン、前記第3サンプリングスイッチをオフして、前記入力端子で受けられる入力アナログ電圧を前記第1サンプリング容量にトラックし、前記バッファ出力端子の電圧を前記第2サンプリング容量にサンプルし、前記第2換手段が前記第3サンプリング容量の前記サンプルホールド電圧をデジタル信号に変換するフェーズと、
    前記第1サンプリングスイッチをオフし、さらに前記第1および第2リセットスイッチをオンして前記第1サンプリング容量および前記第3サンプリング容量をリセットし、その後、前記第1および第2リセットスイッチをオフしてリセットを解除するフェーズと、
    前記第1および第3サンプリングスイッチをオン、前記第2サンプリングスイッチをオフすることにより、前記入力端子で受けられる入力アナログ電圧を前記第1サンプリング容量にトラックし、前記バッファ出力端子の電圧を前記第3サンプリング容量にサンプリングし、前記第1変換手段が前記第2サンプリング容量の前記サンプルホールド電圧をデジタル信号に変換するフェーズと、
    前記第1サンプリングスイッチをオフし、さらに前記第1および第2リセットスイッチをオンして前記第1および第2サンプリング容量をリセットし、その後、前記第1および第2リセットスイッチをオフしてリセットを解除するフェーズと、
    が前記グローバルサンプリングクロックφgsの周期Tsだけずれて、順に行われる
    を有することを特徴とする請求項10に記載のA/D変換回路。
  12. 第1および第2の前記入力端子と、
    前記第1サンプリング容量、前記第1サンプリングスイッチ、前記バッファ回路、前記第2サンプリング容量、前記第2リセットスイッチ、前記第1リセットスイッチ、および前記第2サンプリングスイッチを含む第1チャネル1〜nと、
    前記第1サンプリング容量、前記第1サンプリングスイッチ、前記バッファ回路、前記第2サンプリング容量、前記第2リセットスイッチ、前記第1リセットスイッチ、および前記第2サンプリングスイッチを含む第2チャネル1〜nと、
    前記変換手段1〜nと、
    マルチプレクサと、を備え、
    前記第1チャネル1〜nの前記第1サンプリングスイッチの前記一端は、前記第1入力端子に共通に接続され、
    前記第2チャネル1〜nの前記第1サンプリングスイッチの前記一端は、前記第2入力端子に共通に接続され、
    前記第1および第2入力端子は、互いに反転した関係にある前記入力アナログ電圧をそれぞれ受け、
    前記変換手段1〜nは、前記第1チャネル1〜nおよび第2チャネル1〜nにおける前記第2サンプリング容量の前記サンプルホールド電圧をそれぞれ読み出し、各読み出したサンプルホールド電圧の差電圧をデジタル信号に変換し、
    前記マルチプレクサは、前記変換手段1〜nのそれぞれにより得られたデジタル信号を多重化する
    ことを特徴とする請求項1に記載のA/D変換回路。
  13. それぞれ一端および他端を有する第1および第2グローバルスイッチと、を備え、
    前記第1グローバルスイッチの一端は前記第1入力端子に接続され、前記第1チャネル1〜nの前記第1サンプリングスイッチの一端はそれぞれ前記グローバルスイッチの他端に共通に接続され、
    前記第2グローバルスイッチの一端は前記第2入力端子に接続され、前記第2チャネル1〜nの前記第1サンプリングスイッチの一端はそれぞれ前記第2グローバルスイッチの他端に共通に接続された、
    ことを特徴とする請求項12に記載のA/D変換回路。
  14. 前記バッファ回路は、
    前記バッファ入力端子としてのゲート端子と、ドレイン端子と、ソース端子とを有するトランジスタと、
    一端および他端を有する電流源と、を含み、
    前記トランジスタの前記ドレイン端子は、前記第2電源に接続され、
    前記電流源の一端と、前記トランジスタの前記ソース端子とが、前記バッファ出力端子に電気的に接続され、
    前記電流源の他端が、前記第1電源に接続された、
    ことを特徴とする請求項1に記載のA/D変換回路。
  15. 前記バッファ回路は、
    前記バッファ入力端子としてのゲート端子と、ドレイン端子と、ソース端子とを有するトランジスタと、
    一端および他端を有する電流源と、を含み、
    前記トランジスタの前記ドレイン端子は、前記第1電源に接続され、
    前記電流源の一端と、前記トランジスタの前記ソース端子とが、前記バッファ出力端子に電気的に接続され、
    前記電流源の他端が、前記第2電源に接続された、
    ことを特徴とする請求項1に記載のA/D変換回路。
  16. 無線信号を受信してアナログ受信信号を生成するアンテナと、
    前記アナログ受信信号をローカル信号を用いてダウンコンバートするミキサーと、
    ダウンコンバートされた信号から所望の周波数帯域の信号を抽出するチャネル選択フィルタと、
    抽出された信号をアナログ−デジタル変換する、請求項1に従ったA/D変換回路と、
    を備えた受信機。
JP2010208078A 2010-09-16 2010-09-16 Ａ／ｄ変換回路および受信機 Expired - Fee Related JP5101678B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010208078A JP5101678B2 (ja) 2010-09-16 2010-09-16 Ａ／ｄ変換回路および受信機
US13/035,367 US8350740B2 (en) 2010-09-16 2011-02-25 A/D conversion circuit and receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010208078A JP5101678B2 (ja) 2010-09-16 2010-09-16 Ａ／ｄ変換回路および受信機

Publications (2)

Publication Number Publication Date
JP2012065167A JP2012065167A (ja) 2012-03-29
JP5101678B2 true JP5101678B2 (ja) 2012-12-19

Family

ID=45818181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010208078A Expired - Fee Related JP5101678B2 (ja) 2010-09-16 2010-09-16 Ａ／ｄ変換回路および受信機

Country Status (2)

Country Link
US (1) US8350740B2 (ja)
JP (1) JP5101678B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8611483B2 (en) * 2011-06-03 2013-12-17 Maxlinear, Inc. Multi-layer time-interleaved analog-to-digital convertor (ADC)
US9599500B2 (en) 2011-06-27 2017-03-21 Hewlett-Packard Development Company, L.P. Ink level sensor and related methods
KR101368244B1 (ko) * 2011-12-30 2014-02-28 주식회사 실리콘웍스 유기발광다이오드 표시장치의 문턱전압 센싱 회로
CN103518328A (zh) * 2012-03-14 2014-01-15 松下电器产业株式会社 模拟数字转换电路及其驱动方法
CN102664629B (zh) * 2012-04-25 2017-08-08 上海华虹宏力半导体制造有限公司 时钟产生电路及adc采样电路
US8902093B1 (en) * 2012-12-05 2014-12-02 Cadence Design Systems, Inc. Parallel analog to digital converter architecture with charge redistribution and method thereof
US9369146B2 (en) 2012-12-31 2016-06-14 Silicon Laboratories Inc. Successive approximation register analog-to-digital converter with single-ended measurement
GB201305473D0 (en) 2013-03-26 2013-05-08 Ibm Sampling device with buffer circuit for high-speed adcs
US8922418B2 (en) * 2013-05-10 2014-12-30 Silicon Laboratories Inc. Clocked reference buffer in a successive approximation analog-to-digital converter
CN103685863B (zh) * 2013-11-29 2017-03-29 上海顺久电子科技有限公司 视频信号转换电路和电视机
JP6608829B2 (ja) * 2014-08-18 2019-11-20 株式会社日立製作所 アナログ−デジタル変換システム、ｘ線ｃｔ装置および医用画像撮影装置
CN105763041B (zh) * 2014-12-18 2018-10-26 瑞昱半导体股份有限公司 取样电路与取样方法
JP6075488B2 (ja) * 2016-03-11 2017-02-08 セイコーエプソン株式会社 Ａ／ｄ変換回路及び電子機器
WO2017168502A1 (ja) * 2016-03-28 2017-10-05 オリンパス株式会社 Ａｄ変換器およびイメージセンサ
JP2017200173A (ja) 2016-04-22 2017-11-02 パナソニックＩｐマネジメント株式会社 差動増幅回路及びレーダー装置
US9667234B1 (en) * 2016-11-11 2017-05-30 Teledyne Scientific & Imaging, Llc Slew-rate enhanced energy efficient source follower circuit
WO2018200482A1 (en) * 2017-04-24 2018-11-01 Circuit Seed, Llc Track and hold circuit
CN108933520A (zh) * 2018-07-19 2018-12-04 启攀微电子（上海）有限公司 一种超低功耗dcdc开关电源
US20210091778A1 (en) * 2019-09-19 2021-03-25 Texas Instruments Incorporated Switched Capacitor Slew Boost Technique
DE102020131201A1 (de) * 2020-11-25 2022-05-25 Infineon Technologies Ag Vorrichtungen und Systeme zur analog-zu-digital-Wandlung
CN113098516B (zh) * 2021-03-04 2022-11-15 深圳市纽瑞芯科技有限公司 一种交错的adc的乒乓预采样保持缓冲器
WO2023181671A1 (ja) * 2022-03-23 2023-09-28 ソニーセミコンダクタソリューションズ株式会社 電子回路、ａｄ変換装置、通信装置、及び制御方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4196419A (en) * 1976-12-18 1980-04-01 Ferranti Limited Analog to digital converter
US5760728A (en) * 1997-02-03 1998-06-02 Motorola, Inc. Input stage for an analog-to-digital converter and method of operation thereof
JP2001267925A (ja) * 2000-03-17 2001-09-28 Matsushita Electric Ind Co Ltd 逐次比較型ａｄ変換器
US6384758B1 (en) * 2000-11-27 2002-05-07 Analog Devices, Inc. High-speed sampler structures and methods
ITMI20030136A1 (it) * 2003-01-28 2004-07-29 St Microelectronics Srl Stadio di ingresso a condensatori commutati per convertitori analogico-digitali.
JP2005295141A (ja) * 2004-03-31 2005-10-20 Denso Corp Ａ／ｄ変換装置
JP4520925B2 (ja) * 2005-10-03 2010-08-11 矢崎総業株式会社 電圧測定装置
US7564394B1 (en) * 2006-08-11 2009-07-21 Marvell International Ltd. Buffer for A/D conversion
JP2010147622A (ja) * 2008-12-17 2010-07-01 Toshiba Corp 通信機、通信方法
JP2012147239A (ja) * 2011-01-12 2012-08-02 Toshiba Corp 電流スイッチ回路およびｄａ変換器

Also Published As

Publication number Publication date
US8350740B2 (en) 2013-01-08
US20120071122A1 (en) 2012-03-22
JP2012065167A (ja) 2012-03-29

Similar Documents

Publication Publication Date Title
JP5101678B2 (ja) Ａ／ｄ変換回路および受信機
US7969336B2 (en) Sample-hold circuit having spreading switch and analog-digital converter using same
EP1552614B1 (en) Switched-current analogue-to-digital converter
US7088278B2 (en) Multiple input analog-to-digital conversion apparatus and radio receiver using the same
US7551114B2 (en) Reducing power consumption in the early stages of a pipeline sub-ADC used in a time-interleaved ADC
US8952839B2 (en) Successive approximation register analog-to-digital converter with multiple capacitive sampling circuits and method
US9054726B2 (en) Passive amplification circuit and analog-digital convertor
US8451160B1 (en) Low power high speed pipeline ADC
JP4803735B2 (ja) Ａ／ｄ変換器およびそれを使用した受信装置
US9041573B2 (en) Sampling device with buffer circuit for high-speed ADCs
US20140045444A1 (en) Signal sampling circuit and radio receiver
CN102270988A (zh) 共享运算跨导放大器流水线adc
US10608658B2 (en) Pipelined analog-to-digital converter
JP2004312555A (ja) コンパレータ、差動増幅器、２段増幅器及びアナログ／ディジタル変換器
US7760126B2 (en) Flash converter differential reference ladder auto-zero circuit
Zahrai et al. A low-power hybrid ADC architecture for high-speed medium-resolution applications
US8232904B2 (en) Folding analog-to-digital converter
US11476864B2 (en) Control circuit of pipeline ADC
JP2011250459A (ja) Ａ／ｄ変換器およびそれを使用した受信装置
Yasser et al. A comparative analysis of optimized low-power comparators for biomedical-adcs
Garrity et al. A single analog-to-digital converter that converts two separate channels (I and Q) in a broadband radio receiver
Jabbour et al. A 1 V 65 nm CMOS reconfigurable time interleaved high pass ΣΔ ADC
JP2006304362A (ja) 差動増幅器、２段増幅器及びアナログ／ディジタル変換器
US10630278B2 (en) Electronic circuit and control method for electronic circuit
US11870454B2 (en) Analog to digital converter

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees