DE3216828C2 - Dämpfungsnetzwerk vom Leitertyp - Google Patents
Dämpfungsnetzwerk vom LeitertypInfo
- Publication number
- DE3216828C2 DE3216828C2 DE3216828A DE3216828A DE3216828C2 DE 3216828 C2 DE3216828 C2 DE 3216828C2 DE 3216828 A DE3216828 A DE 3216828A DE 3216828 A DE3216828 A DE 3216828A DE 3216828 C2 DE3216828 C2 DE 3216828C2
- Authority
- DE
- Germany
- Prior art keywords
- control data
- input
- resistors
- output
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/24—Frequency- independent attenuators
Abstract
Das Dämpfungsnetzwerk in Form einer Leiter hat eine Vielzahl (n-1) Stufen mit jeweils einem Eingangswiderstand (2R) und einem Ausgangswiderstand (R) und eine letzte Stufe (n) mit einem Eingangswiderstand (8) und einem Ausgangswiderstand (7), die mit der leiterförmigen Widerstandsanordnung verbunden ist. Der Impedanzwert (RB) des Eingangswiderstandes (8) der letzten Stufe ist von 2R verschieden und/oder der Impedanzwert (RA) des Ausgangswiderstandes (7) ist von R verschieden. Eine Vorspannung (Vb) oder ein analoges Eingangssignal (Sin) wird selektiv an einen entsprechenden Signaleingangsanschluß der Leiterschaltung (50) mit Hilfe von Schaltern (S ↓1 bis S ↓n) als Reaktion auf Steuerdaten (b ↓1 bis b ↓n) von n Bits angelegt. Wenigstens einer der Impe danz werte der beiden Widerstände (7, 8) der letzten Stufe ist als Funktion des Wertes "0 oder "1 des letzten Bits (b ↓n) der Steuerdaten veränderbar, wodurch das Verhältnis des Ausgangs zum Eingang des Dämpfungsnetzwerks vom Leitertyp in Abhängigkeit von den Steuerdaten durch eine Polygonlinie an die gewünschte Kurve approximiert wird.
Description
Sout-Vb =_L(6+2fc+...+2--i-fr„), (1)
Sin - Vb T
wobei öi, O2,... b„ die Steuerdaten sind, die vom Steuerdatengenerator 3 erhalten werden und an die Schalter 51,
S 2,... beziehungsweise Sn angelegt werden, die in F i g. 1 gezeigt sind. Jedes der Daten nimmt dabei die Werte
»0« oder »1« an. Insbesondere stellt (bi +2b2 + .. . + 2"-' · b„) in Gleichung (1) die Steuerdaten dar, das heißt die
Dezimalwerte in bezug auf den Binärcode (b\, b2,.... b„). Dieselben werden nacheinander wie 0, 1, 2,.... 2"-'
erhöht, indem nacheinander der Binärcode (b\, b2 b„) geändert wird. Demgemäß wird Sout— Vb)/(Sin— Vb)
in Gleichung (1) eine gerade Linie, die die Steigung 1/2" hat, wie dies in F i g. 2 gezeigt ist. t
Ein allgemein bekannter variabler Widerstand oder ein Signalabschwächer, wie er in F i g. 3A gezeigt ist (siehe r
z. B. DE-OS 25 00 511), zum Beispiel für Lautstärkeeinstellung, Tonhöheneinstellung oder Balanceeinstellung in
Audio-Anlagen weist eine Beziehung zwischen dem Drehwinkel des Einstellknopfes und dem Ausgang auf, die
den Verlauf irgendeiner der Kurven A bis E annehmen kann, die in F i g. 3B gezeigt sind. Die Lautstärkeeinstellung
einer Audio-Anlage erfordert einen Signalabschwächer, der eine Kennlinie der ,4-Kurve oder der D-Kurve
hat Mit einem konventionellen Signaldämpfungsnetzwerk, das die Form einer Leiter vom R—2/?-Typ hat,
könnte jedoche eine Kennlinie der /4-Kurve oder Z>-Kurve nicht erreicht werden. Andererseits hat das Dämpfungsnetzwerk
vom Leitertyp gegenüber der Schaltung der F i g. 3A den Nachteil einer konstanten Ausgangsimpedanz,
was zu einer Erhöhung des Rauschanteils bei kleinen Signalpegeln führt.
Aufgabe der Erfindung ist es, ein Dämpfungsnetzwerk vom Leitertyp zu schaffen, das mit digitalen Steuerdaten
gesteuert wird, das besonders geeignet für die Lautstärkeeinstellung in Audio-Anlagen ist
D»e Aufgabe wird bei einem Dämpfungsnetzwerk nach dem Oberbegriff der Patentansprüche 1 und 13 gelöst
gemäß den Merkmalen im kennzeichnenden Teil der Patentansprüche 1 und 13.
Dadurch, daß Eingangswiderstand und/oder Ausgangswiderstand der letzten Stufe in Abhängigkeit vom Wert
des letzten Bits veränderbar sind, kann für die Dämptungskurve, das heißt das Verhältnis von Ausgangssignal zu
Eingangssignal als Funktion der Größe der Steuerdaten, eine genauere Approximation einer gewünschten
Kurve durch eine Polygonlinie erreicht werden. Es können auch noch zweite Steuerdaten vorgesehen werden,
• dte einerseits Eingangswiderstand und/oder Ausgangswiderstand der letzten Stufe ändern und die gleichzeitig
so die Reihenfolge der ersten Steuersignale bei schrittweiser Verkleinerung oder Vergrößerung der Dämpfung
verändern.
Es ist zwar aus US-PS 36 17 959 ein Leiternetzwerk bekannt, bei dem ebenfalls ein Widerstand geändert
werden kann. Dieses Leiternetzwerk ähnelt aber in wesentlichen Gesichtspunkten einem Potentiometer, so daß
ähnliche Verhältnisse wie bei der Schaltung der F i g. 3A zu erwarten sind.
Andererseits ist es aus US-PS 35 90 366 bekannt, bei einem digitalgesteuerten Leiternetzwerk Widerstände zu
verändern. Die Änderung der Widerstände beruht dabei aber auf einer ganz anderen Arbeitsweise der Schaltung.
Dort wird nämlich je nach digitalen Steuerdaten das nur an einer Stelle angelegte Signal teilweise über
Widerstände an Masse gelegt und dadurch unterschiedlich gedämpft Die Schaltung hat zum Beispiel den
Nachteil, daß sie sehr viele Widerstände mit unterschiedlichen Werten erfordert wobei es schwierig ist, unterschiedliche
Werte mit engen Toleranzgrenzen auszuwählen.
Durch das erfindungsgemäße Dämpfungsnetzwerk kann nicht nur eine Anpassung der Dämpfungskurve an
gewünschte Kurven mit Hilfe eines Polygonzuges erreicht werden. Es kann vielmehr auch die Ausgangsimpedanz
verringert werden, wenn die Größe der Dämpfung verringert wird. Daher wird das Signal-zu-Rauschen-Verhältnis
nicht schlechter, und zwar sogar im Fall einer großen Dämpfung, wenn das Dämpfungsnetzwerk als
Signaldämpfungsglied für die Lautstärkeeinstellung von Audio-Anlagen verwendet wird.
Die Erfindung wird im folgenden beispielsweise anhand von vorteilhaften Ausführungsformen unter Bezugnahme
auf die Zeichungen beschrieben. Es zeigt
F i g. 1 eine schematische Darstellung eines vorbekannten Dämpfungsnetzwerks vom Typ einer Leiter mit
F i g. 1 eine schematische Darstellung eines vorbekannten Dämpfungsnetzwerks vom Typ einer Leiter mit
einem R—2R-Widerstandsnetzwerk,
F i g. 2 in einer graphischen Darstellung die Signaldämpfungskennlinie der konventionellen Schaltung der
Fig. 1,
Fig.3A eine schematische Darstellung eines Beispiels eines konventionellen Signaldämpfungsgliedes mit
einem variablen Widerstand, F i g. 3B eine graphische Darstellung einer Kurve einer Signalkennlinie des Dämpfungsgliedes der F i g. 3A,
F i g. 4 eine schematische Darstellung zur Erläuterung der Erfindung, F i g. 5 ein äquivalentes Schaltschema zur Erklärung der Ausführungsform der F i g. 4,
F i g. 6 eine graphische Darstellung eines Beispiels einer Signaldämpfungskennlinie zur Erläuterung der Ausführungsform
der F i g. 4,
F i g. 7 eine graphische Darstellung eines Beispiels einer Signaldämpfungskennlinie für Anpassung einer
gewünschten Kurve durch Approximation durch eine Polygonlinie gemäß der Erfindung,
F i g. 8,9A, 9B und 10 schematische Darstellungen verschiedener Beispiele der Einrichtungen zum Ändern der
Impedanz,
F i g. 11 eine graphische Darstellung eines weiteren Beispiels einer Signaldämpfungskennlinie für Approximation
durch eine Polygonlinie gemäß der Ausführungsform der F i g. 4, F i g. 12 eine schematische Darstellung einer weiteren Ausführungsform der Erfindung,
Fig. 13 eine graphische Darstellung eines Beispiels einer Signaldämpfungskennlinie zur Erklärung der Ausführungsform
der F i g. 12,
Fig. 14 eine graphische Darstellung eines Beispiels einer Signaldämpfungskennlinie für die Approximation
einer gewünschten Kurve durch eine Polygonlinie entsprechend der Ausführungsform der F i g. 12,
F i g. 15 ein Blockdiagramm eines Beispiels des Steuerdatengenerators,
F i g. 16 eine schematische Darstellung einer weiteren Ausführungsform der Erfindung,
F i g. 17 eine graphische Darstellung eines Beispiels einer Signaldämpfungskennlinie zur Approximation einer
gewünschten Kurve durch eine Polygonlinie entsprechend der Ausführungsform der F i g. 17,
F i g. 18 eine schematische Darstellung einer anderen Ausführungsform der Erfindung und
F i g. 19 eine schematische Darstellung eines größeren Teils einer anderen Ausführungsform der leiterförmigen
Schaltung.
Die Schaltung der F i g. 4 ist ähnlich zu der beschriebenen konventionellen Schaltung der F i g. 1, wenn man
vom Leiternetzwerk 50 absieht. Die gezeigte Ausführungsform weist das Leiternetzwerk 50, das durch eine
gewöhnliche Widerstandsschaltung vom R—2R-Leitertyp gebildet wird, und die Endstufe oder letzte Stufe auf,
die durch die Widerstände 7 und 8 gebildet wird, wobei die Impedanzen dieser Widerstände RA bzw. RB sind, die
von R bzw. 2R verschieden sind.
Die Schaltung der F i g. 4 kann dargestellt werden, wie es im äquivalenten Diagramm der F i g. 5 gezeigt ist
Demgemäß kann das Verhältnis des Ausgangssignals zum Eingangssignal der Ausführungsform der Figur durch
die folgende Gleichung (2) ausgedrückt werden, wenn die oben beschriebene äquivalente Umwandlung angewandt
wird:
Sout-Vb 1 ,.,,., . ,„-2 h RB R+RA m
-0+2A+ -+2 -V) +b' ™
+b' ' ™
wobei der Koeffizient bn im Klammerausdruck im ersten Term und im zweiten Term auf der rechten Seite die
entsprechenden Bitausgänge b\, b2,... b„ der Steuerdaten darstellt, die vom Steuerdatengenerator 3 erhalten
werden. Die Steuerdaten können geändert werden, wie dies in Tabelle I dargestellt ist
45 Tabelle I
2" - 1 1 1 1 . .. ] 1
Durch Ändern der Reihenfolge der Steuerdaten ändert sich das Verhältnis des Ausgangs zum Eingang gemäß
der geraden Linie, die in F i g. 6 gezeigt ist in Übereinstimmung mit Gleichung (2). Wird angenommen, daß eine
Polygonlinie duch vier Punkte, die die Werte 0.
Steuerdaten (Schrittzahl) |
O 1 O |
O O 1 |
63 .. | A„-1 | b- | O O O |
O 1 2 |
1 O |
1 O |
O .. O O |
O O O |
O 1 |
|
2-1-, | 1 O |
O | ||||
{(2"-'-l)/2"-'( · {RB/(R+RA RBl
(R+RB)I(R +RA +RB) und
{1-0/2»-')} · [RBZ(R+RA +RB^
{1-0/2»-')} · [RBZ(R+RA +RB^
des Verhältnisses (Sout— Vb)l(Sin— Vb), wenn die Schrittzahlen der Steuerdaten 0,2"-' — 1,2"-' und 2"—1 sind,
gebildet wird, hat die Polygonlinie eine Steigung von
(1/2"-i) · [RBZ(R+RA +RB)I
während des Zeitraumes, in dem die Schrittzahl der Steuerdaten von 0 bis 2"-' bzw. von 2"-' bis 2"— 1 geändert
wird. Ändert sich jedoch das letzte Bit b„ der Steuerdaten von »0« zu »1«, d. h. ändern sich die Steuerdaten von
21-1 — 1 auf 2"-', so ändert sich das Verhältnis des Ausgangs zum Eingang abrupt von
{(2"-'-l)/2»-') · [RBZ(R +RA +RB^
auf (R + RA)Z(R+RA + RB)1 wie dies in F i g. 6 gezeigt ist, was aufgrund von Gleichung (2) klar ist.
Um eine solche plötzliche Änderung des Verhältnisses des Ausgangs zum Eingang zu vermeiden, wenn das
letzte Bit b„ der Steuerdaten sich von »0« zu »1« ändert und um dabei eine Signaldämpfungskennlinie zu
erhalten, die in F i g. 7 gezeigt ist, ist die gezeigte Ausführungsform so ausgebildet, daß die Impedanzwerte RA
und/oder RB des Ausgangswiderstandes 7 und/oder des Eingangswiderstandes 8, die die letzte Stufe bilden, als
Funktion des Wertes des letzten Bits b„ der Steuerdaten geändert werden können.
Es kann so jede gewünschte Änderungskennlinie von der /4-Kurve bis zur D-Kurve eines konventionellen
Signaldämpfungsgliedes mit variablem Widerstand in einer Polygonlinienapproximation erreicht werden. Das
Beispiel der F i g. 7 zeigt den Fall einer Approximation der /4-Kurve durch eine Polygonlinie.
Um die Approximation einer gewünschten Kurve durch eine Polygonlinie zu erreichen, wird zunächst eine zu
approximierende Kurve bestimmt. Es wird dann das Verhältnis des Ausgangs zu einem beliebigen Eingang in der
Kurve, d.h. (Sout—Vb)I(Sin—Vb) im Zusammenhang mit den Steuerdaten 2"-' —1 und 2"-' als <x\ und «2
bestimmt. Wird angenommen, daß RAxt und RBX\ die Impedanzwerte von RA und RB während der Zeit
darstellen, während der sich die Steuerdaten von 0 auf 2"-' — 1 ändern, und daß RAa2 und RBx2 den Impedanzwert
von RA und RB während der Zeit darstellen, während der sich die Steuerdaten von 2"-' zu 2"— 1 ändern,
können diese Werte a\ und ac2 durch die folgenden Gleichungen (3) und (4) ausgedrückt werden.
al =(\ - l \ RB"\ (3)
al =
(4)
R+RAa2+RBa2 '
Demgemäß kann eine Approximation durch eine Polygonlinie bezüglich der j4-Kurve, wie dies in F i g. 7
gezeigt ist, dadurch erhalten werden, daß diese Impedanzwerte RAxu RBxi und RAa2, RBx2 so ausgewählt
werden, daß die oben beschriebenen Gleichungen (3) und (4) erfüllt werden, wobei die Werte RAX\ und RB^
verwendet werden, wenn das letzte Bit b„ der Steuerdaten den Wert »0«, und indem die Werte RAx2 und RBx2
verwendet werden, wenn das letzte Bit b„ der Steuerdaten den Wert »1« hat.
In F i g. 8, 9A, 9B und 10 sind besondere Ausführungsformen zum Ändern der Impedanz der letzten Stufe in
Abhängigkeit vom Wert »0« oder »1« des letzten Bits bn der Steuerdaten schematisch dargestellt
In F i g. 8 ist eine Ausführungsform schematisch dargestellt, durch die der Impedanzwert des Eingangswiderstandes
8 in Abhängigkeit vom Wert des letzten Bits b„ der Steuerdaten geändert werden kann, während der
Impedanzwert des Ausgangswiderstandes 7 der letzten Stufe konstant gehalten wird. In der Ausführungsform
der F i g. 8 sind zwei Widerstände 81 und 82 als Eingangswiderstand der letzten Stufe verwendet, wobei die
Widerstände 81 und 82 Impedanzen RB1 bzw. RB 2 haben. Die Ausführungsform ist so aufgebaut, daß jeder der
Widerstände 81 und 82 selektiv mit Hiife eines Schalters 9 wirksam gemacht werden kann, wobei der Schalter in
Abhängigkeit vom iVert des letzten Bits b„ der Steuerdaten gesteuert wird. Insbesondere wird der Widerstand
81 als Eingangswiderstand verwendet, wenn das letzte Bit b„ der Steuerdaten den Wert »0« hat, während der
Widerstand 82 verwendet wird, wenn das letzte Bit bn der Steuerdaten den Wert »1« hat Es sollte bemerkt
werden, daß der Impedanzwert RB1 der Impedanz RAX\ der Gleichung (3) und das der Impedanzwert RB 2 der
Impedanz RBa2 der Gleichung (4) entspricht Der Impedanzwert RA des Ausgangswiderstandes 7 ist konstant;
demgemäß werden die Impedanzwerte RAX\ und RAa2 der Gleichungen (3) und (4) durch denselben Wert RA
darstellt Daher ermöglicht eine geeignete Auswahl der Impedanzwerte RBi und RB 2 bei der Ausführungsform
der F i g. 8 eine Approximation durch eine Polygonlinie, wie es z. B. in F i g. 7 gezeigt ist
In F i g. 9A ist eine Ausführungsform gezeigt, bei der der Impedanzwert des Ausgangswiderstandes 7 geändert
werden kann, während der Impedanzwert des Eingangswiderstandes 8 der letzten Stufe konstant gehalten wird.
Die gezeigte Ausführungsform weist einen Schalter 10 auf, der zusammen mit dem Schalter Sn in Abhängigkeit
vom Wert des letzten Bits b„ der Steuerdaten betrieben wird. Zwei Widerstände 71 und 72 werden als Ausgangswiderstand
7 verwendet; diese Widerstände 71 und 72 sind so ausgewählt, daß sie Widerstandswerte RA 1 bzw.
RA 2 haben. Einer dieser beiden Widerstände 71 und 72 wird selektiv mit Hilfe des Schalters 10 wirksam, und
zwar in Abhängigkeit vom Zustand des letzten Bits b„ der Stcuerdaten. So wird der Widerstand 71 mit seinem
Impedanzwert RA 1 als Ausgangswiderstand ausgewählt, wenn das letzte Bit b„ der Steuerdaten den Wert »0«
hai, während der Widerstand 72 mit dem Impedanzwert RA 2 als Ausgangswiderstand ausgewählt wird, wenn
das letzte Bit b„ der Steuerdaten den Wert »1« hat. Bei der gezeigten Ausführungsform wird der Impedanzwert
RB des Eingangswiderstandes 8 konstant gehalten. Der Impedanzwert RA 1 entspricht daher dem Wert RAX\ in
Gleichung (3), und der Wert RA 2 entspricht daher dem Wert RAx2 der Gleichung (4). Die Impedanzwerte RB^
und RBx2 der Gleichungen (3) und (4) sind durch die gleichen Werte RB dargestellt.
Die Ausführungsform der F i g. 9B ist ähnlich zu derjenigen der F i g. 9A. Bei dieser Ausführungsform wird der
Impedanzwert des Ausgangswiderstandes 7 in Abhängigkeit des Wertes des letzten Bits b„ der Steuerdaten
geändert, während der Impedanzwert des Eingangswiderstandes 8 der letzten Stufe konstant gehalten wird. Die
Ausführungsform der F i g. 9B ist mit einem Schalter 11 versehen, der gesteuert an- oder abgeschaltet wird, je
nachdem ob das letzte Bit b„ der Steuerdaten den Wert »0« oder »1« hat. Zwei Widerstände 71 und 72' mit
Impedanzwerten RA 1 bzw. RA 2' werden als Ausgangswiderstand der letzten Stufe verwendet. Der Widerstand
72' ist mit dem Widerstand 71 durch den Schalter 11 parallel geschaltet. Der Schalter 11 wird abgeschaltet,
wenn das letzte Bit bn der Steuerdaten den Wert »0« hat, wodurch der Widerstand 71 als Ausgangswiderstand
wirksam wird, wodurch man den Impedanzwert RA 1 erhält. Der Schalter 11 ist angeschaltet, wenn das letzte Bit
bn den Wert »1« hat, so daß eine Parallelschaltung der Widerstände 71 und 72' als Ausgangswiderstand verwen- !5
det wird, wodurch ein Impedanzwert durch Parallelschaltung von RA 1 · RA 2/(RA 1 + RA 2') erhalten wird.
Der Widerstandswert RA1 entspricht RAai der Gleichung (3) und der Widerstandswert
RA 1 · RA 2'/(RA i + RA 2') dem Wert RAx2 der Gleichung (4). RBxi und RBx2 in Gleichungen (3) und (4) haben
den konstante η Wert RB wie beim Fall der Ausführungsform der F i g. 9A.
In F i g. 10 ist eine Ausführungsform gezeigt bei der sowohl der Impedanzwert des Ausgangswiderstandes als
auch des Eingangswiderstandes der letzten Stufe in Abhängigkeit vom Wert des letzten Bits b„ der Steuerdaten
geändert werden können. Ein Widerstand 78 ist zwischen den Ausgangswiderstand T und den Eingangswiderstand
8' der letzten Stufe geschaltet. Die Widerstände T, 8 und 78 haben Impedanzwerte RA', RB'hzw. RAB. Ein
Schalter 12 ist parallel mit dem Widerstand 78 geschaltet und kann gleichzeitig mit dem Schalter Sn in Abhängigkeit
vom Wert des letzten Bits bn der Steuerdaten geschaltet werden. Ist der Wert des letzten Bits b„ der
Steuerdaten »0«, so wird eine Reihenverbindung der Widerstände T und 78 als Ausgangswiderstand verwendet,
wobei diese Reihenschaltung einen Impedanzwert von (RA'+RAB) hat; dabei wird der Widerstand 8' als
Eingangswiderstand mit einem Impedanzwert ÄS'verwendet. Hat das letzte Bit b„ den Wert »1«, so wird der
Schalter 12 geschaltet, wodurch der Widerstand T mit dem Impedanzwert Ä/Tals Ausgangswiderstand benutzt
wird und eine Reihenschaltung der Widerstände 8' und 78 als Eingangswiderstand verwendet wird, deren
Reihenimpedanzwert (RB'+ RAB) ist Bei der Ausführungsform der F i g. 10 entspricht daher der Impedanzwert
(RA'+ RAB) dem Wert RAxi der Gleichung (3), und der Widerstandswert flß'entspricht RBX\ der Gleichung (3).
Der Impedanzwert (RB'+RAB) entspricht RBx2 der Gleichung (4), und der Widerstandswert RA' entspricht
ÄA„2 der Gleichung (4). Es können also verschiedene Lösungsmöglichkeiten verwendet werden, um die Impedanzwerte
des Eingangswiderstandes und/oder des Ausgangswiderstandes der letzten Stufe in Abhängigkeit
davon zu verändern, ob das letzte Bit b„ der Steuerdaten den Wert »0« oder »1« hat. Es ist demgemäß möglich,
das Verhältnis des Ausgangs zum Eingang (Sout—Vb)I(Sm- Vb), d. h. λΙ und x2 in Übereinstimmung mit einer
gewünschten Kurve (Fig.3B), die durch eine Polygonlinie approximiert werden soll, zu bestimmen und die
Impedanzwerte RAX\, RAa2, RBxl und RBx2 gemäß den Gleichungen (3) und (4) zu bestimmen.
Fig. 11 zeigt die graphische Darstellung eines anderen Beispiels einer Approximation durch eine Polygonlinie,
wobei diese Kennlinie durch die Schaltung der F i g. 4 erreicht wird. Im Unterschied z. B. der F i g. 7 wird
gemäß F i g. 11 die Approximation der Kennlinie durch eine Polygonlinie mit einem einzigen Knickpunkt
erreicht. Um die Kennlinie der F i g. 11 zu erhalten, werden die folgenden Gleichungen (3') oder (4') anstelle der
vorher beschriebenen Gleichungen (3) und (4) verwendet, bei denen die Impedanzwerte RAa\, RA^2, RB,%\ und
RBx2 geeignet gewählt sind.
1 1 1 RB„ 1 - /i<\
l + 2 (3)
„\ = „->
JlL . RB"2 (4-) M
"" 2"-' R+RAa2+RBu2 '
In dem Falle, daß die Polygonlinie nur einen einzigen Knickpunkt hat, wie dies in F i g. 11 gezeigt ist, können
die Impedanzwerte RA und RB wie folgt ausgewählt werden.
Wird angenommen, daß «2 gleich 1/4 ist, so können die Impedanzwerte der Widerstände 7, 81 und 82 in der
Ausführungsform der Fig.8 so ausgewählt werden, daß die Beziehungen RA = R, RBi =2R/3 und RB2=6R
gelten. Die Impedanzwerte der Widerstände 71, 72 und 8 in der Ausführungsform der F i g. 9A können dann so
ausgewählt werden, daß die Beziehungen RA 1 = 117?, RA 2 = R/3 und RB=AR gelten. Die Impedanzwerte der
Widerstände 71,72' und 8 der Ausführungsform der F i g. 9B können dann so gewählt werden, daß die Beziehungen
RA 1 = 11R, RA 2'= 11 R/32 und RB=AR gelten. Schließlich können die Impedanzwerte der Widerstände T,
8 und 78 der Ausführungsform der F i g. 10 so ausgewählt werden, daß die Beziehungen RA'= RIA, RAB= \0RIA
und RB'= 5RIA gelten.
Gemäß den oben beschriebenen Ausführungsformen wird der Impedanzwert des Eingangswiderstandes
und/oder des Ausgangswiderstandes der letzten Stufe des Leiternetzwerks nur in Abhängigkeit vom Wert »0«
oder »1« des letzten Bits der Steuerdaten geändert, so daß eine gewünschte Approximation durch eine Polygonlinie
erhalten wird. Daher sind diese Ausführungsformen besonders geeignet für die Lautstärkeeinsteliung von
Audioausrüstungen.
In F i g. 12 ist schematisch eine weitere Ausführungsform der Erfindung gezeigt Diese Ausfuhrungsform weist
ein Signaldämpfungsnetzwerk auf, mit dem die Ausgangsimpedanz verkleinert werden kann, wenn die Dämpfung anwächst, und π·«* dem ein Gradient von Ausgang/Eingang in bezug auf die Schrittzahl der Steuerdaten
geändert werden kann, wodurch es möglich ist, die Dämpfungskennlinie mit einer Polygonlinie zu jeder beliebigen Kurve zu approximieren. Bei der Ausführungsform der F i g. 12 wird ein R—2R-Widerstandsleiternetzwerk
als Leiternetzwerk 50 verwendet Es wird jedoch eine Reihenschaltung von drei Widerständen 13,14 und 15 als
Eingangswiderstand der letzten Stufe verwendet Ein Ende der Reihenschaltung dieser Widerstände 13,14 und
15 ist als Signaleingangsanschluß mit einem Schalter Sn verbunden, und das andere Ende der Reihenschaltung ist
mit dem Ausgangswiderstand verbunden. Die entsprechenden Verbindungspunkte dieser Widerstände 13,14,15
ίο und der Ausgangswiderstand sind durch die Schalter 16,17 und 18 parallel zum Ausgangsanschluß 6 verbunden.
Die Schalter 16,17 und 18 werden als Funktion von Steuerdaten Da, Db und Dc an- und abgeschaltet, die vom
Steuerdatengenerator 30 erhalten werden. Die Summe der entsprechenden Impedanzwerte R\,R2 und R 3 der
Widerstände 13,14 und 15 ist z. B. so ausgewählt daß sie 2R beträgt
das Verhältnis des Ausgangs zumj-ingang (Sout— Vb)f(Sin— VZ^eine Steigung, wie dies durch die Linie 16a, 17a
oder 18a in F i g. 13 gemäß einer Änderung der Steuerdaten gezeigt ist Die Steigung der Linien 16a und 17a sind
r MAR bzw. (r 1 +r2)/4R während des Zeitraums, während dem sich die Steuerdaten von 0 bis 2"-'—1 ändern,
und die Steigung der Linie 18a ist 1 /2 während des gleichen Zeitraumes wegen der Beziehung rl+r2+r3=2Ä.
Ändern sich jedoch die Steuerdaten von 2"-'—1 zu 2"-', so tritt eine plötzliche Änderung der Steigung der
Linien 16a und 17a auf, wie dies in F i g. 6 gezeigt ist und wie dies auch im Zusammenhang mit den vorhergehenden Ausführungsformen beschrieben wurde. Mit der Ausführungsform der Fi g. 12 kann also eine Dämpfungskennlinie, die durch eine Polygonlinie wie in F i g. 14 gezeigt approximiert ist ζ. B. durch geeignete Kombination
von Linien mit verschiedenen Steigungen erhalten werden.
wird. Die Knickpunkte werden zunächst aufgrund der Z>Kurve bestimmt, und es wird das Verhältnis (Sout—
Vb)/(Sin— Vb)an diesen Knickpunkten als aa bzw. ab bestimmt Dann können die Schrittzahlen der Steuerdaten
in Verbindung mit den Werten von aa und ab bestimmt werden, wie dies oben erwähnt wurde. Auf diese Weise
werden das Verhältnis (Sout—Vb)I (Sin—Vb) &n den Knickpunkten und die entsprechenden Schrittzahlen bestimmt; daher werden die Steigungen der Linien 16a und 17a in Fig. 13 bestimmt. Als Ergebnis werden die
Nimmt man an, daß die Impedanzwerte r 1, r 2 und r3 als R/8, 3R/8 und 3Ä/2 ausgewählt sind und daß die
Schrittzahlen, die aa und ab entsprechen, so ausgewählt sind, daß sie Werte von 4 und 7 haben, so wird bei der
Ausführungsform der Fig. 12 zur Approximierung der £>-Kurve durch eine Polygonlinie nur der Schalter 16
durch die Steuerdaten Da eingeschaltet, und die Steuerdaten b\ bis b„ werden von 0 auf 3 in der Reihenfolge für
den Abschnitt von 0 bis zum 3. Schritt geändert wodurch das Verhältnis des Ausgangs zum Eingang entlang der
Linie 16a für diesen Abschnitt geändert wird. Dann wird lediglich der Schalter 17 durch die Steuerdaten Db
eingeschaltet, und es wird der Wert der Steuerdaten in den Wert xa oder ab ungefähr auf der Linie 17a (F i g. 14)
geändert, d. h. 1. Gleichzeitig werden die Steuerdaten b\ bis b„ von 1 bis 3 für den Bereich vom 4. bis zum 6.
Schritt in der richtigen Reihenfolge geändert wodurch das Verhältnis entlang der Linie 17a für diesen Bereich
geändert wird. Danach wird lediglich der Schalter 18 durch die Steuerdaten Dc geändert, und der Wert der
Steuerdaten wird auf den Wert ab oder aa ungefähr auf der Linie 18a (F i g. 14) geändert, d. h. 1. Für den Bereich,
der über den 7. Schritt hinausgeht, werden die Steuerdaten b\ bis b„ von 1 bis 2"-' —1 in der Reihenfolge
geändert, wobei das Verhältnis entlang der Linie 18a geändert wird.
dem Anwachsen der Schrittzahl erzeugt, wie dies in Tabelle 11 gezeigt ist.
2"-'+6 2"-' Dc
Für den Bereich von 0 bis zum 3. Schritt wird das Verhältnis (Sout— Vb)I(Sm- Vb) mit der Steigung 1/2" χ 16
geändert, für den Bereich vom 4. bis zum 6. Schritt wird das Verhältnis mit der Steigung 1/2" χ 4 geändert, und für
Schrittzahl | Wender | Steuerdaten |
Steuerdr ten | Da, Db oder Dc, | |
but>2---bn | als »!«ausgewählt | |
0 | 0 | _ |
1 | 1 | Da |
2 | 2 | Da |
3 | 3 | Da |
4 | 1 | Db |
5 | 2 | Db |
6 | 3 | Db |
7 | 1 | Dc |
8 | 2 | Dc |
den Bereich, der über den 7. Schritt hinausgeht, wird das Verhältnis mit der Steigung 1 /2" geändert, wodurch eine
Approximierung durch eine Polygonlinie der D-Kurve (Fig.3B) erreicht werden kann, wie dies in Fig. 14
gezeigt ist
Da die Gesamtimpedanz bis zur (n— l)-ten Stufe bei der Ausfühlungsform der Fig. 12 R ist, wird die
Ausgangsimpedanz R03, Roz oder R0U wenn nur der Schalter 16,17 oder 18 eingeschaltet ist, durch die folgenden
Gleichungen (5), (6) bzw. (7) ausgedrückt
(2R+r3+r2)ri j2R+r3+r2)ri
^03" (2R+r3 + r2)+ri ~ 4Ä w
^03" (2R+r3 + r2)+ri ~ 4Ä w
(2R+r3)(r2+rl) (2R+r3)(r2+ri)
*°2~ (2R+r3)+(r2+r\) ~ AR W
*°2~ (2R+r3)+(r2+r\) ~ AR W
2R(r3+r2+r\) _ 2R(r3+r2+r\) _
^01 ~ 2R+(r3+r2+ri) ~ 4R ~K V>
^01 ~ 2R+(r3+r2+ri) ~ 4R ~K V>
Da die Beziehung R03—R02= —(r2+2r3)r2/4R<0 sich unter Benutzung der Gleichungen (5) und (6) herleiten
läßt und da sich die Beziehung R02-RoV r32/4/?<0 unter Benutzung der Gleichungen (6) und (7)
herleiten läßt, kann die Beziehung R03<Ro2<Roi hergeleitet werden. 1st daher bei großer Dämpfung der
Schalter 16 eingeschaltet und wird bei geringer werdender Dämpfung der Schalter 17 oder 18 nacheinander
eingeschaltet, so ist es möglich, die Ausgangsimpedanz zu verkleinern, während die Dämpfung stärker wird.
Zum Beispiel soll angenommen werden, daß die Impedanzen Ri, R 2 und R 3 die Werte R/8,3RJS bzw. 3Ä/2
haben. In diesem Falle können die Ausgangsimpedanzen R03, R02 und Ä01 wie folgt ausgedrückt werden.
Roi = {(l/8)-(l/256)}Ä =0.1211Ä
Ä02 = {(l/2)-(l/16)}Ä =0.4375Ä
/?oi = R
/?oi = R
F i g. 15 zeigt in einem Blockdiagramm ein Beispiel des Steuerdatengenerators 30. Der Steuerdatengenerator
30 weist zwei Tastschalter 30a und 306, die mit einem Einstellanschluß und einem Rückstellanschluß eines
Flip-Flops 3Oe verbunden sind, von dem ein Ausgang mit einem Anschluß U/D für die Bestimmung von
Aufwärtszählen bzw. Abwärtszählen eines Schrittzählers 30c verbunden ist. Die Schalter 30a und 306 sind mit
einem monostabilen Multivibrator 30/durch ein ODER-Gatter 30g verbunden, und ein Ausgang des monostabilen
Multivibrators 30/ist mit einem Zeitgeberanschluß CLK des Schrittzählers 30c verbunden. Jedesmal, wenn
der Schalter 30a betätigt wird, wird der Schrittzähler 30c zu höheren Werten weitergeschaltet, während jedesmal,
wenn der Schalter 306 betätigt wird, der Zähler 30c zu niedrigeren Werten weitergeschaltet wird.
Der Inhalt des Schrittzählers 30c wird an e:nen Eingang eines Tabellenfestwertspeichers (table read only
memory) oder eines Dekoders 3Od angelegt. Im Tabellenfestwertspeicher 3Od sind die Tabellendaten gespeichert,
die in Tabelle II gezeigt sind, die bereits erwähnt wurde, und die Steuerdaten b\ bis b„ und Da, Db und Dc,
die von diesem Speicher erhalten werden, werden an das Leiternetzwerk angelegt.
Die Ausführungsform der F i g. 4 kann so aufgebaut werden, daß der Ausgang des Schrittzählers 30 als solcher
an das Leiternetzwerk als Ausgang vom Steuerdatengenerator 30 angelegt werden kann.
Eine Approximation durch eine Polygonlinie, wie sie in Fig. 14 unter Benutzung der Ausführungsform der
Fig. 12 gezeigt ist, ist nur ein Beispiel; selbstverständlich kann jede beliebige Kurve approximiert werden.
Demgemäß ist auch die Anzahl von Eingangswiderständen der letzten Stufe (drei bei der Ausführungsform) nur
beispielhaft, es können auch mehr oder weniger Widerstände je nach Notwendigkeit verwendet werden.
Im Zusammenhang mit der Ausführungsform der F i g. 12 wurde oben beschrieben, daß der Impedanzwert des
Ausgangswiderstandes der letzten Stufe so ausgewählt ist, daß er den Wert R hat, und daß die Summe der
Impedanzwerte einer Vielzahl von Widerständen, die den Eingangswiderstand der letzten Stufe bilden, so
ausgewählt ist, daß sie den Wert 2R hat. In dem Falle, in dem das Leiternetzwerk in einem Bereich benutzt wird,
der außerhalb des Bereiches liegt, in dem das Verhältnis Ausgang/Eingang plötzliche Änderungen zeigt, ist es
jedoch nicht notwendig, den Impedanzwert des Ausgangswiderstandes als R und die Summe der Impedanzwerte
der Vielzahl von Widerständen, die den Eingangswiderstand bilden, als 2R zu wählen. Falls für die Impedanzwerte
andere Werte als R bzw. 27? gewählt werden, können in F i g. 13 verschiedene Steigungen der Linien 16a, 17a
und 18a erhalten werden.
Außerdem kann der Eingangswiderstand der letzten Stufe aus einer Vielzahl von Widerständen 19', 20' und
21' bestehen, die parallel geschaltet sind, wobei ein Anschluß des entsprechenden Widerstandes mit dem
Schalter Sn und der andere Anschluß mit dem Signalausgangsanschluß 6 verbunden ist. In einem solchen Falle
können Schalter 23', 24' und 25' zwischen den entsprechenden einen Anschluß der Widerstände und den Schalter
5» oder den Signalausgangsanschluß 6 zwischengeschaltet werden, und es können diese Schalter 23', 24' und 25'
durch die Steuerdaten Da, Db bzw. Dc gesteuert werden. I!
In Fig. 16 ist schematisch eine weitere Ausführungsform der Erfindung gezeigt. Durch die Ausführungsform Sj
der Fig. 16 kann eine genauere Approximation durch eine Polygonlinie durch Kombination der Ausführungs- 65 g
form der F i g. 4 und der Ausführungsform der Fig. 12 erreicht werden. Wie aus Fig. 16 ersichtlich ist, wird die jjj
letzte Stufe des Leiternetzwerkes 50 durch eine Reihenschaltung der Widerstände 19,20,21 und 22 gebildet. Die fa
Widerstände 19, 20 und 21 entsprechen den Widerständen 12, 14 bzw. 15 der Ausführungsform der Fig. 12, |
wähl end der Widerstand 22 dem Widerstand 7 der Ausführungsform der F i g. 4 entspricht Diese Widerstände
19,20 und 21 sind so ausgewählt, daß sie Impedanzwerte r V, rl' bzw. r3' haben. Die Summe dieser Werte ist
nicht 2R. Der Widerstand 22 ist so ausgewählt, daß er einen Impedanzwert r 4', jedoch nicht R hat Der Schalter
Sn ist mit einem Ende der Reihenverbindung dieser Widerstände 19 bis 22 verbunden, und das andere Ende der
Reihenschaltung ist mit dem Ausgang der vorhergehenden (n— l)-ten Stufe verbundea Die Schalter 23,24 und
25 sind parallel zwischen die entsprechenden Verbindungspunkte der Reihenschaltung dieser Widerstände 19 bis
22 und den Ausgangsanschluß 6 geschaltet Der Schalter 26 ist zwischen den Verbindungspunkt des Widerstandes
22 und der vorhergehenden Stufe und den Ausgangsanschluß 6 zwischengeschaltet Die Schalter 23,24 und
25 werden entsprechend den Steuerdaten Da, Db und Dc an- und abgeschaltet, und der Schalter 26 wird an- oder
ίο abgeschaltet als Reaktion -auf die Steuerdaten Dd. Die Steuerdaten Dd werden als »1« erhalten, wenn das letzte
Bit b„ der Steuerdaten den Wert »1« hat Jede der Steuerdaten Da, Db und Dc wird selektiv als »1« in
Übereinstimmung mit der vorher beschriebenen Tabelle II erhalten.
Um eine Polygonlinienapproximation unter Benutzung der Ausführungsform der Fig. 16 zu erhalten, wie sie
in Fig. 17 gezeigt ist wird der Knickpunkt zuerst aufgrund der Kurve bestimmt die durch eine Polygonlinie
approximiert werden soll, d.h. die D-Kurve. Es wird dann das Verhältnis (Sout—Vb)/(Sin—Vb) an diesem
Knickpunkt bestimmt d. h. es können oca', ΛΑ'und λ2 bestimmt werden. Da die Schrittzahl von der Schrittzahl,
die *2 entspricht, zur Schrittzahl am Ende der D-Kurve, d. h. 2"+5 den Wert 2"-' — 1 hat, können die Schrittzahlen,
die cca', «ft'und ocl entsprechen, entsprechend bestimmt werden. Danach werden die Widerstandswerte r 1',
rl', rZ' und r4' der Widerstände 19', 20', 21' und 22' aufgrund der Werte von oca', ab' und ocl und der
Schrittzahlen, die diesen entsprechen, unter Benutzung der Gleichungen (3) und (4) und (3') oder (4') bestimmt
Wird angenommen, daß die Schrittzahlen, die oca', ocb' und ocl entsprechen, als 4,7 bzw. 2"-' +6 ausgewählt
sind und daß die Impedanzwerte der Widerstände rl', rl', r 3' und r4' als R/8,3R/8, ZRIl bzw. 3R ausgewählt
sind, so werden zur Erzielung einer Polygonlinienapproximation wie sie in F i g. 17 gezeigt ist, unter Benutzung
der Ausführungsform der Fig. 16 die Kontrolldaten b\ bis b„ und Da, Db, Dc und Dd als Reaktion auf ein
Anwachsen der Schrittzahlen und in Übereinstimmung mit den Tabelle III gegebenen Daten geändert.
Steuerdaten
b, b2
Steuerdaten Da, Db oder Dc ausgewählt als »1«
O | O | O | O | O | — |
1 | O | O | O | O* | Da |
O | 1 | O | O | 0 | Da |
1 | 1 | O | O | 0 | Da |
1 | O | O | O | 0 | Db |
O | 1 | O | O | 0 | Db |
1 | 1 | O | O | 0 | Db |
1 | O | O | O | 0 | Dc |
O | 1 | O | O | 0 | Dc |
O | O | 1 | O | 0 | Dc |
1 | 1 | 1 | 1 | 0 | Dc |
O | O | O | O | 1 | Dc, Dd |
1 | 1 | 1 | 1 | 1 | Dc, Dd |
2"+ 5
Da die Betriebsweise der Ausführungsform der Fig. 16 unter Zuhilfenahme der vorhergehenden Beschreibung
im Zusammenhang mit der Schaltung der F i g. 4 und der Ausführungsform der F i g. 12 und unter gleichzeitiger
Benutzung der Tabelle III ohne weiteres verstanden werden wird, wird eine ausführlichere Beschreibung
nicht für notwendig gehalten.
Kurz beschrieben wird der Schalter 23 vom 0. bis 3. Schritt eingeschaltet, und demgemäß wird eine Reihenverbindung
(rl' + r3' + r4) der Widerstände 20,21 und 22 als Ausgangswiderstand (RA)der letzten Stufe und der
Widerstand 19 (r V) als Eingangswiderstand (RB) benutzt. Nur der Schalter 24 ist vom 4. Schritt bis zum 6. Schritt
eingeschaltet, und es wird eine Reihenverbindung (r 3' + r4) der Widerstände 21 und 22 als Ausgangswiderstand
(RA)der Stufe und eine Reihenverbindung (rl' + rT) der Widerstände 19 und 20 als Eingangswiderstand (RB)
verwendet. Nur der Schalter 25 ist vom 7. Schritt bis zum (2"~' + 5)-ten Schritt eingeschaltet, und der Widerstand
22 fr4) wird als Ausgangswiderstand (RA) der letzten Stufe verwendet, während eine Reihenschaltung
(r\' + r2' + r3') der Widerstände 19, 20 und 21 als Eingangswiderstand (RB) verwendet wird. Die Schalter 25
und 26 werden gleichzeitig vom Schritt 2"-'+6 bis zum Schritt 2" eingeschaltet, und der Ausgangswiderstand
(RA)der letzten Stufe wird 0, und es wird eine Serienschaltung (r V + r T + r 3') der Widerstände 19,20 und 21 als
Eingangswiderstand (RB) verwendet. Beim Einschalten der Schalter 23,24,25 und 26 werden die Steuerdaten b\
bis b„ in der Reihenfolge wie bei der Ausführungsform der F i g. 12 geändert, während die Steuerdaten auf einen
besonderen Wert plötzlich geändert werden, wenn die Schalter 23, 24 und 25 eingeschaltet werden, wie dies in
Tabelle III gezeigt ist. Es kann daher, wie in F i g. 17 gezeigt, eine genauere Polygonlinienapproximation bezug-
Hch der D-Kurve erhalten werden.
Die Impedanzwerte rl', r2\ r3' und r4' einer Vielzahl von Widerständen 19', 20', 21' und 22", die in Reihe
'■ geschaltet sind, können geändert werden. In einem solchen Falle werden die entsprechenden Schalter 23.24,25
, und 26 nacheinander alleine eingeschaltet und irgendeiner oder mehrere der vier Schalter, z. B. nur Schalter 24
ν wird eingeschaltet oder wieder abgeschaltet als Reaktion auf das letzte Bit der Steuerdaten.
Indem leichte Änderungen an irgendeiner der vorher beschriebenen Ausführungsformen vorgenommen
: werden, kann auf im wesentlichen die gleiche Weise nicht nur eine Polygonlinienapproximation der A-Kurve
' oder der D-Kurve der F i g. 3B erreicht werden, sondern auch eine Polygonlinienapproximation der C-Kuve und
ι der E-Kurve.
\_, In Fig. 18 ist schematisch eine Abwandlung der Ausführungsform der Fig. 16 gezeigt Bei der gezeigten
Ausführungsform werden Widerstände 19', 201' und 21', die parallelgeschaltet sind, als Eingangswiderstand der
!. letzten Stufe verwendet wobei die Widerstände 19', 20' und 21' so ausgewählt sind, daß sie Impedanzwerte r 1',
1 r2' bzw. r3' haben. Ein Anschluß jeder dieser Widerstände 19', 20' und 21' ist gemeinsam mit dem Schalter Sn
ί verbunden. Der andere Anschluß jeder dieser Widerstände 19', 20' und 21' ist gemeinsam über Schalter 23', 24'
V bzw. 25' mit dem Ausgangsanschluß 6 verbunden. Der Widerstand 27 und der Widerstand 28, der durch den
r. Schalter 26' mit dem Widerstand 27 parallel geschaltet ist werden als Ausgangswiderstand der letzten Stufe
1 verwendet Bei der gezeigten Ausführungsfonn sind die Impedanzwerte der Widerstände 19', 20' und 21' so
i ausgewählt daß die Beziehung r 1'
> r 2' > r 3' gilt Die Schalter 23', 24' und 25' werden an- oder abgeschaltet als
I Reaktion auf die Steuerdaten Da, Db bzw. Dc, die vom Steuerdatengenerator 30 (F i g. 16) erhalten werden. Der
i Schalter 26' wird durch die Steuerdaten Dd an- oder abgeschaltet
i; Nehmen die Steuerdaten Da den Wert »1« an und wird der Schalter 23' eingeschaltet, so wird der Widerstand
19' (rY) als Eingangswiderstand (RB) der letzten Stufe wirksam. Wird der Schalter 24' oder 25' eingeschaltet, so
wird auf ähnliche Weise der Widerstand 20' (r 2') oder der Widerstand 21' (r 3') als Eingangswiderstand (RB) der
letzten Stufe wirksam. Der Schalter 26' wird abgeschaltet während das letzte Bit b„ der Steuerdaten b\, tn,. ■., b„
den Wert »0« hat Nimmt das letzte Bit bn den Wert »1« an, so wird der Schalter 26' angeschaltet wodurch eine
Parallelschaltung der Widerstände 27 und 28 als Ausgangswiderstand (RA) der letzten Stufe wirksam wird. Auf
; diese Weise wird eine Polygonlinienapproximation der /4-Kurve oder der D-Kurve erhalten.
Die Ausführungsform der F i g. 18 kann so abgewandelt werden, daß die Schalter 23', 24' und 25' anfänglich
alle eingeschaltet werden und daß danach der Schalter 23' abgeschaltet wird, worauf dann anschließend der
Schalter 24' abgeschaltet wird, indem die Steuerdaten entsprechend geändert werden. In einem solchen Falle ist
es notwendig, die Impedanzwerte r 1', r 2' und r 3' der Widerstände 19,20 und 21 entsprechend zu ändern.
:,· Durch Änderung der Impedanzwerte rl', rl' und r3' der Widerstände 19', 20' und 21' ist es möglich, den
:,· Durch Änderung der Impedanzwerte rl', rl' und r3' der Widerstände 19', 20' und 21' ist es möglich, den
; Widerstand 28 und den Schalter 26' wegzulassen. In diesem Fall kann irgendeiner oder mehrere der drei Schalter
i, 23', 24' und 25' als Reaktion auf das letzte Bit der Steuerdaten an- oder abgeschaltet werden.
f. Im allgemeinen ist das R—2R-Widerstands-Netzwerk aufgebaut, wie dies im Block 5 der F i g. 1 gezeigt ist, an
t den die vorbestimmte Spannung Vb oder das Eingangssignal Sin durch die Schalterschaltung 4 angelegt ist. Der
f? Gegenstand der Anmeldung würde sich jedoch nicht ändern, sogar wenn der Aufbau geändert würde, wie dies in
ι ■ F i g. 19 gezeigt ist Bei der Ausführungsform der F i g. 19 sind 2 Widerstände Rc und Rd mit Impedanzwerten,
ρ deren Summe den Wert 2R hat parallel mit dem Eingangswiderstand IR geschaltet, wobei der Widerstand Rc
|f, mit Erdpotential über einen Schalter S/3 verbunden ist und der Widerstand Rd mit einer vorbestimmten
'J Spannung Vq versorgt wird, indem dieser Widerstand Rdm'w der Spannung Vdüber einen Schalter S/2 verbun-
;, den ist. Die Schalter S/2 und S/3 sind gleichwirkend verbunden, und der Schalter Sn wird an- oder abgeschaltet,
% wenn beide Schalter S/2 und 5/3 durch die Steuerdaten b\ bis b„ an- oder abgeschaltet werden.
i, Bei der Ausführungsform der Fig. 19 kann, indem auf den Eingangswiderstand 2R verzichtet wird, das
1 Eingangssignal Sin über die Widerstände Äcund /Wangelegt werden.
Die Erfindung kann nicht nur auf ein solches Signaldämpfungsnetzwerk angewendet werden, wie es bei der
Ausführungsform der F i g. 4 gezeigt bei der das analoge Eingangssignal Sin an den Eingangsanschluß 1 und die
Υ Vorspannung Vb an den Eingangsanschluß 2 angelegt werden, sondern auch auf ein Signaldämpfungsnetzwerk,
';.;■ bei dem der Eingangsanschluß 2 mit Ei'dpotential und der Eingangsanschluß 1 mit einer Bezugsspannung
\; beaufschlagt werden. Die Schalter Si, S2, ...,Sn und die Schalter 9,10,11 und 12 der Schalterkreise können durch
[;■ analoge Schalter realisiert werden.
Hierzu 9 Blatt Zeichnungen
Claims (16)
1. Dämpfungsnetzwerk vom Leitertyp, das folgende Merkmale aufweist:
a) eine Vielzahl (π—λ) von leiterförmig angeordneten Stufen mit je einem Eingangswiderstand (2R) und
einem Ausgangswiderstand (R), wobei der Ausgangswiderstand den halben Impedanzwert des Eingangswiderstands
hat;
b) eine weitere (n) mit den leiterförmig angeordneten Stufen in Reihe geschaltete, das Leiternetzwerk
fortsetzende Stufe mit einem Eingangswiderstand und einem Ausgangswiderstand; wobei jede der η
ι ο Stufen einen Eingangsanschluß für ein Signal aufweist;
c) einen Ausgangsanschluß für die Ausgangssignale des Leiternetzwerks;
d) Einrichtungen (2) zum Anlegen eines vorbestimmten Potentials (Vb) an das Leiternetzwerk (50);
e) Einrichtungen zum Anlegen eines Eingangssignals an das Leiternetzwerk;
f) erste Steuerdaten mit einer Vielzahl (n) von Bits liefernde Einrichtungen;
g) eine Vielzahl (n) von auf den Wert jeden Bits reagierenden Schaltern zum Anlegen des vorbestimmten
Potentials oder des Eingangssignals an einen entsprechenden Eingangsanschluß,
da durchgekennzeichnet, daß
h) Eingangswiderstand (8) und/oder Ausgangswiderstand (7) der n-ten Stufe eine Impedanz (RA, RB)
haben, die von der des entsprechenden Eingangswiderstands (2R) bzw. Ausgangswiderstands (R) der
vorhergehenden Stufe (n— 1) verschieden ist; und
i) daß erste Impedanzänderungseinrichtungen (9,10,11,12) vorgesehen sind, die abhängig vom Wert des
i) daß erste Impedanzänderungseinrichtungen (9,10,11,12) vorgesehen sind, die abhängig vom Wert des
letzten Bits (b„) der ersten Steuerdaten den Impedanzwert (RA, RB) mindestens eines der beiden
Widerstände (Eingangswiderstand 8, Ausgangswiderstand 7) der letzten Stufe auf einen von mehreren
vorgebenen Werten einstellen.
2. Dämpfungsnetzwerk nach Anspruch 1, dadurch gekennzeichnet, daß der Eingangswiderstand der letzten
Stufe zwei Widerstände (81,82) aufweist, und
daß die ersten Impedanzänderungseinrichtungen einen Schalter (9) aufweisen, der abhängig vom Wert des
letzten Bits (b„) der ersten Steuerdaten selektiv einen der beiden Widerstände (81,82) wirksam werden läßt.
3. Dämpfungsnetzwerk nach Anspruch 1,
dadurch gekennzeichnet, daß
dadurch gekennzeichnet, daß
der Ausgangswiderstand der letzten Stufe zwei Widerstände (71,72) aufweist, und
daß die ersten Impedanzänderungseinrichtungen einen Schalter (10) aufweisen, der abhängig vom Wert des
letzten Bits (b„) der ersten Steuerdaten selektiv einen der beiden Widerstände (71,72) wirksam werden läßt.
4. Dämpfungsnetzwerk nach Anspruch 1,
dadurch gekennzeichnet, daß
dadurch gekennzeichnet, daß
der Ausgangswiderstand der letzten Stufe zwei an einem ihrer Anschlüsse miteinander verbundene Widerstände
(71,72') auf weist, und
daß die ersten Impedanzänderungseinrichtungen einen Schalter (11) aufweisen, durch den abhängig vom
Wert des letzten Bits (b„) der ersten Steuerdaten zu einem der beiden Widerstände (71) der andere (72')
parallel geschaltet werden kann.
5. Dämpfungsnetzwerk nach Anspruch 1,
dadurch gekennzeichnet, daß
dadurch gekennzeichnet, daß
der Ausgangswiderstand und der Eingangswiderstand der letzten Stufe drei Widerstände (T, 8' und 78)
aufweisen, die in Reihe geschaltet sind, und
daß die ersten Impedanzänderungseinrichtungen einen Schalter (12) aufweisen, der mit einem (78) der drei
Widerstände parallel geschaltet ist und abhängig vom Wert des letzten Bits (b„) der ersten Steuerdaten
so selektiv diesen Widerstand (78) wirksam werden läßt.
6. Dämpfungsnetzwerk nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß
dadurch gekennzeichnet, daß
zweite Impedanzänderungseinrichtungen (23,24,25; 23', 24', 24'), die abhängig vom Wert des letzten Bits (b„)
der ersten Steuerdaten den Impedanzwert (RA, RB) von Eingangswiderstand (8) und/oder Ausgangswiderstand
(7) auf einen von mehreren vorgebene Werten einstellen, und
daß zweite Steuerdaten (Da, Db, Dc) für die Impedanzänderungseinrichtungen liefernde Einrichtungen (30)
vorgesehen sind, wobei durch die zweiten Steuerdaten die Aufeinanderfolge der ersten Steuerdaten während
der schrittweisen Änderung der Dämpfung geändert wird.
7. Dämpfungsnetzwerk nach Anspruch 6,
dadurch gekennzeichnet, daß
dadurch gekennzeichnet, daß
der Eingangswiderstand der letzten Stufe eine Vielzahl von Widerständen (19, 20, 21, 22; 19', 20', 21')
aufweist und
daß die zweite Impedanzänderungseinrichtung durch die zweiten Steuerdaten (Da, Db, Dc) gesteuerte
Schalter (23,24,25; 23', 24', 25') zum Auswählen wenigstens eines dieser Widerstände aufweist.
8. Dämpfungsnetzwerk nach Anspruch 7,
dadurch gekennzeichnet, daß
P der Eingangswiderstand der letzten Stufe eine Vielzahl von Widerständen (19, 20, 21, 22) aufweist, die in
Reihe geschaltet sind, und
daß die zweiten Impedanzänderungseinrichtungen durch die zweiten Steuerdaten Da, Db, Dc) gesteuerte
Schalter (23, 24, 25) aufweisen, die jeweils mit einem Anschluß dieser Widerstände (19, 20, 21) und dem
Ausgangsanschluß (6) verbunden sind.
9. Dämpfungsnetzwerk nach Anspruch 7,
dadurch gekennzeichnet, daß der Eingangswiderstand der letzten Stufe eine Vielzahl von Widerständen (19', 20', 2Γ) aufweist, die parallel
geschaltet sind, wobei ein Anschluß dieser Widerstände gemeinsam an den Signaleingangsanschluß und der
andere Anschluß dieser Widerstände gemeinsam an den Signalausgangsanschluß (6) angeschlossen ist, und
daß die zweite Impedanzänderungseinrichtung durch die zweiten Steuerdaten (Da, Db, Dc) gesteuerte
Schalter (23', 24', 25') aufweist, die jeweils zwischen einen Anschluß der Widerstände und den Signaleingangsanschluß
oder den Signalausgangsanschluß (6) geschaltet sind.
10. Dämpfungsnetzwerk nach Anspruch 8,
dadurch gekennzeichnet, daß
dadurch gekennzeichnet, daß
die ersten Impedanzänderungseinrichtungen einen oder mehrere durch den Wert des letzten Bits (b„) der
ersten Steuerdaten gesteuerte Schalter (26) aufweisen, die jeweils mit einem Anschluß der Widerstände (19,
20,21,22) und dem Signalausgangsanschluß (6) verbunden sind.
11. Dämpfungsnetzwerk nach Anspruch 9,
dadurch gekennzeichnet, daß
dadurch gekennzeichnet, daß
die ersten Impedanzänderungseinrichtungen einen oder mehrere durch den Wert des letzten Bits (b„) der
ersten Steuerdaten gesteuerte Schalter aufweisen, die jeweils zwischen einen Anschluß der Widerstände (19',
20', 21') und den Signaleingangsanschluß oder den Signalausgangsanschluß (6) geschaltet sind.
12. Dämpfungsnetzwerk nach Anspruch 10 oder 11,
dadurch gekennzeichnet, daß
dadurch gekennzeichnet, daß
der oder die Schalter der ersten Impedanzänderungseinrichtungen und die Schalter (23,24, 25; 23', 24', 25')
der zweiten Impedanzänderungseinrichtungen einen oder mehrere gemeinsame Schalter aufweisen.
13. Dämpfungsnetzwerk vom Leitertyp, das folgende Merkmale aufweist:
a) eine Vielzahl (n—\) von leiterförmig angeordneten Stufen mit je einem Eingangswiderstand (2R) und
einem Ausgangswiderstand (R), wobei der Ausgangswiderstand den halben Impedanzwert des Eingangswiderstands
hat;
b) eine weitere (n) mit den leiterförmig angeordneten Stufen in Reihe geschaltete, das Leiternetzwerk
fortsetzende Stufe mit einem Eingangswiderstand und einem Ausgangswiderstand; wobei jede der η
Stufen einen Eingangsanschluß für ein Signal aufweist;
c) einen Ausgangsanschluß für die Ausgangssignale des Leiternetzwerks;
d) Einrichtungen (2) zum Anlegen eines vorbestimmten Potentials (Vb)an das Leiternetzwerk (50);
e) Einrichtungen zum Anlegen eines Eingangsignals an das Leiternetzwerk;
f) erste Steuerdaten mit einer Vielzahl (n) von Bits liefernde Einrichtungen;
g) eine Vielzahl (n) von auf den Wert jeden Bits reagierenden Schaltern zum Anlegen des vorbestimmten
Potentials oder des Eingangssignals an einen entsprechenden Eingangsanschluß,
dadurch gekennzeichnet, daß
h) Impedanzänderungseinrichtungen (16,17,18; 23,24,25; 23', 24', 25') vorgesehen sind, die abhängig vom
Wert des letzten Bits (b„) der ersten Steuerdaten den Eingangswiderstand und/oder Ausgangswiderstand
der letzten Stufe auf einen von mehreren vorgegebenen Werten einstellen; und
i) zweite Steuerdaten (Da, Db, Dc) für die Impedanzänderungseinrichtungen (30) vorgesehen sind, wobei
durch die zweiten Steuerdaten die Aufeinanderfolge der ersten Steuerdaten bei schrittweiser Änderung
der Dämpfung geändert wird; wobei
j) die Änderung des Dämpfungsverhältnisses pro Schritt mit wachsender Schrittzahl geändert wird.
14. Dämpfungsnetzwerk nach Anspruch 13,
dadurch gekennzeichnet, daß
dadurch gekennzeichnet, daß
der Eingangswiderstand der letzten Stufe eine Vielzahl von Widerständen (13,14,15; 19,20,21,22) aufweist,
die in Reihe geschaltet sind,
daß die Impedanzänderungseinrichtungen durch die zweiten Steuerdaten (Da, Db, Dc) gesteuerte Schalter
(16,17,18; 23, 24, 25) aufweisen, die jeweils zwischen einen Anschluß der Widerstände und den Signalausgangsanschluß
(6) geschaltet sind.
15. Dämpfungsnetzwerk nach Anspruch 13,
dadurch gekennzeichnet, daß
dadurch gekennzeichnet, daß
der Eingangs widerstand der letzten Stufe eine Vielzahl von Widerständen (19', 20', 2V) aufweist, die parallel
geschaltet sind und von denen jeweils ein Anschluß gemeinsam mit dem Signaleingangsanschluß und der
andere Anschluß gemeinsam mit dem Signalausgangsanschluß (6) verbunden ist, und daß die Impedanzänderungseinrichtungen durch die zweiten Steuerdaten (Da, Db, Dc) gesteuerte Schalter
(23', 24', 25') aufweisen, die jeweils zwischen einen Anschluß der Widerstände und den Signaleingangsanschluß
oder den Signalausgangsanschluß (6) geschaltet sind.
16. Dämpfungsnetzwerk nach Anspruch 14,
dadurch gekennzeichnet, daß
dadurch gekennzeichnet, daß
der Eingangswiderstand der letzten Stufe eine Vielzahl von Widerständen (13,14,15) aufweist, die in Reihe
geschaltet sind und eine Gesamtimpedanz von 2R haben und daß der Ausgangswiderstand der letzten Stufe
einen Impedanzwert von R hat.
Die Erfindung betrifft ein Dämpfungsnetzwerk vom Leitertyp nach dem Oberbegriff der Patentansprüche 1
und 13.
In F i g. 1 ist in schematischer Form ein Beispiel eines Signaldämpfungsnetzwerkes dargestellt, das ein konven- V
ω tionelles Netzwerk in Form einer Leiter vom R—2/?-Typ verwendet und das bekannt ist aus Toshiba Integrated
Circuit Data Book, 79.2, Tokyo Shibaura Electric Co, Ltd, S. 706, 2. Absatz in Verbindung mit Fig. 1 —87 auf S.
707. An einen Eingangsanschluß 1 wird ein Analogeingangssignal Sin, und an den anderen Eingangsanschluß 2 >
wird eine Vorspannung Vb angelegt. Das leiterförmige Netzwerk 5 weist eine Vielzahl von Stufen auf, und zwar
in der gezeigten Ausführungsform η Stufen, von denen jede die Kombination eines Eingangswiderstandes 2R ) )
und eines Ausgangswiderstandes R aufweist. Ein Schalterkreis 4 weist Schalter S\ bis Sn auf, die Signaleingangsanschlüssen
der entsprechenden Stufen des leiterförmigen Netzwerkes 5 entsprechen. Dieser Schalterkreis wird ;
durch digitale Steuerdaten gesteuert, die von einem Steuerdatengenerator 3 erhalten werden. Ein Ausgangssignal
Sout, das mit dem Ausgangs/Eingangsverhältnis verknüpft ist, das durch die digitalen Steuerdaten bestimmt
werden kann, wird an einem Ausgangsanschluß 6 vom Leiternetzwerk 5 erhalten. ;
Bei einem Signaldämpfungsnetzwerk, das ein R—2Ä-Netzwerk vom Typ einer Leiter aufweist, ist das Verhältnis
des Ausgangs (Sout— Vb)zum Eingang (Sin— Wodurch die folgende Gleichung(l) bestimmt:
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6918081A JPS57183113A (en) | 1981-05-07 | 1981-05-07 | Resistance network |
JP6918181A JPS57183114A (en) | 1981-05-07 | 1981-05-07 | Signal attenuator |
JP8599181A JPS57201313A (en) | 1981-06-03 | 1981-06-03 | Signal attenuator |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3216828A1 DE3216828A1 (de) | 1982-12-09 |
DE3216828C2 true DE3216828C2 (de) | 1986-05-22 |
Family
ID=27299975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3216828A Expired DE3216828C2 (de) | 1981-05-07 | 1982-05-05 | Dämpfungsnetzwerk vom Leitertyp |
Country Status (2)
Country | Link |
---|---|
US (1) | US4468607A (de) |
DE (1) | DE3216828C2 (de) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4521765A (en) * | 1981-04-03 | 1985-06-04 | Burr-Brown Corporation | Circuit and method for reducing non-linearity in analog output current due to waste current switching |
US5382909A (en) * | 1983-06-30 | 1995-01-17 | Raychem Corporation | Method for detecting and obtaining information about changes in variables |
US5015958A (en) * | 1983-06-30 | 1991-05-14 | Raychem Corporation | Elongate sensors comprising conductive polymers, and methods and apparatus using such sensors |
US4625332A (en) * | 1985-04-01 | 1986-11-25 | The United States Of America As Represented By The Secretary Of The Navy | Programmable time varying attenuator |
AU601369B2 (en) * | 1985-06-12 | 1990-09-13 | Raychem Corporation | Hydrocarbon sensor |
US4668932A (en) * | 1985-07-26 | 1987-05-26 | Xicor, Inc. | Nonvolatile reprogrammable electronic potentiometer |
US5084667A (en) * | 1985-07-26 | 1992-01-28 | Xicor, Inc. | Nonvolatile nonlinear programmable electronic potentiometer |
US4931988A (en) * | 1986-11-19 | 1990-06-05 | Ricoh Company, Ltd. | Communication apparatus with a remotely adjustable signal level function |
WO1988009581A1 (en) * | 1987-05-26 | 1988-12-01 | Xicor, Inc. | A nonvolatile nonlinear reprogrammable electronic potentiometer |
JPH01225224A (ja) * | 1988-03-03 | 1989-09-08 | Pioneer Electron Corp | ディジタル・アナログ変換回路 |
US4990868A (en) * | 1988-12-10 | 1991-02-05 | Rockwell International Corporation | Modified progressive impedance ladder network |
US5006735A (en) * | 1990-01-23 | 1991-04-09 | Triquint Semiconductor, Inc. | Method and apparatus for compensating a solid state attenuator |
JP3130528B2 (ja) * | 1990-07-31 | 2001-01-31 | 日本電気株式会社 | ディジタル・アナログ変換器 |
CA2088813C (en) * | 1992-03-02 | 2004-02-03 | Willem G. Durtler | Automatic level control circuit for dual mode analog/digital cellular telephone |
US5339021A (en) * | 1993-02-24 | 1994-08-16 | Analog Devices, Inc. | Cascaded resistance ladder attenuator network |
GB2301501B (en) * | 1994-03-02 | 1998-01-28 | Ind Res Ltd | A resistance network |
JP3677181B2 (ja) * | 1999-09-06 | 2005-07-27 | 株式会社東芝 | 可変抵抗回路及びd/a変換器 |
US6331768B1 (en) | 2000-06-13 | 2001-12-18 | Xicor, Inc. | High-resolution, high-precision solid-state potentiometer |
US6552519B1 (en) | 2001-11-20 | 2003-04-22 | Winbond Electronics Corporation | Variable impedance network for an integrated circuit |
US6788042B2 (en) * | 2001-11-20 | 2004-09-07 | Winbond Electronics Corporation | Variable impedance network for an integrated circuit potentiometer |
US6771053B2 (en) | 2002-02-20 | 2004-08-03 | Catalyst Semiconductor, Inc. | Buffered configurable nonvolatile programmable digital potentiometer |
US6744244B2 (en) * | 2002-04-01 | 2004-06-01 | Winbond Electronics Corporation | Variable impedance network with coarse and fine controls |
JP3657580B2 (ja) * | 2002-07-16 | 2005-06-08 | 株式会社東芝 | 段階的0データ検出ミュート回路 |
US7269239B2 (en) * | 2002-07-31 | 2007-09-11 | Em Microelectronic-Marin Sa | Simple two-wire communication protocol with feedback status |
US7012555B2 (en) | 2003-09-10 | 2006-03-14 | Catalyst Semiconductor, Inc. | Digital potentiometer including at least one bulk impedance device |
US7345611B2 (en) * | 2003-09-10 | 2008-03-18 | Catalyst Semiconductor, Inc. | Digital potentiometer including plural bulk impedance devices |
US7042380B2 (en) * | 2004-06-02 | 2006-05-09 | Catalyst Semiconductor, Inc. | Digital potentiometer with resistor binary weighting decoding |
JP2006295375A (ja) * | 2005-04-07 | 2006-10-26 | Hitachi Metals Ltd | 高周波回路及びこれを用いた通信装置 |
US8502557B2 (en) * | 2006-06-05 | 2013-08-06 | Analog Devices, Inc. | Apparatus and methods for forming electrical networks that approximate desired performance characteristics |
US9356568B2 (en) | 2007-06-05 | 2016-05-31 | Analog Devices, Inc. | Apparatus and methods for chopper amplifiers |
US7986197B2 (en) * | 2008-09-12 | 2011-07-26 | Lonestar Inventions, L.P. | Compact distributed ladder attenuator |
US8253612B2 (en) * | 2009-10-16 | 2012-08-28 | Realtek Semiconductor Corp. | Self-calibrating R-2R ladder and method thereof |
US10720919B2 (en) | 2011-11-16 | 2020-07-21 | Analog Devices, Inc. | Apparatus and methods for reducing charge injection mismatch in electronic circuits |
US8810354B2 (en) | 2013-01-10 | 2014-08-19 | Eaton Corporation | Binary coded decimal resistive load and network |
CN106557105B (zh) * | 2015-09-25 | 2018-10-23 | 鸿富锦精密电子(天津)有限公司 | 电压调节电路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3590366A (en) * | 1969-06-27 | 1971-06-29 | American Optical Corp | Variable attenuator |
US3617959A (en) * | 1970-05-27 | 1971-11-02 | Beltone Electronics Corp | Variable attenuator wherein input signal is switched in response to movement of variable tap |
US3728719A (en) * | 1972-03-20 | 1973-04-17 | Us Navy | R-2r resistive ladder, digital-to-analog converter |
GB1399399A (en) * | 1972-10-14 | 1975-07-02 | Solartron Electronic Group | Attenuators |
IT1004685B (it) * | 1974-01-09 | 1976-07-20 | Indesit | Circuito elettrico attenuatore di segnali |
US3858128A (en) * | 1974-02-04 | 1974-12-31 | Textron Inc | 1 db step attenuator |
US4150366A (en) * | 1976-09-01 | 1979-04-17 | Motorola, Inc. | Trim network for monolithic circuits and use in trimming a d/a converter |
US4349811A (en) * | 1980-07-30 | 1982-09-14 | Analog Devices, Incorporated | Digital-to-analog converter with improved compensation arrangement for offset voltage variations |
DE3070532D1 (en) * | 1980-11-27 | 1985-05-23 | Itt Ind Gmbh Deutsche | Monolithic integratable r-2r network |
-
1982
- 1982-05-04 US US06/374,886 patent/US4468607A/en not_active Expired - Lifetime
- 1982-05-05 DE DE3216828A patent/DE3216828C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE3216828A1 (de) | 1982-12-09 |
US4468607A (en) | 1984-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3216828C2 (de) | Dämpfungsnetzwerk vom Leitertyp | |
DE3613895C2 (de) | ||
DE2059933C3 (de) | Digital-Analog-Umsetzer | |
DE3202789C2 (de) | ||
CH622916A5 (de) | ||
DE1762157C3 (de) | Vorrichtung zum Umsetzen von analogen Signalen, die einer monoton zunehmenden Funktion entsprechen, in digitale Werte. Ausscheidung aus: 1412744 | |
DE1766366A1 (de) | Vorrichtung zur Phasenmessung | |
DE3408550A1 (de) | C-r-typ-d/a-wandler | |
DE2836512C2 (de) | Anordnung zum Vermindern des Störanteils in Videosignalen | |
DE3125250C2 (de) | Analog/Digital-Umsetzer | |
DE60122248T2 (de) | D/A-Wandler des Stromaddierungstyps | |
DE1537188B2 (de) | Anordnung zur Nullpunktsnachregelung eines Coders in Pulscodemodulationssystemen | |
DE1276736B (de) | Schaltung zur Verstaerkungssteuerung | |
DE2348831C3 (de) | Digital-Analogwandler | |
DE2849001C2 (de) | Netzwerk für adaptive Deltamodulation | |
DE3603841C2 (de) | Dämpfungsglied mit niedrigem Rauschverhalten und hoher thermischer Stabilität | |
DE2343092C3 (de) | Programmierbarer Funktionsgenerator | |
DE2756675B2 (de) | Analog/Digital-Wandlereinrichtung | |
EP1353444B1 (de) | Vorrichtung zur Umwandlung eines digitalen Wertes in ein analoges Signal | |
EP0512365A1 (de) | Vorrichtung zur gehörrichtigen Lautstärkesteuerung | |
DE3333067A1 (de) | Schaltungsanordnung zum umwandeln eines digitalen eingangssignals in ein analoges ausgangssignal | |
EP0533245B1 (de) | Multiplizierender Digital-Analog-Umsetzer | |
DE4402952A1 (de) | Verfahren zur Analog - Digital - Wandlung | |
DE19728037B4 (de) | Vorrichtung zur Umsetzung eines Digitalwertes in einen Analogwert | |
DE4106431C1 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP |
|
8328 | Change in the person/name/address of the agent |
Free format text: MOLL, W., DIPL.-PHYS. DR.RER.NAT., 8000 MUENCHEN DELFS, K., DIPL.-ING. MENGDEHL, U., DIPL.-CHEM. DR.RER.NAT. NIEBUHR, H., DIPL.-PHYS. DR.PHIL.HABIL., PAT.-ANW., 2000 HAMBURG |
|
8339 | Ceased/non-payment of the annual fee |