DE3515794A1

DE3515794A1 - Analog-digital-wandlerschaltung

Info

Publication number: DE3515794A1
Application number: DE19853515794
Authority: DE
Inventors: Ulrich Dr.-Ing. 8551 Höchstadt Heute
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1985-05-02
Filing date: 1985-05-02
Publication date: 1986-11-06

Description

Analog-Digital-Wandlerschaltung
Die Erfindung betrifft eine Analog-Digital-Wandlerschaltung mit einer Differenzstufe am Schaltungseingang, deren einem Eingang das Nutzsignal zugeführt wird, einem nachgeschalteten A/D-Wandler und einer Rückkopplung eines Signales aus dem A/D-Wandler auf die Differenzstufe. Derartige Schaltungen dienen zur Digitalisierung von analogen Nutzsignalen.
In der US-PS 2 605 361 ist eine Analog-Digital-Wandlerschaltung beschrieben, bei der das Nutzsignal einer Differenzstufe zugeführt wird, deren Ausgangssignal quantisiert und anschließend in digitale Zahlenwerte codiert wird. Das Ausgangssignal des Quantisierers wird integriert und in der Differenzstufe vom Nutzsignal subtrahiert. Dadurch erhält man am Ausgang des Coders digitale Signale, die die Differenz des aktuellen Wertes des Nutzsignales zum vorhergehenden darstellen.
Soll nun anstelle einer codierten Differenz die gesamte codierte Amplitude digital übertragen werden, so werden Analog-Digital-Wandlerschaltungen mit hoher Geschwindigkeit und großer Genauigkeit gebraucht. Die Herstellung dieser Wandlerschaltungen ist aber schwierig oder zumindest mit hohen Kosten verbunden.
Die Erfindung geht von der Aufgabe aus, eine Analog-Digital-Wandlerschaltung der eingangs genannten Art zu schaffen, die eine schnelle und genaue Digitalisierung ermöglicht und dabei nur kostengünstige Bauteile verwendet.
Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Ausgang des A/D-Wandlers mit einem Eingang einer Additionsstufe verbunden ist, daß am Ausgang der Additionsstufe eine Laufzeitschaltung angeschlossen ist, deren Ausgang über einen D/A-Wandler mit dem zweiten Eingang der Differenzstufe verbunden und über eine nichtlineare Schaltung, die die Amplitudenfehler des D/A-Wandlers nachbildet, auf den zweiten Eingang der Additionsstufe rückgekoppelt ist, wobei an dem Ausgang der Additionsstufe das Ausgangssignal der Analog-Digital-Wandlerschaltung liegt. Durch diesen Aufbau mit sogenannter prädiktiver Rückkopplung ist es möglich, Fehler der einzelnen Bausteine auf digitaler Basis zu korrigieren.
Durch die Prädiktion erfolgt eine Dynamikreduktion am Eingang des A/D-Wandlers, und durch die nichtlineare Schaltung werden die Amplitudenfehler des D/A-Wandlers kompensiert.
Eine einfache Anordnung ergibt sich, wenn die nichtlineare Schaltung aus einem Lesespeicher besteht. Die Genauigkeit der Analog-Digital-Wandlerschaltung wird weiterhin erhöht, wenn die Wandler das Nutzsignal mit gegenüber der für die Abtastung erforderlichen doppelten Grenzfrequenz um einen Faktor erhöhten Frequenz abtasten, und wenn an dem Ausgang der Additionsstufe ein Tiefpaß der Grenzfrequenz angeschlossen ist, dessen Ausgang mit der erforderlichen Abtastfrequenz getastet wird. Die Rückkopplung läßt sich einstellen, wenn an der Laufzeitschaltung eine Multiplikationsstufe zur Multiplikation mit einem konstanten, einstellbaren Faktor angeschlossen ist.
Die Erfindung wird nachfolgend anhand eines in der Zeichnung dargestellten Ausführungsbeispieles näher erläutert.
In der Figur ist ein Blockschaltbild der erfindungsgemäßen Analog-Digital-Wandlerschaltung dargestellt. Das zu digitalisierende Nutzsignal wird einer den Eingang der Wandlerschaltung bildenden Differenzstufe 1 zugeführt, deren Ausgang an einem Analog/Digital-Wandler (A/D-Wandler 2) angeschlossen ist. Das digitale Ausgangssignal des A/D-Wandlers 2 wird einer Additionsstufe 3 zugeführt, die mit einer Laufzeitschaltung 4 und einem Tiefpaß 5 verbunden ist. Das Ausgangssignal der Laufzeitschaltung 4 wird in einer Multiplikationsstufe 6 mit einem Faktor a multipliziert, an derem Ausgang ein Digital/Analog-Wandler (D/A-Wandler 7) und ein Lesespeicher 8, beispielsweise ein PROM, angeschlossen sind. Der Ausgang des D/A-Wandlers 7 ist mit dem zweiten Eingang der Differenzstufe 1 verbunden. Der Ausgang des Lesespeichers 8 ist an dem zweiten Eingang der Additionsstufe 3 angeschlossen. Das Ausgangssignal des Tiefpasses 5 wird über einem Schalter 9 oder einer Schaltstufe dem Ausgang der Analog-Digital-Wandlerschaltung zugeführt.
Das ankommende analoge Eingangssignal wird in dem A/D-Wandler 2 abgetastet, der mit einer gegenüber der für die Abtastung erforderlichen doppelten Grenzfrequenz 2fg um einen Faktor F erhöhten Frequenz F.2fg betrieben wird.
Die digitalen Daten werden dann dem digitalen Tiefpaß 5 mit der Grenzfrequenz fg zugeführt und anschließend von dem Schalter 9 mit der doppelten Grenzfrequenz 2fg, der gewünschten Abtastfrequenz, getastet. Aufgrund dieser Unterabtastung wird das Rauschen, hervorgerufen durch Quantisierungsfehler, reduziert.
Zur weiteren Verringerung der Fehler der Analog-Digital-Wandlerschaltung wurde eine sogenannte rückwärts-prädiktive Schaltung verwendet. Die digitalen Daten des A/D-Wandlers 2 werden weiterhin über die Additionsstufe 3 der Laufzeitschaltung 4 zugeführt, die eine Verzögerung um die Prädiktorzeitkonstante 1/F.2fg bewirkt. In der nachfolgenden Multiplikationsstufe 6 wird das nunmehr verzögerte Prädiktionssignal mit einem Faktor, dem Prädiktionskoeffizienten, multipliziert, durch den sich die Restdifferenz des Nutzsignales einstellen läßt. Dieser Prädiktionskoeffizient kann kleiner oder gleich 1 sein.
Das digitale Signal der Multiplikationsstufe 6 wird in dem D/A-Wandler 7, der mit der gleichen erhöhten Abtastfrequenz Fe2fg wie der A/D-Wandler 2 betrieben wird, in ein analoges Signal umgewandelt, das von dem Nutzsignal am Eingang subtrahiert wird. Dadurch ergibt sich eine Dynamikreduktion am Eingang des A/D-Wandlers 2, so daß bei optimal gewähltem Prädiktorkoeffizienten, insbesondere auch wegen der erhöhten Abtastrate, der A/D-Wandler 2 deutlich weniger ausgesteuert wird, als es durch das Nutzsignal erfolgen würde. Dadurch weisen die digitalen Daten des A/D-Wandlers 2 "führende Nullen" auf, die weggelassen werden können. Das bedeutet aber, daß bei gleicher Wortlänge des A/D-Wandlers 2 eine erheblich genauere Abstufung der digitalen Daten erfolgt.
Ein weiterer Fehler entsteht in der analogen Ausgangsstufe des D/A-Wandlers 7, da seine Analogstufen nicht exakt im konstanten Abstand liegen, wenn einfache und billige Bausteine verwendet werden sollen. Zur Korrektur dieses Amplitudenfehlers wird das digitale Eingangssignal des D/A-Wandlers 7 einer nichtlinearen Schaltung zugeführt, die die Amplitudenfehler des D/A-Wandlers 7 nachbildet.
Diese ist im dargestellten Beispiel durch einen programmierbaren Lesespeicher 8 (PROM) realisiert, der die Ungenauigkeit des D/A-Wandlers 7 nachbildet. Die digitalen Daten bilden die Adressen zu dem Lesespeicher 8, der daraufhin nicht-äquidistante Worte liefert, die mit einer genügend großen Stellenzahl dargestellt sind und der analogen Abstufung des D/A-Wandlers 7 entsprechen. Dadurch heben sich die Amplitudenfehler des D/A-Wandlers 7 auf, da sie vom Nutzsignal subtrahiert und durch den Lesespeicher 8 auf digitaler Basis zugeführt werden.
Durch diese Anordnung wurde eine Korrektur der Fehler auf digitaler Basis erreicht, die mit geringem Aufwand beliebig genau realisierbar ist. An kritischen Analogelementen enthält diese Anordnung nur noch die Differenzstufe 1, so daß der mögliche Fehler der Analog-Digital-Wandlerschaltung auf ein Minimum reduziert wurde.
4 Patentansprüche 1 Figur - Leerseite -

Claims

Patentansprüche Analog-Digital-Wandlerschaltung mit einer Differenzstufe (1) am Schaltungseingang, deren einem Eingang das Nutzsignal zugeführt wird, einem nachgeschalteten A/D-Wandler (2) und einer Rückkopplung eines Signales aus dem A/D-Wandler (2) auf die Differenzstufe (1), d a -d u r c h g e k e n n z e i c h n e t , daß der Ausgang des A/D-Wandlers (2) mit einem Eingang einer Additionsstufe (3) verbunden ist, daß am Ausgang der Additionsstufe (3) eine Laufzeitschaltung (4) angeschlossen ist, deren Ausgang über einen D/A-Wandler (7) mit dem zweiten Eingang der Differenzstufe (1) verbunden und über eine nichtlineare Schaltung (8), die die Amplitudenfehler des 0/A-Wandlers (7) nachbildet, auf den zweiten Eingang der Additionsstufe (3) rückgekoppelt ist, wobei an dem Ausgang der Additionsstufe (3) das Ausgangssignal der Analog-Digital-Wandlerschaltung liegt.
2. Analog-Digital-Wandlerschaltung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die nichtlineare Schaltung aus einem Lesespeicher (8) besteht.
3. Analog-Digital-Wandlerschaltung nach Anspruch 1 oder 2, d a d u r c h 9 e k e n n z e i c h n e t , daß die Wandler (2, 7) das Nutzsignal mit gegenüber der für die Abtastung erforderlichen doppelten Grenzfrequenz (fg) um einen Faktor (F) erhöhten Frequenz (F.2fg) abtasten und daß an dem Ausgang der Additionsstufe (3) ein Tiefpaß (5) der Grenzfrequenz (fg) angeschlossen ist, dessen Ausgang mit der erforderlichen Abtastfrequenz (2fg) getastet wird.
4. Analog-Digital-Wandlerschaltung nach den Ansprüchen 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , daß an der Laufzeitschaltung (4) eine Multiplikationsstufe (6) zur Multiplikation mit einem konstanten, einstellbaren Faktor (a) angeschlossen ist.