-
Analog-Digital-Umsetzer Die Erfindung betrifft einen Analog-Digital-Wandler
zur Umsetzung einer analogen Eingangsgröße in-ein dieser entsprechendes (n+t)-stelliges,
dualcodiertes Binärwort nach dem Prinzip der sukzessiven ApproxSmation.
-
Allgemein versteht man unter Analog-Digital-Umsetsung die Ermittlung
der Zahl von Maßeinheiten, die der Analoggröße entsprechen. Aus der Tatsache, daß
der Begriff Maßeinheiten auch den Begriff Vergleichen impliziert, läßt sich das
allen Verfahren zur Analog-Digital-Umsetzung zugrundeliegende Prinzip erkennen.
Dieses läßt sich folgender-ßen ausdrücken: Die unbekannte analoge Eingangsgröße
wird mit einer Analoggröße verglichen, deren Digitalvert bekannt ist.
-
Ist die unbekannte Größe so groß wie die bekannte Größe, dann hat
sie den Digitalwert der bekannten Größe.
-
Eine Vielzahl von Anordnungen zur Analog-Digital-Umsetzung ist bekannt,
wobei jede eigene Vorteile und Nachteile besitzt.
-
Die der vorliegenden Erfindung zugrunde liegende Aufgabe war es, einen
Analog-Dil gi1tal-Umsetzer zu entwickeln, derbei hinlänglicher Genauigkeit und maximaler
Umsetzge schwindigkeit relativ einfach und billig .aufzubauen ist, und der keinen
externen Taktgeber für die Umsetzung der unbetkannten Analoggrößet in ein ihr entsprechendes
Binärwort benötigt.
-
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß jedem Bit
des Binärworts eine der Wertigkeit des jeweiligen Bits entsprechend bewer$è*e Vergleichsschaltung
zugeordnet ist, deren Ausgang zwei stabiles die Binärwerte "0" r0 oaer "L" repräsentierende
Stellungen einnehmen kann, und die die jeweils an einem Eingang gleichzeitig anliegende
analoge Eingangsgröße mit einer an einem zweiten Eingang anliegenden Vergleichsgröße
vergleicht1 welche ihrerseits aus einer der Wertigkeit der jeweiligen Vergleichsschaltung
entsprechenden Bezugsgröße und aus den binären Ausgsngssignalen der Jeweils höherwertigen
Vergleichsschaltungen gebildet wird, so daß diese im atabilen Zustand das der analogen
Eingangsgröße entsprechende Binärwort darstellen.
-
Weitere Merkmale der Erfindung ergeben sich aus den Unteransprüchen.
Die Einzelheiten werden anhand der folgenden Beschreibung und der Zeichnungen näher
erläutert.
-
Fig. i zeigt das Prinzipschaltbild des Analog-Digital-Wandlers gemäß
der Erfindung; Fig. 2 zeigt ein Anwendungsbeispiel für den Analog-Digital-Wandler
gemäß der Erfindung; Fig. 3 zeigt ein Ausführungsbeispiel der Anordnung nach Fig.
1.
-
Die Fig. 1 zeigt die prinzipielle Anordnung des Analog-Digital-Wandlers
gemäß der Erfindung, wobei die unbekannte analoge Eingangsgröße X durch ein vierstelliges
Binärwort dargestellt werden soll. Die den Bits zugeordneten Vergleichsschaltungen
seien an sich bekannte Komparatoren Ki, die ein Ausgangssignal dann, und nur dann
abgeben, wenn die am einen Eingang e1 anliegende analoge Eingangsgröße X größer
ist als die am zweiten Eingang e2 anliegende Vergleichsgröße Vi (i = O, 1, 2, 3),
(i sei die Wertigkeit der Bits und kann die Werte 0, 1, 2 und 3 annehmen). Dieses
Ausgangssignal 2i sei die binäre Größe "L". Für den Fall, daß die analoge Eingangsgröße
X kleiner ist als die Vergleichßgröße-Vi, wird kein Ausgangssignal abgegeben; dies
sei der der binären Größe "0" entsprechende Zustand. Gemäß der Erfindung wird die
Vergleichsgröße Vi für die Komparatoren Ki aus einer der Wertigkeit i des jeweiligen
Komparators Ki entsprechenden Bezugsgröße B und aus den Ausgangssignalen 2i der
jeweils
höherwertigen Komparatoren Ki (i = 1, 2, 3) gebildet. Betrachtet
man zunächst den höchstwertigen Komparator K3, so liegt dessen Vergleichsgröße V3
durch die Bezugsgröße B3 fest, da keine höherwertigeren Komparatoren vorgesehen
sind (i<3).
-
Für den Fall, daß die umzusetzende Analoggröße X größer ist als diese
Bezugsgröße B3, wird an allen Ausgängen eine binäre 'tL" anstehen. Dieses Ausgangssignal
2i wirkt nun jeweils auf die niederwertigeren Komparatoren Ki (i = 0, 1, 2) in der
Weise, daß die eigene -Bezugsgröße additiv zu den Bezugsgrößen der niederwertigeren
Komparatoren Ki erscheint. Dazu ist es notwendig, die binären Ausgangssignale 2i
in eine analoge Größe umzuwandeln. Diese Umwandlung wird mit bekannten Digital-Analog-Wandlern
DAU durchgeführt, deren analoges Ausgangssignal jeweils um die Bezugsgröße Bi des
betreffenden Komparators selbst erhöht, die an dessen Eingang wirksame Vergleichsgröße
Vi ist. Damit kann der Fall eintreten, daß die neuen Vergleichsgrößen Vi der niederwertigeren
Komparatoren K größer, sind als die~umzusetzende Analoggröße X. Am Ausgang der betreffenden
Komparatoren erscheint dann ein der binären Größe "0" entsprechendes Signal, wodurch
nachfolgend wieder eine neueVergleichsgröße Vi gebildet wird. Da in allen sich entsprechenden
Teilen des Analog-Digital-Wandlers gleiche aktive Bauelemente und identische Komparatoren
verwendet werden, erscheint jeweils gleichzeitig.eine neueBinärkombination an den
Ausgängen der Komparatoren Ki und es wird auch Sets gleichzeitig eine neue Vergleichsgröße
Vi gebildet.
-
Somit taktet sich der Analog-Digital-Wandler gemäß der Erfindung selbst.
-
Jeder Eigen-Takt wird zeitlich von den Durchlaufzeiten der Digital-Analog-Umsetzer
DAU bzw. der Komparatoren Ki bestimmt. Nimmt man die Summe dieser Durchlaufzeiten
mit At an, so ergibt sich aufgrund der Tatsache, daß im ungünstigsten Fall n Eigen-Takte
für die Umsetzung der Analoggröße X in das entsprechende Binärwort notwendig sind,
eine maximale Umsetzzeit von t = n at.
-
In Fig. 2 ist schematisch dargestellt, wie ein Umsetzvorgang abläuft.
Es ist eine Zahlengerade dargestellt, die dem Dual-Code entsprechend unterteilt
ist. Der Meßbereich für die umzusetzende Analoggröße X liegt zwischen den Binärkombinationen
O 0 0 0 und L L L L entsprechend den vier verwendeten Komparatoren. In Fig. 2a sind
die den einzelnen Komparatoren zugeordneten Bezugsgrößen B. dargestellt, die im
Verhältnis der binären Gewichte 20 ...23 zueinander stehen. Wird nun eine Analoggröße
X angelegt, die größer ist als die größte Bezugsgröße B3, so stellen sich zunächst
alle Komparator-Ausgänge auf binär "L" ein. Diese Ausgangssignale werden für die
niederwertigeren Komparatoren in ein Analogsignal umgesetzt, das zusammen mit der
Bezugsgröße B des jeweiligen Komparators Ki die neue Vergleichsgröße Vi ergibt.
Diese Vergleichsgrößen V sind in Fig. 2b dargestellt. Es ist ersichtlich, daß die
Vergleichsgrößen
Vi der drei niederwertigeren Komparatoren Ki (i = 0, i, 2) größer sind als die Analoggröße
X, so daß sich die Binärkombination O 0 O L'ergibt. Nunmehr wird jeweils eine neue
Vergleichsgröße Vi gebildet, wobei nur die binäre!'L" des höchstwerigen Komparators
K3, umzusetzen ist. Die neuen Vergleichsgrößen Vi sind in Fig. 2c ersichtlich und
ergeben die neue Binärkombination L L O L. Nunmehr werden nochmals neue VergleichsgröXen
Vi gebildet, die Jedoch zu keinem neuen Binärwort führen.
-
Sollte die Summe der Bezugsgrößen der Komparatoren K0, K1 und K2 eventuell
größer sein als die ingegebenQ Analoggröße, so würde sich natürlich ein anderes
Binärwort ergeben. Die Einstellgenauigkeit eines Komparators Ki, dessen Vergl-eichsgröße
V. nur wenig unter oder über der Analoggröße X liegt-, ist grundsätzlich abhängig
von der durch die Zahl n+i der Komparatoren bestimmten Quantisierung des Meßbereichs.
-
In Fig. 3 ist die Anordnung nach F-ig. t detailliert dargestellt.
-
Der Analog-Digital-Wandler ist aus 6 Komparatoren Ko ...K5 0 entsprechend
den binären Gewichten 20 ...2 aufgebaut, und kann beliebig erweitert werden. Die
zu digitalisierende -Analoggröße X sei eine Analogapannung UA und liegt jeweils
gleichzeitig an einem Eingang e1 der Komparatoren Ki an. Diese Analogspannung UA
wird in jedem Komparator .Ki mit einer Vergleichsspannung Vi verglichen, wodurch
je nachdem, ob die
Analogspannung VA größer oder kleiner ist als
die Vergleichsspannung Vi am betreffenden Komparator eine binäre "L" oder "0" abgegeben
wird.
-
Die Vergleichsspannungen Vi werden jeweils'über Transistorschaltungen
gebildet, die an sich nur als Impedanzwandler wirken. Diese Transistorschaltungen
bestehen aus einem in Basisschaltung geschalteten npn-Transistor T1 und einem in
Kollektorschaltung geschalteten npn-Transistor Tz. Unter Zugrundelegung eines Meßbereichs
von beispielsweise -3,28 V bis +6,8 V für ein 6-stelliges Binärwort (dies entspricht
einer Quantisierung in 160 mV-Schritte:.) wird der Transistor T der Basisstufe mit
der Basis an negatives Steuer-Potential UB gelegt. Emitterseitig liegt dieser Transistor
T1 über einen der Wertigkeit des jeweiligen Komparators entsprechenden Bezugswiderstand
RBi an negativem Referenz-Potential -Ui, kollektorseitig über einen für alle Basisstufen
gleichen Kollektorwiderstand RC an positivem Referenz-Potential +U2. Der Kollektor
ist ferner mit der Basis des in Kollektorschaltung betriebenen Transistors T verbunden,
so daß der Kollektorstrom des Basis-2 stufen-Transistors T1 im leitenden Zustand
auch den nachgeschalteten Transistor T2 leitend steuert. Dieser liegt emitterseitig
über einen Emitterwiderstand RE am negativen Bezugspotential -U1 und ist kollektorseitig
mit dPt? positiven Bezugspotential U2 verbunden. hie an den Komparatoren Ki liegende
Vergleichsspannung +U2 ergibt sich somit jeweils aus dem Produkt des Widerstandswertes
des Emitterviderstands RE des Kollektorstufen
-Transistors T2 und
dessen Emitterstrom. Um eine gute Temperaturstabilisierung der Transistoren T1 und
T2 zu erreichen, empfiehlt es, sich, diese eng benachbart anzuordnen. In diesem
Fall ergibt sich bei Temperaturänderungen stets eine für beide Transistoren gleiche
Änderung ihrer Basis-Emitter-Spannungen.
-
Diese Basis-Kollektor-Schaltung bildet für den höchstwertigen Komparator
das Eingangsnetzwerk für den Eingang e2 und legt die Vergleichsspannung V für diesen
Kompara-5 tor K5 fest. Die niederwertigeren Komparatoren enthalten sämtlich eine
äquivalente Schaltung im Eingangskreis, wobei nur jeweils die Bezugswiderstände
RBi dem Gewicht des jeweiligen Komparators angepaßt sind. In erster Ordnung verhalten
sich die Widerstandswerte dieser Bezugswiderstände RBi wie die Gewichte der Komparatoren,
also wie z.B. 32 : 16 s 8 : 4 : 2 : 1, wobei dem Komparator K geringsten Gewichts
der größte Bezugs-0 widerstand RBo zugeordnet ist.
-
Gemäß der vorliegenden Erfindung werden jeweils die binären Ausgangsslgnale
2i der höherwertigen Komparator-en zur Erzeugung der Vergleichsspannungen Vi herangezogen.
Die Ausgangssignale 2i steuern jeweils die Basis eines ebenfalls in Kollektorschaltung
betriebenen npn-Tranaistors T3 an, der emitterseitig-über einen Emitterwiderstand
R an Masse liegt und das Ausgangssignal .åiZabgibt, und der kollektorseitig an einem
zweiten positiven Referenzpotential +U liegt. Uber Begrenzungselemente, die nicht
3 gezeichnet sind, wird nunmehr das am Emitter abgenommene Ausgangssignal äi den
entsprechenden Eingängen der im Eingangskreis der Komparatoren Ki liegenden Digital-Analog-andler
DAU zugeführt. Diese bestehen z.B. aus in Emitterschaltung betriebenen
npn-Transistoren
T4, deren Basen von den begrenzten Ausgangssignalen si' angesteuert werden. Emitterseitig
liegen diese Transistoren am negativen Referenzpotential -U.1 und kollektorseitig
über einen der Wertigkeit der Komparatoren entsprechenden Bewertungswiderstand Ri
am Emitteranschluß des Basisstufen-Transistors T Diese Bewertungswiderstände Ri
sind ebenfalls den binären Gewichten entsprechend abgestuft und ergeben z.B. folgende
Widerstandsreihe: R1 R2 R3 R4 R5 R[#] 1000 500 250 125 62,5.
-
Je nachdem, welche Ausgänge auf binär "L" stehen, werden wie zu Fig.
2 beschrieben, die einzelnen Digital-Analog-Wandler stufen DAU aktiviert oder bleiben
im Ruhezustand. Die Vergleichsspannungen Vi ergeben sich jeweils aus den Überlagerungen
von Bezugsspannung und umgesetzten Binärignalen. Die Bezugswiderstände RBi für die
Bezugsgrößen sind nur in ereter Näherung entsprechend den binären Gewichten i abgestuft.
Zur Erzielung einer hohen Genauigkeit muß man die Leckströme bzw. die Übergangswiderstände
der parallelliegenden Transistoren der'Digital Analog-Wandler berücksichtigen, so
daß diese Bezugswiderstände RBi vorzugsweise als Potentiometerwiderstände ausgebildet
sind.
-
Die Referenzpotentiale müssen so gewählt werden, daß unter Berücksichtigung
der Transistorkennlinien der gewünschte Bereich für die Analogspannung erreicht
werden kann. Es ist
naheliegend, die Versorgungsspannungen der
Komparatoren auszunutzen, so daß im ungiinstigsten Fall nur die Steuerspannung -U
B fiir die Basis des Basisstufen-Transistors T1 und ein Referenzpotential (z.B.
+U2) extern angelegt werden müssen.
-
2 Zum Schutz gegen Instabilitäten der Komparatoren K ist zwischen
deren Ausgang mnd dem Emitteranschluß des Basisstufen-Transistors T1 eine Serienschaltung
aus einem Widerstand R5 und einer Zenerdiode Z vorgesehen, wobei letztere kathodenseitig
mit dem Komparatorausgang verbunden ist. Damit wird dem Analog-Digital-Wandier gemäß'
der.Erfindung eine Hysterese aufgeprägt, die in Grenzfällen ein ständiges Umkippen
des Digitalwertes verhindert.
-
Es wurde ein Analog-Digital-Wandler beschrieben, der relativ einfach
aufzubauen ist, und der bei entsprechender Auswahl der Bauelemente für die Umsetzung
einer Analogspannung in ein 5-stelliges Binärwort weniger als 150 nsec benötigt.
Dies ermöglicht die Anwendung für Rechteckspannungen mit veränderlichen Amplituden,
wie sie z.B. bei Analogschaltern vorkommen.
-
Die Erfindung wurde zwar anhand eines speziellen Systems mit speziellen
Bauelementen und Schaltungsausbildungen beschrieben, kann jedoch auch in anderer
Weise verwirklicht werden.
-
Besonders vorteilhaft, auch im Hinblick auf Temperaturinstabilitäten,
ist die Ausführung in integrierter Bauweise.