DE2511360C3

DE2511360C3 - Seriell-paralleler Analog-Digital-Umsetzer

Info

Publication number: DE2511360C3
Application number: DE2511360A
Authority: DE
Inventors: Jean Marie Plaisirs Aure
Original assignee: Thomson CSF SA
Current assignee: Thales SA
Priority date: 1974-03-15
Filing date: 1975-03-14
Publication date: 1981-07-09
Also published as: US4008468A; IL46794A; FR2264432B1; DE2511360A1; JPS50128449A; GB1501694A; IL46794A0; NL7503066A; IT1032077B; DE2511360B2; FR2264432A1

Description

Kompensationsschaltung, die mit einer Verzögerungsleitung verbunden ist. die das analoge F"ingangssign;il einer /weiten Gruppe von Vergleichern zuführt und die die Verbindung zwischen dem Teil III herstellt, der eine zweite Gruppe von Vergleichern umfaßt mit den dazugehörigen Schaltungen, die die Codierung der analogen Eingangsspannung für die niederwertigen Bits vornehmen, wobei die Kompensationsschaltung des Teiles Il eine Steuerfunktion ausübt.

Diesem schematischen Diagramm des Umsetzers sind noch die Ausgangsschaltungen und die Auswahlsteuening hinzuzufügen

Um die Forderungen nach Genauigkeit uiv.l nach Abtastgeschwindigkeit zu erfüllen, weist der crfindungsgcmiißc Analog-Digital-Umsetzer, der eine Codierung von vier Hits pro Periode durchfühlt, im einzelnen in seinem ersten Teil I eine erste Gruppe 2 von Vergleichern auf. deren Anzahl in der Größenordnung von I ■) liegt und denen das analoge Eingangssignal über >"ημη ί lnAruhrtntuprctiir^pr 1 mit ITmHi¹Mi liliri'hLilUli¹-

reich und großem Ausgangsstrom zugeführt wird. Das erhaltene Signal wird im Verhältnis 1/2 abgeschwächt und den Umgängen der Ii Vergleicher zugeführt. Diese weisen einen zweiten sogenannten Schwcllwerteingang ,inf. Das diesen Schwellwerteingängcn der Vergleiche!· zugeführte Bezugssignal ist in regelmäßige .Spannungsstufen unterteilt mittels eines Widcrstandsnet/es ! . dem eine Bezugsspannung Vref über einen rückgekoppelten Operationsverstärker 3 zugeführt wird.

t 'in Irrtümer in der Codierung zu vermeiden, w ;rd ein einschrittiger oder Gray Code verwendet, tier es ermöglicht, die Ausgangsinformationen der Ii Vergleieher in vier höherwertigcn Bits darzustellen. Dazu ist hinler den Vergleichern eine Stufe 4 erforderlich, die die logische Auswahl durchführt und eine Umc:>dicrungsstufe 5 zur Binärdarstellung der Resultate im Gra>COde. deren vier Ausgänge, und zwar einer pro Bn im Teil Il mit der Kompensationsschaltung verbunden ist und insbesondere in diesem Teil mil einem Digital- Λη,ι log-Umset/cr 6. In diesem Teil II. dessen Bcschreib'.mi: und I unktionsweise weiter unten genauer dargestellt ist. werden die Spannungsschwcllwerte erzeugt, die der /weiten Gruppe 8 der im Teil 3 enthaltenen V er gleicher ziigctuhit werden. woDei (lic npannungssehwciien ,iis Funktion der Resultate der ersten Codierung korrigiert sind.

Der dritte Teil III enthält eine bestimmte Anzahl \on Vergleichern 8. Theoretisch wäre diese Anzahl gleich derjenigen der ersten Gruppe 2. d.h. gleich 15. In der Tat enthält er jedoch 19. um einen Vergleich zwischen den beiden Codierern zu ermöglichen und um mittels der zweiten Gruppe 8 die von der ersten Gruppe stammenden Fehler zu korrigieren. Wie bei der ersten Gruppe sind die Eingangsschwellen der Vergleichcr der zweiten Gruppe in gleichmäßige Stufen unterteilt mittels eines Widerstandsnetzes 7":.

Die Spannungsstufen, die zwischen Schwellwerteingängen zweier aufeinanderfolgender Vergleicher existieren, lassen sich wie folgt bestimmen:

Für die erste Gruppe ist der Abstand

II, =

1 I maximalsignal

2 In

und Pur die zweite Gruppe ist

1 I maximalsisinal I,

if,=

256

Den anderen Eingängen der 19 Vergleichern der zweiten Gruppe wird das im Verhältnis 1/2 abgeschwächte analoge Eingangssignal zugeführt, das während der gesamten Verarbeitungsdauer im ersten Teil des Umsetzers durch eine Verzögerungsleitung 11 verzögert wird.

Wie im ersten Teil sind die Ausgangsinformationen der 19 Vergleicher 8 in der Form eines 5-Bil-Gray-Codes codiert in der Abtastschaltung 9 durch den Einfluß eines Abtastimpulscs, der vor, der Quelle S durch einen schnellen Vergleicher 12 nach Verzögerung in einer Verzögerungsleitung 110 erscheint, wobei deren Verzögerung gleich derjenigen der Verzögerungsleitung 11 ist, die das zu codierende analoge Signal durchläuft. Von den von der Auswahlschaltung 9 gelieferten 5-Grav-Bits stellen vier die niederwertigen Bits des analogen Eingangssignals dar, während das fünfte den von der ersten Gruppe von Vergleichern stammenden fehler repräsentiert. Das fünfte Bit wird gleichzeitig wie die vier höherwertigen Bits einem Addierer 14 zugeführt, der mit der Ausgangsschaltung 15. die die korrigierten höherwertigen Bits liefert, verbunden ist. Die vier von der Auswahlschaltung 9 stammenden Bits werden einem I imcodierer 10 zugeführt, der der Ausgangsschaltung lh die vier niederwertigen Bits des analogen Eingangssignals zuführt.

Es ist festzustellen, daß für eine Korrektur der in der ersten Gruppe eventuell auftretenden Fehler im Schwcllv-erteingang des ersten Vergleichers der ersten Gruppe keineswegs eine Spannung zugeführt wird, die gleich dem Abstand J V· ist und deren Wert oben .ingegeben ist. Ihm wird dagegen eine Spannung .1 Γ L 2,_1 V. zugeführt, wodurch die Korrektur eines doppelten elemcntargewichtigen Fehlers (2.1Γ.·). der durch einen Mangel oder einen Überschuß während der ersten Codierung entsteht, durch die zweite Gruppe ermöglicht wird.

Wie oben dargelegt, spielt die Vorrichtung zur gesteuerten Analogverschiebung, die den Ieil Il des Umsetzers bildet, eine wichtige Rolle, da sie eine schnelle und genaue Funktionsweise des Umsetzers ermöglicht, w ic es nur schwierig oder gar nicht mit den bekannten Umsetzern erreicht wird, die für die verDinuiing zwiseiicn ucii Teilen ! um! ii! νιιΊι_Γι subtrahierenden Operationsverstärker und \btasttorschaltungen aufweisen.

F i g. 2 zeigt die Vorrichtung zur gesteuerten Analogverschiebung. Sie besteht im wesentlichen aus einem Digital-Analog-Umsetzer 6. dessen Ausgang mit dem Ausgang eines rückgekoppelten Operationsverstärkers 7 verbunden ist und dessen negativer Eingang von einer Referenzspannung Vref gespeist wird, währen^ der positive Ausgang über einen Widerstand Λ.-m geerdet ist. Der gemeinsame Ausgang des Operationsverstärkers 7 und des Digital-Analog-Umsetzers 6 ist mit der Teilerkette Ti verbunden, die die 19 Widerstände /?, bis R-> enthält, deren Abgriffe die Schwellwerteingänge der 19 Vergleicher Ci bis G*. die in der Gruppe 8 zusammengefaßt sind, darstellen. Die Werte dieser Widerstände sind im allgemeinen gleich r gew ählt. Die Teüerkette wird von einem einen konstanten Strom / abgegebenen Stromgenerator 17 versorgt: dieser Strom erzeugt in jedem Widerstand der Brücke eine Potentialdifferenz rl. die gleich dem Wert des elementaren Stellengewichts JV? ist. Dadurch sind die Schwellwerteingänge eines jeden der 19 Vergleicher G bis Gj entsprechend dieses Wertes in regelmäßige Spannungsstufen unterteilt. Die Spannung an der Spitze

B der Widerstandsbrücke. el. h. am F.ingangspunkl des Widerstandes Ri* liegt am Operationsverstärker 7 an. der durch die Referenzquelle Vref versorgt wird und dessen Ausgang mit dem Widerstand R verbunden ist.

Der Digital-Analog-Umsetzer 6 ist im wesentlichen durch vier Stromgeneraloren 18, 19, 20 und 21 gebildet, deren Ausgangsströme A. />. Λ und Λ einer binären Progression folgen, d. h.

Die vier .Stromgeneraloren werden vom Zustand der vier höherwertigen Bits gesteuert, die vom Schaltkreis 5 ((■' i g. 1) geliefert werden, der wiederum /um ersten Teil des Codierers gehört. Aus praktischen Gründen sind diese Werte zu den betrachteten Bits komplementär: im beschriebenen Beispiel steuern sie die analogen

I l_. 1 1 -»-W\ -1 IA 1411 1ΒΛ

l/MHI Ul ClIIH ££</, AJf/, ATU, £. JU.

Wenn die Stromgeneratoren 18 bis 21 Strom abgeben, durchfließen diese den mit dem Ausgang des Verstärkers 7 verbundenen Widerstand R. wo sie eine Potentialdifferen/ erzeugen, die eine direkte Funktion der vier höherwertigen Bits der zu codierenden analogen Eingangsspannung /: ist. Diese liegt an den anderen (Eingängen tier Vergleicher über die Verzögerungsleitung 11 an.

Bezüglich der Funktionsweise dieses Digital-Analog-Umsetzers ist festzustellen, daß die Spannung am Punkt Λ durch den Opcrations\erstärker 7 konstant gehalten wird. 5; daß man schreiben kann:

I -1 - I ref

Die Spannung am Punkt H hängt dagegen win den Stromwer.en der Generatoren 18 bis 21 ab. so daß man schreiben kann:

1 R - Il Rl Rt/, ■ /. · /. ■ /J

Da R und /konstant sind, ebenso wie Γ.Λ. hängt der Wert der Spannung am Punkt Ii nur von den von den höherwertigen Bits gesteuerten Strömen ab.

Die Werte der Spannungen am Punkt B lassen sich also bestimmen, wenn einer der Stromgeneratoren 18 bis 21 eingeschaltet ist. d. h.. wenn das ihn kontrollierende Bit eine logische I anzeigt, d. h. in der Tat eine 0. da hier die Komplementärw orte betrachtet werden.

Wird keiner der Stromgeneratoren angesteuert, so nimmt die Spannung VB ihren Maximalwert an. der gleich demjenigen des analogen Eingangssignals ist. d. h. gleich dem vom Abstandswert Δ V': abgeleiteten Wert 256 Δ V; ist. der um das Stellengewicht 3 erhöht wird, um den eventuell von der ersten Gruppe von Vergleichern hervorgerufenen Fehler zu kompensieren.

Ißmax = \A-RI = (256

, = 259 II,.

Wenn nur der dem höherwertigen Bit 2" entsprechende Strom I-, angesteuert ist. d. h.. wenn das dem Bit 2~ entsprechende logische Sienal gleich 0 ist. gilt für den Wert von VB

Iß, = I, -RI-RI₁ =(12S - 31 ll_: = 131 II,:
des gleichen und aufeinanderfolgend gilt für die aliein angesteuerten Ströme /> (2"· = 0). Λ (2' = 0) und für U

ΓH₂ = 195 H₂
Iß, - 227 II,
1 H₄ = 243 II, .

Man sieht also, daß die an der Spitze der Teilerkette als Funktion der vier ersten Bits des z.ti codierenden Eingangsignals veränderliche Spannung eine Verschiebung des Absolutwertes der am Referenzeingang eines jeden Vergleichers der zweiten Gruppe 8 anliegenden Spannung erzeugt. Die Bestimmung der nieder« ertigen Bits des zu codierenden Signals mittels der zweiten Gruppe von Vergleichern 8 erfolgt also unter fJerücksichtigung der höherwertigen Bits.

Die Verschiebungsströme der Eingänge der Vergleicher der zweiten Gruppe 8. die den Unterschied zwischen den Polarisationsströmen der zwei Halbleiter-

ι *j i'ff *'ii r" »Γ«¹ ·»» i ' *

ClllllCllll UlT UillCriMliCMCn IJlI₆OI I₆, ,.IM I IMI ₆llM₍,f,...,l

Zustand des Vergleichers darstellen, fließen in der Teilerkctte T; (R· bis /?,q) und erzeugen dort Potentialdifferenzen, die als Fehler in die Schwellenwerte der Vergleicher eingehen. In F i g. 4 ist ein Vergleicher der zweiten Gruppe dargestellt, mit einer differentiellen Eingangsslufe. die aus zwei Halbleiterelementen gebildet wird, die mit SC- und SC: bezeichnet sind. Die Basis des ersten Elementes .SO ist mit der Spitze der Teilerkette 7": (Fig. 2) verbunden, und zwar über die Widerstände R: bis /?_:j entsprechend der Stellung des betrachteten Verglcichers. Die Basis des zweiten halbleitenden Elementes SC: ist mit dem Ausgang der Verzögerungsleitung Il verbunden. Die Kollektoren der beiden Elemente sind mit einer Bezugsspannungsquelle + Vverbunden. Die Emitter der beiden Elenente sind alle beide mit einem Stromgenerator G verbunden. Betrachtet man nun die Teilerkettc T: unter der Annahme, daß /der Verschiebungsstrom am Eingang ist und daß er für alle Vergleicher konstant ist und unter Annahme, daß rder gemeinsame Wert der Widerstände R bis /? ο ist. so läßt sich für jeden Veigleicher, wenn er im nicht gekippten Zustand ist. der Spannungsabfall an jedem Widerstand R bis /?o folgendermaßen definie-

I , min - IΌ min = <·/
an den Anschlüssen von R,

I ,min - I, min - r\l - ii
;in den Anschlüssen \<>n R,

I ,„min - I _lsmin - ■ r(/ - ISiI

an den Anschlüssen \on R,_q mit 1|_Q min= Iß min. Addiert man diese Beziehungen Glied für Glied so erhält man:

I ,«,mm - rOmin = I9r/ - ri(l - 2 - ?.
- 171n.

Gleichzeitig erhält man:

t _iomin = I ßmin = VA-RI-

Man ersieht daraus, daß das Vorhandensein der Verschiebungsströme am Eingang der Vergleicher einen sich auf die Schweüwerte erheblich auswirkenden Fehler hervorruft.

Dieser Fehler wird /um größten Teil dadurch kompensiert, daß die Spannung VA. die als am Eingang des Operationsverstärkers 7 konstant angenommen wird, durch die Kompensationsschaltung künstlich verschoben wird und indem man den Wert des Stromes / auf einen vom theoretischen Wert /o, der durch die Beziehung

gegeben ist. verschiedenen Wert einstellt. Rntsprechencl dem Kippen der Vergleicher bei anwachsender Signalamplitude ändert sich die Spannung am Punkt H. bis sie den erwünschten Wert 259 Δ V> annimmt, wenn alle Vergleicher gekippt sind.

Ausgehend von den Gleichungen (3) und (4) laßt sich nun schreiben:

!'/irnin— rOmin ->- 19r/ t- !7I η
= VA -RI-WRi

VA Rl 19Ri= l'Omin t I9r/ + 17In
I A = l'Omin ' /H9r ■*■ R) f /(171 r + 19R)

Betrachtet man nun den Fall, in dem alle Vergleicher im gekippten Zustand sind und die Verschiebungsströme auf der Signalseite fließen, so erhält man folgende Beziehungen:

Ißmax = VA Rl

wobei der Wert
W,

daraus ergibt sich der Wert der Spannung VA. die durch Gleich. (f>) definiert ist:

1,4 = VBmax + Rl . (6)

Mittels der Beziehungen (5) und (6) erhält man:

l'flmax- KOmin = / χ I9r f (17Ir+ 19R)/ .

Da nun VB max- VO min gleich dem theoretischen Wert der Potentialdifferenz an den Anschlüssen der Teilerkette,

d. h. gleich 19 W₂ sein muß. läßt sich nun schreiben 19 W₂ = 19r/ + i(l7lr+ 19R)

und damit

VA = V I) max + R Γ /„ - / (9 f Yl.

Ausgehend von diesen Gleichungen ist es möglich den Wert der Spannung Vn an einem beliebigen Punkt der feilerkette in dem Augenblick zu bestimmen, in dem der dazugehörige Vergleicher gekippt ist, wobei η die Stellung des Vergleichers bedeutet. Dieser Wert beträgt:

l/i= VA I\R > (19 -/Or]
(19 /D/

«"ΟΙ

Nach verschiedenen einfachen Umformungen und unter Einbeziehung des theoretischen Wertes von I'm. d. h. Γ/ιο erhält man:

( no - l/i = - (19 - M) r/.
Das Maximum erhalt man für

(19-/1)+ ₇ =

19

den theoretischen Wert /₀ des Stromes / darstellt. Die Kompensation des Fehlers der Schwellwerte erfordert also einen Strom gemäß:

Man ersieht daraus, daß der Maximalfehler der Verschiebung für die Schwellen der Vergleicher mit der Stellung 9 und IO erhalten wird; er beträgt

l'/if) - Vn = — 45 n'.

Eine ähnliche Rechnung gestaltet den Fehler zu bestimmen, der an den Schwellen ohne Kompensation der Verschiebungsströme an den Eingängen der Vergleicher auftritt. Im Augenblick des Umkippens eines Vergleichers ist die Spannung am entsprechenden Punkt η der Teilerkette T₂ durch die Beziehung (10) gegeben.

Führt man nun außerdem den theoretischen Wert Vno\ der Spannung am betrachteten Punkt ohne Kompensation der Verschiebungsströme ein, d. h.

K/io, = VA-l[R+i\9-n)r]
so wird aus der Gleichung (10):

Vn = VnO₁ — (19 — n) i\ R H — r

l'/io, — Vn = (19 — n)i IR H r \. (11)

L 2 J

woraus man die Schwankungen als Funktion von π

Il

uhleiteii kann. Das Minimum dieser Beziehung erhiill man für

R 37

für den sich als Fehler errechnet:

IV

· ⁿ (^R ¹V

wobei diese Beziehung 0 ist Tür

¹R

/i=19 und M = " 4 IS.
/·

Fig. 3 zeig'i die Schwankungen der von den Verschiebungsströmen an den Eingängen der Vergleicher als Funktion ihrer Stellung erzeugten Fehler, und zwar vor (Kurve a) und nach (Kurve b) der Kompensation.

Weiterhin lassen sich auch die temperaturbedingten Schwankungen der Polarisationsströme der Vergleicher kompensieren. Im Vorstehenden wurde angenommen, daß die Holarisationsströme konstant waren und nur die Unterschiede zwischen den den verschiedenen Eingängen entsprechenden Strömen eine Rolle spielten.

Da die Quellenimpedanzen auf der Bezugsseite und der Signalseite verschieden sind, erzeugt eine jede Schwankung der Polarisationsströme, insbesondere aufgrund von Temperaturschwankungen, einen Fehler an den Schwellen der zweiten Gruppe 8 der Vergleicher. Dieser Fehler muß ebenfalls kompensiert werden, um eine Temperaturstabilisierung des Umsetzers zu erzielen.

Um eine konstante Spannung Kßzu erhalten, variiert man die Spannung VA nach demselben Gesetz wie VB. aber in entgegengesetzter Richtung.

F i g. 5 zeigt den verwendeten Aufbau, wobei mittels des Polarisationsstromes /„ eines Vergleichers 26 die Spannung VA am Punkt A bestimmt wird, der den Ausgang des Operationsverstärkers 7 bildet.

Unter der Annahme, daß der Verstärker 7 fehlerfrei ist, läßt sich schreiben:

Iref

woraus man

und I₁ = /₅ -

VA = R₂₁ I₁ =

erhält und

VA = §»Frer-R_2l-/_e.

Die Spannung VA hangt vom Polarisationsstroin A. des Vergleichers 26 und der Temperatur ab. Eine Schwankung dieses Stromes tritt als entsprechende Schwankung von VA auf. Diese Schwankung wird durch Einstellen des Wertes des Widerstandes Rn ausgeglichen.

F i g. 6 zeigt eine Darstellung eines im L/igiial-Analog-Umsetzer 6 der Verbindungsvorrichtung Il verwendeten Stromgeneraiors, der mit einer erhöhten Abtastfrequenz in der Größenordnung von 15 MHz oder mehr arbeiten muß.

Ein derartiger Generator besteht aus einer logischen Torschaltung 27, die ein halbleitendes Element Q\ am Ausgang aufweist, deren Leitungszustand von einem logischen Ausgang des ersten Teiles I des Codierers durch eine Zenerdiode CR₁ hindurch gesteuert wird. Der Emitter von Qi ist mit dem Emitter eines halbleitenden Elementes Q\ über eine Diode C R_: verbunden. Die Basis des Elementes Q\ ist mit dem Emitter ein<?s Elementes Q: verbunden, an dessen Basis eine von einer Widerstandsbrücke, d. h. einem Spannungsteiler stan-.mende Spannung angelegt ist. Einzelheiten der Funktionsweise dieses Generators sind hier nicht dargelegt. Es sei noch bemerkt, daß c!as Einschalten einer schnellen Diode CR2 zwischen d,e halbleitenden Elemente Q\ und Qi ein normales Funktionieren der logischen Torschaltung 27 ermöglicht, die mit einem großen Strom arbeiten muß. der höher als der in Q\ von" Stromgenerator erzeugte Strom ist. Unter diesen Bedingungen wäre der Strom Ic zu groß und unter Berücksichtigung der Tatsache des kleinen Wertes von V_: (5 mV) wäre der Wert der Widerstände r in der Tat zu klein. Die Diode CR; bewirkt eine Trennung der Ströme der Transistoren Q· und Qi.

Es sei weiter darauf hingewiesen, daß die halbleitenden Elemente Q* und Q> komplementär zueinander sind und gegeneinander geschaltet sind, wobei sie 1v.1t dem gleichen Strom arbeiten. Dies ermöglicht eine Kompensation der Basis-Emitter-Spannung als Funktion der Temperatur. Gleichzeitig kompensiert man auch die Schwankungen der Stromverstärkungen der Transistoren, durch die Schwankungen der Kollektorströme

. r ι r-»· Ι_-·Ι· « J I. Λ^Ι~"-*1.

IICI VUIgCI UlCII WClUClI. L*l<_3 !.lliail lllUll VJVJt<-n ^n-H...

Setzung der Werte des Widerstandes R_::. ,'er im Emitterkreis des Elementes Q\ angeordnet ist. mit dem Ausdruck:

R,,

Im Vorstehenden ist also ein schneller und genauer Analog-Digital-Umsetzer beschrieben mit einer Verbindungsvorrichtung zwischen einer ersten und einer zweiten Gruppe von Vergleichern, die den Umsetzer bilden.

llicr/u 4

Zeichnungen

Claims

25 Π Patentansprüche:

1. Seriell-paralleler Analog-Digital-Umsetzer, der entsprechend der erwünschten Genauigkeit eine bestimmte Anzahl von Vergleichern enthält, die in i mindestens zwei Gruppen unterteilt sind, wobei die erste Gruppe aus dem zu codierenden analogen Ausdruck die höherwertigen Bits bildet und die zweite Gruppe die niederwertigen Bits ergibt und der eine Verbindungsvorrichtung zwischen den κι beiden Gruppen von Vergleichern enthält, dadurch gekennzeichnet, daß die Verbindungsvorrichtung einen Digital-Analog-Umsetzer (6) mit einer Anzahl Konstantstromgeneratoren (18 bis 21) umfaßt, die gleich der Anzahl der logischen η Ausgänge der ersten Gruppe von Vergleichern (2) ist, deren Logikpegel die Generatoren (18 bis 21) steuern, während der Ausgang des D/A-Umsetzers (6) mit einem Anschluß (B) einer SpannungstDÜerkette (T₂) .verbunden ist, der über einen Widerstand (R) an einer Konstantspannungsquelle (— Vref, 7. Ä20, Λ 21) liegt und daß die Spannungsteilerkette (Tj) den ersten Eingängen der Vergleicher (CX bis C19) der zweiten Gruppe die an diesem Anschluß (B) liegende Spannung als veränderlichen Schwellwert liefert, während die zweiten Eingänge dieser Vergleicher das analoge Signal über eine Verzögerungsleitung (11) erhalten.

2. Analog-Digital-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß die Stromgeneratoren m (18—21) Ströme (I\ bis /4) erzeugen, deren Werte der binären Progression folgen.

3. Analog-DigitalAJmsetzcr nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die konstantspannungsquelle e ien gegengekoppel- r. ten Operationsverstärker (7) umfaßt, und daß dessen Ausgang (A) mit demjenigen des Digital-Analog-Umsetzers (6) über einen Widerstand (Ty verbunden ist, der vom Ausgangsstrom dieses Digital-Analog-Umsetzers durchflossen wird, der darin eine Potentialdifferenz als Funktion der höherwertigen Bits erzeugt.

4. Analog-Digital-Umsetzer nach Anspruch J, dadurch gekennzeichnet, daß der Wert des Widerstandes (R) sehr viel größer als der Wert der -n Widerstände fr/der Spannungsteilerkette (Ti) ist.

5. Analog-Digital-Umsetzer nach einem der Ansprüche 1 bis 3, wobei die Vergleicher eine Differenz-Eingangsstufe aufweisen, die aus zwei Halbleiterelementen besteht, deren Polarisations- in ströme in der Spannüngsteilerkette (T?), die von einem Stromgenerator (17) gespeist wird, der die Spannungsstufen zwischen zwei aufeinanderfolgenden Abgriffen der Teilerkette festlegt, Potentialdifferenzen erzeugen, die als Fehler in die Schwell- « werte der Vergleicher eingehen, wobei der größtmögliche Fehler an dem Anschluß (B) der Teilerkette (T₁) auftritt, der mit dem Ausgang des D/A-Umsetzers (6) verbunden ist, dadurch gekennzeichnet, daß zur Kompensation dieser Fehler der mi von dem Stromgenerator (17) abgegebene Strom / folgender Gleichung folgt:

nungsstufe zwischen den Schwellwerten zweier aufeinanderfolgender Vergleicher, / der in der Spannungsteilerkette (Ti) fließende Verschiebungsstrom, R der den Ausgang des Operationsverstärkers (7) mit dem D/A-Umseizer (6) verbindenden Widerstand, rder Wert der die Tcilerketie bildenden Widerstände und k ein von der Anzahl der Vergleicher (CX bis C19) der zweiten Gruppe abhängiger numerischer Faktor sind.

6. Analog-Digital-Umsetzer nach Anspruch 5, dadurch gekennzeichnet, daß für eine Anzahl von Vergleichern CCl bis C19) gleich 19 der Faktor k gleich 9 ist.

7. Analog-Digitäi-Umsetzer nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zur Kompensation der temperaturabhängigen Schwankung der Polarisationsströme der Eingangsstufen der Vergleicher (CX bis C19) der zweiten Gruppe der nicht invertierende Eingang eines Vergleichers (26) mit dem Ausgang (A) des Operationsverstärkers (7) verbunden ist, während der invertierende Eingang mit einem Spannungsteiler (Ts) verbunden ist, und daß der Wert des Gegenkopplungswiderstandes des Operationsverstärkers (7) derart gewählt ist, daß der ihn durchfließende Polarisationsstrom (h) des Vergleichers (26) eine Änderung der Ausgangsspannung (VA) des Operationsverstärkers erzeugt, die entgegengesetzt zur temperaturabhängigen Änderung der Spannung (VB) an dem zugehörigen Anschluß (B) der Teilerkette (T₂) ist.

8. Analog-Digital-Umsetzer nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, daß jeder Stromgenerator des D/A-Umsetzers (6) wenigstens eine logische Torschaltung (27) mit einem Ausgangstransistor (Qi) umfaßt, dessen leitender Zustand vom logischen Wert abhängt, der über eine Zehnerdiode (CRi) am Eingang der Torschaltung (27) anliegt, und daß ein zweiter Transistor (Qi) mit dem Auügangstransistor (Qi) der Torschaltung (27) verbunden ist und ein dritter Transistor (Q₂) mit dem zweiten Transistor (Q\) verbunden ist, der seine Basisspannung von einem Spannungsteiler (Ru Rj. Pi) erhält, derart, daß die Basisspannung des zweiten Transistors (Qi) einen Wert hat, der zwischen zwei von dem Ausgangstransistor (Qi) der Torschaltung (27) bestimmten Grenzwerten liegt, und daß eine Diode (CRj) zwischen die Transistoren (Q) und Qi) geschaltet ist, die diese beider.Transistoren strommäßig voneinander trennt.

9. Analog-Digital-Umsetzer nach Anspruch 8, dadurch gekennzeichnet, daß zur Temperaturkompensation des Stromgenerators (Ru) dessen zweiter Transistor (Qi) einen Emitterwiderstand hat, dessen Wert Rn wie folgt bestimmt ist:

worin In der von dem Stromgenerator (17) abgegebene Maximalstrom in Abhängigkeit der Spanworin Rn und Rj* die Werte der Widerstände des im Basiskreis des dritten Transistors (Qi) liegenden Spannungsteilers sind.

10. Analog-Digital-Umsetzer nach Anspruch I. dadurch gekennzeichnet, daß die Anzahl der Vergleicher der beiden Gruppen (2, 8) unterschiedlich ist, wobei die Anzahl der Vergleicher der zweiten Gruppe (8) größer als diejenige der ersten Gruppe ist und daß die Schwellwertspannung, die

am ersten Vergleicher der ersten Gruppe anliegt, um einen Betrag größer ist, der proportional /um mindestens zweifachen Wert der Referenzschwelle der Vergleicher der zweiten Gruppe ist.

Die vorliegende Erfindung betrifft einen seriell-parallelen Analog-Digital-Umsetzer gemäß dem Oberbegriff des Patentanspruchs 1.

Die betreffende Analog-Digital-Umsetzung erfolgt unter Verwendung von Schwellwert-Vergleichern, denen das Eingangssignal in Form einer Spannung zugeführt wird. Die Schwellwerte der verschiedenen Vergleicher sind im allgemeinen gleichmäßig in Spannungsstufen unterteilt, und zwar aufgrund eines Widerstandsnetzwerkes, dem eine Bezugsspannung zugeführt wird. Je nach dem, ob die analoge Eingangsspannung kleiner oder größer als die Schwellwertspannung ist, mit der sie verglichen wird, ist das erhaltene Ausgangsbit eine logische 1 oder 0.

Verwendet man nun das reine parallele Umsetzungsverfahren, so ist klar, daß zur Codierung eines Signals mit einer gewissen Genauigkeit, beispielsweise mittels acht Bits, eine erhebliche Anzahl (255) von Vergleichern erforderlich ist. Zur Verminderung dieser Anzahl besteht der Codierer üblicherweise aus zwei Teilen, die nach demselben Prinzip arbeiten, wobei der erste Teil die höherwertigen Bits und der zweite Teil die niederwertigen Bits liefert. In diesem Fall muß nun eine Verbindung zwischen den beiden Teilen des Codierers bestehen, da das analoge Eingangssignal von beiden Teilen des Codierers verarbeitet werden muß, wobei jedoch das Ergebnis des zweiten Teils vom Codierungsresultat des ersten Teils abhängt.

Bei bekannten Anordnungen besteht die Verbindung zwischen den beiden Teilen des Codierers aus einem Operationsverstärker, der eine Subtraktion des bereits codierten Signals, d. h. der bereits erzeugten höherwertigen Bits vom Eingangssignal vornimmt, um die Kette der Vergleicher des zweiten Teils anzusteuern.

Des weiteren wird das dem zweiten Teil des Codierers zuzuführende analoge Signal verzögert, indem es sogenannte Abtasttorschaltungen durchläuft. An diese Abtasttorschaltungen werden jedoch zwei gegensätzliche Forderungen gestellt. Einmal muß die Codierung schnell und genau erfolgen, zum anderen verlangsamt die erwünschte Genauigkeit die Wirkung der Torschaltungen, wobei ihr Preis noch nicht berücksichtigt ist.

Auf dem bevorzugten Anwendungsgebiet der Erfindung, nämlich der Codierung eines Fernsehsignals dahingehend, daß es verändert wird, indem ihm Teile zugefügt oder entfernt werden, um ganz allgemein seine Qualität zu verbessern, ist es schwierig, mit diesen Abtasttorschaltungen die erforderliche Codierungs^eschwindigkeit zu realisieren, um ein Signal mit einem Durchlaßbereich in der Größenordnung von 6 MHz/s bei einer Genauigkeit von ungefähr 8 bits zu verarbeiten, da hierbei die Geschwindigkeit einer Abtastfrgquenz in der Größenordnung von 15-25 MHz/s entsprechen muß.

Die vorliegende Erfindung hat sich zur Aufgabe gestellt, diese Nachteile grundsätzlich dadurch zu vermeiden, daß sie eine Verbindung zwischen den beiden Teilen des Codierers angibt, die die erforderliche Funktionsgeschwindigkeit gewährleistet. Diese Aufgabe ist erfindungsgemää durch die im Kennzeichen des Patentanspruches I angegebenen Merkmale gelost.

Die Unieransprüche beziehen sich auf vorteilhafte Weiterbildungen der Erfindung.

Weitere Vorteile und Einzelheiten der Erfindung bzw. ihrer Weiterbildungen gehen aus der Zeichnung hervor, in der ein Ausfühnmgsbeispiel eines Analog-Digital-Umsetzers dargestellt ist; im einzelnen zeigt

F i g. 1 ein schematisches Diagramm des erfindungsgemäßen Analog-Digital-Umsetzers,

Fig.2 ein schematisches Diagramm einer Verbindungsvorrichtung zwischen den beiden Gruppen von Vergleichern gemäß F i g. 1,

Fig.3 eine Kurve, in der die Schwankungen der Verschiebungsströme an den Eingängen der Vergleieher vor und nach der Fehlerkompensation dargestellt ist,

F i g. 4 eine Einzelheit eines Vergleichers der zweiten Gruppe,

Fig. 5 ein schematisches Diagramm zur Kompensation der iemperaturabhängigen Verschiebungsströme der Vergleicher und

F i g. 6 ein sehemaiisehes Diagramm tines in F i g. 2 verwendeten Stromgenerators.

Wie bereits oben dargestellt betrifft die Erfindung einen Analog-Digital-Umsetzer, der ein analoges Signal mit einer bestimmten Genauigkeit in der Größenordnung von 8 bits codiert, die für einen Umsetzungszyklus in zwei Perioden erhalten werden unter Berücksichtigung einer großen Verarbeitungsgeschwindigkeit.

Diese Bedingunger, erfordern, daß der betrachtete Analog-Digital-Umsetzer oder Codierer in zwei Teile unterteilt ist, wobei jedes von einer Gruppe von schnellen Vergleichern gebildet wird, zwischen denen eine Verbindung herzustellen ist, die sich nicht i nachteilig auf die Abtastgeschwindigkeit und die Genauigkeit ausv/irkt und wobei die Übertragung des Eingangssignals der zweiten Gruppe mit der erforderlichen Verzögerung gewährleistet ist.

Es sei festgestellt, daß die Verteilung der Verpleicher

d auf zwei Gruppen keineswegs eine Beschränkung darstellt. Entsprechend der gewünschten Genauigkeit kium der Umsetzer in eine größere Anzahl von Teilen.

beispielsweise drei, unterteilt sein. Dadurch nimmt zwar die Genauigkeit zu, während jedoch die Abtastgei schwindigkeit die Neigung hat, abzunehmen.

Die Verbindung zwischen den beiden genannten Teilen des Umsetzers beschränkt sich im übrigen nicht ausschließlich auf die oben dargestellten Bedingungen, nämlich die Steuerung der zweiten Gruppe von ) Verglcichern als Funktion der von der ersten Gruppe bewirkten Codierung. Sie ist auch in der Lage, die Fehler zu kompensieren, die die Codierung aufgrund der Schwankungen beim Einstellen der Schwellwerte beeinflussen, sowie diejenigen zu kompensieren, die von > den temperaturabhängigen Schwankungen der Polansationsströme, d.h. der durch die Vorspannung sich einstellenden Ströme in den Vergleichern herrühren.

F i g. 1 zeigf schematisch ein Diagramm eines Analog-Digital-Umsetzers mit einer verschiebungsge steuerten Analog vorrichtung, d. h. mit einer Kompensa* tionsschakung, die auf der Grundlage einer analogen Spannungsverschiebung arbeitet.

Der Umsetzer weist drei Hauptteile auf. wobei der erste Teil I eine erste Gruppe von Vergleichern 2

1 umfaßt mit den zugehörigen Schaltungen, die die Codierung der anaiogen Eingangsspannung vornehmen, die bei E erscheint und einem Operationsverstärker 1 zugeführt wird; ein zweiter Teil II besteht aus einer