DE4435428B4

DE4435428B4 - Analog/Digital-Wandler

Info

Publication number: DE4435428B4
Application number: DE4435428A
Authority: DE
Inventors: Takahisa Chita Koyasu; Mitsuhiro Oobu Saitou
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1993-10-05
Filing date: 1994-10-04
Publication date: 2004-06-24
Anticipated expiration: 2014-10-05
Also published as: DE4435428A1; US5629702A; JPH07106967A; JP3131937B2

Abstract

Analog/Digital-Wandler aus n Stufen,
wobei n eine natürliche Zahl größer als 1 ist und wobei jede m-te Stufe aufweist:
einen Komparator (1, 2, 7, 13),
einen Spannungsteiler (D1-D4), der m+1 in Reihe zwischen einer Versorgungsspannung und Masse geschaltete Widerstände (R1-R14) aufweist, zwischen denen ein Verbindungspunkt (J1, J2, J5, J8) zur Lieferung einer Referenzspannung liegt, und
m-1 Schalter (T1-T6),
wobei die Komparatoren (1, 2, 7, 13) die analoge Eingangsspannung mit den Referenzspannungen vergleichen und n-Bit Ausgangssignale ausgeben und der Komparator (1) der ersten Stufe ein höchstwertiges Bit als erstes Bit-Ausgangssignal ausgibt und
wobei m-1 Verbindungspunkte (J3, J4, J6, J7, J9, J10) in den Spannungsteilern der zweiten bis m-ten Stufe mit den m-1 Schaltern (T1-T6) in Übereinstimmung mit den Ausgangssignalen der Komparatoren (1, 2, 7) der höherwertigen Stufen auf die Versorgungsspannung oder Massepotential gelegt werden.

Description

Die vorliegende Erfindung bezieht sich auf einen Analog/Digital-Wandler zum Umsetzen eines analogen Signals in ein digitales Signal.

Im Stand der Technik sind allgemein Analog/Digital-Wandler (nachfolgend in Kurzform auch als A/D-Wandler bezeichnet) bekannt, die nach dem Prinzip des Rückkopplungs-Vergleichs oder der sukzessiven Approximation arbeiten, sowie solche, die nach dem Prinzip des rückkopplungsfreien Vergleichs oder dem Parallelprinzip arbeiten. Ein nach dem Parallelprinzip arbeitender A/D-Wandler bestimmt alle Bitwerte durch unmittelbaren bzw. sofortigen Vergleich einer zugeführten Analogspannung mit präzise geteilten Referenzspannungen. Ein nach dem Parallelprinzip arbeitender A/D-Wandler zeichnet sich durch eine hohe Wandlungsgeschwindigkeit aus, da die genannten Referenzspannungen zur Verfügung stehen, die statisch präzise geteilt sind. Jedoch ist hierfür eine Schaltungsanordnung erforderlich, die eine Vielzahl von Vergleichsschaltungen und eine Vielzahl weiterer Elemente erfordert. In 6A ist anhand eines Blockschaltbilds der prinzipielle Aufbau eines herkömmlichen, nach dem Parallelprinzip arbeitenden A/D-Wandlers gezeigt, der als Ausgangssignal zwei Bits ausgibt. In diesem Fall hat die erzielbare Auflösung den Wert vier. Wie aus 6A hervorgeht, weist dieser Wandler vier Widerstände R21, R22, R23 und R24 auf, die in Reihe verbunden sind. Die an den Verbindungspunkten zwischen diesen Widerständen anliegenden Spannungen VZ1, VZ2 und VZ3 werden jeweiligen invertierenden Eingängen von drei Komparatoren 21 bis 23 als jeweilige Referenzspannungen zugeführt. Das (digitale) Ausgangssignal dieses herkömmlichen A/D-Wandlers wird mittels einer Logikschaltung durch die jeweiligen Werte der Ausgangssignale der Komparatoren 21 bis 23 festgelegt. In 6B ist eine Wahrheitstabelle dieses herkömmlichen A/D-Wandlers dargestellt. Die Referenzspannungen VZ1, VZ2 und VZ3 werden durch die Widerstandswerte der jeweiligen Widerstände R21 bis R24 und den Wert einer Versorgungsspannung Vcc festgelegt. Mit diesem herkömmlichen A/D-Wandler ist eine hohe Wandlungsgeschwindigkeit erzielbar. Jedoch tritt hier das Problem auf, daß eine Erhöhung der Auflösung eine entsprechende Erhöhung der Anzahl von Vergleichsschaltungen sowie der Anzahl der Widerstände zum Erzeugen der Referenzspannungen erforderlich macht, wobei die Wandlungsgenauigkeit bei einer Erhöhung der Auflösung abnimmt.

Die US 3,968,486 (siehe insbesondere deren 2 mit zugehöriger Beschreibung) betrifft einen Analog/Digital-Wandler zum Umwandeln eines Spannungssignals in ein n-Bit-Digitalsignal, welcher eine Referenzspannungsquelle (R1-R7, Operationsverstärker 101 und Spannungsfolger 102) und n Stufen von Vergleichsschaltungen enthält, die jeweils einen Komparator (C₁, C₂, C₃, C_N) aufweisen, dem das Spannungssignal zugeführt wird und der ein Bit des n-Bit-Digitalsignals ausgibt. Jedem Komparator wird eine unterschiedliche Referenzspannung zugeführt, die sich zusammensetzt aus einer über einen Vorwiderstand (R₁₀, R₁₁, R₁₇, R_19N) bereitgestellten Ausgangsspannung der Referenzspannungsquelle und jeweils einer Ausgangsspannung der Komparatoren der vorhergehenden Stufen, die über einen bzw. mehrere Vorwiderstände (R₁₂; R₁₆, R₁₃, R_18N, R_15N, R_14N) bereitgestellt wird. Die Ausgangssignale der Komparatoren, welche jeweils einem Bit des auszugebenden n-Bit-Digitalsignals entsprechen, werden zur Entkopplung von den Referenzspannungen der jeweiligen Komparatoren der nachfolgenden Stufen einem Digitalpegelschieber 103 weitergeleitet, welcher als Puffer zwischen dem Analog/Digital-Wandler und einem nachgeschalteten elektronischen Netzwerk arbeitet. Da die jedem der Komparatoren zugeführte Referenzspannung durch die Ausgangsspannung der jeweiligen Komparatoren der vorhergehenden Stufen bestimmt wird, arbeitet der Analog/Digital-Wandler instabil und mit einer geringen Genauigkeit. Des weiteren ist die Schaltung wegen des Erfordernisses des Digitalpegelschiebers komplex.

Aufgabe der vorliegenden Erfindung ist es, einen Analog/Digital-Wandler mit hoher Genauigkeit und geringem Schaltungsaufwand bereitzustellen.

Diese Aufgabe wird erfindungsgemäß mit den in Anspruch 1 angegebenen Maßnahmen gelöst.

Die Erfindung schlägt demgemäß einen Analog/Digital-Wandler aus n Stufen vor,
wobei n eine natürliche Zahl größer als 1 ist und wobei jede Stufe aufweist:
einen Komparator,
einen Spannungsteiler, der m+1 in Reihe zwischen einer Versorgungsspannung und Masse geschaltete Widerstände aufweist, zwischen denen ein Verbindungspunkt zur Lieferung einer Referenzspannung liegt, und
m-1 Schalter,
wobei die Komparatoren die analoge Eingangsspannung mit den Referenzspannungen vergleichen und n-Bit Ausgangssignale ausgeben und der Komparator der ersten Stufe ein höchstwertiges Bit als erstes Bit-Ausgangssignal ausgibt und wobei m-1 Verbindungspunkte in den Spannungsteilern der zweiten bis m-ten Stufe mit den m-1 Schaltern in Übereinstimmung mit den Ausgangssignalen der Komparatoren der höherwertigen Stufen auf die Versorgungsspannung oder Massepotential gelegt werden.

Bei dem erfindungsgemäßen Analog/Digital-Wandler ändert die Referenzspannungs-Umschaltschaltung eine der zweiten bis n-ten Referenzspannungen derart, daß die zweiten bis n-ten Referenzspannungen erhöht werden, wenn eine erste Stufe der Komparatoren den Wert "1" ausgibt, während sie die zweiten bis n-ten Referenzspannungen dann verkleinert, wenn die erste Stufe der Komparatoren den Wert "0" ausgibt.

In einer Weiterbildung der Erfindung weist die Referenzspannungs-Umschaltschaltung des erfindungsgemäßen Analog/Digital-Wandlers folgende Merkmale auf: Erste und zweite bis n-te Spannungsteilerschaltungen, wobei jede Spannungsteilerschaltung eine Vielzahl von Widerständen aufweist; sowie erste bis (n-1)-te Stufen von Umschaltschaltungen, die die Spannungsverbindungspunkte in der jeweiligen zweiten bis n-ten Spannungsteilerschaltung steuern. Darüberhinaus ist vorgesehen, daß die n-te Spannungsteilerschaltung der ersten und zweiten bis n-ten Spannungsteilerschaltungen eine Versorgungsspannung in 2^m Spannungsbereiche aufteilt, wobei m eine natürliche Zahl ist, die der Bedingung m ≤ n gehorcht. Darüberhinaus spricht eine der ersten bis (n-1)-ten Stufen der Umschaltschaltungen auf einen Teil der n-Bit-Vergleichsergebnisse der vorhergehenden Stufe der ersten bis n-ten Stufen von Komparatoren an. Weiterhin weist eine der ersten bis (n-1)-ten Stufen von Umschaltschaltungen einen Inverter auf, der auf mindestens eines der n-Bit-Vergleichsergebnisse der vorhergehenden Stufe der ersten bis n-ten Stufen von Komparatoren anspricht.

Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigen:
1 anhand eines Blockschaltbilds den prinzipiellen Aufbau eines ersten Ausführungsbeispiels des erfindungsgemäßen Analog/Digital-Wandlers, der ein zwei Bit breites Ausgangssignal erzeugt;
2 anhand eines Blockschaltbilds den prinzipiellen Aufbau eines zweiten Ausführungsbeispiels des Analog/Digital-Wandlers, der ein drei Bit breites Ausgangssignal erzeugt;
3 anhand einer Tabelle die Beziehung zwischen einer Spannung des Eingangssignals und den Ausgangssignalen bei dem Analog/Digital-Wandler des zweiten Ausführungsbei spiels, wobei ferner Gleichungen zum Ermittlen von Referenzspannungen beim zweiten Ausführungsbeispiel angegeben sind;
4 anhand eines Blockschaltbilds ein drittes Ausführungsbeipiel des Analog/Digital-Wandlers, bei dem ein vier Bit breites Digitalsignal erzeugt wird;
5 anhand einer Tabelle die Beziehung zwischen einer Spannung des Eingangssignals und den Ausgangssignalen des dritten Ausführungsbeispiels des Analog/Digital-Wandlers;
6A anhand eines Blockschaltbilds einen herkömmlichen, nach dem Parallelprinzip arbeitenden Analog/Digital-Wandler, bei dem ein zwei Bit breites Ausgangssignal erzeugt wird; und
6B eine Wahrheitstabelle dieses herkömmlichen Analog/Digital-Wandlers.
Nachfolgend wird unter Bezugnahme auf 1 zunächst ein erstes Ausführungsbeispiel der Erfindung näher erläutert.
In 1 ist der grundsätzliche Aufbau bzw. die Struktur dieses ersten Ausführungsbeipiels des Analog/Digital-Wandlers, bei dem ein zwei Bit breites Ausgangssignal erzeugt wird, anhand eines Blockschaltbilds dargestellt. Wie aus diesem Bockschaltbild hervorgeht, weist dieser Analog/Digital-Wandler einen ersten Spannungsteiler D1 auf, der Widerstände R1 und R2 enthält, die den gleichen Widerstandswert aufweisen und in Reihenschaltung zwischen einer Versorgungsspannung Vcc und Masse geschaltet sind. An einem ersten Verbindungspunkt J1 zwischen diesen Widerständen liegt eine erste Referenzspannung mit einem Spannungswert VA2 an. Am nicht-invertierenden Eingang eines ersten Komparators 1 liegt eine Eingangs-Analogspannung aus einem Eingangsanschluß IN an, während an seinem invertierenden Eingang die Referenzspannung VA2 anliegt. Ein zweiter Spannungsteiler D2 weist Widerstände R3, R4 und R5 auf, die in Reihenschaltung zwischen der Versorgungsspannung Vcc und Masse angeordnet sind, wobei zwischen den Widerständen R3 und R4 ein zweiter Verbindungspunkt J2 und zwischen den Widerständen R4 und R5 ein dritter Verbindungspunkt J3 vorliegt. Am einen Ende des Widerstands R3 liegt die Versorgungsspannung Vcc an und der zweite Verbindungspunkt J2 liefert eine zweite Referenzspannung, die den Spannungswert VA1 oder VA3 hat. Ein zweiter Komparator 2 empfängt an seinem nicht-invertierenden Eingang aus dem Eingangsanschluß IN die analoge Eingangsspannung, während an seinem invertierenden Eingang die zwischen den Widerständen R3 und R4 erzeugte zweite Referenzspannung aus dem zweiten Verbindungspunkt J2 anliegt. Ein Inverter 3 inventiert ein Ausgangssignal des ersten Komparators 1. Die Basis eines als Schalter dienenden npn-Transistors T1 spricht auf ein Ausgangssignal des Inverters 3 an, sein Kollektor ist mit dem dritten Verbindungspunkt J3 zwischen den Widerständen R4 und R5 verbunden und sein Emitter ist an Masse angeschlossen. Ein erster Puffer 4 puffert das Ausgangssignal des Komparators 1 und liefert ein der hohen Stelle entsprechendes Ausgangssignal, d.h. ein höchstwertiges Bit MSB, an seinem Ausgangsanschluß OUT1. Ein zweiter Puffer 5 puffert ein Ausgangssignal des zweiten Komparators 2 und liefert an seinem Ausgangsanschluß OUT2 ein der tiefen Stelle entsprechendes Ausgangssignal, d.h. ein niedrigstwertiges Bit LSB. Die erste Referenzspannung hat den halben Wert der Versorgungsspannung Vcc und die zweite Referenzspannung hat dann ein Viertel des Werts der Versorgungsspannung Vcc in Form der Spannung VA1 (=1/4 Vcc), wenn das Ausgangssignal des Komparators 1 niedrigpeglig ist (L), während sie dann drei Viertel des Werts der Versorgungsspannung Vcc in Form der Spannung VA3 (=3/4 Vcc) aufweist, wenn das Ausgangssignal des Komparators 1 hochpeglig ist (H).
Die den halben Wert der Versorgungsspannung Vcc aufweisenden erste Referenzspannung VA2 wird erhalten, indem die zwischen der Versorgungsspannung Vcc und Masse anliegende Spannung mittels der Widerstände R1 und R2 geteilt wird, wobei die Versorgungsspannnung Vcc ausreichend größer als die zu bestimmende bzw. zu wandelnde analoge Eingangsspannung ist. Die Versorgungsspannung Vcc wird folglich in Übereinstimmung mit einer Betriebsbedingung auf einen vorbestimmten Spannungswert eingestellt, wobei sich der Spannungswert der Referenzspannung VA2 aus folgender Gleichung ergibt: VA2 = R2 · Vcc/ (R1+R2) (1)
Der Komparator 1 vergleicht die analoge Eingangsspannung mit der ersten Referenzspannung VA2 (=1/2 Vcc) und gibt als Vergleichsergebnis am Ausgangsanschluß OUT1 ein dem Pegel H oder L aufweisendes Logiksignal als höchstwertiges Bit MSB aus. Das Ausgangssignal MSB wird über den Inverter 3 ferner dem Steuereingang einer Referenzspannungs-Umschaltschaltung 6 zugeführt, die den zweiten Spannungsteiler D2 und den Transistor T1 enthält, d.h., das Ausgangsignal MSB wird an die Basis des Transistors T1 angelegt, um die zweite Referenzspannung zwischen den Werten VA1 und VA3 hin- und herzuschalten. Die Referenzspannungs-Umschaltschaltung 6 liefert ein Viertel der Versorgungsspannung Vcc, d.h. die Spannung VA1, wenn das Ausgangssignal des Komparators 1 den Pegel L, da der als Schalter arbeitende Transistor T1 in diesem Fall beide Enden des Widerstands R5 kurzschließt oder dadurch am Verbindungspunkt J3 im wesentlichen Massepotential herbeiführt. Wenn das Ausgangssignal des Komparators 1 demgegenüber den Pegel H hat, liefert die Referenzspannungs-Umschaltschaltung 6 drei Viertel der Versorgungsspannung Vcc, d.h. die Spannung VA3, wobei der Transistor T1 in diesem Fall zwischen seinem Kollektor und Emitter, die mit entsprechenden Enden des Widerstands R5 verbunden sind, eine hohe Impedanz aufweist. Im einzelnen werden die Widerstandswerte der Widerstände R3 und R4 in der Weise festgelegt, daß am Verbindungspunkt J2 zwischen den Widerständen R3 und R4 ein Viertel der Versorgungsspannung Vcc, d.h. die Spannung VA1, geliefert wird, wenn das Ausgangssignal des Komparators 1 den Pegel L hat. Die Widerstandswerte der Widerstände R3 und R4 sollten hier unter Berücksichtigung der Spannungsdifferenz zwischen dem Kollektor und Emitter des Transistors T1 bestimmt werden, d.h. unter Berücksichtigung des Vorwärts-Spannungsabfalls des Transistors T1 oder der Sättigungsspannung VCE(SAT) zwischen dem Kollektor und dem Emitter. Diese Sättigungsspannung V_CE(SAT) ist dann klein, wenn es sich bei dem Transistor T1 um einen Metalloxid-Halbleiter (MOS) handelt. Die Referenzspannung VA1 läßt sich daher durch folgende Gleichung ausdrücken: VA1 = R4 (Vcc-VCE (T1) )/(R3+R4) + VCE (T1)T1 (2)
In der obigen Gleichung ist mit VCE(T1) die Spannungsdifferenz zwischen dem Kollektor und dem Emitter des Transistors T1 bezeichnet, die auftritt, wenn das Ausgangssignal des Komparators 1 den Pegel L hat. Die jeweiligen Werte der Widerstände R3 bis R5 werden darüberhinaus in der Weise festgelegt, daß am Verbindungspunkt J2 zwischen den Widerständen R3 und R4 drei Viertel der Versorgungsspannung Vcc, d.h. die Spannung VA3, geliefert wird, wenn das Ausgangssignal des Komparators 1 den Pegel H hat. Die Referenzspannung VA3 läßt sich somit durch folgende Gleichung ausdrücken: VA3 = (R4+R5)Vcc/(R3+R4+R5) (3)
Mit anderen Worten, die Referenzspannungs-Umschaltschaltung 6 liefert dann ein Viertel der Versorgungsspannung Vcc, wenn sich die analoge Eingangsspannung durch die digitalen Werte "00" und "01" ausdrücken läßt, während sie dann drei Viertel der Versorgungsspannung Vcc liefert, wenn sich die analoge Eingangsspannung in digitaler Form als "10" und "11" ausdrücken läßt. Die Puffer 4 und 5 sind zur Stabilisierung des Ausgangssignals dieses Analog/Digital- Wandlers vorgesehen und enthalten Halbleiterschaltungen aus komplementären Metalloxidhalbleitern (CMOS-Typ).
Die Referenzspannung VA2 beträgt die Hälfte des Werts der Versorgungsspannung Vcc und wird ausschließlich durch die Widerstandswerte der Widerstände R1 und R2 festgelegt. Mit anderen Worten, die Referenzspannung VA2 wird durch die Genauigkeit der Widerstände R1 und R2 bestimmt. Die Referenzspannungen VA1 und VA3 betragen jedoch ein Viertel bzw. drei Viertel des Werts der Versorgungsspannung Vcc und werden durch die Widerstandswerte der Widerstände R3 und R4 sowie durch den Vorwärts-Spannungsabfall V_CE(T1 ₎ des Transistors T1 festgelegt, da der Widerstand R5 größer als der Ein-Widerstand des Transistors T1 ist, so daß die Spannungsdifferenz am Widerstand R5 durch den Vorwärts-Spannungsabfall des Transistors T1 bestimmt wird, wenn der Transistor T1 eingeschaltet ist. Wenn der Transistor T1 demgegenüber ausgeschaltet ist, wird die Referenzspannung VA3 ausschließlich durch die Widerstandswerte der Widerstände R3 bis R5 festgelegt.
In 2 ist anhand eines Blockschaltbilds der prinzipielle Aufbau eines zweiten Ausführungsbeispiels des erfindungsgemäßen Analog/Digital-Wandlers gezeigt, bei dem ein drei Bit breites Ausgangssignal erzeugt wird.
Zusätzlich zu dem ein zwei Bit breites Ausgangssignal erzeugenden Analog/Digital-Wandler des ersten Ausführungsbeispiels weist dieser ein drei Bit breites Ausgangssignal erzeugende Analog/Digital-Wandler einen Komparator 7 für das niedrigstwertige Bit LSB sowie eine Referenzspannungs-Umschaltschaltung 8 auf, die einen Inverter 9 und einen Inverter 21 enthält.
Die Referenzspannungs-Umschaltschaltung 8 weist ferner einen Spannungsteiler D3 auf, der Widerstände R6 bis R9 enthält, die in Reihe zwischen die Versorgungsspannung Vcc und Masse geschaltet sind. Ein Ende des Widerstands R6 ist mit der Versorgungsspannung Vcc verbunden, während ein Ende des Widerstands R9 an Masse angeschlossen ist. Der Emitter eines als Schalter dienenden pnp-Transistors T3 ist mit der Versorgungsspannung Vcc verbunden, sein Kollektor ist an einen zwischen den Widerständen R6 und R7 befindlichen Verbindungspunkt J4 angeschlossen und seine Basis ist mit dem Ausgang eines Inverters 21 verbunden, der das Ausgangssignal des Komparators invertiert. Der Inverter 9 invertiert das Ausgangssignal des Komparators 1 und führt dieses invertierte Signal der Basis eines npn-Transistors T2 zu, dessen Kollektor mit einem zwischen den Widerständen R8 und R9 befindlichen Verbindungspunkt J6 verbunden ist und dessen Emitter an Masse angeschlossen ist. Der nichtinvertierende Eingang des Komparators 7 empfängt das analoge Eingangssignal, während sein invertierender Eingang an einen zwischen den Widerständen R7 und R8 befindlichen Verbindungspunkt J5 angeschlossen ist. Das Ausgangssignal des Komparators 7 wird über einen Puffer 11 an einem Ausgangsanschluß OUT3 als niedrigstwertiges Bit LSB ausgegeben.
Der Transistor T3 führt dem Verbindungspunkt J4 im wesentlichen die Versorgungsspannung Vcc zu, wenn das Ausgangssignal des Komparators 2 den Pegel H hat, und der Transistor T2 legt den Verbindungspunkt J6 auf Massepotential, wenn das Ausgangssignal des Komparators 1 den Pegel L hat. Die Vorwärts-Spannungsabfälle der Transistoren T2 und T3 werden hier vernachlässigt.
In 3 sind eine Tabelle, in der die Beziehung zwischen der jeweiligen Spannung des analogen Eingangssignals und den Ausgangssignalen OUT1 bis OUT3 dargestellt ist, sowie Gleichungen gezeigt, mit denen sich die Beziehungen zwischen den Referenzspannungen und den Werten der Widerstände R3 bis R9 beim zweiten Ausführungsbeispiel bestimmen lassen. Im vorliegenden Fall wird beipielsweise angenommen, daß die Versorgungsspannung Vcc 8 Volt beträgt. Die Refe renzspannungen VB1 bis VB7 haben dann entsprechende Spannungswerte zwischen 1 und 7 Volt. Wenn die Spannung des analogen Eingangssignals zwischen 0 und 1 Volt liegt, haben alle Ausgangssignale OUT1 bis OUT3 den Pegel L. Wenn die Spannung des analogen Eingangssignals zwischen 4 und 5 Volt liegt, hat das Ausgangssignal OUT1 den Pegel H und die Ausgangssignale OUT2 und OUT3 haben den Pegel L. Wenn die Spannung des analogen Eingangssignals zwischen 7 und 8 Volt liegt, haben alle Ausgangssignale den Pegel H. Das analoge Eingangssignal wird auf die dargestellte Weise in ein drei Bit breites Digitalsignal umgewandelt.
In 4 ist anhand eines Blockschaltbilds ein drittes Ausfühungsbeispiel des erfindungsgemäßen Analog/Digital-Wandlers gezeigt, bei dem ein vier Bit breites Digitalsignal erzeugt wird.
Dieser Vier-Bit-Analog/Digital-Wandler enthält zusätzlich zu dem ein drei Bit breites Digitalsignal erzeugenden Analog/Digital-Wandler des zweiten Ausführungsbeispiels eine Referenzspannungs-Umschaltschaltung 15 und einen Komparator 13 zur Erzeugung des niedrigwertigen Bits LSB.
Die Referenzspannungs-Umschaltschaltung 15 weist einen Spannungsteiler D4 auf, der Widerstände R10 bis R14 enthält, die in Reihe zwischen die Versorgungsspannung Vcc und Masse geschaltet sind. An einem Ende des Widerstands R10 liegt die Versorgungsspannung Vcc an und an einem Ende des Widerstands R14 liegt Masse an. Der Emitter eines als Schalter dienenden pnp-Transistors T6 ist mit der Versorgungsspannung Vcc verbunden, sein Kollektor ist mit einem zwischen den widerständen R10 und R11 befindlichen Verbindungspunkt J7 verbunden und seine Basis ist an den Ausgang des Komparators 2 angeschlossen. Ein Inverter 12 invertiert das Ausgangssignal des Komparators 7 und führt das invertierte Signal der Basis eines npn-Transistors T5 zu, dessen Kollektor mit einem zwischen den Widerständen R12 und R13 befindlichen Verbindungspunkts J9 verbunden ist und dessen Emitter an Masse anliegt. Der Kollektor eines npn-Transistors T4 ist mit einem zwischen den widerständen R13 und R14 befindlichen Verbindungspunkts J10 verbunden, sein Emitter liegt an Masse und seine Basis ist an den Ausgang des Inverters 3 angeschlossen. Der Komparator 13 empfängt an seinem nicht invertierenden Eingang das analoge Eingangssignal und ist mit seinem invertierenden Eingang an einen zwischen den Widerständen R11 und R12 befindlichen Verbindungspunkt J8 angeschlossen. Das Ausgangssignal des Komparators 13 wird über einen Puffer 14 an einem Ausgangsanschluß OUT4 als niedrigstwertiges Bit LSB ausgegeben.
Der Transistor T6 führt dem Verbindungspunkt J7 im wesentlichen die Versorgungsspannung Vcc zu, wenn das Ausgangssignal des Komparators 2 den Pegel H hat, und der Transistor T5 legt den verbindungspunkt J9 auf Massepotential, wenn das Ausgangssignal des Komparators 7 den Pegel L hat. Der Transistor T4 bringt den Verbindungspunkt J10 auf Massepotential, wenn das Ausgangssignal des Komparators 1 den Pegel L hat. Der jeweilige Vorwärts-Spannungsabfall der Transistoren T1 bis T6 wird hier vernachlässigt.
In 5 ist anhand einer Tabelle die Beziehung zwischen dem jeweiligen Wert des analogen Eingangssignals und den Ausgangssignalen des Analog/Digital-Wandlers dieses dritten Ausführunmgsbeispiels dargestellt. Hier ist beispielsweise angenommen, daß die Versorgungsspannung Vcc eine Spannung von 16 Volt aufweist. Die Referenzspannungen VC1 bis VC15 weisen entsprechend Spannungswerte von 1 bis 15 Volt auf. Wenn der Spannungswert der analogen Eingangsspannung zwischen 0 und 1 Volt liegt (VC1-0), haben alle Ausgangssignale OUT1 bis OUT4 den Pegel L. Wenn der Spannungspegel des analogen Eingangssignals demgegenüber zwischen 8 und 9 Volt liegt (VC9-VC8), hat das Ausgangssig-nal OUT1 den Pegel H und die Ausgangssignale OUT2 bis OUT4 haben den Pegel L. Wenn der Pegel des analogen Eingangssig nals zwischen 15 und 16 Volt liegt (Vcc-VC15), haben alle Ausgangssignale den Pegel H. Die analoge Eingangsspannung wird daher entsprechend in ein vier Bit breites Digitalsignal umgewandelt.
Bei diesem Ausführungsbeispiel sind die die Beziehung zwischen den Widerstandswerten und den Referenzspannungen angebenden Gleichungen ausgelassen. Die Widerstandswerte der Widerstände R10 bis R14 können jedoch auf ähnliche Weise wie beim ersten und zweiten Ausführungsbeispiel bestimmt werden. Es wird hier schwierig, die jeweiligen Kombinationen der Widerstände mit zunehmender Anzahl der Bits zu bestimmen. Darüberhinaus sollte der Vorwärts-Spannungsabfall berücksichtigt werden. Es ist jedoch möglich, die Widerstände R1 bis R14 durch Ausbildung von (nicht gezeigten) Trimmwiderständen zu trimmen bzw. einem Feinabgleich zu unterziehen, wenn die Schaltung des Analog/Digital-Wandlers mittels eines Photolithographieverfahrens ausgebildet wird, so daß die gewünschten Referenzspannungen auf einfache Weise erzielt werden können.
Erfindungsgemäß wird somit selbst bei einer Erhöhung des Meßbereichs des Analog/Digital-Wandlers eine präzise Bestimmung der analogen Eingangsspannung ermöglicht. Weiterhin wird mit der Erfindung ein Analog/Digital-Wandler geschaffen, der weniger Schaltungselemente als ein herkömmlicher Analog/Digital-Wandler aufweist. Das heißt, die Anzahl von Transistoren und Widerständen (die Anzahl von Gattern) zum Herstellen des Analog/Digital-Wandlers gemäß dem erstem, zweiten und dritten Ausführungsbeispiel der Erfindung kann um ungefähr 40% im Vergleich zu einem herkömmlichen Analog/Digital-Wandler verringert werden. Darüberhinaus beträgt die Auflösung in der ersten Stufe der Vergleichsschaltung, d.h. des Komparators 1, die Hälfte bis ein Viertel derjenigen eines herkömmlichen Analog/Digital-Wandlers, so daß der Störabstand in der ersten Stufe der Vergleichsschaltung ungefähr das Doppelte desjenigen eines herkömmlichen Analog/Digital-Wandlers beträgt. Die Bedeutung dieses erhöhten Störabstands liegt hier darin, daß dann, wenn über die analoge Eingangsspannung ein Störimpuls zugeführt wird, dessen Dauer einer Verzögerungszeit in der ersten Vergleichsschaltung und deren Ausgabeelementen, d.h. dem jeweiligen Inverter und den Transistoren T2 und T5, entspricht oder kleiner als diese ist, der erfindungsgemäße Analog/Digital-Wandler durch diesen Störimpuls nicht negativ beeinflußt wird.
Gemäß vorstehender Beschreibung schlägt die Erfindung somit einen Analog/Digital-Wandler vor, der folgende Einrichtungen aufweist: erste bis n-te Komparatoren 1, 2, 7 und 13, die eine Tandemstruktur aufweisen, zum Vergleichen des Eingangs-Spannungssignals mit jeweiligen ersten bis n-ten Referenzspannungen und zum Ausgeben jeweiliger erster bis n-ter Bit-Ausgangssignale, wobei n eine natürliche Zahl größer als eins ist und wobei der erste Komparator 1 das höchstwertige Bit als erstes Bit-Ausgangssignal OUT1 ausgibt; eine erste Referenzspannungs-Erzeugungsschaltung T1, die Widerstände R1 und R2 zum Erzeugen der ersten Referenzspannung aufweist; sowie zweite bis n-te Referenzspannungs-Erzeugungsschaltungen (-Umschaltschaltungen) 8 und 15 zum Erzeugen der zweiten bis n-ten Referenzspannungen, wobei die p-ten Referentspannungen in Übereinstimmung mit Ausgangssignalen des ersten bis (p-1)-ten Komparators 1, 2 und 7 erzeugt werden, wobei p eine natürliche Zahl ist, die der Beziehung 1<p<n genügt.

Claims

Analog/Digital-Wandler aus n Stufen, wobei n eine natürliche Zahl größer als 1 ist und wobei jede m-te Stufe aufweist: einen Komparator (1, 2, 7, 13), einen Spannungsteiler (D1-D4), der m+1 in Reihe zwischen einer Versorgungsspannung und Masse geschaltete Widerstände (R1-R14) aufweist, zwischen denen ein Verbindungspunkt (J1, J2, J5, J8) zur Lieferung einer Referenzspannung liegt, und m-1 Schalter (T1-T6), wobei die Komparatoren (1, 2, 7, 13) die analoge Eingangsspannung mit den Referenzspannungen vergleichen und n-Bit Ausgangssignale ausgeben und der Komparator (1) der ersten Stufe ein höchstwertiges Bit als erstes Bit-Ausgangssignal ausgibt und wobei m-1 Verbindungspunkte (J3, J4, J6, J7, J9, J10) in den Spannungsteilern der zweiten bis m-ten Stufe mit den m-1 Schaltern (T1-T6) in Übereinstimmung mit den Ausgangssignalen der Komparatoren (1, 2, 7) der höherwertigen Stufen auf die Versorgungsspannung oder Massepotential gelegt werden.
Analog/Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die Schalter (T1-T6) die genannte eine der zweiten bis m-ten Referenzspannungen derart ändern, daß die zweiten bis m-ten Referenzspannungen erhöht werden, wenn eine erste Stufe der Komparatoren den Wert "1" ausgibt, und daß die, zweiten bis m-ten Referenzspannungen herabgesetzt werden, wenn die erste Stufe der Komparatoren den Wert "0" ausgibt.
Analog/Digital-Wandler nach Anspruch 2, dadurch gekennzeichnet, daß die zweite bis (n-1)-te Stufe weiterhin einen Inverter aufweist, der auf mindestens eines der n- Bit-Vergleichsergebnisse der vorhergehenden Stufe der ersten bis m-ten Stufen von Komparatoren anspricht.
Analog/Digital-Wandler nach Anspruch 1 mit 2 Stufen, mit: einem ersten Spannungsteiler, der in Reihe zwischen eine Versorgungsspannung (Vcc) und Masse geschaltete Widerstände (R1, R2) aufweist, zwischen denen ein erster Verbindungspunkt (J1) zur Lieferung einer ersten Referenzspannung liegt, einem ersten Komparator mit einem ersten Eingang, der eine analoge Eingangsspannung empfängt, und einem zweiten Eingang, der die erste Referenzspannung empfängt, einem zweiten Spannungsteiler, der in Reihe zwischen die Versorgungsspannung (Vcc) und Masse geschaltete Widerstände (R3, R4, R5) aufweist, wobei zwischen zweien dieser Widerstände (R3, R4) ein zweiter Verbindungspunkt (J2) und zwischen zwei weiteren Widerständen (R4, R5) ein dritter Verbindungspunkt (J3) liegt, wobei ein Ende eines Widerstands (R3) die Versorgungsspannung empfängt und wobei der zweite Verbindungspunkt (J2) eine zweite Referenzspannung liefert, einem zweiten Komparator mit einem dritten Eingang, der die analoge Eingangsspannung empfängt, und einem vierten Eingang, der aus dem zweiten Verbindungspunkt (J2) zwischen den zwei Widerständen (R3, R4) die zweite Referenzspannung empfängt, und einem Schalter, dessen Steuereingang auf ein Ausgangssignal des ersten Komparators anspricht, um ein Potential am dritten Verbindungspunkt (J3) zwischen den zwei anderen Widerständen (R4, R5) zu steuern.
Analog/Digital-Wandler nach Anspruch 4, dadurch gekennzeichnet, daß der erste Spannungsteiler den halben Wert der Versorgungsspannung liefert und der zweite Spannungsteiler den viertelten Wert der Versorgungsspannung liefert, wenn das Ausgangssignal des Komparators (1) den wert "0" hat, und den dreiviertelten Wert der Versorgungsspannung liefert, wenn das Ausgangssignal des Komparators den Wert "1" hat.