DE10133538B4 - Kalibriereinrichtung zur Kalibrierung von A/D-Wandlern mit beliebigem Bitgewicht - Google Patents
Kalibriereinrichtung zur Kalibrierung von A/D-Wandlern mit beliebigem Bitgewicht Download PDFInfo
- Publication number
- DE10133538B4 DE10133538B4 DE2001133538 DE10133538A DE10133538B4 DE 10133538 B4 DE10133538 B4 DE 10133538B4 DE 2001133538 DE2001133538 DE 2001133538 DE 10133538 A DE10133538 A DE 10133538A DE 10133538 B4 DE10133538 B4 DE 10133538B4
- Authority
- DE
- Germany
- Prior art keywords
- weighting
- unit
- signal
- converter
- auxiliary signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
Abstract
– eine erste Gewichtungseinheit (4, 12) zur Gewichtung des analogen Eingangssignals (ain) oder der Referenzgröße (REF) mit einem Gewichtungsfaktor (k), welcher das Bitgewicht des digitalen Ausgangssignals bestimmt, und
– eine Einheit zur Erzeugung eines Hilfssignals (18), welches der ersten Gewichtungseinheit (4, 12) zugeführt wird,
gekennzeichnet durch,
– eine Kalibriereinrichtung (28) mit einer regelbaren zweiten Gewichtungseinheit (20) zur Gewichtung des Hilfssignals (18), und
– eine Ruswerteinheit (25) zur Ermittlung des Gewichtungsfaktors (k) der ersten Gewichtungseinheit (4, 12), der das mit der ersten Gewichtungseinheit (4, 12) und das mit der zweiten Gewichtungseinheit (20) gewichtete Hilfssignal zugeführt wird, und die eine Korrelationseinheit (22) zur Durchführung einer Korrelationsanalyse aufweist, wobei die zweite Gewichtungseinheit (20) mit der Korrelationseinheit (22) rückgekoppelt ist und in Abhängigkeit vom Ergebnis der Korrelationsanalyse nachgeregelt wird, bis der Gewichtungsfaktor (k) der zweiten Gewichtungseinheit (20) demjenigen der ersten Gewichtungseinheit (4, 12) entspricht.
Description
- Die Erfindung betrifft einen A/D-Wandler, insbesondere Sukzessive Approximationswandler (SA-Wandler) oder Pipeline-Wandler, mit einer Kalibriereinrichtung gemäß dem Oberbegriff des Patentanspruchs 1.
- A/D-Wandler dienen zur Umsetzung eines analogen Eingangssignals in ein digitales Ausgangssignal. Die A/D-Wandelung erfolgt in der Regel durch Vergleich eines unbekannten Analogsignals mit einem bekannten Referenzwert. Für die A/D-Wandelung gibt es eine Reihe unterschiedlicher Wandlungsverfahren, bei denen entweder das Analogsignal verstärkt, d.h. mit einem vorgegebenen Gewichtungsfaktor multipliziert, oder das Referenzsignal geteilt, d.h. mit einem vorgegebenen Gewichtungsfaktor geteilt wird. Sukzessive Approximationswandler und Pipeline-Wandler sind zwei Beispiele für A/D-Wandler, die nach den vorstehend genannten Prinzipien arbeiten.
- Verschiedene Beispiele von SA- und Pipeline-Wandlern sind in der
US 5 929 796 sowie in derDE 690 32 710 T2 beschrieben. - Aus der
DE 692 18 168 T2 ist ferner ein A/D-Wandler bekannt, der eine erste Gewichtungseinheit zur Gewichtung des analogen Eingangssignals oder einer Referenzgröße mit einem Gewichtungsfaktor, und eine Einheit zur Erzeugung eines Hilfssignals aufweist, welches der ersten Gewichtungseinheit zugeführt wird. Mittels des Hilfssignals kann dabei eine Instabilität der Wandlerverstärkung, z.B. aufgrund einer Änderung der Betriebsbedingungen (Temperatur) kompensiert werden. Welche Verstärkung (Gewichtungsfaktor) der A/D-Wandler tatsächlich hat, kann nicht ermittelt werden. - Sukzessive Approximation ist dabei ein Wandlungsverfahren, das für mittelschnelle A/D-Wandler verwendet wird (vgl.
- U. Tietze – Ch. Schenk, Halbleiterschaltungstechnik, l0. Auflage, Seiten 780ff). Ein Beispiel eines Sukzessiven Approximationswandlers aus dem Stand der Technik ist in
1a dargestellt. Der Sukzessive Approximationswandler1 umfasst eingangsseitig eine S/H-Stufe 2 (S/H: Sample/Hold) zum Abtasten und Halten eines am Eingang zugeführten Analogsignals ain. Das unbekannte Analogsignal ain wird in der S&H-Stufe 2 gespeichert und mittels eines Komparators3 mit einem Referenzwert REF verglichen. Das Ergebnis dieses Vergleiches wird einer digitalen Steuerung4 , die mit einem Ausgang des Komparators3 verbunden ist, zugeführt. - Der Vergleich des analogen Eingangssignals ain mit einem Referenzwert REF erfolgt in mehreren Schritten, wobei in jedem Schritt ein neuer Referenzwert REF generiert wird. Jeder Vergleich liefert als Ergebnis ein Bit eines digitalen Codes, der das Wandlungsergebnis darstellt.
- Der von der digitalen Steuerung
4 generierte Referenzwert beträgt in einem ersten Vergleichsschritt i.d.R. die Hälfte einer vorgegebenen konstanten Referenzgröße. In Abhängigkeit davon, ob der am Komparator3 anliegende Referenzwert größer oder kleiner ist als das Analogsignal, wird der Referenzwert REF entweder verringert oder erhöht. Je nach Ergebnis dieses Vergleichs gibt die digitale Steuerung4 dann in einem zweiten Vergleichsschritt einen Referenzwert aus, der einem Viertel oder einem Dreiviertel der vorgegebenen Referenzgröße entspricht (d.h. die digitale Steuerung führt eine Gewichtung der vorgegebenen Referenzgröße durch). Zur D/A-Wandelung des digitalen Referenzwertes in einen analogen Referenzwert REF ist ein D/A-Wandler 5 vorgesehen. - Wie erwähnt, wird bei jedem Vergleichsschritt ein Bit logisch „0" erzeugt, wenn der Referenzwert REF kleiner ist als das Analogsignal, und ein Bit logisch „1" erzeugt, wenn der Referenzwert REF größer ist als das Analogsignal. Nach n Schritten erhält man somit als Ergebnis dieser Vergleiche einen binären, digitalen Code, der zwischen 0 und 2n–1 liegen kann. Dabei ist das Bitgewicht des Wandlungsergebnisses wegen des Gewichtungs- bzw. Teilungsfaktors 2n (1/2 , 1/4, 1/8 der Referenzgröße) gleich zwei.
- In
1b ist ein typischer Verlauf eines am invertierten Eingang des Komparators3 anliegenden, analogen Referenzsignals REF dargestellt. Der idealisierte Verlauf des Referenzsignals REF ist dabei stufenartig gezeichnet, während der reale Verlauf des Referenzsignals REF in fett gedruckten Linien dargestellt ist. Wie zu erkennen ist, ist das reale Referenzsignal REF gegenüber dem idealen Referenzsignal zeitlich verzögert. -
1b zeigt insgesamt sechs Vergleichsschritte S1-S6 des Referenzwerts REF mit einem Analogsignal ain. Im ersten Schritt S1 wird das Analogsignal ain mit der Hälfte einer vorgegebenen Referenzgröße verglichen. Wie die Graphik zeigt, ist der Referenzwert kleiner als das Analogsignal ain, so dass im zweiten Schritt S2 das Analogsignal ain mit einem dreiviertel der vorgegebenen Referenzgröße verglichen wird, usw.. Bei jedem Vergleichsschritt S1-S6 wird das Analogsignal ain approximiert, bis das Analogsignal ain nach sechs Schritten nahezu erreicht ist. - In
2 ist ein dreistufiger Pipeline-Wandler10 mit den Stufen A, B, C dargestellt. Bei Pipeline-Wandlern wird ebenfalls das Analogsignal mit einem Referenzwert verglichen, jedoch wird das unbekannte Analogsignal ain üblicherweise zweifach verstärkt und mit einer konstanten Referenzgröße REF verglichen. Der dargestellte, dreistufige Pipeline-Wandler10 umfaßt eine Sample&Hold-Stufe 11, mit der das analoge Eingangssignal ain abgetastet und gespeichert wird. Jede der Stufen A-C umfaßt ferner einen Verstärker12 (bzw. Gewichtungseinheit12 ) mit einem Gewichtungs- bzw. Verstärkungsfaktor k = 2, sowie einen Komparator13 , mittels dessen das analoge Eingangssignal ain mit einem Referenzwert (genauer der Hälfte der vorgegebenen Referenzgröße REF) verglichen wird. Ist das Analogsignal ain größer als der Referenzwert, wird die Referenzgröße REF vom zweifach verstärkten Analogsignal ain am Subtrahierknoten14 abgezogen, und der resultierende Differenzwert wird in die Sample&Hold-Stufe 11 der nächsten Wandlerstufe B weitergeschoben. Ist dagegen das Analogsignal ain kleiner als der vorgegebene Referenzwert, wird das zweifach verstärkte Analogsignal unmittelbar in die Sample- und Hold-Stufe11 der Wandlerstufe B weitergeschoben. - Im ersten Fall wird von der Wandlerstufe A ein digitaler Wert logisch „1", und im letzteren Fall ein digitaler Wert logisch „0" erzeugt. Jede der Stufen A-C erzeugt auf diese Weise ein Bit, die zusammengenommen einen digitalen, binären Code ergeben, der zwischen 0 und 2n–1 liegen kann, wobei n die Anzahl der Wandlerstufen ist. Dabei ist das Bitgewicht des digitalen Wandlungsergebnisses wegen des Gewichtungs- bzw. Verstärkungsfaktors
2 der Verstärker12 gleich zwei. - Während beim Sukzessiven Approximationswandler
1 n Zyklen erforderlich sind, bis das Wandlungsergebnis feststeht, und erst dann wieder eine neue Wandlung gestartet werden kann, ist das Wandlungsergebnis beim Pipeline-Wandler10 zwar auch erst nach n-Zyklen gültig, der nächste zu wandelnde Analogwert kann aber bereits nach dem ersten Zyklus der Stufe A in die Pipeline geschoben werden. - Die Genauigkeit der beiden Wandlertypen wird maßgeblich durch die Genauigkeit des Teilungs- bzw. Multiplikationsfaktors k = 2 bestimmt, mit dem das Analogsignal bzw. der Referenzwert multipliziert bzw. geteilt wird. Bei der Gewichtung mit einer Zahlenbasis
2 ist insbesondere die Genauigkeit des Faktors2 , der beim SA-Wandler im Teilungsfaktor 1/2, 1/4, 1/8, etc., und beim Pipeline-Wandler im Multiplikationsfaktor2 auftritt, von Bedeutung. Ein Fehler in einem dieser Gewichtungsfaktoren wirkt sich unmittelbar auf das digitale Endergebnis aus, wie folgendes Beispiel zeigt: Es sei ein A/D-Wandler mit 8 Bit Auflösung gegeben. Der DA-Wandler ist somit in der Lage, ein unbekanntes Analogsignal oder eine Referenzgröße in 28 = 256 Stufen zu quantisieren. Am A/D-Wandler wird nun ein Analogsignal angelegt, das einer Quantisierungsstufe mit dem dezimalen Wert 128 entspricht. Dieser Analogwert wird nun mit einem Referenzwert verglichen, der durch Teilung einer vorgegebenen Referenzgröße generiert wurde (die vorgegebene Referenzgröße wird beispielsweise mit einem Faktor 3/8 multipliziert). Bei korrekter Teilung würde sich dabei ein Referenzwert ergeben, der einer Quantisierungsstufe von z.B. 127 entspricht, und der kleiner ist als der Analogwert 128. Auf Grund einer Ungenauigkeit des Teilungsfaktors (3/8) führt aber auch noch der Vergleich mit einem Referenzwert, der einem dezimalen Wert von 128 und 129 entspricht, zu dem Ergebnis, dass der Analogwert größer sei als der Referenzwert. Da der Referenzwert der Quantisierungsstufen fälschlicherweise kleiner ist als der Analogwert, wird als Ergebnis des Vergleichs eine „1" anstelle einer „0" ausgegeben. - Neben der Ungenauigkeit bei den von den Wandlern durchgeführten Gewichtungen (Teilung, Multiplikation) wird die Genauigkeit der A/D-Wandler durch transiente Signalspannungen beeinflußt. An den Ein- und Ausgängen der Verstärker
12 , der Komparatoren13 und der Netzwerkknoten14 liegen üblicherweise transiente Signale an, die z.B. Überschwingungen aufweisen und erst nach einer bestimmten Abklingzeit auf einen konstanten Wert abklingen. - Bei einem n-Bit-Wandler müssen n Entscheidungen getroffen werden, um ein digitales n-Bit-Wort zu erhalten, wobei jede dieser Entscheidungen mindestens so genau sein muß, wie eine Quantisierungsstufe des endgültigen digitalen Wandlungsergebnis. Die Geschwindigkeit, mit der Vergleiche und andere Operationen bei einem n-Bit-Wandler durchgeführt werden können, ist durch das Zeitverhalten der zu verarbeitenden Signale im Wandler bestimmt. Beim SA-Wandler wird beispielsweise relativ viel Zeit benötigt, um die erforderlichen Referenzwerte mit der gewünschten Genauigkeit durch die digitale Steuerung
4 und den DA-Wandler5 zu generieren. Beim Pipeline-Wandler10 wird einige Zeit benötigt, bis der mal-2-Verstärker 12 eingeschwungen ist. Werden die vom A/D-Wandler durchgeführten Operationen zu frühzeitig durchgeführt, können daher Fehler entstehen. - Um die Fehlerhäufigkeit zu senken und damit die Genauigkeit der A/D-Wandler 1,10 zu erhöhen, ist es bereits bekannt, A/D-Wandler mit redundantem Code einzusetzen. A/D-Wandler mit redundantem Code zeichnen sich dadurch aus, dass ein Referenzwert, wie beispielsweise 3/4 einer vorgegebenen Referenzgröße, mit dem das unbekannte Analogsignal verglichen wird, nicht die Grenze des Wertebereichs für einen nachfolgenden Vergleich bildet, sondern je nach Ergebnis des Vergleichs, ein kleinerer oder größerer Wert verwendet wird. Dies sei im folgenden anhand eines Beispiels näher erläutert.
- Einem 8-Bit-Wandler, der ein Analogsignal in Werte zwischen 0 und 255 quantisiert, wird ein Analogsignal zugeführt, dessen analoger Wert einem dezimalen, quantisierten Wert von 128 entspricht. In einem Vergleich der Stufe n wird dieser Analogwert mit einem Referenzwert verglichen, der einer Quantisierungsstufe mit dem dezimalen Wert 127 entspricht. Dabei wird festgestellt, dass der Referenzwert kleiner ist als der Analogwert. Um nun Fehler auf Grund ungenauer Gewichtung oder transienter Signalschwankungen zu vermeiden, wird im nächsten, vom A/D-Wandler durchgeführten Vergleich nicht wie üblich der Wertebereich zwischen 127 und 255, sondern ein Wertebereich zwischen einem kleineren Wert, z.B. 120, und 255 gewählt. Dadurch können kleinere Fehlentscheidungen nachträglich noch korrigiert werden und nehmen keinen Einfluss auf das endgültige Wandlungsergebnis.
- Bei einem konventionellen, binären Wandler kann dagegen ein Bit, wenn es einmal falsch gesetzt wurde, in den nachfolgenden Konvertierungsschritten nicht mehr korrigiert werden.
- Die fehlervermeidende Eigenschaft redundanter A/D-Wandler wird dadurch erreicht, dass die Gewichtungsfaktoren, wie z.B. der Verstärkungsfaktor der Verstärker
12 oder der Teilungsfaktor, mit dem die digitale Steuerung4 (Gewichtungseinheit4 ) einen Referenzwert aus einer vorgegebenen Referenzgröße generiert, nicht auf einer Zahlenbasis2 beruhen, sondern eine kleinere Zahlenbasis, z.B. 1,8, zu Grunde gelegt wird. - Bei einem SA-Wandler mit redundantem Code sind dann die Referenzelemente, mit denen die vorgegebene Referenzgröße geteilt wird, nicht doppelt so groß, viermal so groß.... (Referenzelemente können Kapazitäten, Stromquellen, Widerstände etc. sein), sondern kleiner als doppelt so groß, viermal so groß ..... Die Referenzelemente können z.B. ein Bitgewicht des digitalen Ausgangssignals von 1; 1,8; 1,82; 1,83 usw. bewirken. Bei einem Pipeline-Wandler würde dies bedeuten, dass der Gewichtungs- bzw. Verstärkungsfaktor der Verstärker
12 nicht zwei sondern 1,8 betragen müsste. - Die Schwierigkeit bei solchen redundanten A/D-Wandlern besteht darin, dass der Faktor 1,8 nicht so einfach wie der Faktor zwei jeweils durch verdoppeln des Referenzelementes erzeugt werden kann. Dadurch entstehen bereits prinzipiell größere Fehler als bei einem binären Wandler.
- Der Einfluss einer ungenauen Gewichtung durch die Verstärker
12 bzw. die digitale Steuereinheit4 wird im folgenden kurz anhand von3 erläutert.3 zeigt einen Pipeline-Wandler mit drei Wandlerstufen A, B, C, wie er in2 dargestellt ist. Jede der Wandlerstufen A, B, C liefert als Ergebnis des von den Stufen durchgeführten Vergleichs ein Bit des digitalen Wandlungsergebnisses. Wie in der Mitte von3 zu erkennen ist, wird im vorliegenden Fall ein redundanter Code 1,0,0,0 erhalten. Das digitale Wandlungsergebnis ist jedoch nicht binär, mit einem Bitgewicht von zwei, und entspricht daher auch nicht der dezimalen Zahl 23 = 8, sondern beruht auf der Basis 1,8 und entspricht somit der Zahl 1,83 = 5,832. Dieses Ergebnis berechnet sich zu 0·1 + 0·1,81 + 0·1,82 + 1·1,83 = 5,832. Die Addition der einzelnen Bits des Wandlungsergebnisses wird mit der in3 unten dargestellten Anordnung durchgeführt, die zu diesem Zweck mehrere Speicherglieder15 und Addierknoten16 aufweist. Aus dem Code mit einem Bitgewicht von 1,8 wird schließlich ein binärer Code erzeugt. Nach dem letzten Addierknoten16 (ganz rechts unten) erhält man den zum redundanten Code gehörenden binären Code, also das Wandlungsergebnis in binärer Form. - Fehler im binären Wandlungsergebnis treten insbesondere dann auf, wenn die vom A/D-Wandler 1,10 durchgeführte Gewichtung des Analogsignals oder der Referenzgröße nicht genau dem Multiplikationsfaktor entspricht, der bei der Umwandlung des redundanten Codes in einen Binärcode verwendet wird.
- Bislang wurde versucht, diesen Fehler durch Verändern der Verstärkung beim Pipeline-Wandler oder durch Verändern von Referenzelementen beim SA-Wandler in der Wandler-Analogschaltung zu kompensieren. Dies ist jedoch relativ kompliziert.
- Es ist daher die Aufgabe der vorliegenden Erfindung, einen A/D-Wandler zu schaffen, bei dem der Multiplikationsfaktor einfach kalibriert werden kann.
- Gelöst wird diese Aufgabe durch die im Patentanspruch 1 angegebenen Merkmale. Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
- Der wesentliche Gedanke der Erfindung besteht darin, nicht nur das zu wandelnde Analogsignal bzw. eine Referenzgröße, sondern auch ein Hilfssignal im A/D-Wandler zu gewichten und gleichzeitig eine zweite Gewichtungseinheit zur Gewichtung des Hilfssignals vorzusehen, deren Gewichtungsfaktor verändert werden kann. Der vom A/D-Wandler angewandte Gewichtungsfaktor wird dadurch ermittelt, dass das vom A/D-Wandler gewichtete Hilfssignal und das von der regelbaren zweiten Gewichtungseinheit gewichtete Hilfssignal (bzw. daraus abgeleitete Signale), sowie das ursprüngliche (ungewichtete) Hilfssignal einer Auswerteeinheit zugeführt werden, die vorzugsweise eine Korrelationsanalyse durchführt.
- Gemäß einer bevorzugten Ausführungsform der Erfindung ist ein Addierknoten vorgesehen, an dem das Hilfssignal zum analogen Eingangssignal hinzu addiert und zusammen mit dem Eingangssignal gewichtet wird.
- Die Auswerteeinheit umfasst vorzugsweise einen Subtrahierknoten, an dem das mit der zweiten Gewichtungseinheit gewichtete Hilfssignal vom gewandelten Analogsignal subtrahiert wird. Stimmen der Gewichtungsfaktor der zweiten Gewichtungseinheit und der Gewichtungsfaktor des A/D-Wandlers überein, bleibt am Ausgang des Subtrahierknotens nur ein unkorreliertes Differenzsignal übrig. Stimmen die beiden Gewichtungsfaktoren nicht überein, bleibt auch ein Rest des Hilfssignals übrig.
- Eine Korrelationseinheit zum Vergleich des Differenzsignals mit dem ursprünglichen Hilfssignal ist vorgesehen. Die Korrelationseinheit führt eine Kreuzkorrelation mit dem ursprünglichen Hilfssignal durch. Mit dem Ergebnis der Korrelationsanalyse wird der Gewichtungsfaktor der regelbaren zweiten Gewichtungseinheit solange nachgeregelt, bis nach der Subtraktion am Subtrahierknoten kein Rest des Hilfssignals übrig bleibt.
- Die regelbare zweite Gewichtungseinheit ist vorzugsweise digital realisiert.
- Gemäß einer bevorzugten Ausführungsform der Erfindung ist das Hilfssignal ein digitales Hilfssignal und insbesondere ein digitales Zufallssignal.
- Bei dem A/D-Wandler handelt es sich vorzugsweise um einen A/D-Wandler mit redundantem Code, der A/D-Wandler kann aber auch einen binären Code ausgeben.
- Vorzugsweise ist eine Speichereinrichtung, z.B. ein RAM vorgesehen, in dem die ermittelten Gewichtungsfaktoren gespeichert sind.
- Gemäß einer bevorzugten Ausführungsform der Erfindung ist am Ausgang der Korrelationseinheit ein Filter vorgesehen, mit dem das Korrelationsergebnis gefiltert wird. Bei einem Filter handelt es sich vorzugsweise um einen Tiefpassfilter.
- Auf Grund der unterschiedlichen Signallaufzeiten im A/D-Wandler und im Kalibrierpfad der Kalibriereinrichtung sind im Kalibrierpfad Verzögerungsglieder vorgesehen, welche das Hilfssignal derart verzögern, dass das im A/D-Wandler verarbeitete und im Kalibrierpfad verarbeitete Hilfssignal etwa gleichzeitig an der Auswerteeinheit anliegen.
- Die Erfindung wird nachstehend anhand der beigefügten Zeichnungen beispielhaft näher erläutert. Es zeigen:
-
1a den schematischen Aufbau eines bekannten SA-Wandlers; -
1b einen Signalverlauf am Ausgang eines im SA-Wandler von1a vorgesehenen DA-Wandlers; -
2 den schematischen Aufbau eines bekannten Pipeline-Wandlers; -
3 eine Prinzipdarstellung der Umwandlung eines redundanten Codes in einen Binärcode; und -
4 eine Ausführungsform eines Pipeline-Wandlers mit einer digitalen Kalibriereinrichtung. - Bezüglich der
1 -3 wird auf die in der Beschreibungseinleitung gemachten Erläuterungen verwiesen. -
4 zeigt eine Stufe A eines herkömmlichen Pipeline-Wandlers10 mit einer zugehörigen Kalibriereinrichtung28 . Der Pipeline-Wandler ist ein A/D-Wandler mit redundantem Code und umfasst in üblicher Weise einen Verstärker12 mit einem Gewichtungsfaktor1,8 , einen Komparator13 und einen Subtrahierknoten14 . - Neben der ersten Verstärkerstufe A ist in
4 auch noch ein Teil einer zweiten Verstärkerstufe B gezeigt, die unter anderem ein S&H-Glied11 und einen Komparator13 aufweist. - Zur Kalibrierung des Multiplikationsfaktors, der bei der Umwandlung des redundanten Codes in einen binären Code verwendet wird, ist ein Hilfssignalgenerator (nicht gezeigt) vorgesehen, der ein digitales Zufallssignal
18 erzeugt, das mittels eines DA-Wandlers19 in ein analoges Signal gewandelt und am Addierknoten17 zu einem zu wandelnden analogen Eingangssignal ain hinzu addiert wird. Die Summe der beiden Signale wird schließlich im Verstärker12 mit einem Faktor 1,8 verstärkt. Das analoge Eingangssignal ain wird am Komparator13 außerdem mit einer Referenzgröße verglichen. Ist das analoge Eingangssignal größer als die Referenzgröße, wird die Referenzgröße vom 1,8-fach verstärkten Analogwert abgezogen und der resultierende Wert wird in das Sample&Hold-Glied11 der nächsten Wandlerstufe B geschoben. Andernfalls wird der 1,8-fach verstärkte Analogwert, bestehend aus dem analogen Eingangssignal ain und dem digitalem Zufallsignal, unmittelbar an das S&H-Glied11 der Wandlerstufe B weitergeleitet. - Die Kalibriereinrichtung
28 umfasst eine regelbare digitale Gewichtungseinheit20 und eine Auswerteeinheit25 . Das auf dem Kalibrierpfad29 geführte digitale Zufallssignal18 wird währenddessen mit der regelbaren digitalen Gewichtungseinheit20 verstärkt und der Auswerteeinheit25 zugeführt. - Das im Pipeline-Wandler verarbeitete gewandelte Analogsignal wird am Ausgang des Verstärkers
13 der Wandlerstufe B abgegriffen und ebenfalls der Auswerteeinheit25 zugeführt. Die Auswerteeinheit25 umfasst einen Subtrahierknoten21 , mit dem das mit dem Gewichtungsfaktor der regelbaren digitalen Gewichtungseinheit20 multiplizierte digitale Zufallssignal vom gewandelten Analogsignal subtrahiert wird. Stimmen der Gewichtungsfaktor der regelbaren Gewichtungseinheit20 und der Verstärkungsfaktor des Verstärkers12 überein, besteht das resultierende Differenzsignal26 nur aus dem unkorrelierten Quantisierungsfehler. Stimmen der Gewichtungsfaktor und die Verstärkung nicht überein, bleibt auch ein Rest des digitalen Zufallssignals übrig. - Das Differenzsignal
26 kann mit Hilfe einer Korrelationseinheit22 ausgewertet werden, wobei die Korrelationseinheit eine Kreuzkorrelation des Differenzsignals26 mit dem ursprünglichen, digitalen Zufallssignal18 durchführt. Mit dem Ergebnis der Korrelation wird der Gewichtungsfaktor der regelbaren Gewichtungseinheit20 so lange nachgestellt, bis im Differenzsignal26 kein Rest des digitalen Zufallssignals mehr vorhanden ist. - Diese Kalibrierung kann auch während der normalen Wandelung des A/D-Wandlers ablaufen. Bei eingeschwungener Kalibrierung ist das eingespeiste Zufallssignal
18 nach der Subtraktion am Subtrahierknoten21 entfernt. Damit ist das Ergebnis der Subtraktion auch gleich das digitale Wandlungsergebnis. -
- 1
- SA-Wandler
- 2
- S/H-Stufe
- 3
- Komparator
- 4
- digitale Steuerung (Gewichtungseinheit)
- 5
- D/A-Wandler
- 6
- Ausgang
- 10
- Pipeline-Wandler
- 11
- S/H-Stufe
- 12
- Verstärker
- 13
- Komparator
- 14
- Subtrahierknoten
- 15
- Speicherglied
- 16
- Addierknoten
- 17
- Addierknoten
- 18
- digitales Zufallssignal
- 19
- D/A-Wandler
- 20
- digitale Gewichtungseinheit
- 21
- Subtrahierknoten
- 22
- Korrelationseinheit
- 24
- Signalpfad
- 25
- Auswerteeinheit
- 26
- Differenzsignal
- 27
- Filter
- 28
- Kalibriereinrichtung
- 29
- Kalibrierpfad
- ain
- analoges Eingangssignal
- REF
- Referenzgröße
Claims (12)
- A/D-Wandler, insbesondere SA- oder Pipeline-Wandler, zur Umsetzung eines analogen Eingangssignals (ain) in ein digitales Ausgangssignal, bei dem das analoge Eingangssignal (ain) mit einer Referenzgröße (REF) verglichen wird, umfassend: – eine erste Gewichtungseinheit (
4 ,12 ) zur Gewichtung des analogen Eingangssignals (ain) oder der Referenzgröße (REF) mit einem Gewichtungsfaktor (k), welcher das Bitgewicht des digitalen Ausgangssignals bestimmt, und – eine Einheit zur Erzeugung eines Hilfssignals (18 ), welches der ersten Gewichtungseinheit (4 ,12 ) zugeführt wird, gekennzeichnet durch, – eine Kalibriereinrichtung (28 ) mit einer regelbaren zweiten Gewichtungseinheit (20 ) zur Gewichtung des Hilfssignals (18 ), und – eine Ruswerteinheit (25 ) zur Ermittlung des Gewichtungsfaktors (k) der ersten Gewichtungseinheit (4 ,12 ), der das mit der ersten Gewichtungseinheit (4 ,12 ) und das mit der zweiten Gewichtungseinheit (20 ) gewichtete Hilfssignal zugeführt wird, und die eine Korrelationseinheit (22 ) zur Durchführung einer Korrelationsanalyse aufweist, wobei die zweite Gewichtungseinheit (20 ) mit der Korrelationseinheit (22 ) rückgekoppelt ist und in Abhängigkeit vom Ergebnis der Korrelationsanalyse nachgeregelt wird, bis der Gewichtungsfaktor (k) der zweiten Gewichtungseinheit (20 ) demjenigen der ersten Gewichtungseinheit (4 ,12 ) entspricht. - A/D-Wandler nach Anspruch 1, dadurch gekennzeichnet, dass die Auswerteeinheit (
25 ) einen Subtrahierknoten (21 ) umfasst, mit dem das mit der ersten Gewichtungseinheit (4 ,12 ) gewichtete Hilfssignal (18 ) und das mit der regelbaren zwei ten Gewichtungseinheit (20 ) gewichtete Hilfssignal subtrahiert werden, wobei an einem Ausgang des Subtrahierknotens (21 ) ein entsprechendes Differenzsignal (26 ) ausgegeben wird. - A/D-Wandler nach Anspruch 2, dadurch gekennzeichnet, dass die Korrelationseinheit (
22 ) eine Korrelationsanalyse zwischen dem Differenzsignal (26 ) und dem ursprünglichen Hilfssignal (18 ) durchführt. - A/D-Wandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die regelbare, zweite Gewichtungseinheit (
20 ) eine digitale Gewichtungseinheit ist. - A/D-Wandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Hilfssignal (
18 ) ein digitales Hilfssignal ist. - A/D-Wandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Hilfssignal (
18 ) ein Zufallssignal ist. - A/D-Wandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Addierknoten (
17 ) vorgesehen ist, an dem das Hilfssignal (18 ) zum analogen Eingangssignal (ain) hinzu addiert, und das resultierende Analogsignal mit der ersten Gewichtungseinheit (4 ,12 ) gewichtet wird. - A/D-Wandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der A/D-Wandler (
1 ,10 ) ein A/D-Wandler mit redundantem Code ist. - A/D-Wandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Speichereinrichtung vorgesehen ist, in der die ermittelten Gewichtungsfaktoren (k) gespeichert werden.
- A/D-Wandler nach einem der Ansprüche 3 bis 9, dadurch gekennzeichnet, dass an einem Ausgang der Korrelationseinheit (
22 ) ein Filter (27 ), insbesondere ein Tiefpassfilter, nachgeschaltet ist. - A/D-Wandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass in einem Signalpfad der Kalibriereinrichtung (
28 ) eine Verzögerungseinheit vorgesehen ist, mittels der das im Kalibrierpfad (29 ) geführte Hilfssignal (18 ) verzögert wird. - A/D-Wandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein D/A-Wandler (19) zur D/A-Wandelung des digitalen Hilfssignals (
18 ) vorgesehen ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001133538 DE10133538B4 (de) | 2001-07-11 | 2001-07-11 | Kalibriereinrichtung zur Kalibrierung von A/D-Wandlern mit beliebigem Bitgewicht |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001133538 DE10133538B4 (de) | 2001-07-11 | 2001-07-11 | Kalibriereinrichtung zur Kalibrierung von A/D-Wandlern mit beliebigem Bitgewicht |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10133538A1 DE10133538A1 (de) | 2003-01-30 |
DE10133538B4 true DE10133538B4 (de) | 2004-02-19 |
Family
ID=7691312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2001133538 Expired - Lifetime DE10133538B4 (de) | 2001-07-11 | 2001-07-11 | Kalibriereinrichtung zur Kalibrierung von A/D-Wandlern mit beliebigem Bitgewicht |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10133538B4 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10255354B3 (de) | 2002-11-27 | 2004-03-04 | Infineon Technologies Ag | A/D-Wandler mit minimiertem Umschaltfehler |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69218168T2 (de) * | 1992-01-07 | 1998-02-05 | Hewlett Packard Co | Kombinierte und vereinfachte Multiplexierung in Zusammenhang mit Zitteranalog-Digitalwandler |
DE69032710T2 (de) * | 1989-11-27 | 1999-03-11 | Hewlett Packard Co | Auf statistischen Prinzipien basiertes kontinuierliches Autokalibrierungsverfahren und -gerät |
US5929796A (en) * | 1997-04-29 | 1999-07-27 | National Semiconductor Corporation | Self-calibrating reversible pipeline analog to digital and digital to analog converter |
-
2001
- 2001-07-11 DE DE2001133538 patent/DE10133538B4/de not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69032710T2 (de) * | 1989-11-27 | 1999-03-11 | Hewlett Packard Co | Auf statistischen Prinzipien basiertes kontinuierliches Autokalibrierungsverfahren und -gerät |
DE69218168T2 (de) * | 1992-01-07 | 1998-02-05 | Hewlett Packard Co | Kombinierte und vereinfachte Multiplexierung in Zusammenhang mit Zitteranalog-Digitalwandler |
US5929796A (en) * | 1997-04-29 | 1999-07-27 | National Semiconductor Corporation | Self-calibrating reversible pipeline analog to digital and digital to analog converter |
Also Published As
Publication number | Publication date |
---|---|
DE10133538A1 (de) | 2003-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1568138B1 (de) | A/d-wandler mit minimiertem umschaltfehler | |
DE102009010155B4 (de) | Digitales Trimmen von (SAR-)ADCs | |
DE2536585C3 (de) | Anordnung zur statistischen Signalanalyse | |
DE2820425C2 (de) | Binärer Zufallsrauschgenerator zur stochastischen Kodierung | |
DE102017102501A1 (de) | ADC-Hintergrundkalibration mit zweifacher Umsetzung | |
DE60123535T2 (de) | Mehrstufenwandler mit Anwendung eines digitalen Zittersignals | |
DE3201297C2 (de) | ||
DE102015107885A1 (de) | Fehlermessung und Kalibrierung von Analog-Digital-Umsetzern | |
DE3026230C2 (de) | ||
DE102013105127B4 (de) | Hintergrundtechnologien zur Kalibrierung von Komparatoren | |
DE102006003282B4 (de) | Verfahren zum Bestimmen und Verfahren zum Kompensieren einer Kennlinie eines A/D-Wandlers, Schaltungsanordnung zum Bestimmen einer solchen Kennlinie bzw. A/D-Wandler-Schaltungsanordnung | |
EP1252714A1 (de) | A/d-wandler mit lookup-tabelle | |
DE4002270C2 (de) | ||
DE10133538B4 (de) | Kalibriereinrichtung zur Kalibrierung von A/D-Wandlern mit beliebigem Bitgewicht | |
DE2912925C2 (de) | Verfahren und Anordnung zur schnellen hochauflösenden Analog/Digital-Umsetzung mit selbständiger Korrektur | |
DE4435428B4 (de) | Analog/Digital-Wandler | |
EP0444234B1 (de) | Verfahren und Einrichtung zur Analog-Digital-Wandlung | |
EP0444233A1 (de) | Verfahren und Vorrichtung zur Analog/Digital-Wandlung eines sich zeitlich ändernden analogen Eingangssignals | |
DE602004009779T2 (de) | Gerät zur Wandlung eines Analogsignals in ein Digitalsignal, entsprechendes Verfahren und Spannungsreglersteuerungsschaltung mit diesem Gerät | |
DE4319376C1 (de) | Anordnung zur Analog/Digital-Wandlung von Signalen mit unterschiedlichem Signalpegel | |
DE102013220156B4 (de) | Testschaltkreis | |
DE10258783B4 (de) | Verfahren zum Analog-Digital-Wandeln und Analog-Digital-Wandler | |
DE3920004A1 (de) | Verfahren und anordnung zur rauschunterdrueckung eines digitalen signals | |
DE10327283B4 (de) | Verfahren und Analog-Digital-Wandler | |
WO1986007511A1 (en) | Analog-to-digital converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8380 | Miscellaneous part iii |
Free format text: SEITE 6, PATENTANSPRUCH 1, ABSATZ 4 "EINE RUSWERTEINHEIT (25)" AENDERN IN "EINE AUSWERTEEINHEIT (25) |
|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE |
|
R081 | Change of applicant/patentee |
Owner name: LANTIQ DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20110325 Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20110325 |
|
R081 | Change of applicant/patentee |
Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE Free format text: FORMER OWNER: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE |
|
R071 | Expiry of right |