DE10327283B4

DE10327283B4 - Verfahren und Analog-Digital-Wandler

Info

Publication number: DE10327283B4
Application number: DE2003127283
Authority: DE
Inventors: Marcus Hagn; Olaf Stroeble; Victor Dr. Dias
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 2003-06-17
Filing date: 2003-06-17
Publication date: 2006-09-21
Anticipated expiration: 2023-06-18
Also published as: DE10327283A1

Abstract

Verfahren zur Umsetzung eines analogen Eingangsspannungsignals, das sich in einem vorbestimmten Eingangsspannungsintervall mit einem oberen und einem unteren Grenzwert befindet, in einen digitalen Wert mittels sukzessiver Approximation mit zumindest zwei Approximationsschritten,
wobei jeder Approximationsschritt einen Wägevorgang (6) für ein analoges Spannungssignal aufweist, das sich in einem durch einen unteren und einen oberen Grenzwert vorgegebenen Spannungsintervall befindet und bei dem Wägevorgang (6) zwei verschieden große Referenzspannungen verwendet werden, die das vorgegebene Spannungsintervall in drei Teilspannungsintervalle unterteilen (5), und jedem Teilspannungsintervall ein Wert (B8) zugeordnet ist und bei dem Wägevorgang (6) ermittelt wird, in welchem Teilspannungsintervall sich das analoge Spannungssignal befindet und der dem ermittelten Teilspannungsintervall zugeordnete Wert als Teilwert zur Bildung (9) des digitalen Wertes verwendet wird,
wobei in dem Wägevorgang (2) des ersten Approximationsschrittes zumindest vier verschieden große Referenzspannungen verwendet werden, die das Eingangsspannungsintervall in zumindest fünf Teilspannungsintervalle unterteilen (1), und jedem Teilspannungsintervall ein Wert (B1) zugeordnet ist...

Description

Die Erfindung betrifft ein Verfahren zur Umsetzung eines analogen Eingangsspannungssignals, das sich in einem vorbestimmten Eingangsspannungsintervall mit einem oberen und einem unteren Grenzwert befindet in einen digitalen Wert mittels sukzessiver Approximation mit zumindest zwei Approximationsschritten. Die Erfindung betrifft weiterhin einen Analog-Digital-Wandler zur Umsetzung eines analogen Eingangsspannungssignals, das sich in einem durch einen unteren und einen oberen Grenzwert vorbestimmten Eingangsspannungsintervall befindet in einen digitalen Wert mittels sukzessiver Approximation in zumindest zwei Approximationsschritten.

Analog-Digital-Wandler bilden einen wichtigen Bestandteil moderner Schaltungen, da sich digitale Signale deutlich einfacher ver- oder bearbeiten lassen als analoge Signale. Im allgemeinen setzt ein Analog-Digital-Wandler eine Eingangsspannung eines Eingangssignals in eine dazu proportionale Zahl um. Diese proportionale Zahl wird als digitales Signal ausgegeben. Das digitale Signal ist meist eine serielle Folge aus einer Anzahl von Bits, deren binärer Wert die zur Eingangsspannung proportionale Zahl darstellt.

Die Genauigkeit einer solchen Umwandlung ist abhängig von der Anzahl der ausgegebenen Bits pro Zahlenwert. Ein Analog-Digital-Wandler, dessen digitaler Ausgangswert immer eine binäre Zahl aus 8 Bits umfaßt, setzt somit eine analoge Eingangsspannung in eine dazu proportionale Zahl in einem Intervall zwischen 1 und 2⁸ = 256 oder 0 und 255 um. Dabei ist meist die Eingangsspannung durch ein vorgegebenes Eingangsspannungsintervall festgelegt. Dieses vorgegebene Eingangsspannungsintervall wird somit in äquidistante Teilspannungsintervalle zerlegt und jedem dieser Teilspannungsintervalle wird eine dazu proportionale Zahl zugeordnet, die binär 8 Bits umfaßt. Das Teilintervall mit der unteren Grenze des vorgegebenen Eingangsspannungsintervalls erhält den digitalen Wert 0, dem Teilspannungsintervall mit der oberen Grenze des vorgegebenen Eingangsspannungsintervalls wird der digitale Wert 255 zugeordnet.

Das erste Bit einer, die proportionale Zahl darstellenden Bitfolge ist das "most significant bit (MSB)", da ein falscher Bitzustand bei diesem Bit den größten Fehler ergibt. Das letzte Bit der ermittelten Folge ist demzufolge das "least significant bit (LSB)".

Eine Realisierungsmöglichkeit für eine Analog-Digital Wandlung ist das sogenannte sukzessive Approximationsverfahren. Eine einfache Ausführungsform dieses Verfahrens, das auch Wägeverfahren genannt wird, ist in "Tietze, Schenk, Halbleiterschaltungstechnik, 12. Auflage, Springer, 2002, auf den Seiten 109 ff." beschrieben.

In einer Variation dieses Verfahrens wird das Eingangsspannungssignal mit einer Referenzspannung verglichen und entschieden, ob der Spannungswert der Eingangsspannung größer oder kleiner als der Wert der Referenzspannung ist. Wenn er größer ist, so erhält das "most significant bit (MSB)" den Wert 1, ist es kleiner den Wert 0. Sodann wird die Eingangsspannung mit dem Faktor 2 multipliziert und von diesem Ergebnis das doppelte des Referenzsignals multipliziert mit dem Wert des "most significant bit (MSB)" abgezogen. Die so erhaltene neue Spannung wird erneut mit der Referenzspannung verglichen, ein neues Bit abhängig von diesem Vergleich extrahiert und wiederum eine neue Spannung mit dem nun neu extrahierten Bit erzeugt. Das neue Bit steht nun an zweiter Stelle der Bitfolge des digitalen Wertes.

Das Verfahren wird so lange wiederholt, bis alle Bits der Bitfolge, die die proportionale Zahl repräsentiert, extrahiert sind. Jeder Schritt erzeugt in diesem Verfahren genau 1 Bit. Ein solcher Analog-Digital-Wandler ist demnach einfach zu implementieren, in dem eine Anzahl solcher Wägevorrichtungen als Stufen hintereinander geschaltet werden und das von jeder Stufe extrahierte Bit in einer Logikschaltung zusammengesetzt wird.

Nachteilig bei dieser Methode ist es jedoch, nur eine Referenzspannung vorzusehen. Bei einer leichten Änderung der Referenzspannung beispielsweise durch fehlerhafte Implementierung oder äußerer Einflüsse kann es zu einer falschen Extraktion eines Bits kommen, das einen entsprechend großen Fehler erzeugt und sich zudem durch die nachfolgenden Stufen fortsetzt. Daher ist es sinnvoll, nicht nur eine Referenzspannung pro Wägevorrichtung, sondern zwei Referenzspannungen pro Wägevorrichtung vorzusehen. Somit wird die Eingangsspannung nicht mit einem Referenzsignal verglichen, sondern mit zwei Referenzsignalen. Dies entspricht einer Unterteilung des Eingangsspannungsintervalls in insgesamt drei Teilspannungsintervalle. Die Wägevorrichtung ermittelt nun, in welchem der drei Teilspannungsintervalle die Eingangsspannung liegt und extrahiert daraus in Abhängigkeit des Intervalls zwei Bits. Es wird wiederum eine neue Spannung generiert und der Wägevorgang wiederholt. Mit einer solchen Vorrichtung, die dieses Verfahren implementiert, kann ein Fehler, der in einem Wägevorgang auftritt, im folgenden Wägevorgang korrigiert werden. Ein Wägevorgang, der eine Entscheidung nicht anhand einer Referenzspannung sondern mittels mehrerer Referenzspannungen trifft, wird auch als "weicher Wägevorgang" bezeichnet.

Analog-Digital-Wandler, die mit sukzessiver Approximation mit weichem Wägevorgang arbeiten, lassen sich in einfacher Weise mit Hilfe von "switched-capacitor-Technologie" realisieren. Der Trend zu kleineren Versorgungsspannungen in modernen CMOS-Technologien ist jedoch für Baugruppen des Analog-Digital-Wandler, die analoge Signale verarbeiten, problematisch. So müssen, um das Signal-Rausch-Verhältnis konstant zu halten, größere Kapazitäten verwendet werden. Dies führt zu ei ner erhöhten Schaltungsfläche. Zusätzlich kommt es bei den Schalteinrichtungen einer solchen "switched-capacitor-Lösung" zu Problemen, wenn bei geringen Versorgungsspannungen hohe, am Limit liegende Eingangsspannungen geschaltet werden.

Analog/Digital-Wandler, die verschiedene Ausführungsformen zeigen, sind in den Dokumenten US 6,366,230 B1 und US 6,288,663 B1 offenbart. Jedoch müssen auch Spannungs- oder Potentialschwankungen, insbesondere bei der Verarbeitung sehr kleiner Eingangssignale und gleichzeitig geringen Versorgungsspannungen berücksichtigt werden.

Es ist Aufgabe der Erfindung, ein Verfahren zur Umsetzung eines analogen Eingangsspannungssignals in einen digitalen Wert vorzusehen. Darüber hinaus ist es Aufgabe, einen Analog-Digital-Wandler bereitzustellen, der auch bei geringen Versorgungsspannungen fehlerfrei arbeitet.

Diese Aufgaben werden mit den kennzeichnenden Merkmalen der nebengeordneten Patentansprüche gelöst.

Dabei weist in dem Verfahren jeder Approximationsschritt einen Wägevorgang für ein innerhalb eines durch einen unteren und einen oberen Grenzwert vorgegebenen Spannungsintervalls befindliches, analoges Spannungssignal auf. Bei dem Wägevorgang werden zwei verschieden große Referenzspannungen verwendet, die das vorgegebene Spannungsintervall in drei Teilspannungsintervalle unterteilen, wobei jedem Teilspannungsintervall ein Wert zugeordnet ist und bei dem Wägevorgang ermittelt wird, in welchem Teilspannungsintervall sich das analoge Spannungssignal befindet und der dem ermittelten Teilspannungsintervall zugeordnete Wert als Teilwert zur Bildung des digitalen Wertes verwendet wird. In dem Wägevorgang des ers ten Approximationsschrittes werden zumindest vier verschieden große Referenzspannungen verwendet, die das vorgegebene Spannungsintervall in zumindest fünf Teilspannungsintervalle unterteilen, wobei jedem Teilspannungsintervall ein Wert zugeordnet ist und bei dem Wägevorgang ermittelt wird, in welchem Teilspannungsintervall sich das analoge Spannungssignal befindet und der dem ermittelten Teilspannungsintervall zugeordnete Wert als Teilwert zur Bildung des digitalen Wertes verwendet wird.

Ein Analog-Digital-Wandler umfaßt einen Eingang für ein Eingangsspannungssignal und eine Anzahl von Teileinrichtungen, wobei die Anzahl der Teileinrichtungen gleich der Anzahl der Approximationsschritte ist. Jede Teileinrichtung umfaßt einen Eingang und einen Ausgang für ein analoges Spannungssignal, wobei der Ausgang einer Teileinrichtung mit dem Eingang einer nachfolgenden Teileinrichtung und der Eingang der ersten Teileinrichtung mit dem Eingang für das Eingangsspannungssignal verbunden ist. Des weiteren weist jede Teileinrichtung einen Ausgang für eine Bitfolge auf. Jede Teileinrichtung weist ferner eine Wägevorrichtung und eine Generatorschaltung auf. Die Wägevorrichtung, die mit dem Eingang verbunden ist, und in der ein durch einen unteren und einen oberen Grenzwert vorgegebenes Spannungsintervall durch zwei Referenzspannungen in drei Teilspannungsintervalle unterteilt ist, ist zur Ermittlung eines Teilspannungsintervalls ausgebildet, in dem sich der Spannungswert des analogen Spannungssignals befindet. Die Generatorschaltung, die mit dem Eingang verbunden ist, weist eine Verbindung zur Wägevorrichtung auf und ist zur Erzeugung eines neuen analogen Spannungssignals abhängig vom ermittelten Teilspannungsintervall ausgebildet. Das neue analoge Spannungssignal führt die Generatorschaltung über eine Verbindung dem Ausgang zu. Jede Teileinrichtung weist ferner eine Schaltung auf, die mit der Wägevorrichtung verbunden ist und zur Erzeugung einer eindeutigen, einem Teilspannungsintervall zugeordneten Bitfolge ausgebildet und mit dem Ausgang für eine Bitfolge verbunden ist. Der Analog-Digital-Konverter enthält eine Auswerteeinrichtung zur Berechnung des digitalen Wertes aus den Bitfolgen, die mit dem Ausgang für eine Bitfolge einer jeden Teileinrichtung verbunden und an deren Ausgang der digitale Wert abgreifbar ist. Die Wägevorrichtung der ersten Teileinrichtung ist so ausgebildet, daß sie das vorgegebene Spannungsintervall für das Eingangsspannungssignal durch zumindest vier Referenzspannungen in zumindest fünf Teilspannungsintervalle unterteilt.

Das erfindungsgemäße Verfahren sowie der Analog-Digital-Wandler ermöglicht es, auch hohe Eingangssignale fehlerfrei verarbeiten zu können. Insbesondere ist es möglich, die Versorgungsspannung zu reduzieren.

Eine zweckmäßige Weiterbildung des Verfahrens ist es, das vorgegebene Spannungsintervall, genau halb so groß wie das Eingangsspannungsintervall auszubilden. Zwei Referenzspannungen, die im Wägevorgang des ersten Approximationsschrittes verwendet werden, besitzen den gleichen Wert wie die Grenzwerte des vorgegebenen Spannungsintervalls. Dies ermöglicht in einfacher Weise eine Implementierung der folgenden Approximationsschritte durch bereits bekannte und vorhandene Technologien.

Ebenso zweckmäßig ist es, bei einem Approximationsschritt ein neues, analoges Spannungssignal in Abhängigkeit des Ergebnisses des Wägevorgangs zu erzeugen und dieses im folgenden Approximationsschritt zu verwenden.

In einer Ausgestaltung des Analog-Digital-Wandlers sind die Teileinrichtungen so ausgebildet, daß am Eingang einer mit einer ersten Teileinrichtung verbundene Teileinrichtung während einer Zeitperiode die analoge Spannung anliegt, die von der ersten Teileinrichtung in der vorangegangenen Zeitperiode erzeugt wurde. Somit bearbeiten nach einigen Zeitperioden jede Teileinrichtung eine Spannung, die in der vorangegangenen Zeitperiode erzeugt wurde.

In einer weiteren Ausgestaltung sind zwei Referenzsspannungen der Wägevorrichtung der ersten Teileinrichtung gleich dem unteren und dem oberen Grenzwert des vorgegebenen Spannungsintervalls der folgenden Wägevorrichtung. Alternativ sind zwei Referenzsspannungen der Wägevorrichtung der ersten Teileinrichtung gleich der zwei Referenzspannungen der folgenden Wägevorrichtung.

Es ist zweckmäßig, wenn die Generatorschaltung einer jeden Teileinrichtung Elemente aufweist, die in symmetrischer "switched-capacitor-Technik" ausgebildet sind.

Weitere vorteilhafte Ausgestaltungen ergeben sich aus den Unteransprüchen.

Im folgenden wird die Erfindung unter Bezugnahme auf die Zeichnungen im Detail erläutert. Es zeigen:
1 ein Diagramm zur schematischen Darstellung der Erfindung,
2 ein Ausführungsbeispiel des Verfahrens,
3 eine Ausführungsform eines erfindungsgemäßen Analog-Digital-Wandlers,
4 einen Ausschnitt zweier Teileinrichtungen der Ausführungsform gemäß 3,
5 ein Ausführungsbeispiel einer Generatorschaltung des erfindungsgemäßen Analog-Digital-Wandlers.
1 zeigt eine schematische Darstellung des erfindungsgemäßen Verfahrens gegenüber dem Stand der Technik anhand einer Eingangs-Ausgangsbeziehung. Die Eingangsspannung auf der Abszisse des Diagramms der 1 umfaßt das Intervall von –1V bis +1V. Diese Eingangsspannung wird verarbeitet und daraus in einer Stufe oder während eines Approximationsschrittes eine Ausgangsspannung generiert, deren Amplitude ebenfalls in einem Intervall zwischen –1V und +1V liegt. Die Ausgangsspannung wird an die nächste Stufe weitergeleitet, die ihrerseits einen Approximationsschritt durchführt.
In der herkömmlichen Technologie wird das gesamte Eingangsintervall zwischen –1V und +1V in drei Teilspannungsintervalle unterteilt, die mit "Low", "Fuzzy" und "High" bezeichnet werden. Diese drei Teilspannungsintervalle sind im oberen Teil der Figur dargestellt. Die Unterteilung erfolgt durch zwei Referenzspannungen, die einen Wert von –0,25V bzw. +0,25V besitzen. Der Begriff eines Teilspannungsintervalls steht somit für einen Spannungsbereich, der durch einen unteren und einen oberen Grenzwert begrenzt ist, wobei zumindest ein Grenzwert durch eine Referenzspannung gegeben ist. Der Bereich "Fuzzy" wurde durch die zwei Referenzspannungen erzeugt. Ein Spannungsintervall in Teilspannungsintervalle zu unterteilen, bedeutet demnach sinngemäß ein Einfügen einer Referenzspannung.
Bei der herkömmlichen sukzessiven Approximation ist jedem der drei Teilspannungsintervalle eine Bitfolge aus zwei Bits zugeordnet. Diese Bitfolge wird zur Berechnung der zur Eingangsspannung proportionalen Zahl herangezogen. Dazu wird ermittelt, in welchem der drei Teilspannungsintervalle sich die analoge Eingangsspannung befindet. Dann wird eine neue analoge Spannung generiert, in dem die Eingangsspannung mit dem Faktor 2 multipliziert wird und dann 1V addiert bzw. subtrahiert wird. Dies ist abhängig davon, ob sich die Eingangsspannung in Teilspannungsintervall "Low" bzw. "High" befunden hat.
Die neue Spannung wird wiederum mit den Teilspannungsintervallen verglichen. Es ist zweckmäßig, einen solchen Vergleich durch Vergleich der Spannung mit der Referenzspannung durchzuführen. Beispielsweise liegt die Spannung dann im Teilspannungsintervall "Low", wenn die Spannung kleiner als die Referenzspannung von –0,25V ist.
Eine Übersicht über die jeweiligen Teilspannungsintervalle mit ihren Grenzen, die den Teilspannungsintervallen zugeordnete Bitfolge sowie der Wert der neu generierten Spannung aus der Eingangsspannung V_IN ist in Tabelle 1 dargestellt.
Tabelle 1
Es ist aus der Tabelle 1 sowie der 1 ersichtlich, daß die beiden Referenzspannungen symmetrisch um 0 V angeordnet sind. Wie weiterhin ersichtlich wird, erzeugt ein Eingangssignal im Bereich von –1V bis –0,75V bzw. 0,75V bis 1V ein Ausgangssignal unterhalb von –0,5V bzw. oberhalb von 0,5V. Bei hohen Eingangsspannungen kann es daher passieren, daß bei diesem approximativem Verfahren neu generierte Spannungen ebenfalls über 0,75V bzw. unterhalb von –0,75V liegen.
Bei kleinen Versorgungsspannungen unter 1V verursachen demnach hohe Eingangsspannungen Probleme in den Schaltern eines Analog-Digital-Wandlers, der mit "switched-capacitor-Technologie" arbeitet. Des weiteren kann es passieren, daß die Verstärker des Analog-Digital-Wandlers bei hohen Ausgangssignalen ihre Verstärkungscharakteristik verlieren und in einen triodenförmigen Betrieb übergehen.
Um dies zu verhindern, ist es die Idee der Erfindung, den Bereich zwischen –1V bis –0,25V und +0,25V und +1V genauer zu charakterisieren. Dies erfolgt dadurch, daß zwei weitere Teilspannungsintervalle unterhalb von –0,75V bzw. oberhalb von +0,75V definiert werden. Dies ist durch die Pfeile, sowie durch die gestrichelte Linie in der 1 angedeutet. Damit erzeugt eine Eingangsspannung im Eingangsspannungsintervall zwischen –1V und +1V immer eine Ausgangsspannung zwischen –0,5V und +0,5V. Somit kann eine Ausgangsspannung in weiteren Approximationsschritten, die in meist einzelnen Schaltungen implementiert sind, ohne die beschriebene Problematik verarbeitet werden. Die Definition des Bereiches zwischen –1V und –0,75V bzw. zwischen +0,75V und +1V des Eingangsspannungsintervalls geschieht durch Einfügung zweier neuer Teilspan nungsintervalle, die mit "Underload" bzw. "Overload" bezeichnet werden. Sie entstehen, indem die ursprünglichen Teilspannungsintervalle "Low" bzw. "High" durch Hinzufügen zweier neuer Referenzspannungen bei –0,75V und +0,75V verkleinert werden. Somit verschieben sich die Grenzen der Teilspannungsintervalle "Low" und "High" und ergeben sich nun aus den Referenzspannungen –0,75V, –0,25V, +0,25V und +0,75V. Der untere Grenzwert des Intervalls "Underload" und die obere Grenze des Teilspannungsintervalls "Overload" sind weiterhin durch die Grenzen des vorgegebenen Eingangsspannungsintervalls von –1V bis +1V festgelegt.
Auch hier ist jedem Teilspannungsintervall eine eindeutige Bitfolge zugeordnet, die allerdings aus mindestens 3 Bits bestehen muß. Im vorliegenden Beispiel bestehen sie aus einer Bitfolge von 4 Bits. Dabei geben die letzten beiden Bits jeweils an, ob sich der Eingangsspannungswert in dem Teilintervall "Underload" bzw. "Overload" befindet. Die Ausgangsspannung ergibt sich für die mittleren drei Teilintervalle wie in der Tabelle 1, für die Teilspannungsintervalle "Underload" wird die Spannung +2V zur doppelten Eingangsspannung addiert, für das Teilspannungsintervall "Overload" die Spannung +2V vom doppelten Eingangsspannungswert subtrahiert. Tabelle 2 zeigt eine Übersicht über die Teilspannungsintervalle, die den Teilspannungsintervallen zugeordneten Bitfolgen sowie die neu generierten Spannungen. Die Spannung V_IN ist die Eingangsspannung.
Tabelle 2
Nach der Tabelle 2 erzeugt beispielsweise eine Eingangsspannung von –0,8V die Bitfolge 0010 im ersten Approximationsschritt. Daraus wird eine neue Spannung 2 × (–0,8V + 2V = 0,4V generiert. Jeder sukzessive Approximationsschritt mit diesem weichen Wägevorgang ermittelt daher aus einem Spannungswert eine Folge von 4 Bits und generiert abhängig von diesem Ergebnis eine neue Spannung, die im folgenden Approximationsschritt weiter verarbeitet wird. Der große Vorteil liegt jedoch darin, daß die neu generierte Spannung unabhängig von der Eingangsspannung immer in einem Spannungsintervall zwischen –0,5V und +0,5V liegen wird. Somit ist es gewährleistet, daß immer nur eine Schaltung, die den ersten Approximationsschritt implementiert, Extremwerte der Eingangsspannungen verarbeiten muß. Alle folgenden Approximationsschritte müssen nur noch Signale in einem stark eingeschränkten Eingangsspannungsintervall verarbeiten.
Teileinrichtungen eines Analog-Digital-Wandlers, die die folgenden Approximationsschritte implementieren, können somit sehr einfach und in bereits bekannter Technologie ausgebildet werden. Da die Eingangsspannungen zwischen –0,5V und +0,5V liegen, tritt das Problem einer größeren Eingangsspannung als die Versorgungsspannung nicht mehr auf.
In nachfolgenden Approximationsschritten werden weiterhin Bitfolgen extrahiert, so daß insgesamt eine Anzahl Bitfolgen zur Verfügung steht, die der Stellenzahl des binären Wertes der proportionalen Zahl entspricht.
Ein Ausführungsbeispiel für eine sukzessive Approximation mit weichem Wägevorgang zeigt die 2. Dabei soll ein Eingangsspannungssignal von 0,875 mit einer Genauigkeit von 8 Bits in eine digitale Zahl umgewandelt werden. Das exakte Ergebnis der proportionalen Zahl zur Eingangsspannung von 0,875 ist in binärer Schreibweise 111000, in dezimaler Schreibweise 112.
Im ersten Approximationsschritt im Schritt 1 wird das Eingangsspannungsintervall zwischen -1V und +1V in fünf Teilspannungsintervalle unterteilt, deren Grenzen den Teilspannungsintervallen der Tabelle 2 entsprechen. Im Wägevorgang in Schritt 2 wird ermittelt, in welchem Teilspannungsintervall der Eingangsspannungswert 0,875V liegt. Dies erfolgt durch Vergleich mit den Referenzspannungen, die für die Unterteilung verwendet wurden. Nachdem die Eingangsspannung größer als die Referenzspannung 0,75V ist, welche die untere Grenze des Teilspannungsintervalls "Overload" darstellt, liegt die Eingangsspannung im ersten Approximationsschritt im Teilspannungsintervall "Overload". Die dazugehörige Bitfolge 0001 wird im Schritt 3 extrahiert und es wird der Summand generiert, der für die Erzeugung der neuen Spannung benötigt wird. Dieser Summand ist –2V und er wird im Schritt 4 zur Eingangsspannung addiert. Dies ergibt die neue Spannung von 2 × 0,875V – 2V = –0,25V. Gleichzeitig wird die Bitfolge B1 im Register R abgelegt. Der neue Spannungswert von –0,25V wird als Eingangsspannungswert für den nächsten Approximationsschritt verwendet.
Da im ersten Approximationsschritt eine neue Spannung generiert wurde, die immer innerhalb des Spannungsintervalls zwischen –0,5V und +0,5V liegen wird, werden in Schritt 5 insgesamt drei neue Teilintervalle festgelegt. Diese entsprechen den mittleren drei Teilspannungsintervallen der Tabelle 2. Die Teilspannungsintervalle "Underload" bzw. "Overload" entfallen somit. Dieser Schritt 5 kann im übrigen auch weggelassen werden.
In den Schritten 6, 7 und 8, die jeweils einen weiteren Approximationsschritt darstellen, wird jeweils eine neue Bitfolge extrahiert und in dem Register R abgelegt. In schritt 7 wird jeweils eine neue Spannung generiert und der Approxima tionsschritt wiederholt. Die Schritte 6, 7 und 8 werden insgesamt so oft wiederholt, bis die Anzahl Bitfolgen generiert wurde, die der Stellenzahl des binären Wertes entsprechen. Im vorliegenden Ausführungsbeispiel bedeutet dies eine 7-fache Wiederholung.
Tabelle 3 zeigt die Eingangsspannungen für die acht Approximationsschritte und die daraus extrahierten Bitfolgen für jeden Schritt. Die Eingangsspannungen der Approximationsschritte 2 bis 8 ergeben sich aus der mathematischen Berechnungsformel nach Tabelle 2.
Tabelle 3
Aus diesen acht Bitfolgen wird im Schritt 9 eine digitale Zahl berechnet. Dazu werden aus dem Register die Bitfolgen B1, B2 bis B8 geladen und jeweils die ersten beiden Bits eines jeden Approximationsschrittes addiert. Dabei ist berücksichtigt, daß die einzelnen Approximationsschritte und die von ihnen extrahierten Bitfolgen eine unterschiedliche Signifikanz aufweisen, die mit steigendem Approximationsschritt abnimmt. Beginnend bei den ersten zwei Bits von der Bitfolge B1 ergibt der so erhaltene Zwischenwert einen Bitwert von 00101111 + 1 und damit den dezimalen Wert 48. Da zusätzlich die Eingangsspannung im ersten Approximationsschritt im Teilspannungsintervall "Overload" lag, muß zu diesem Zwischenwert der binäre Wert 2^M-2 addiert werden. Dabei gibt M die Stel lenzahl des binären digitalen Wertes an oder somit die binäre Genauigkeit im Beispiel also B. Insgesamt ergibt sich dezimal der Wert 48 + 64 = 112. Liegt im ersten Approximationsschritt die Eingangsspannung im Teilspannungsintervall "Underload", muß der binäre Wert 2^M-2 vom Zwischenergebnis subtrahiert werden.
Die in diesem Beispiel gezeigte Vorgehensweise läßt sich für ein beliebig großes Eingangsspannungsintervall verallgemeinern. Dabei wird das Eingangsspannungsintervall in eine ungerade Zahl und in mehr als drei Teilspannungsintervalle zerlegt. Die einzelnen Teilspannungsintervalle sind um das jeweils mittlere Teilspannungsintervall symmetrisch angeordnet. Jedem dieser Teilspannungsintervalle ist ein binärer Wert zugeordnet, der eindeutig ist. Es ist zweckmäßig, die Summe der Länge der drei mittleren Teilspannungsintervalle so zu wählen, daß sie genau halb so groß ist, wie die Länge des festgesetzten Eingangsspannungsintervalls.
Sodann wird im Wägevorgang des ersten Approximationsschrittes des sukzessiven Approximationsverfahrens ermittelt, in welchem Teilspannungsintervall sich der Eingangsspannungswert befindet. Dieses Teilspannungsintervall wird zur Berechnung der neuen Eingangsspannung für den folgenden Approximationsschritt herangezogen. Die Eingangsspannung für den folgenden Approximationsschritt ergibt sich durch Multiplikation der Eingangsspannung mit dem Faktor 2 und anschließender Addition mit einer Spannung, die sich aus dem Quotienten einer Referenzspannung und dem Ergebnis der mathematischen Berechnung von 2[(i-1)·mod n]·sgn (n-i) ergibt.
Der Begriff mod steht für den Modulooperator und sgn ist die Vorzeichenfunktion die Variable i ist die Nummer des ermittelten Teilspannungsintervalls. Dabei wird davon ausgegangen, daß die ungeraden Teilspannungsintervalle mit 1 beginnend bei dem kleinen Teilspannungsintervall fortlaufend numeriert wur den. Die Variable n ergibt sich aus der Division der Anzahl der Teilspannungsintervalle weniger 1 mit dem Faktor 2.
Es ist außerdem zweckmäßig, die Referenzspannung, die für die Bildung des Quotienten benutzt wird, so zu wählen, daß sie gleich der Länge des festgelegten Eingangsspannungsintervalls ist. Im Beispiel der 1 war die Länge des festgelegten Eingangsspannungsintervalls 2V. Die Referenzspannung betrug ebenfalls 2V.
Dadurch wird eine Eingangsspannung in einem Eingangsspannungsintervall, das in einzelne Teilspannungsintervalle unterteilt ist, immer auf eine neue Spannung umgesetzt, die innerhalb der mittleren drei Teilspannungsintervalle liegt. Der Wert eines jeden ermittelten Teilspannungsinterval während eines Wägevorgang wird für die Bildung der digitalen Zahl verwendet.
Vereinfacht ausgedrückt läßt sich mit diesem Verfahren eine beliebig große Eingangsspannung auf einen für die nachfolgenden Approximationsschritte und somit die nachfolgenden Teileinrichtungen des Analog-Digital-Wandlers geringe Ausgangsspannung umsetzen. Dadurch können nachfolgende Approximationsschritte und nachfolgende Teileinrichtungen des Analog-Digital-Wandlers mit deutlich geringeren Versorgungsspannungen arbeiten oder sie benötigen keine aufwendige Schaltung zur Erhöhung der Versorgungsspannung.
Analog-Digital-Wandler, die mit sukzessiver Approximation mit weichem Wägevorgang arbeiten, bestehen aus mehreren Teileinrichtungen, die jeweils einen Approximationsschritt abarbeiten. Diese Wandler sind zudem für einen getakteten Betriebsmodus ausgebildet. Während einer Taktperiode verarbeitet eine Teileinrichtung eine Eingangsspannung, extrahiert daraus eine Bitfolge und erzeugt eine Ausgangsspannung. In der darauffolgenden Taktperiode verarbeitet die nachfolgende Teileinrichtung des Analog-Digital-Wandlers die so erzeugte Spannung, während die erste Teileinrichtung eine neue Spannung verarbeitet. Nach einigen Taktperioden verarbeiten somit alle Teileinrichtungen in sukzessiver Approximation eine analoge Spannung, extrahieren eine Bitfolge und erzeugen eine neue Spannung und leiten diese an die nächste Teileinrichtung weiter. Jede einzelne Teileinrichtung verarbeitet jedoch während einer Taktperiode eine Spannung, die zu einer unterschiedlichen Eingangsspannung gehört. Diese Anordnung mit diesem Konzept wird als "Pipeline" bezeichnet. Da die extrahierten Bitfolgen einer jeden Teileinrichtung während einer Taktperiode zu einem unterschiedlichen Eingangsspannungswert gehören, muß dies bei der Berechnung der zur Eingangsspannung proportionalen Zahl berücksichtigt werden.
In 3 ist eine Blockschaltung eines erfindungsgemäßen Analog-Digital-Wandlers zu sehen. Dieser soll in der dargestellten Ausführungsform eine analoge Spannung zwischen -1V und +1V in eine digitale Zahl wandeln, die binär eine Bitfolge von 4 Bits umfaßt. Der Analog-Digital-Wandler AD weist daher vier Teileinrichtungen M1 bis M4 auf. Die Teileinrichtungen M2, M3 und M4 sind jeweils gleich ausgebildet. Der Eingang E' des Wandlers AD ist mit dem Spannungseingang E der ersten Teileinrichtung M1 verbunden. Der Ausgang A einer jeden Teileinrichtung M1 bis M3 ist seinerseits mit dem Eingang E der folgenden Teileinrichtung M2 bis M4 verbunden. Zusätzlich weist jede Teileinrichtung einen digitalen Ausgang BA auf, an dem eine digitale Bitfolge abgreifbar ist.
Der Ausgang BA einer jeden Teileinrichtung führt zu einer Auswerteeinheit LS. Diese berechnet aus den übermittelten Bitfolgen der einzelnen Teileinrichtungen die zu der Eingangsspannung proportionale Zahl. Dazu weist die Einheit LS ein hier nicht gezeigtes Register auf, in dem die einzelnen Bitfolgen zu einer Eingangsspannung am Eingang des Analog-Digital-Wandlers AD abgelegt werden, bis alle Teileinrichtungen M1 bis M4 eine Bitfolge zu der dazugehörigen Eingangsspannung extrahiert haben.
Die Teileinrichtungen M1 bis M4 verarbeiten eine analoge Spannung und generieren daraus eine neue Spannung. In 4 ist ein Ausschnitt zu sehen, der die Teileinrichtungen M1 und M2 vergrößert zeigt. Gleiche Bauelemente tragen dabei gleiche Bezugszeichen, wobei auf eine erneute Erläuterung verzichtet wird. Der Eingang E ist in der Teileinrichtung M1 bzw. M2 mit einer Generatorschaltung GS und einer Wägevorrichtung WE bzw. WE2 verbunden. Beide Wägevorrichtungen WE und WE2 sind wiederum mit der Generatorschaltung GS bzw. GS2 der jeweiligen Teileinrichtungen und mit einer Schaltung SC bzw. SC2 verbunden. Jede Generatorschaltung GS bzw. GS2 weist einen Ausgang auf, der zu dem Ausgang A der Teileinrichtung M1 bzw. M2 führt. Zusätzlich besitzen die Generatorschaltungen einen Referenzspannungseingang RE für eine Referenzspannung U_ref. Die Schaltungen SC und SC2 sind mit dem digitalen Ausgang BA verbunden.
Die Vergleichseinheit der Teileinrichtung M2 weist eine Komparatorschaltung KS2 auf. Diese ermittelt, in welchem der hier angedeuteten drei Teilspannungsintervalle l, f, h die Spannung am Eingang E der Teileinrichtung M2 liegt. Die Teilspannungsintervalle werden beispielsweise durch Referenzspannungen erzeugt, die hier nicht gezeigt sind. Die Komparatorschaltung KS2 vergleicht dann die am Eingang E anliegende Spannung mit den Referenzspannungen.
Das Ergebnis eines solchen Vergleichs wird an die Schaltung SC2 weitergeleitet, die daraus die dazugehörige Bitfolge extrahiert und am Ausgang BA ausgibt. Gleichzeitig wird das in der Wägevorrichtung WE2 ermittelte Ergebnis von der Wägevorrichtung an die Generatorschaltung GS2 weitergeleitet. Diese erzeugt aus der Eingangsspannung am Eingang E und abhängig von dem Ergebnis der Wägevorrichtung WE2 zusammen mit der Referenzspannung U_ref am Eingang RE eine neue Spannung und gibt diese am Ausgang A aus.
Demgegenüber enthält die Wägevorrichtung WE der Teileinrichtung M1 eine zweite Komparatorschaltung KS. In dieser wird die Spannung des Signals am Eingang E mit fünf Spannungsintervallen verglichen, deren Grenzen beispielsweise der Tabelle 2 zu entnehmen sind. Auch hier erfolgt dies über einen Vergleich mit insgesamt vier Referenzspannungen. Das so ermittelte Ergebnis wird auch hier an die Schaltung SC weitergeleitet, die daraus eine Bitfolge extrahiert. Gleichzeitig übermittelt sie der Generatorschaltung ein Signal zur Erzeugung der neuen analogen Spannung. Die Referenzspannung U_ref am Eingang RE der Schaltung GS ist so gewählt, daß die Generatorschaltung eine neue Spannung erzeugt und am Ausgang A ausgibt, die innerhalb des definierten Spannungsintervalls der Wägevorrichtung WE2 der Teileinrichtung M2 liegt. Die so generierte Spannung ist also nicht kleiner oder größer als der untere oder der obere Grenzwert des gesamten Spannungsintervalls aus den drei Teilspannungsintervallen l, f und h.
Es ist natürlich denkbar, die Schaltung SC bzw. SC2 innerhalb der Wägevorrichtung anzuordnen. In einen erfindungsgemäßen Analog-Digital-Wandler der mit sukzessiver Approximation mit weichem Wägevorgang arbeitet, wird jedoch immer mindestens eine Schaltung vorhanden sein, die eine Eingangsspannung mit einer vorgegebenen Referenzspannung oder Grenzwerten vergleicht und davon abhängig eine Bitfolge extrahiert. Sinnvollerweise ist das Eingangsspannungsintervall für die erste Teileinrichtung größer gewählt als für alle anderen, so daß die erste Teileinrichtung ein großes Eingangssignal auf ein kleines Ausgangssignal umsetzt. Das Eingangsspannungsintervall sollte daher an die maximalen Spannungsamplituden des Eingangssignal angepaßt sein.
5 zeigt schließlich eine Ausgestaltung einer Generatorschaltung GS, bei dem ein Differenzeingangssignal in ein Differenzausgangssignal transformiert wird. Das Differenzeingangssignal bzw. -ausgangssignal entspricht dabei einer Eingangsspannung bzw. Ausgangsspannung. Die Schaltung GS ist in "switched-capacitor-Technik" ausgebildet und weist einen Differenzverstärker DV auf. Seine beiden Eingänge – und + sind jeweils mit einem Schalter Φ_S sowie mit je drei Kondensatoren C1, C2, C3 bzw. C1', C2' und C3' verbunden. Zusätzlich ist durch die Schalter Φ_S eingangsseitig eine Eingangsspannung V_CMI auf die Eingänge – und + des Verstärkers DV schaltbar.
Die beiden Ausgänge + und – des Verstärkers DV sind jeweils über einen Schalter Φ_H mit der anderen Seite des Kondensators C1 bzw. C1' verbunden. Weiterhin weisen die Ausgänge des Verstärkers DV eine Verbindung zu Schaltern Φ_S auf, durch die eine Ausgangsspannung V_CMO auf die Ausgänge des Verstärkers DV schaltbar ist. Die Kondensatoren C1 und C2 bzw. C1' und C2' sind über die Schalter Φ_S mit der Differenz Eingangsspannung V_IP bzw. V_IN verbunden. Der Kondensator C2 weist ferner eine Verbindung über den Schalter Φ_H5 zur Spannung V_CMO auf, sowie über die Schalter Φ_H1 und Φ_H2 eine Verbindung zu den Referenzspannungen V_refP bzw. V_refN.
Auch der Kondensator C2' ist mit der Spannung V_CMO über den Schalter Φ_H5 verbindbar, sowie über den Schalter Φ_H1 mit der Referenzspannung V_refN und den Schalter Φ_H2 mit der Referenzspannung V_refP. Des weiteren führt die andere Seite der Kondensatoren C3 bzw. C3' über die Schalter Φ_H6 bzw. Φ_S zur Spannung V_CMO. Der Kondensator C3 ist zudem über die Schalter Φ_H3 bzw. Φ_H4 mit den Referenzspannungen V_refP bzw. V_refN verbunden. Beim Kondensator C3' sind die Schalter Φ_H3 und Φ_H4 vertauscht, so daß der Schalter Φ_H4 die Spannung V_refP auf den Kondensator C3' schaltet.
Die Spannungen V_CMO und V_CMI sind "common mode-Spannungen" und dienen zur Versorgung der Verstärkungseinrichtung DV.
In diesem Ausführungsbeispiel arbeitet der Analog-Digital-Wandler mit einer Taktfrequenz von 80 MHz. Die Generatorschaltung GS, die in "Sample and Hold-Technik" ausgebildet ist, hat also sowohl für den Sample-Zeitraum wie auch für den Hold-Zeitraum maximal die halbe Taktperiode zur Verfügung. Diese Zeitphasen sind in der unteren Teilzeichnung der 5 angedeutet. Sie zeigt den zeitlichen Verlauf der verschiedenen Schalterstellung in der Generatorschaltung. Während einer Taktperiode T werden sowohl die Schalter Φ_S wie auch die Schalter Φ_H geschlossen. Schalter Φ_S wie auch die Zeiträume Φ_S sind derart zu verstehen, daß während dieses Zeitraumes auch dieser Schalter geschlossen wird.
In einer ersten Zeitdauer Φ_S werden die Schalter Φ_S geschlossen, die Kondensatoren mit der Eingangsspannung geladen und damit die am symmetrischen Eingang V_IN und V_IP anliegende Spannung gesampelt. Während dieser Zeitdauer sind alle Schalter Φ_H geöffnet. In einer zweiten Zeitphase wird Φ_S geöffnet und eine Auswahl der Schalter Φ_H, also einige der Schalter Φ_H1 bis Φ_H6 geschlossen. Zwischen den Zeitintervallen, in denen Φ_S bzw. Φ_H geschlossen sind, liegt ein kleiner Zeitraum ΔT, der praktischerweise zirka 400 psec beträgt. Dies ermöglicht den Schaltern Φ_S und Φ_H innerhalb dieser Zeitspanne in einen sperrenden Zustand überzugehen. Fehlfunktionen werden dadurch verringert.
Liegt nun ein symmetrisches Signal in der ersten Teileinrichtung des erfindungsgemäßen Analog-Digital-Wandlers an, so wird als erstes in der Wägevorrichtung ermittelt, in welchem der fünf Teilspannungsintervalle die Eingangsspannung liegt. Das Ergebnis steuert während des zweiten Hold-Zeitraums Φ_H die Schalter Φ_H1 bis Φ_H6. Die Ermittlung erfolgt am Ende des Sampling-Zeitraums Φ_S. Parallel dazu lädt während dieses Sampling-Zeitraums Φ_S die Eingangsspannung beispielsweise V_IP die Kondensatoren C1, C2 und C1', C2' auf die Eingangsspannung V_IP auf. Die Kondensatoren C3 und C3' sind während dieses Zeitraums mit der "common mode-Spannung" V_CMO verbunden. Die Zeitkonstante für den Ladevorgang aller Kondensatoren ist so gewählt, daß diese während des Sampling-Zeitraums vollständig geladen werden, so daß über die Kondensatoren abfallende Spannung gleich der Eingangsspannung V_IP ist.
Während des Zeitraums Φ_H sind alle Schalter Φ_S geöffnet. Abhängig von dem Vergleich in der Wägevorrichtung WE sind nun die Schalter geschlossen, die dem entsprechenden Teilspannungsintervall zugeordnet sind, in dem die Eingangsspannung liegt. Beispielsweise werden die Schalter Φ_H5 und Φ_H6 geschlossen, wenn sich das Eingangssignal im Teilspannungsintervall "Fuzzy" also im mittleren Teilspannungsintervall befindet. An den Ausgängen + und – des Verstärkers DV stellt sich daher das doppelte der Eingangsspannung ein. Liegt die Eingangsspannung in einem anderen Teilspannungsintervall, so wird zusätzlich eine Referenzspannung U_refP bzw. U_refN auf die Kondensatoren C2, C3 bzw. C2' oder C3' geschaltet. Dadurch wird die jeweilige Referenzspannung addiert bzw. subtrahiert. Eine Übersicht über die Schalterstellungen, die abhängig von den verschiedenen Teilbereichen in der Hold-Zeitphase geschlossen sind, zeigt die Tabelle 4. VI ist dabei die Eingangsspannung, V_ref die Referenzspannung.
Tabelle 4
Die so erzeugte Ausgangsspannung kann am Ausgang des Verstärkers DV abgegriffen werden. Sie wird der nächsten Teileinrichtung zugeführt, die ihrerseits eine Wägevorrichtung und eine Generatorschaltung aufweist. Zusätzlich werden den ermittelten Teilspannungsintervallen zugeordnete Bitfolgen extrahiert. Mit dieser Generatorschaltung, die in der ersten Teileinrichtung eines erfindungsgemäßen Analog-Digital-Wand lers eingesetzt wird, kann eine Ausgangsspannung erzeugt werden, die sich in einem Spannungsintervall der Länge V_ref befindet. Nachfolgende Teileinrichtungen mit ihren jeweiligen Generatorschaltungen können somit deutlich einfacher ausgebildet sein, da die neue Spannung in einem fest vorgegebenen Intervall liegt.
Die der Erfindung zugrundeliegende Idee ist somit eine Modifikation der Eingangs-Ausgangscharakteristik der ersten Teileinrichtung eines Analog-Digital-Wandlers, der mittels sukzessiver Approximation mit einem Wägevorgang mit mehreren Referenzsspannungen arbeitet. Alle der ersten Teileinrichtung folgende Teileinrichtungen müssen somit nur noch eine geringere, vorher fest definierte Eingangsamplitude einer Spannung verarbeiten. Mit dem erfindungsgemäßen Verfahren wird das maximale Eingangsspannungsintervall um mindestens den Faktor 2 vergrößert, ohne dabei Versorgungsspannungen verändern zu müssen. Die Erfindung läßt sich sowohl in single ended wie auch in symmetrischer Form mit einem Differenzsignal ausführen.

„Low", „Fuzzy", „High": Teilspannungsintervalle
„Underload", „Overload": Teilspannungsintervalle
1, ..., 9: Verfahrensschritte
B1, B8: Bitfolgen
R: Register
AD: AD-Wandler
E': Eingang
E: Eingang
A: Ausgang
M1, M2, M3, M4: Teileinrichtung
LS: Auswerteinheit
WE, WE2: Wägevorrichtung
KS, KS2: Komparatorschaltung
GS, GS2: Generatorschaltung
SC, SC2: Schaltung
RE: Referenzspannungseingang
l,f,h: Teilspannungsintervalle
DV:: Differenzverstärker
Φ_H, Φ_S: Zeiträume
Φ_H1, ..., Φ_H6, Φ_S: Schalter
C1, C1', ..., C3': Kondensatoren
T: Taktperiode
ΔT: Zeitraum
V_CMO, V_CMI: Versorgungsspannung
V_IP, V_IN: Eingangsspannung
V_refP, V_refN: Referenzspannung

Claims

Verfahren zur Umsetzung eines analogen Eingangsspannungsignals, das sich in einem vorbestimmten Eingangsspannungsintervall mit einem oberen und einem unteren Grenzwert befindet, in einen digitalen Wert mittels sukzessiver Approximation mit zumindest zwei Approximationsschritten, wobei jeder Approximationsschritt einen Wägevorgang (6) für ein analoges Spannungssignal aufweist, das sich in einem durch einen unteren und einen oberen Grenzwert vorgegebenen Spannungsintervall befindet und bei dem Wägevorgang (6) zwei verschieden große Referenzspannungen verwendet werden, die das vorgegebene Spannungsintervall in drei Teilspannungsintervalle unterteilen (5), und jedem Teilspannungsintervall ein Wert (B8) zugeordnet ist und bei dem Wägevorgang (6) ermittelt wird, in welchem Teilspannungsintervall sich das analoge Spannungssignal befindet und der dem ermittelten Teilspannungsintervall zugeordnete Wert als Teilwert zur Bildung (9) des digitalen Wertes verwendet wird, wobei in dem Wägevorgang (2) des ersten Approximationsschrittes zumindest vier verschieden große Referenzspannungen verwendet werden, die das Eingangsspannungsintervall in zumindest fünf Teilspannungsintervalle unterteilen (1), und jedem Teilspannungsintervall ein Wert (B1) zugeordnet ist und bei dem Wägevorgang (2) ermittelt wird, in welchem Teilspannungsintervall sich das analoge Eingangsspannungssignal befindet und der dem ermittelten Teilspannungsintervall zugeordnete Wert (B1) als Teilwert zur Bildung (9) des digitalen Wertes verwendet wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das vorgegebene Spannungsintervall des Wägevorgangs im zweiten Approximationsschritt halb so groß wie das Eingangsspannungsintervall ist und bei dem zwei der zumindest vier Referenzspannungen, die im Wägevorgang des ersten Approximationsschrittes verwendet werden, den gleichen Wert wie der untere und der obere Grenzwert des vorgegebenen Spannungsintervalls des Wägevorgangs im zweiten Approximationsschritt haben.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass in einem Approximationsschritt ein neues analoges Spannungssignal in Abhängigkeit des ermittelten Teilspannungsintervalls im Wägevorgang erzeugt und im folgenden Approximationsschritt als analoges Spannungssignal verwendet wird.
Analog-Digital Wandler zur Umsetzung eines analogen Eingangsspannungssignals, das sich in einem durch einen unteren und einen oberen Grenzwert vorbestimmten Eingangsspannungsintervall befindet, in einen digitalen Wert mittels sukzessiver Approximation in zumindest zwei Approximationsschritten mit: – einem Eingang (E') für das Eingangsspannungssignal; – einer Anzahl von Teileinrichtungen (M1, M2, M3, M4), wobei die Anzahl der Teileinrichtungen gleich der Anzahl der Approximationschritte ist und jede Teileinrichtung (M1, M2, M3, M4) umfassend: – einen Eingang (E) und einen Ausgang (A) für ein analoges Spannungssignal, wobei der Ausgang (A) einer Teileinrichtung mit dem Eingang (E) einer nachfolgenden Teileinrichtung und der Eingang (E) der ersten Teileinrichtung (M1) mit dem Eingang (E') für das Eingangsspannungssignal verbunden ist – einen Ausgang (BA) für eine Bitfolge; – eine Wägevorrichtung (WE2, WE), die mit dem Eingang (E) verbunden ist, in der ein durch einen unteren und einen obe ren Grenzwert vorgegebenes Spannungsintervall durch zwei Referenzspannungen in drei Teilspannungsintervalle (L, F, H) unterteilt ist und die zur Ermittlung (KS) eines Teilspannungsintervalls ausgebildet ist, in dem sich der Spannungswert des analogen Spannungssignals befindet; – eine Generatorschaltung (GS, GS2), die mit dem Eingang (E) verbunden ist, eine Verbindung zur Wägevorrichtung (WE, WE2) aufweist und die abhängig vom ermittelten Teilspannungsintervall ein neues analoges Spannungssignal erzeugt und dem Ausgang (A) zuführt; – eine Schaltung (SC, SC2), die eine Verbindung zu der Wägevorrichtung (WE, WE2) aufweist und zur Erzeugung einer eindeutigen, einem Teilspannungsintervall zugeordneten Bitfolge ausgebildet und mit dem Ausgang (BA) für eine Bitfolge verbunden ist; – eine Auswerteeinrichtung (LS) zur Berechnung des digitalen Wertes aus den Bitfolgen, die mit dem Ausgang (BA) für eine Bitfolge einer jeden Teileinrichtung (M1, M2, M3, M4) verbunden ist und an deren Ausgang der digitale Wert abgreifbar ist; wobei in der Wägevorrichtung (WE) der ersten Teileinrichtung (M1) das vorbestimmte Eingangspannungsintervall durch zumindest vier Referenzspannungen in zumindest fünf Teilspannungsintervalle unterteilt ist.
Analog-Digital Wandler nach Anspruch 4, dadurch gekennzeichnet, dass zwei Referenzsspannungen der Wägevorrichtung (WE) der ersten Teileinrichtung (M1) gleich der zwei Referenzspannungen der Wägevorrichtung (WE2) der folgenden Teileinrichtung (M2) sind.
Analog-Digital Wandler nach Anspruch 4, dadurch gekennzeichnet, dass zwei Referenzsspannungen der Wägevorrichtung (WE) der ersten Teileinrichtung (M1) gleich dem unteren und dem oberen Grenzwert des vorgegebenen Spannungsintervalls der Wägevorrichtung (WE2) der folgenden Teileinrichtung (M2) ist.
Analog-Digital Wandler nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass die Teileinrichtungen so ausgebildet sind, das am Eingang einer mit einer ersten Teileinrichtung verbundenen Teileinrichtung während einer Zeitperiode die analoge Spannung anliegt, die von der ersten Teileinrichtung in der vorangegangenen Zeitperiode erzeugt wurde.
Analog-Digital Wandler nach Anspruch 4 bis 7, dadurch gekennzeichnet, dass die Generatorschaltung (GS) Elemente aufweist, die in "Switched Capacitor" Technik ausgebildet sind.