DE3334364C2

DE3334364C2 -

Info

Publication number: DE3334364C2
Application number: DE3334364A
Authority: DE
Inventors: Yuji Ito; Toshinori Yokohama Jp Murata; Masafumi Tokio/Tokyo Jp Kazumi
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1982-09-22
Filing date: 1983-09-22
Publication date: 1989-06-15
Also published as: JPS632490B2; DE3334364A1; JPS5954322A; US4581600A

Description

Die Erfindung betrifft einen Digital/Analog-Konverter (D/A- Konverter) aus Halbleiterbauelementen wie MOS-Transistoren, insbesondere mit kurzer Konvertierungszeit zur Verwendung in einem integrierten Schaltkreis (IC), ohne Widerstände hoher Präzision verwenden zu müssen, insbesondere für die Nebenbildbeseitigung in einem Fernsehempfänger.

Beim Empfang ausgesendeter elektromagnetischer Wellen kommt es zur sogenannten Nebenbild- oder Geisterbilderscheinung durch elektromagnetische Wellen, welche durch ein Gebäude oder ähnliches reflektiert und durch die Empfangsantenne aufgenommen werden. Ein solches Nebenbild ist von nachteiligem Einfluß auf die Empfangs- und Bildwiedergabequa lität in einem Fernsehempfänger. In der Vergangenheit wurden verschiedene Möglichkeiten zur Eliminierung oder Ver hinderung des Nebenbildes vorgeschlagen. Eine solche Mög lichkeit zur Beseitigung des Nebenbildes liegt in der Ver wendung eines Transversalfilters in einem Videoband, wie dies in dem Europäischen Patent 72 247 (B1) vom 31.07.1985 beschrieben ist.

In dem vorbeschriebenen Nebenbildbeseitigungssystem wird ein D/A-Konverter dazu benutzt, Gleichstromverstärker- Regelspannungen in Übereinstimmung mit digitalen Daten einer Anzahl von Verstärkerabgriffen zuzuführen.

In "Nikkei Electronics, v. 18. Januar 1982, S. 200" ist ein weiterer D/A-Konverter beschrieben, welcher einen Integra tor, eine erste Stromquelle und eine zweite Stromquelle be schreibt, welche einen höheren Strom bereitstellt als die erste Stromquelle. Der D/A-Konverter weist Verbindungsein richtungen auf, welche es gestatten, die erste Stromquelle mit dem Integrator für eine durch die L-Bits der digitalen Daten bestimmte Periode verbunden. Außerdem sind Einrich tungen zum Entladen der in dem Integrator abgespeicherten Ladung vorgesehen. In diesem D/A-Konverter wird ein Zähler dazu verwendet, die L-Bit und H-Bit Perioden auszuzählen. Weisen die digitalen Daten etwa 10 Bits auf, welche 5 L-Bits und 5 H-Bits enthalten, so wird maximal eine Zählperiode von 31 Takten benötigt. Beträgt die Taktfrequenz 5 MHz, so wird eine Zählperiode von 6,2 µs benötigt. Darüber hinaus wird eine bestimmte Zeitspanne benötigt, damit vor der D/A-Konvertierung ein Ladekondensator entladen werden kann. Werden 100 oder mehr abgegriffene Ver stärker in einem transversalen Filter verwendet, so wird eine Zeitspanne von 1 ms oder länger benötigt, bevor die den Abgriffen zugeführten Regelspannungen auf alle Verstärker verteilt sind. Hier zeigt sich ein kritisches Problem bei der Beseitigung des Neben bildes.

Ein Digital-Analog-Konverter, bei dem die digitalen Signale führenden Einangsleitungen in zwei Gruppen aufgeteilt sind und die erste Leitungs gruppe den digitalen Signalen hoher Wertigkeit (H-Bits) und die zweite Leitungsgruppe den digitalen Signalen niederer Wertigkeit (L-Bits) zugeordnet sind und wobei für die Digital/Analog-Umsetzung der H-Bits und der L-Bits getrennte Konverter eingesetzt sind, ist beschrieben in der Veröffentlichung von H. K. Schönwetter, "A High-Speed-Low-Noise 28-Bit Digital-to-Analog Converter", in IEEE Transactions on Instru mentation and Measurement, Vol. IM-27, No. 4. December 1978, pp. 413-417. Bei dieser Ausführung bedarf es einer sehr präzisen Ab stimmung und Konstanthaltung der in den beiden D/A-Konvertern zum Einsatz kommenden Widerstände und Transistoren, weil ansonsten die monotone Zunahme der analogen Ausgangswerte bei stufenweiser Zunahme der digitalen Eingangswerte nicht sichergestellt ist. Der kritische Fall tritt insbesondere dann ein, wenn ein Sprung bei den digitalen Eingangs werten an der Schnittstelle der L- und H-Bits auftritt, d. h. wenn ein Digitalwert mit einem höchstwertigen L-Bit = 1 und einem nieder wertigen H-Bit = 0 übergeht in einen neuen Digitalwert mit einem höchstwertigen L-Bit = 0 und einem niederwertigen H-Bit = 1. Da kann es sogar passieren, daß bei Erhöhung des Wertes am digitalen Eingang um "1" die analoge Ausgangsspannung sogar abfallen kann, anstatt um den äquivalenten Analogwert "1" anzusteigen, wie es sein müßte.

Demzufolge ist es die Aufgabe der vorliegenden Erfindung, einen ver besserten Digital/Analog-Konverter zu schaffen, der eine kurze Kon vertierungszeit aufweist und bei dem, selbst unter Verwendung einfa cher Widerstände ohne eine hohe Präzision anstreben oder einen hohen Abgleichaufwand treiben zu müssen, die monotone Zunahme der analogen Ausgangswerte bei stufenweise zunehmenden digitalen Eingangswerten auch bei Digitalwertsprüngen an der Schnittstelle der L- und H-Bits, sichergestellt ist.

Diese Aufgabe wird bei dem erfindungsgemäßen Digital/Analog-Konverter, der L-Bit- und H-Bit-Auswahleinrichtungen, die über ihre Ausgangs leitungen den H- bzw. L-Bits entsprechende Signale bereitstellen, die wiederum auf Stromgenerierungseinrichtungen zum Bereitstellen von mit den H- bzw. L-Bits korrespondierenden Strömen einwirken, und eine Summationseinrichtung zur Summierung der genannten Ströme aufweist, dadurch gelöst, daß die den H-Bits zugeordneten ersten Ausgangsleitungen Schalter einer ersten, den H-Bits zugeordneten Schaltergruppe und die den L-Bits zugeordneten zweiten Ausgangs leitungen Schalter einer zweiten, den L-Bits zugeordneten Schalter gruppe steuern, daß die den H-Bits zugeordneten Stromgenerierungs einrichtungen durch Transistoren gebildet werden, die den H-Bits entsprechende Ströme bei einer für alle diese Transistoren gleichen Vorspannung generieren, daß die den L-Bits zugeordneten Stromge nerierungseinrichtungen durch einen Transistor und eine Spannungs teilungseinrichtung zwischen der genannten Vorspannung und einem festen Potential gebildet werden, wobei die Spannungsteilung derart erfolgt, daß sich eine monotone Variation von als Vorspannung für den ge nannten Transistor dienenden Spannungswerten entsprechend der Ab- oder Zunahme der digitalen Werte der L-Bits ergibt, so daß dessen Strom in Abhängigkeit von der genannten Spannungsteilung vorgespannnt gesteuert wird mittels der zweiten, den L-Bits zugeordneten Schalter gruppe und daß die Summationseinrichtung den Gesamtstrom aus den Teilströmen der H-Bit-Transistoren und des L-Bit-Transistors bildet.

Die Aufgabe der Erfindung ist somit entsprechend dem kennzeichnenden Teil des Hauptanspruchs gelöst. Weitere Ausgestaltungen der Erfin dung ergeben sich aus den Unteransprüchen.

Die Erfindung wird nachfolgend anhand der einzigen Figur näher erläutet. Diese Figur zeigt ein Schaltbild eines nach der Erfindung ausgeführten D/A-Konverters.

Ein Zeichengenerator 10 generiert n Bit digitale Daten. Ein Dekoder 12 erzeugt eine Ausgangsspannung in einer von 2⁽ⁿ ^- ^m) - 1 Ausgangsleitungen A in Übereinstimmung mit den (n - m) L-Bits aus den n Bitdaten. Ein weiterer Dekoder 14 stellt Ausgangsspannungen in Ausgangsleitungen B bereit, welche in ihrer Anzahl einem dezimalem Äquivalent der m H-Bits aus den n Bitdaten entsprechen. Sind z. B. die (n - m) L-Bits 00 . . . 01, so wird die Ausgangsspannung in der Ausgangs leitung A 1 erzeugt; sind diese 00 . . . 10, so erscheint die Augangsspannung in der Ausgangsleitung A 2; und sind sie 00 . . . 11, so wird die Ausgangsspannung in der Ausgangsleitung A 3 bereitgestellt. Sind die m H-Bits 0 00 . . . 01, wird die Ausgangsspannung in der Ausgangs leitung B 1 bereitgestellt; sind sie 00 . . . 10, werden die Ausgangsleitungen B 1 und B 2 geschaltet; und sind sie 00 . . . 11, so erscheinen Ausgangsspannungen in den Ausgangsleitungen B 1, B 2 und B 3. Die Dekoder 12, 14 können durch bloße Kombination von UND- und ODER-Gliedern realisiert werden. Mit den Bezugszeichen 111, 112, 113, 121, 122 und 123 sind Schalter bezeichnet, welche eingeschaltet werden, sobald die Ausgangsspannung an ihren zugehörigen Steuer elektroden erscheint. Widerstände 131, 132 und 133 dienen der Spannungsteilung zwischen Va und Vb. Mit 400 bis 403 sind P-MOS-Transistoren bezeichnet, welche als Stromquelle die nen. Ein Stromsummations-Widerstand 150 ist zu den Transistoren 400 bis 403 geschaltet, und mit 160 ist der Ausgang bezeichnet. Die An zahl der Widerstände 131 bis 133 und die Anzahl der Schalter 111 und 113 entsprechen der Zahl 2⁽ⁿ ^- ^m) - 1, und die Anzahl der Transistoren 401 bis 403 und die Anzahl der Schalter 121 bis 131 sind gleich der Zahl 2^m - 1.

Je geringer die Werte der (n - m) L-Bits sind, um so höher ist die Torspannung des Transistors 400 und um so kleiner ist der Strom des Transistors 400.

Die Ausmaße der Gate-Elektroden der Transistoren 400 bis 403 sind untereinander alle gleich, so daß die Ströme der Transistoren 400 bis 403 gleich einem Strom I sind. Daraus folgt, daß der durch die (n - m) L-Bits bestimmte Strom des Transistors 400 kleiner als der Strom I ist. Es soll angenommen werden, daß die digita len Daten aus fünf L-Bits und fünf H-Bits bestehen. Die De koder 12 und 14 haben die 31 Ausgangsleitungen. Der Deko der 12 wählt einen Strom aus 32 Stromgrößen aus, dessen Wert in Übereinstimmung mit den fünf L-Bits zwischen 0 und I - den Stromwert I selbst aber nicht mit eingeschlossen - liegt, aus. Der Dekoder 14 wählt in Übereinstimmung mit den fünf H-Bits Strom werte von 0, I, 2I, 3I, 4I bis 31I aus. Da die Torvorspannung des Transistors 400 immer größer ist als die Torvorspannung der Transistoren 401 bis 403, ist der Strom des Transistors 400 immer kleiner als die Ströme I der Transistoren 401 bis 403. Im Ergebnis wird eine Monotonie aufrechterhalten, die darauf hinausläuft, daß der Strom durch den Widerstand 150 stufenweise mono ton steigt, wenn die digitalen Daten ansteigen. Da der Strom in zwei Stufen veränderbar ist, und zwar in der Weise, daß er feinstufig durch die L-Bits geändert wird, wobei eine grobe erste Änderung durch die H-Bits erfolgt, stellt sich heraus, daß bei kleiner Schaltkreisskalierung die Konvertierungszeit sehr kurz ist.

Eine weitere Möglichkeit besteht darin, daß die Ausmaße der Gate-Elektroden der Transistoren 401 bis 403 für die H-Bits so zu dimensionieren, daß die Stromgrößen der Transistoren 401 bis 403 sich zu I, 2¹ I, 2² I, einstellen. Die Bits werden so zugeordnet, daß das am wenigstens signifikante Bits (LSB) der H-Bits dem Transistor 401 zugeordnet ist und das am meisten signifikante Bit (MSB) demjenigen Transistor, der den Strom 2^m ^{- 1} I generiert. In diesem Fall kann der Dekoder 14 entfallen, bzw. werden die digi talen Signale von den Eingängen, ggfs. über Impulsformerstufen oder Verstärker, auf die Ausgänge direkt übertragen.

Claims

1. Digital-Analog-Konverter, bei dem die digitale Signale führenden Eingangsleitunge(n) in zwei Gruppen aufgeteilt sind und die erste Leitungsgruppe (m) den digitalen Signalen hoher Wertigkeit (H-Bits) und die zweite Leitungsgruppe (n - m) den digitalen Signalen niederer Wertigkeit (L-Bits) zugeordnet sind mit Auswahleinrichtungen (14, 12), die über ihre Ausgangsleitungen (B 1, B 2, B 3 bzw. A 1, A 2, A 3) den H- bzw. L-Bits entsprechende Signale bereitstellen, die auf Stromgenerierungseinrichtungen (401, 402, 403; 400) zum Bereitstellen von mit den H- bzw. L-Bits korrespondierenden Strömen einwirken und mit einer Summations einrichtung (150) zur Summierung der genannten Ströme, dadurch gekennzeichnet, daß die den H-Bits zugeordneten ersten Ausgangsleitungen (B 1, B 2, B 3, . . .) Schalter (121, 122, 123, . . .) einer ersten, den H-Bits zugeordneten Schaltergruppe und die den L-Bits zugeordneten zweiten Ausgangsleitungen (A 1, A 2, A 3, . . .) Schalter (111, 112, 113, . . .) einer zweiten, den L-Bits zugeordneten Schaltergruppe steuern, daß die den H-Bits zugeordneten Stromgenerierungseinrichtungen durch Transistoren (401, 402, 403, . . .) gebildet werden, die den H-Bits entsprechen de Ströme generieren bei einer für alle diese Transistoren gleichen Vorspannungen (V _b), daß die den L-Bits zugeordneten Stromgene rierungseinrichtungen durch einen Transistor (400) und eine Spannungsteilungseinrichtung (131, 132, 133, . . .) zwischen der genannten Vorspannung (V _b) und einem festen Potential (V _a) ge bildet werden, wobei die Spannungsteilung derart erfolgt, daß sich eine monotone Variation von als Vorspannung für den genannten Transistor (400) dienenden Spannungswerten entsprechend der Ab- oder Zunahme der digitalen Werte der L-Bits ergibt, so daß dessen Strom in Abhängigkeit von der genannten Spannungsteilung vorgespannt gesteuert wird mittels der zweiten, den L-Bits zu geordneten Schaltergruppe (111, 112, 113, . . .) und daß die Summationseinrichtung (150) den Gesamtstrom aus den Teil strömen der H-Bit Transistoren (401, 402, 403, . . .) und des L-Bit-Transistors (400) bildet.

2. Digital-Analog-Konverter nach Anspruch 1, dadurch gekenn zeichnet, daß die den L-Bits zugeordnete Auswahleinrichtung (12) ein Decoder ist, der die (n - m) digitalen L-Bit Eingangssignale in Ausgangssignale auf eine Vielzahl (2⁽ⁿ ^- ^m) - 1) von Ausgangsleitungen (A 1, A 2, A 3, . . .) umsetzt, wobei immer nur eine Ausgangsleitung signal beaufschlagt ist und dieses Signal den digitalen Wert der L-Bits kennzeichnet.

3. Digital-Analog-Konverter nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die den H-Bits zugeordnete Auswahleinrich tung (14) ein Decoder ist, der die (m) digitalen H-Bit Eingangs signale in Ausgangssignale auf eine Vielzahl (2 ^m - 1) von Ausgangsleitungen (B 1, B 2, B 3, . . .) umsetzt, wobei immer so viele Ausgangsleitungen signalbeaufschlagt sind, wie es dem digitalen Wert der H-Bits entspricht.

4. Digital-Analog-Konverter nach Anspruch 3, dadurch gekenn zeichnet, daß alle H-Bit-Transistoren (401, 402, 403, . . .) gleiche Stromwerte (I) generieren.

5. Digital-Analog-Konverter nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die den H-Bits zugeordnete Auswahleinrich tung (14) die (m) digitalen H-Bit Eingangssignale in Ausgangs signale auf (m) Ausgangsleitungen (B 1, B 2, B 3, . . .) überträgt, wobei den Signalen auf den Ausgangsleitungen in Zweierpotenzen steigende Wertigkeiten (1, 2, 4, 8, . . .) zugeordnet sind.

6. Digital-Analog-Konverter nach Anspruch 5, dadurch gekenn zeichnet, daß die H-Bit-Transistoren (401, 402, 403, . . .) unter schiedliche Stromwerte mit in Zweierpotenzen zunehmenden Werten (I, 2I, 4I, 8I, . . .) generieren.

7. Digital-Analog-Konverter nach den Ansprüchen 5 und 6, da durch gekennzeichnet, daß die genannten Ausgangsleitungen (B 1, B 2, B 3, . . .) über die Schalter der ersten, den H-Bits zugeord neten Schaltergruppe (121, 122, 123, . . .) diejenigen H-Bit- Transistoren (401, 402, 403, . . .) aktivieren, die Stromwerte der gleichen Wertigkeit generieren, wie es dem Signalwert auf der entsprechenden Ausgangsleitung entspricht.

8. Digital-Analog-Konverter nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Spannungsteilung (131, 132, 133, . . .) so gewählt ist, daß die Torvorspannung des L-Bit-Transistors (400) immer größer ist als die Torvorspannung der H-Bit- Transistoren (401, 402, 403, . . .), so daß auch der Strom des L-Bit-Transistors (400) immer kleiner ist als die Ströme der H-Bit-Transistoren (401, 402, 403, . . .).

9. Digital-Analog-Konverter nach Anspruch 1 oder 2 oder 8, dadurch gekennzeichnet, daß die niederwertigen L-Bit Ausgangs leitungen (z. B. A 1) mit denjenigen Schaltern (z. B. 111) der L-Bit-Schaltergruppe in Wirkungsverbindung stehen, die eine hohe Torvorspannung am L-Bit-Transistor (400) einschalten, so daß dieser nur einen kleinen Strom generiert, während die höherwertigen L-Bit Ausgangsleitungen mit denjenigen Schaltern der L-Bit-Schaltgruppe in Wirkungsverbindung stehen, die eine niedrige Torvorspannung am L-Bit-Transistor (400) einschalten, so daß dieser einen entsprechend höheren Strom generiert.

10. Digital-Analog-Konverter nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Widerstandswerte (131, 132, 133, . . .) der Spannungsteilung so aufeinander abgestimmt sind, daß ge steuert über die Torvorspannung des Transistors (400) dieser für aufeinanderfolgende Spannungsabgriffe gleichstufig zunehmende Stromwerte generiert.

11. Digital-Analog-Konverter nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die den L-Bits zugeordneten Stromgenerie rungseinrichtungen (400, 131, 132, 133, . . .) zur Erzeugung einer Vielzahl von Stromwerten in der Lage sind, welche kleiner sind als eine vorbestimmte Stromgröße (I) und daß die den H-Bits zugeordneten Stromgenerierungseinrichtungen (401, 402, 403, . . .) zur Erzeugung von Stromwerten in der Lage sind, die ganzzahlige Vielfache der genannten vorbestimmten Stromgröße (I) sind und daß die genannten, von den L- und H-Bits stammenden Stromwerte in der genannten Summationseinrichtung (150) aufsummiert werden, wobei mit zunehmenden L- und H-Bit-Werten die aufsummierten Stromwerte monoton wachsen.