DE102015108384B4

DE102015108384B4 - Verfahren zum Betreiben einer Leistungsversorgung und integrierte Schaltung

Info

Publication number: DE102015108384B4
Application number: DE102015108384.1A
Authority: DE
Inventors: Derek Bernardon
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2014-05-27
Filing date: 2015-05-27
Publication date: 2018-09-20
Anticipated expiration: 2035-05-28
Also published as: CN105278602B; CN105278602A; US9651962B2; US20150346749A1; DE102015108384A1

Abstract

Verfahren zum Betreiben einer Leistungsversorgung, wobei das Verfahren umfasst:Messen eines Ausgangssignals (Vout) der Leistungsversorgung;Bestimmen einer Steuerspannung (VDCCS) auf der Basis des gemessenen Ausgangssignals (Vout);Bestimmen, ob eine Versorgungsspannung einer Spannungsfolgerschaltung (114) größer ist als eine erste Schwelle;wenn die Versorgungsspannung der Spannungsfolgerschaltung (114) größer ist als die erste Schwelle, Anlegen der Steuerspannung an einen Eingang der Spannungsfolgerschaltung (114) und Anlegen einer Ausgabe der Spannungsfolgerschaltung an einen Steuerknoten eines Ausgangstransistors (116) in einer ersten Betriebsart; undwenn die Versorgungsspannung der Spannungsfolgerschaltung (114) nicht größer ist als die erste Schwelle, Abschalten der Spannungsfolgerschaltung und Anlegen der Steuerspannung (VDCCS) an den Steuerknoten des Ausgangstransistors (116) in einer zweiten Betriebsart.

Description

Technisches Gebiet
Die vorliegende Offenbarung bezieht sich allgemein auf eine elektronische Vorrichtung und insbesondere auf ein System und ein Verfahren für einen linearen Spannungsregler.
Hintergrund
Viele elektronische Vorrichtungen, wie Mikrosteuereinheiten, Zentraleinheiten (CPU), Speichervorrichtungen und dgl. erfordern eine definierte Versorgungsspannung. Ein linearer Spannungsregler kann verwendet werden, um eine solche definierte Versorgungsspannung aus einer Eingangsspannung zu liefern, die höher ist als die gewünschte Versorgungsspannung. Ein linearer Spannungsregler umfasst eine Pass-Vorrichtung wie einen Transistor, der zwischen einem Versorgungseingang zum Empfangen der Eingangsspannung und einem Ausgang zum Liefern der definierten Versorgungsspannung an eine Last angeschlossen ist. Eine Steuerschaltung steuert die Pass-Vorrichtung, so dass die Versorgungsspannung einer gewünschten Spannung entspricht.
Die Steuerschaltung für einen linearen Regler kann unter Verwendung einer analogen Steuerschaltung, einer digitalen Steuerschaltung oder Kombinationen von beiden implementiert werden. Wenn eine digitale Steuerschaltung und Verfahren verwendet werden, kann der lineare Spannungsregler Schaltungen umfassen, die ausgelegt sind, den Ausgang der Leistungsversorgung abzutasten und den abgetasteten Ausgang in die digitale Domäne umzuwandeln. Sobald der abgetastete Ausgang in der digitalen Domäne verarbeitet wird, wird ein Steuersignal an die Pass-Vorrichtung angelegt.
Einige der üblichen Spezifikationen eines Spannungsreglers umfassen Lastübergangsverhalten, Abfallspannung, Ausgangsspannungswelligkeit und Leistungsversorgungs-Unterdrückungsverhältnis. Das Lastübergangsverhalten bezieht sich darauf, wie schnell der Spannungsregler auf eine geänderte Lastbedingung anspricht. Dieses Lastübergangsverhalten kann beispielsweise durch Stabilitätsüberlegungen innerhalb der Regelschleife begrenzt werden. In einigen Fällen kann die quantisierte und abgetastete Beschaffenheit der digitalen Steuereinheit die Phasenreserve der Leistungsversorgung reduzieren.
Die Abfallspannung bezieht sich darauf, wie niedrig sich die Reglereingangsspannung der gesteuerten Ausgangsspannung nähern und weiterhin einen Betrieb aufrechterhalten kann, und die Spannungswelligkeit bezieht sich auf die Amplitude einer Spannungsstörung, die an der Ausgangsspannung sichtbar ist, was in einigen Fällen periodisch sein kann. Wiederum kann die abgetastete und quantisierte Beschaffenheit einer digitalen Steuereinheit bewirken, dass eine gewisse Spannung in einem digital gesteuerten linearen Spannungsregler wellig wird. Zuletzt bezieht sich das Leistungsversorgungs-Unterdrückungsverhältnis darauf, wie gut der lineare Spannungsregler Änderungen in seiner Versorgungsspannung unterdrückt.
Die US 2010 / 0 156 362 A1 und die US 6 188 211 B1 offenbaren Spannungsregler, bei denen ein Ausgangstransistor über eine Source-Folgerschaltung angesteuert wird.
Die DE 10 2007 038 378 A1 offenbart, die Versorgungsspannung eines Spannungsreglers zu überwachen, um eine Drop-Out-Bedingung zu erkennen und Gegenmaßnahmen ergreifen zu können. Die DE 10 2013 205 365 A1 , die DE 10 2010 002 528 A1 sowie die nachveröffentlichte DE 10 2014 102 860 A1 offenbaren Spannungsregler mit digitaler Regelung.
Es ist eine Aufgabe, Möglichkeiten zum verbesserten Umgang mit Spannungsstörungen, z.B. einer Eingangsspannung bereitzustellen.
Kurzzusammenfassung
Es werden ein Verfahren nach Anspruch 1 und eine integrierte Schaltung nach Anspruch 8 bereitgestellt. Die Unteransprüche definieren weitere Ausführungsformen.
Gemäß einer Ausführungsform umfasst ein Verfahren zum Betreiben einer Leistungsversorgung (d.h. Strom- und/oder Spannungsversorgung): Messen eines Ausgangssignals der Leistungsversorgung; Bestimmen einer Steuerspannung auf der Basis des gemessenen Ausgangssignals; und Bestimmen, ob eine Versorgungsspannung einer Spannungsfolgerschaltung größer ist als eine erste Schwelle. Wenn die Versorgungsspannung der Spannungsfolgerschaltung größer ist als die erste Schwelle, wird in einer ersten Betriebsart (im Folgenden auch als erster Modus bezeichnet) die Steuerspannung an einen Eingang der Spannungsfolgerschaltung angelegt und ein Ausgang der Spannungsfolgerschaltung wird an einen Steuerknoten eines Ausgangstransistors angelegt. Wenn die Versorgungsspannung der Spannungsfolgerschaltung nicht größer ist als die erste Schwelle, wird in einer zweiten Betriebsart (im Folgenden auch als zweiter Modus bezeichnet) die Spannungsfolgerschaltung abgeschaltet und die Steuerspannung wird an den Steuerknoten des Ausgangstransistors angelegt.
Figurenliste
Zum besseren Verständnis der vorliegenden Erfindung und der Vorteile davon wird nun auf die folgenden Beschreibungen in Verbindung mit den beigeschlossenen Zeichnungen Bezug genommen, in denen:

1 eine Ausführungsform eines linearen Spannungsreglers veranschaulicht;
2 einen Graphen veranschaulicht, der eine Ausführungsform eines Bypass-Modus zeigt;
3 eine schematische Darstellung einer weiteren Ausführungsform eines linearen Spannungsreglers veranschaulicht;
4a-b schematische Darstellungen weiterer Ausführungsformen linearer Spannungsregler veranschaulichen;
5 ein Flussdiagramm einer Ausführungsform eines Verfahrens veranschaulicht; und
6 eine weitere Ausführungsform eines linearen Spannungsreglers veranschaulicht.

Entsprechende Bezugszahlen und Symbole in verschiedenen Figuren beziehen sich allgemein auf entsprechende Teile, wenn nichts anderen angegeben ist. Die Figuren sind gezeichnet, um die relevanten Aspekte der bevorzugten Ausführungsformen klar zu veranschaulichen und sind nicht unbedingt maßstabgetreu. Um bestimmte Ausführungsformen klarer zu veranschaulichen, kann ein Buchstabe, der Variationen der gleichen Struktur, des Materials oder Prozessschritts anzeigt, einer Figurenzahl folgen.
Detaillierte Beschreibung Veranschaulichender Ausführungsformen
Die Herstellung und Verwendung der vorliegend bevorzugten Ausführungsformen werden nachstehend detailliert diskutiert. Es ist jedoch klar, dass die vorliegende Erfindung viele anwendbare erfinderische Konzepte vorsieht, die in verschiedensten spezifischen Kontexten verkörpert werden können. Die diskutierten spezifischen Ausführungsformen dienen nur der Veranschaulichung spezifischer Wege zur Herstellung und Verwendung der Erfindung und schränken den Schutzbereich der Erfindung nicht ein.
Die vorliegende Erfindung wird mit Bezugnahme auf bevorzugte Ausführungsformen in einem spezifischen Kontext beschrieben: ein System und Verfahren für einen linearen Spannungsregler. Obwohl sich beispielhafte Ausführungsformen auf einen digital gesteuerten linearen Spannungsregler beziehen, kann die Erfindung auf andere Systeme und Anwendungen angewendet werden, einschließlich linearer Spannungsregler, Leistungsversorgungssysteme, Steuersysteme und anderer elektronischer Systeme.
In Ausführungsformen der vorliegenden Erfindung umfasst ein digital gesteuerter linearer Spannungsregler eine Pass-Vorrichtung, die von einem Spannungsfolgertransistor angesteuert wird. Dieser Spannungsfolgertransistor wird von einem widerstandsbelasteten kontinuierlichen Zeit-Strom-Digital-Analog-Wandler (IDAC) angesteuert. Während des Betriebs wird dem Spannungsfolgertransistor Energie über eine externe Leistungsversorgung zugeführt. Unter niedrigen Versorgungsbedingungen wird der Spannungsfolgertransistor jedoch umgangen und die Pass-Vorrichtung wird direkt vom Ausgang des IDAC angesteuert. Das dynamische Leistungsverhalten unter diesen niedrigen Versorgungsbedingungen kann durch ein Einstellen des digitalen Steueralgorithmus und durch ein Ändern der Widerstandsbelastung des IDAC kompensiert werden. Außerdem kann eine niedrige Abfallspannung unter Verwendung einer hochgesetzten Leistungsversorgung für den IDAC erzielt werden.
Die Stabilität des digital gesteuerten linearen Spannungsreglers wird durch die Auslegung der der Spannungsfolgerschaltung zugeordneten Pole und des Ausgangs des IDAC erhöht, um höher zu sein als die offene Schleifenbandbreite des Reglers, oder um zu gestatten, dass einer davon durch eine Null von der PID-Steuereinheit kompensiert wird. Zusätzlich kann eine niedrige Spannungswelligkeit erzielt werden, indem ein Produkt des IDAC-LSB-Stroms und eines Lastwiderstands niedriger gehalten wird als ein LSB eines Analog-Digital-Wandlers, der mit dem Eingang der digitalen Steuereinheit gekoppelt ist.
1 veranschaulicht eine schematische Darstellung einer Ausführungsform eines digital gesteuerten linearen Spannungsreglers 100, der eine integrierte Schaltung (IC) 102 umfasst, die mit einer Last 126 und einem Kondensator 124 gekoppelt ist. In einer Ausführungsform umfasst IC 102 einen ADC 110, der eine Analog-Digital-Wandlung der Leistungsversorgungs-Ausgangsspannung Vout vornimmt und einen digitalen Wert an eine digitale Steuereinheit 104 liefert. Die digitale Steuereinheit 104 liefert einen digitalen Wert an den IDAC 108, dessen Ausgang mit einem Widerstand 112 und einem PMOS-Sourcefolgertransistor 114 gekoppelt ist, der das Gate des Pass-Transistors 116 treibt. Eine Modussteuerschaltung 111 schaltet den Vorstrom zum PMOS-Sourcefolgertransistor 114 ab, koppelt den Ausgang des IDAC 108 mit dem Gate des Pass-Transistors 116 und stellt den Wert des Widerstands 112 ein, wenn die Versorgungsspannung VDD1 auf den Punkt der Annäherung an eine Abfallspannung sinkt.
In einer Ausführungsform wird der ADC 110 unter Verwendung eines 8-Bit-sukzessiven Approximations-ADC implementiert. Der ADC 110 arbeitet unter Verwendung eines 20 MHz Takts und nimmt eine Analog-Digital-Wandlung in 13 Taktzyklen gemäß einem spezifischen Beispiel vor. Es ist klar, dass in alternativen Ausführungsformen ein ADC mit einer anderen Anzahl von Bits, einer anderen Taktfrequenz und anderen Spezifikationen verwendet werden kann. Außerdem können auch ADCs unterschiedlicher Architekturen gemäß den bestimmten Spezifikationen der besonderen Ausführungsform verwendet werden.
Die digitale Steuereinheit 104 kann unter Verwendung eines Prozessors, der einen Code ausführt, unter Verwendung festverdrahteter Logik oder unter Verwendung anderer bekannter digitaler Logik implementiert werden. In einer Ausführungsform führt die digitale Steuereinheit 104 einen digitalen Steueralgorithmus aus, der beispielsweise eine Proportional-Integral-Differential- (PID-) Steuereinheit umfassen kann. In einigen Ausführungsformen kann die digitale Steuereinheit 104 auch ein Schleifenfehlersignal bestimmen.
Der IDAC 108 erzeugt einen Ausgangsstrom ansprechend auf einen digitalen Wert, der von der digitalen Steuereinheit 104 geliefert wird. In einer Ausführungsform kann der IDAC 108 unter Verwendung einer Mehrzahl binär gewichteter Stromquellen und/oder Thermometer-codierter Einheitsstromquellen oder einer Kombination davon gemäß bekannten Schaltungen und Verfahren implementiert werden. Alternativ dazu können andere IDAC-Architekturen verwendet werden. In einer Ausführungsform liefert eine Ladungspumpe 106 eine hochgesetzte Leistungsversorgung an den IDAC 108, um seinen Ausgangscompliancebereich zu erhöhen. Beispielswiese können in einer Ausführungsform der ADC 110 und die digitale Steuereinheit 104 unter Verwendung einer 1,5 V Leistungsversorgung mit Energie versorgt werden, während der IDAC 108 unter Verwendung einer 7,5 V Leistungsversorgung arbeiten kann, die von der Ladungspumpe 106 vorgesehen wird. Als solche können der ADC 110 und die digitale Steuereinheit 104 beispielsweise unter Verwendung von Niederspannungstransistoren implementiert werden, während einige oder alle der Schaltungen im IDAC 108 und in der Ladungspumpe 106 unter Verwendung von Vorrichtungen mit höherer Spannung implementiert werden können. Alternativ dazu können andere Leistungsversorgungsspannungen und Halbleitertechnologie-Unterteilungen verwendet werden.
In einigen Ausführungsformen können optionale Gleichstrom (GS)-Spannungsquellen 132 und 134 mit dem Widerstand 112 bzw. Transistor 114 in Serie geschaltet werden. Durch die Verwendung der Spannungsquellen 132 und 134 kann der Ausgangsbereich des IDAC 108 reduziert werden, wodurch die Größe des IDAC 108 verringert wird. In einigen Ausführungsformen können die Spannungsquellen 132 und 134 einstellbar und/oder steuerbar sein.
In einer Ausführungsform können die Leistungsversorgungsspannungen VDD1, die den PMOS-Sourcefolgertransistor 114 mit Energie versorgt, und VDD2, die den Pass-Transistor 116 mit Energie versorgt, im Spannungsbereich zwischen etwa 5,5 V und etwa 40 V liegen, während die gesteuerte Ausgangsspannung Vout des linearen Spannungsreglers 100 im Spannungsbereich zwischen etwa 3,3 V und etwa 5 V in Abhängigkeit davon liegen kann, wie die digitale Steuereinheit 104 ausgelegt ist. Alternativ dazu können andere Leistungsversorgungs-Spannungsbereiche und gesteuerte Ausgangsspannungsbereiche verwendet werden.
Wenn sich die Spannung von VDD1 5,5 V nähert, wobei eine geregelte Ausgangsspannung von etwa 5 V angenommen wird, kann die Vorstromerzeugungseinrichtung 122 aus der Compliance zu fallen beginnen. Falls beispielsweise VDD1 bei 5,5 V arbeitet, und Vout auf 5,0 Volt eingestellt wird, besteht wenig Aussteuerungsreserve, wenn überhaupt, dass die Vorstromerzeugungseinrichtung 122 einen Strom an den PMOS-Sourcefolgertransistor 114 liefert. Es ist klar, dass in anderen Ausführungsformen die Vorstromerzeugungseinrichtung aus der Compliance zu fallen beginnen kann, wenn VDD1 andere Spannungen als 5,5 V erreicht. Die Spannung, bei der es zu einem Complianceverlust kommt, kann beispielsweise von der geregelten Ausgangsspannung, der spezifischen Schaltungsarchitektur, der bestimmen verwendeten Vorrichtungstechnologie und verschiedenen Betriebsbedingungen abhängig sein.
Eine Modussteuerschaltung 111 ist ausgelegt, diese niedrige Spannungsbedingung abzufühlen, beispielsweise durch ein Überwachen der Anschlüsse eines Schalters 118. Die Funktion des Schalters 118 kann durch eine Diode implementiert sein, in welchem Fall das Überwachen der Anschlüsse des Schalters einem Überwachen der Anode in Bezug auf die Kathode der Diode entspricht. Falls die Diode vorwärts vorgespannt ist, schaltet die Modussteuerung auf einen niedrigen Abfallmodus. Ansonsten zeigt die Modussteuerschaltung 111 einen normalen Modus an. Alternativ dazu kann die Modussteuerschaltung 111 diese Bedingung durch Messen der Spannung an den Eingangsanschlüssen VDD1 und/oder VDD2 und/oder Vout direkt überwachen. Beispielsweise ist, wie in 2 gezeigt, ein Bypass-Modus aktiv, wenn VDD1 niedriger ist als die Schwellenspannung V_THRESHOLD, und inaktiv, wenn VDD1 größer ist als die Schwellenspannung V_THRESHOLD.
Unter normalen Betriebsbedingungen ist ein Schalter 118 offen, um den Ausgang des IDAC 108 gegen die Source des PMOS-Spannungsfolgertransistors 114 zu isolieren, und ein Schalter 120 ist geschlossen, um zu gestatten, dass ein Vorstrom von der Vorstromerzeugungseinrichtung 122 durch den PMOS-Sourcefolgertransistor 114 fließt. Sobald die niedrige Spannungsbedingung von der Modussteuerschaltung 111 detektiert wird, wird der Schalter 118 geschlossen und der Schalter 120 wird geöffnet, um dadurch den PMOS-Sourcefolgertransistor 114 auszuschalten und den Ausgang des IDAC 108 mit dem Gate des Pass-Transistors 116 zu verbinden. Der Widerstandswert des Widerstands 112 kann eingestellt werden, um eine Änderung in der Schleifenverstärkung und der Schleifendynamik aufgrund der Umgehung des PMOS-Sourcefolgertransistors 114 zu kompensieren, und/oder um die Änderung in den Vorspannungsbedingungen zu kompensieren, wenn der PMOS-Sourcefolgertransistor 114 umgangen wird. Beispielsweise ist, wie in 2 gezeigt, der Widerstandswert des Widerstands 112 ein Wert R₁, wenn VDD1 größer ist als die Schwellenspannung V_THRESHOLD, und der Widerstandswert des Widerstands 112 ist ein Wert R₂, wenn VDD1 kleiner ist als die Schwellenspannung V_THRESHOLD.
Wie gezeigt, ist der Widerstandswert R₂ größer als der Widerstandswert R₁. In einer Ausführungsform wird, indem R₂ größer ausgebildet wird als R₁, der Pass-Transistor 116 unter Verwendung einer Spannung IDAC_RANGE*R₂ steuerbar, was ermöglicht, dass mehr Strom im Gate des Pass-Transistors 116 fließt. Der von der digitalen Steuereinheit implementierte Steueralgorithmus kann eingestellt werden, um den erhöhten Widerstand zu kompensieren. Zusätzlich kann der Zustand der Modussteuerschaltung 111 an die digitale Steuereinheit 104 geliefert werden, um den digitalen Steueralgorithmus einzustellen, um diese Änderungen in der Schleifenverstärkung und/oder Schleifendynamik aufgrund der Änderung im Widerstand und in der Schaltungsausbildung zu kompensieren.
In einer Ausführungsform hat der IDAC 108 einen Ausgangsnennstrom von etwa 50 µA und der PMOS-Sourcefolgertransistor 114 hat einen Vornennstrom von etwa 100 µA. Der Pass-Transistor 116 kann einen Ausgangsnennstrom von etwa 150 mA in Abhängigkeit von den bestimmten Lastbedingungen und der digitalen Steuereinheitauslegung aufweisen. In einer Ausführungsform kann der Pass-Transistor 116 unter Verwendung eines n-Kanal-DMOS-Transistors implementiert werden, in einer alternativen Ausführungsform können jedoch andere Transistortypen, wie ein bipolarer Transistor, wie ein bipolarer PNP-, NPN-Darlington-Transistor, oder einfach eine NMOS-Vorrichtung als PMOS-Sourcefolgertransistor 114 und/oder Pass-Transistor 116 verwendet werden. In einigen Ausführungsformen verbessert der treibende Pass-Transistor 116 mit einem Spannungsfolgerr die Leistungsversorgungs-Unterdrückungsleistung, da das Gate des Pass-Transistors 116 eine relativ niedrige Impedanz sieht. Diese niedrige Impedanz kann Leistungsversorgungsstörungen dämpfen, die mit dem Ausgangsanschluss Vout über die Gate-Drain-Kapazität des Pass-Transistors 116 gekoppelt sein können.
In einer Ausführungsform hat die analoge Schaltung des linearen Spannungsreglers 100 einen Pol, dessen Frequenz durch einen Lastkondensator 124 und den Widerstand der Last 126 bestimmt wird: $ω_{P L} = {\frac{1}{2 π (\frac{R_{L} \cdot 1 / g m_{O T}}{R_{L} + 1 / g m_{O T}}) C_{L}}}_{,}$
wobei ω_PL die Plant-Pol-Winkelfrequenz ist, R_L der Lastwiderstand ist, C_L die Kapazität des Kondensators 124 ist, und gm_OT die Transkonduktanz des Pass-Transistors 116 ist. In einigen Ausführungsformen basiert die dynamische Antwort der Leistungsversorgung auf der geschlossenen Schleifenantwort der Transferfunktion, die von der digitalen Steuereinheit 104 und dem Pol bei der Frequenz ω_PL implementiert wird.
Die verbleibenden Systempole aufgrund der Belastung an den Gates des PMOS-Sourcefolgertransistors 114 und des Pass-Transistors 116 können ausgelegt werden, eine Frequenz aufzuweisen, die höher ist als die offene Schleifenfrequenz f_C
OpenLoop des Systems, oder einer und/oder beide dieser Pole kann oder können durch eine oder mehrere Nullen kompensiert werden, die von der digitalen Steuereinheit generiert werden, da diese Pole in der Frequenz relativ festgelegt sind, daher ist es einfach, diese Pole zu kompensieren. Beispielsweise kann ein Pol aufgrund des Widerstands 112 und der Gatekapazität des PMOS-Sourcefolgertransistors 114 ausgedrückt werden als: $ω_{P 1} = \frac{1}{2 π R C_{G - P M O S}},$
wobei ω_P1 die erste Polwinkelfrequenz ist, R der Widerstandswert des Widerstands 112 ist, und C_G-PMOS die Gatekapazität des PMOS-Sourcefolgertransistors 114 ist. Ähnlich kann ein Pol aufgrund der Source-Impedanz des PMOS-Sourcefolgertransistors 114 und der Gatekapazität des Pass-Transistors 116 ausgedrückt werden als: $ω_{P 1} = \frac{1}{2 π (1 / g m_{S F}) C_{G - D M O S}},$
wobei ω_P2 die zweite Polwinkelfrequenz ist, gm_SF die Transkonduktanz des PMOS-Sourcefolgertransistors 114 ist, und C_G-DMOS die Gatekapazität des Pass-Transistors 116 ist.
In einer Ausführungsform können die erste und zweite Polfrequenz ω_P1 und ω_P2 wenigstens zehnmal höher eingestellt werden als die offene Schleifenbandbreite des Reglers, so dass ω_P1 & ω_P2 ≥ 10·2πf_C
OpenLoop' oder einer und/oder beide dieser Pole kann oder können durch eine oder mehrere Nullen kompensiert werden, die von der digitalen Steuereinheit generiert werden, da diese Pole in der Frequenz relativ festgelegt sind, daher sind sie einfach zu kompensieren. Beispielsweise kann ω_P1 in einer Ausführungsform eingestellt werden, um die Bedingung zu erfüllen, dass ω_P1 ≥ 10·2πf_C
OpenLoop' und ω_P2 kann so eingestellt werden, dass ω_P2 = 2πf_Zero2PID, wobei f_Zero2PID eine Null ist, die von der digitalen Steuereinheit implementiert wird. Alternativ dazu kann ω_P2 eingestellt werden, um die Bedingung zu erfüllen, dass ω_P2 ≥ 10·2πf_C
OpenLoop' und ω_P1 kann so eingestellt werden, dass ω_P1 = 2πf_Zero2PID, wobei f_Zero2PID eine Null ist, die von der digitalen Steuereinheit implementiert wird. Dadurch kann der Effekt der Pole ω_P1 und ω_P2 auf die Schleifendynamik und die Phasenreserve in einigen Ausführungsformen vernachlässigbar gemacht werden. Als solche kann die digitale Steuereinheit 104 ausgelegt sein, eine höhere Verstärkung aufzuweisen, um so die dynamische Antwort des Spannungsreglers 100 zu erhöhen. Außerdem kann durch das Platzieren der Pole ω_P1 und ω_P2 auf eine höhere Frequenz die Polplatzierung innerhalb der digitalen Steuereinheit 104 vereinfacht werden. In Ausführungsformen, die eine PID-Steuereinheit verwenden, können ein Lastpol und der Pol aufgrund des Gates des DMOS für die Verwendung von zwei Nullen kompensiert werden, die von der PID-Steuereinheit generiert werden. In dieser spezifischen Ausführungsform werden die verbleibenden Pole auf höhere Frequenzen platziert als die offene Schleifentransferfunktion-Übergangsfrequenz $2 π f_{C_{O p e n L o o p}} .$
Gemäß einer Ausführungsform kann eine Spannungswelligkeit der geregelten Ausgangsspannung Vout gesenkt und/oder eliminiert werden, indem sichergestellt wird, dass ein LSB des Spannungsausgangs VDCSS des IDAC 108 kleiner ist als der Schritt eines LSB des ADC 110, so dass: $V D C C S = I_{L S B} R < V_{A D C - L S B},$
wobei I_LSB der LSB-Strom des IDAC 108 ist, und V_ADC-LSB die LSB-Spannung des ADC 110 ist. Indem ein LSB des Spannungsausgangs VDCSS des IDAC 108 kleiner ausgebildet wird als das LSB des ADC 110, kann die Steuereinheit einen „Ruhepunkt“ unter stationären Bedingungen finden. Wenn sich die Steuereinheit auf eine Ausgangsspannung VDCCS ausregelt, die innerhalb des Null-Fehlerbits des ADC liegt, wird in einigen Ausführungsformen der in die Steuereinheit gehende Fehler Null bleiben. In einigen Beispielen kann das Null-Fehlerbit des ADC auf einen beliebigen gewünschten Wert programmiert werden. Daher bewirkt die Steuereinheit unter dieser Bedingung einen stationären Zustand, wo keine Änderungen auftreten, daher wird keine Welligkeit beobachtet. In einigen Ausführungsformen wird der VDCCS-Knoten mit einem konstanten Strom konstant vorgespannt, wodurch ein Lecken kompensiert wird. So kann eine stationäre Bedingung gefunden werden, wo alle Knoten bei einer spezifischen Spannung vorgespannt bleiben, ohne eine Änderung im Strom zu erfordern, um die Ausgangsspannung erneut einzustellen. Sobald der lineare Regler in einem gleichen Null-Fehlerbit arbeitet, wird die Ausgangswelligkeit entweder signifikant gedämpft und/oder eliminiert.
3 veranschaulicht ein lineares Spannungsreglersystem 200, das eine detailliertere Ansicht einiger der Schaltungsblöcke der IC 202 zeigt. In einer Ausführungsform umfasst die digitale Steuereinheit 104 einen digitalen Steueralgorithmusblock 232, einen Summierungsblock 234 und einen digitalen Steuerblock 230. Der Summierungsblock 234 subtrahiert einen Wert, der vom Ausgang des ADC 110 geliefert wird, von einem digitalen Wert, der den gewünschten Sollwert für die Ausgangsspannung Vout repräsentiert. Der digitale Steueralgorithmusblock 232 wendet einen Steueralgorithmus, wie einen PID-Steueralgorithmus, auf den Ausgang des Summierungsblocks 234 an. Alternativ dazu können andere Steueralgorithmen abgesehen von einem PID-Algorithmus verwendet werden. In einer Ausführungsform liefert der digitale Steuerblock 230 Koeffizienten an den digitalen Steueralgorithmusblock 232 und/oder wählt zwischen voreingestellten Koeffizienten aus. Der digitale Steuerblock 230 kann auch die Koeffizienten und den Algorithmus steuern, die vom digitalen Steueralgorithmusblock 230 gemäß dem Zustand des Modusauswahlsignals Mode Ctl verwendet werden, das darauf basiert, ob der PMOS-Sourcefolgertransistor 114 aufgrund der niedrigen Spannungsbedingung bei VDD1 umgangen wird oder nicht.
In einer Ausführungsform wird das Umgehen des PMOS-Sourcefolgertransistors 114 unter Verwendung von Dioden 206 und 204 implementiert. Wenn beispielsweise der Leistungsversorgungs-Spannungsanschluss VDD1 eine ausreichende Aussteuerungsreserve aufweist, wird die Diode 204 vorwärts vorgespannt, um einen Stromfluss vom Leistungsversorgungsanschluss VDD1 zum PMOS-Sourcefolgertransistor 114 zuzulassen. Zusätzlich wird die Diode 206, die zwischen dem Ausgang des IDAC 108 und der Source des PMOS-Sourcefolgertransistors 114 gekoppelt ist, umgekehrt vorgespannt. Wenn der Leistungsversorgungsanschluss VDD1 einen niedrigen Spannungszustand einnimmt, wird die Diode 204 umgekehrt vorgespannt und die Diode 206 wird vorwärts vorgespannt, wodurch der Stromfluss zum PMOS-Sourcefolgertransistor 114 abgeschaltet wird und der Ausgang des IDAC 108 mit dem Gate des Pass-Transistors 116 verbunden wird. In einigen Ausführungsformen sind die Funktionen der Dioden 206 und 204 analog zu den Funktionen der Schalter 118 und 120, die in 1 gezeigt sind.
In einer Ausführungsform detektiert der Komparator 208 einen niedrigen Spannungszustand des Leistungsversorgungseingangs VDD1, indem die Gate-Source-Spannung des PMOS-Sourcefolgertransistors 114 überwacht wird. Wenn die Gate-Source-Spannung des PMOS-Sourcefolgertransistors 114 positiv wird, wodurch angezeigt wird, dass der Transistor abgeschaltet ist, geht der Ausgang Mode Ctl des Komparators 208 hoch, wodurch der niedrige Spannungszustand angezeigt wird. In einigen Ausführungsformen wird der Ausgang Mode_Ctl des Komparators 208 verwendet, um den Nebenschlusswiderstand auszuwählen, der mit dem Ausgang des IDAC 108 gekoppelt ist. Wenn Mode Ctl beispielsweise niedrig ist, ist der Ausgang des Inverters 220 hoch, und der Schalter 216 verbindet das Gate des Transistors 214 mit seinem Gate, wodurch ein GS-Weg vom Knoten VDCCS zu Masse über den Widerstand R₁ erzeugt wird. Demgemäß verbindet der Schalter 218 das Gate des Transistors 210 mit Masse, wodurch der Widerstand R₂ effektiv getrennt wird. Wenn Mode_Ctl hoch ist, was einen niedrigen Spannungszustand anzeigt, verbindet der Schalter 216 das Gate des Transistors 214 mit Masse, wodurch der Widerstand R₁ getrennt wird, und der Schalter 218 verbindet das Gate des Transistors 210 mit seinem Drain, wodurch ein GS-Weg vom Knoten VDCCS zu Masse über den Widerstand R₂ erzeugt wird. In einigen Ausführungsformen ist der Ausgang des Komparators 208 auch mit der digitalen Steuereinheit 104 gekoppelt, um ein Eingangssignal zum Einstellen des Steueralgorithmus zu liefern.
In einigen Ausführungsformen können die optionalen GS-Spannungsquellen 211 und 215 mit den Widerständen R₂ bzw. R₁ in Serie gesetzt werden. Unter Verwendung der Spannungsquellen 211 und 215 kann der Ausgangsbereich des IDAC 108 reduziert werden, wodurch die Größe des IDAC 108 verringert wird. In einigen Ausführungsformen können die Spannungsquellen 211 und 215 einstellbar und/oder steuerbar sein.
In einigen Ausführungsformen ist der Transistor 212 der gleiche Typ eines Transistors wie der PMOS-Sourcefolgertransistor 114 und der Transistor 214 ist der gleiche Typ eines Transistors wie der Pass-Transistor 116. Unter Verwendung von Replikatransistoren wird die Vorspannung am Knoten VDCCS Änderungen in den Gate-Source-Spannungen des PMOS-Sourcefolgertransistors 114 und Pass-Transistors 116 verfolgen. Eine zusätzliche Verfolgungsgenauigkeit kann erhalten werden, indem der Transistor 214 mit dem Pass-Transistor 116 thermisch gekoppelt wird. Es ist klar, dass die Schaltung zur Auswahl der Widerstände R₁ und R₂ nur ein Beispiel vieler möglicher Auswahlschaltungen ist. Beispielsweise kann in einigen Ausführungsformen der Widerstand, der zwischen dem Knoten VDCCS und Masse gekoppelt ist, ein schaltbares Widerstandsnetz sein, das eine Mehrzahl von Widerständen koppelt und entkoppelt, die in Serie oder parallel gekoppelt sind. In weiteren Ausführungsformen kann der Zustand von VDD1 direkt am Anschluss VDD1 und/oder an anderen Knoten innerhalb der IC 202 überwacht werden.
Gemäß verschiedenen Ausführungsformen wird die Ausgangsspannung Vout geteilt, bevor sie vom ADC 110 digitalisiert wird. Wie gezeigt, kann ein geschalteter Kondensatorspannungsteiler, der den Schalter 240, den Kondensator C1 und den Kondensator C2 umfasst, verwendet werden, um diese Spannungsteilung vorzunehmen. In einem Beispiel wird zur Vornahme einer Spannungsteilung durch n der Kondensator C2 auf einen Kapazitätswert von etwa (1/n - 1)C1 gesetzt. Während des Betriebs erdet der Schalter 240 einen Anschluss des Kondensators C1, während der Kondensator C2 durch interne Schaltungen innerhalb des ADC 110 geerdet wird. Als Nächstes wird der Kondensator C1 erneut mit der Ausgangsspannung Vout verbunden, so dass der Eingang in den ADC 110 die geteilte Spannung ist. Es ist klar, dass in alternativen Ausführungsformen andere bekannte Spannungsteilerschaltungen und Verfahren, wie resistive Spannungsteiler, verwendet werden können.
4a veranschaulicht ein lineares Spannungsreglersystem 300 gemäß einer weiteren Ausführungsform. Wie gezeigt, umfasst das lineare Spannungsreglersystem 300 eine IC 302, die zwei IDACs aufweist: IDAC1 303 und IDAC2 304. Der Ausgang des IDAC2 304 ist mit dem Knoten VDCCS über Stromspiegeltransistoren 310 und 312 zusammen mit der Diode 207 gekoppelt. In einer Ausführungsform ist der IDAC2 304 ausgelegt, einen Gesamtmessbereich-Ausgangsbereich aufzuweisen, während der IDAC1 303 ausgelegt ist, einen Ausgangsbereich aufzuweisen, der kleiner ist als der IDAC2 304. In einem Beispiel ist der Ausgangsbereich des IDAC1 303 etwa 2 LSBs des IDAC2 304. Demgemäß kann der IDAC2 304 als grober DAC funktionieren, und der IDAC1 303 kann als Feinabstimmungs-DAC funktionieren. Durch die Implementierung des IDAC1 303, einen kleineren Ausgangsbereich aufzuweisen, kann die physische Größe des IDAC1 303 kleiner ausgebildet werden als ein DAC, der den gesamten Strombereich handhaben müsste, wodurch Chipfläche und Energie eingespart werden.
In einer Ausführungsform sind sowohl der IDAC1 303 als auch der IDAC2 304 aktiv, wenn VDD1 mit einer übermäßigen Aussteuerungsreserve arbeitet. Bei niedrigen Spannungsbedingungen wird der IDAC2 304 jedoch abgeschaltet, und der IDAC1 303 allein liefert Strom an das Gate des Pass-Transistors 116. R₂ wird ausgewählt, ausreichend größer zu sein als R₁, um eine Vorspannung für den Pass-Transistor 116 aufrechtzuerhalten, wenn nur der IDAC1 303 mit dem kleineren Ausgangsstrombereich aktiv ist. Gemäß einer Ausführungsform kann das System 300 so implementiert werden, dass es zwei parallele Steuerschleifen aufweist: eine mit dem IDAC1 303 und eine mit dem IDAC2 304. Als solcher hat der IDAC2 304 seine eigene Steuereinheit 306, die vom Summierungselement 308 versorgt wird, das auch einen digitalen Steueralgorithmus implementiert, wie einen PID-Steueralgorithmus. Alternativ dazu können andere Steueralgorithmen verwendet werden. In einigen Implementierungen ist die Geschwindigkeit beider Schleifen ungefähr gleich, so dass die Koeffizienten für die Steuereinheiten 232 und 306 für beide Schleifen proportional sind.
Wie gezeigt, sind Replikavorrichtungen, die dem PMOS-Sourcefolgertransistor 114 und Pass-Transistor 116 entsprechen, nicht mit dem Widerstand R₁ in Serie gekoppelt. Stattdessen wird der Transistor 314 zur Auswahl des Widerstands R₁ verwendet. Alternativ dazu können Replikavorrichtungen verwendet werden, wie in 3 gezeigt.
4b veranschaulicht ein lineares Spannungsreglersystem 350 gemäß einer weiteren Ausführungsform. Das in 4b gezeigte lineare Spannungsreglersystem 350 ist dem in 4a gezeigten linearen Spannungsreglersystem 300 ähnlich, mit der Ausnahme, wie der IDAC1 303 und IDAC2 304 mit der digitalen Steuereinheit 104 verbunden sind. Im System 350 erzeugt die digitale Steuereinheit 104 ein 8-Bit-Ausgangswort, von welchem die vier höchstwertigen Bits an den IDAC2 304 ausgegeben werden und die vier niedrigstwertigen Bits an den IDAC2 304 ausgegeben werden. Als solcher liefert der IDAC1 303 den Feinauflösungs-Ausgangsstrom und der IDAC2 304 erzeugt den Grobauflösungs-Ausgangsstrom. Es ist jedoch klar, dass in alternativen Ausführungsformen der vorliegenden Erfindung die Bitbreite des Ausgangsworts der digitalen Steuereinheit von den 8 Bits des Beispiels verschieden sein kann. Außerdem kann auch die Unterteilung der MSBs und LSBs an den IDAC1 303 und IDAC2 304 verschieden sein.
5 veranschaulicht eine Ausführungsform eines Verfahrens 500 zum Betreiben eines linearen Spannungsreglers. In Schritt 502 wird die Ausgangsspannung des linearen Spannungsreglers gemessen. Als Nächstes, in Schritt 504, wird ein kontinuierlicher Steuerstrom auf der Basis des gemessen Ausgangssignals bestimmt. Dieses kontinuierliche Steuersignal kann beispielsweise unter Verwendung analoger und/oder digitaler Signalverarbeitungstechniken bestimmt werden. In Schritt 506 wird eine Steuerspannung bestimmt, indem der kontinuierliche Steuerstrom an einen Widerstand angelegt wird. Dann erfolgt eine Bestimmung, ob eine Versorgungsspannung einer Spannungsfolgerschaltung größer ist als eine erste Schwelle oder nicht in Schritt 508. Falls die Versorgungsspannung einer Spannungsfolgerschaltung größer ist als eine erste Schwelle, wird die Steuerspannung dann an einen Eingang einer Spannungsfolgerschaltung angelegt (Schritt 512). Ansonsten wird die Steuerspannung an einen Eingangsknoten eines Ausgangstransistors in Schritt 510 angelegt.
6 veranschaulicht eine Ausführungsform eines linearen Spannungsreglers 600 gemäß einer weiteren Ausführungsform der vorliegenden Erfindung. Die Struktur und der Betrieb des linearen Spannungsreglers 600 sind dem in 1 veranschaulichten linearen Spannungsregler 100 ähnlich, mit der Ausnahme, dass der IDAC und Widerstand durch einen Spannungs-DAC 608 ersetzt wurden. In einer solchen Ausführungsform sind der erste Pol ω_P1 und die Gatekapazität des PMOS-Sourcefolgertransistors 114 eine Funktion des internen Widerstands des DAC 608 und können ausgedrückt werden als: $ω_{P 1} = \frac{1}{2 π R_{D A C} C_{G - P M O S}},$
wobei ω_P1 die erste Polwinkelfrequenz ist, R_DAC der Widerstandswert des Widerstands 112 ist und C_{G_PMOS} die Gatekapazität des PMOS-Sourcefolgertransistors 114 ist. Es ist klar, dass eine ähnliche Modifikation an einer anderen Ausführungsform der linearen Spannungsregler vorgenommen werden kann. Beispielsweise kann in einigen Ausführungsformen der in den 3 und 4a-b gezeigte IDAC 108 durch einen Spannungs-DAC ersetzt werden.
Vorteile von Ausführungsformen der vorliegenden Erfindung umfassen eine gute Leistungsversorgungsunterdrückung. Da das Gate des Pass-Transistors von einem Sourcefolger getrieben wird, kann die niedrige Treibimpedanz hohe Frequenzstörungen „absorbieren“, die in das Gate durch die Drain-Gate-Kapazität eingebracht werden. Als solche können einige Ausführungsformen der Schaltungen eine bessere EMC-Immunität erzielen. Ein weiterer Vorteil umfasst eine gute Stabilität gegenüber dynamischer Leistung. In einigen Ausführungsformen, wo wenigstens einer der Pole, die mit dem Spannungsfolgertransistor und dem Gate der Pass-Transistoren assoziiert sind, ausgewählt wird, um beispielsweise zehnmal höher zu sein als die offene Schleifenfrequenz des linearen Spannungsreglers, kann eine größere Schleifenverstärkung von der Steuereinheit angewendet werden, um die Ansprechzeit des Reglers zu beschleunigen, während eine stabile Schleife aufrechterhalten wird.
Ein weiterer Vorteil von Ausführungsformen umfasst die Fähigkeit, die Steuerschleife als einfaches Kleinsignal-AC-Modell zu charakterisieren. Beispielsweise kann der programmierbare GS-Strom der IDACs als kontinuierlicher Strom modelliert werden. Ein weiterer Vorteil einiger Ausführungsformen umfasst eine niedrige Ausgangsspannungswelligkeit. Beispielsweise kann in Ausführungsformen, wo das Produkt des IDAC und des Lastwiderstands ein kleineres LSB aufweist als jenes des ADC, die Welligkeit signifikant gedämpft und/oder eliminiert werden. Ein weiterer Vorteil umfasst auch eine gute niedrige Spannungsleistung. In Ausführungsformen, die den Spannungsfolgertransistor unter niedrigen Spannungsbedingungen umgehen, kann die Steuerung der Spannungsreglerschleife aufrechterhalten werden.
Gemäß einer Ausführungsform umfasst ein Verfahren zum Betreiben einer Leistungsversorgung: Messen eines Ausgangssignals der Leistungsversorgung, Bestimmen einer Steuerspannung auf der Basis des gemessenen Ausgangssignals; und Bestimmen, ob eine Versorgungsspannung einer Spannungsfolgerschaltung größer ist als eine erste Schwelle. Wenn die Versorgungsspannung der Spannungsfolgerschaltung größer ist als die erste Schwelle, wird in einem ersten Modus die Steuerspannung an einen Eingang der Spannungsfolgerschaltung angelegt und ein Ausgang der Spannungsfolgerschaltung wird an einen Steuerknoten eines Ausgangstransistors angelegt. Wenn die Versorgungsspannung der Spannungsfolgerschaltung nicht größer ist als die erste Schwelle, wird in einem zweiten Modus die Spannungsfolgerschaltung abgeschaltet und die Steuerspannung wird an den Steuerknoten des Ausgangstransistors angelegt. Das Bestimmen der Steuerspannung kann die Verwendung eines Digital-Analog-Wandlers mit einem Spannungsausgang oder einem Stromausgang umfassen.
Das Bestimmen der Steuerspannung kann ein Bestimmen eines kontinuierlichen Steuerstroms auf der Basis des gemessenen Ausgangssignals und Anlegen des kontinuierlichen Steuerstroms an einen Widerstand umfassen, um die Steuerspannung zu bestimmen. In einigen Ausführungsformen hat der Widerstand einen ersten Wert während des ersten Modus und einen zweiten Wert während des zweiten Modus, wobei der erste Wert kleiner ist als der zweite Wert.
In einer Ausführungsform umfasst das Bestimmen des kontinuierlichen Steuerstroms ein Anwenden eines ersten Steueralgorithmus auf das gemessene Ausgangssignal im ersten Modus und ein Anwenden eines zweiten Steueralgorithmus auf das gemessene Ausgangssignal im zweiten Modus. In einigen Ausführungsformen umfasst das Verfahren ferner: Umwandeln des gemessenen Ausgangssignals in die digitale Domäne bei einer ersten Auflösung; Vornehmen eines digitalen Steueralgorithmus an dem umgewandelten gemessenen Ausgangssignal, um einen digitalen Stromwert zu bestimmen; und Umwandeln des digitalen Stromwerts in den kontinuierlichen Steuerstrom durch ein Vornehmen einer Digital-Analog-Wandlung. Ein Produkt eines Stroms eines niedrigstwertigen Bits des kontinuierlichen Steuerstroms, multipliziert mit einem Widerstandswert des Widerstands, ist kleiner als die erste Auflösung in einigen Ausführungsformen.
Gemäß einer Ausführungsform umfasst eine integrierte Schaltung: eine Leistungsversorgungs-Steuereinheit mit einem Eingang, der mit einem Leistungsversorgungs-Ausgangsanschluss der integrierten Schaltung gekoppelt ist; eine Ausgangsstufe, die mit einem Ausgang der Leistungsversorgungs-Steuereinheit gekoppelt ist; eine Folgerschaltung mit einem Eingang, der mit einem Ausgang der Ausgangsstufe gekoppelt ist; einen Ausgangstransistor mit einem Eingang, der mit einem Ausgang der Folgerschaltung gekoppelt ist, und einem Ausgang, der mit dem Leistungsversorgungs-Ausgangsanschluss gekoppelt ist; und eine Auswahlschaltung, die ausgelegt ist, der Folgerschaltung von einem externen Leistungsversorgungsanschluss in einem ersten Modus Strom zuzuführen, wenn eine Spannung des externen Leistungsversorgungsanschlusses über einer ersten Schwelle liegt, und die Folgerschaltung abzuschalten und eine Spannung an den Eingang des Ausgangstransistors in einem zweiten Modus zu liefern, wenn die Spannung des externen Leistungsversorgungsanschlusses unter der ersten Schwelle liegt.
Gemäß einer weiteren Ausführungsform umfasst eine integrierte Schaltung: eine Leistungsversorgungs-Steuereinheit mit einem Eingang, der mit einem Leistungsversorgungs-Ausgangsanschluss der integrierten Schaltung gekoppelt ist; und eine hochgesetzte Stromausgangsstufe, die mit einem Ausgang der Leistungsversorgungs-Steuereinheit gekoppelt ist, so dass die hochgesetzte Stromausgangsstufe ausgelegt ist, einen kontinuierlichen Strom zu liefern. Die integrierte Schaltung umfasst ferner: eine Folgerschaltung mit einem Eingang, der mit einem Ausgang der Stromausgangsstufe gekoppelt ist; einen ersten Nebenschlusswiderstand, der mit dem Ausgang der Stromausgangsstufe gekoppelt ist; einen Ausgangstransistor mit einem Eingang, der mit einem Ausgang der Folgerschaltung gekoppelt ist, und einem Ausgang, der mit dem Leistungsversorgungs-Ausgangsanschluss gekoppelt ist; und eine Versorgungsauswahlschaltung, die ausgelegt ist, der Folgerschaltung von einem externen Leistungsversorgungsanschluss in einem ersten Modus Strom zuzuführen, wenn eine Spannung des externen Leistungsversorgungsanschlusses über einer ersten Schwelle liegt, und die Folgerschaltung abzuschalten und eine Spannung an den Eingang des Ausgangstransistors in einem zweiten Modus zu liefern, wenn die Spannung des externen Leistungsversorgungsanschlusses unter der ersten Schwelle liegt. Die integrierte Schaltung kann ferner eine Ladungspumpe umfassen, die mit einem Versorgungseingang der Stromausgangsstufe gekoppelt ist.
In einer Ausführungsform umfasst die Versorgungsauswahlschaltung: eine erste Diode, die zwischen dem externen Leistungsversorgungsanschluss und dem Ausgang der Folgerschaltung gekoppelt ist; und eine zweite Diode, die zwischen dem Ausgang der Stromausgangsstufe gekoppelt ist. Die integrierte Schaltung kann ferner umfassen: einen zweiten Nebenschlusswiderstand, der mit einem Ausgang der Stromausgangsstufe gekoppelt ist; und eine Widerstandsauswahlschaltung, die ausgelegt ist, den ersten Nebenschlusswiderstand im ersten Modus zu aktivieren und den zweiten Widerstand im zweiten Modus zu aktivieren. Die Widerstandsauswahlschaltung kann ferner einen Komparator mit einem ersten Eingang umfassen, der mit dem Ausgang der Stromstufe und dem Ausgang der Folgerschaltung gekoppelt ist.
In einer Ausführungsform umfasst die Leistungsversorgungs-Steuereinheit einen Analog-Digital-Wandler (ADC), der mit dem Leistungsversorgungs-Ausgangsanschluss der integrierten Schaltung gekoppelt ist, und eine digitale Steuereinheit, die mit dem Ausgang des ADC gekoppelt ist, und die Stromausgangsstufe umfasst einen ersten Strom-Digital-AnalogWandler (IDAC). Die Stromausgangsstufe kann ferner einen zweiten IDAC umfassen, der ausgelegt ist, während des ersten Modus aktiv zu sein und nicht während des zweiten Modus. Ein Ausgangsbereich des zweiten IDAC ist größer als ein Ausgangsbereich des ersten IDAC in einigen Ausführungsformen. In einer Ausführungsform ist der Ausgangsbereich des ersten IDAC kleiner als 2 LSBs des Ausgangsbereichs des zweiten IDAC.
In einer Ausführungsform kann die digitale Steuereinheit ausgelegt sein, einen ersten Steueralgorithmus im ersten Modus und einen zweiten Steueralgorithmus im zweiten Modus vorzunehmen. In einigen Ausführungsformen umfasst die Folgerschaltung eine PMOS-Vorrichtung; und der Ausgangstransistor umfasst eine DMOS-Vorrichtung.
Obwohl diese Erfindung mit Bezugnahme auf veranschaulichende Ausführungsformen beschrieben wurde, ist diese Beschreibung nicht in einem einschränkenden Sinn auszulegen. Verschiedene Modifikationen und Kombinationen der veranschaulichenden Ausführungsformen sowie andere Ausführungsformen der Erfindung sind für Fachleute unter Bezugnahme auf die Beschreibung ersichtlich. Beispielsweise könnten in einer Ausführungsform Schaltungstreiber verwendet werden, um Oszillatoren abzustimmen, indem Kondensatoren und andere Abstimmungskomponenten ein- und ausgeschaltet werden. Es können auch in einer Ausführungsform Schaltertreiberschaltungen auf Empfangs/Sendeschalter, Dämpfungsglieder, Energieverstärker-Bypass-Schaltungen, RF-Matching, RF-Filterschalten im Allgemeinen sowie andere Typen von Schaltungen und Systemen angewendet werden.

Claims

Verfahren zum Betreiben einer Leistungsversorgung, wobei das Verfahren umfasst: Messen eines Ausgangssignals (Vout) der Leistungsversorgung; Bestimmen einer Steuerspannung (VDCCS) auf der Basis des gemessenen Ausgangssignals (Vout); Bestimmen, ob eine Versorgungsspannung einer Spannungsfolgerschaltung (114) größer ist als eine erste Schwelle; wenn die Versorgungsspannung der Spannungsfolgerschaltung (114) größer ist als die erste Schwelle, Anlegen der Steuerspannung an einen Eingang der Spannungsfolgerschaltung (114) und Anlegen einer Ausgabe der Spannungsfolgerschaltung an einen Steuerknoten eines Ausgangstransistors (116) in einer ersten Betriebsart; und wenn die Versorgungsspannung der Spannungsfolgerschaltung (114) nicht größer ist als die erste Schwelle, Abschalten der Spannungsfolgerschaltung und Anlegen der Steuerspannung (VDCCS) an den Steuerknoten des Ausgangstransistors (116) in einer zweiten Betriebsart.
Verfahren nach Anspruch 1, bei welchem das Bestimmen der Steuerspannung umfasst: Bestimmen eines kontinuierlichen Steuerstroms (IDAC) auf der Basis des gemessenen Ausgangssignals (Vout); und Anlegen des kontinuierlichen Steuerstroms (IDAC) an einen Widerstand (112), um die Steuerspannung zu bestimmen.
Verfahren nach Anspruch 2, bei welchem der Widerstand (112) einen ersten Wert während der ersten Betriebsart und einen zweiten Wert während der zweiten Betriebsart umfasst, wobei der erste Wert kleiner ist als der zweite Wert.
Verfahren nach Anspruch 2 oder 3, bei welchem das Bestimmen des kontinuierlichen Steuerstroms (IDAC) ein Anwenden eines ersten Steueralgorithmus auf das gemessene Ausgangssignal in der ersten Betriebsart und ein Anwenden eines zweiten Steueralgorithmus auf das gemessene Ausgangssignal in der zweiten Betriebsart umfasst.
Verfahren nach einem der Ansprüche 2-4, ferner umfassend: Umwandeln des gemessenen Ausgangssignals (Vout) in die digitale Domäne bei einer ersten Auflösung; Durchführen eines digitalen Steueralgorithmus (232) mit dem umgewandelten gemessenen Ausgangssignal, um einen digitalen Stromwert zu bestimmen; und Umwandeln des digitalen Stromwerts in den kontinuierlichen Steuerstrom (IDAC) durch ein Durchführen einer Digital-Analog-Wandlung.
Verfahren nach Anspruch 5, wobei ein Produkt eines Stroms entsprechend einem niedrigstwertigen Bit des kontinuierlichen Steuerstroms (IDAC) multipliziert mit einem Widerstandswert des Widerstands (122) kleiner ist als die erste Auflösung.
Verfahren nach einem der Ansprüche 1-6, wobei das Bestimmen der Steuerspannung ein Verwenden eines Digital-Analog-Wandlers (108) umfasst.
Integrierte Schaltung (100; 200; 300; 350), umfassend: eine Leistungsversorgungs-Steuerung mit einem Eingang, der mit einem Leistungsversorgungs-Ausgangsanschluss der integrierten Schaltung gekoppelt ist; eine Ausgangsstufe, die mit einem Ausgang der Leistungsversorgungs-Steuerung gekoppelt ist; eine Folgerschaltung (114) mit einem Eingang, der mit einem Ausgang der Ausgangsstufe gekoppelt ist; einen Ausgangstransistor (116) mit einem Eingang, der mit einem Ausgang der Folgerschaltung (114) gekoppelt ist, und einem Ausgang, der mit dem Leistungsversorgungs-Ausgangsanschluss gekoppelt ist; und eine Versorgungsauswahlschaltung, die eingerichtet ist, der Folgerschaltung (114) von einem externen Leistungsversorgungsanschluss in einer ersten Betriebsart Strom zuzuführen, wenn eine Spannung des externen Leistungsversorgungsanschlusses über einer ersten Schwelle liegt, und die Folgerschaltung (114) abzuschalten und eine Spannung an den Eingang des Ausgangstransistors in einer zweiten Betriebsart zu liefern, wenn die Spannung des externen Leistungsversorgungsanschlusses unter der ersten Schwelle liegt.
Integrierte Schaltung (100; 200; 300; 350) nach Anspruch 8, wobei die Ausgangsstufe eine hochgesetzte Stromausgangsstufe umfasst, die mit einem Ausgang der Leistungsversorgungs-Steuerung gekoppelt ist, wobei die hochgesetzte Stromausgangsstufe eingerichtet ist, einen kontinuierlichen Strom (IDAC) zu liefern; und wobei die integrierte Schaltung ferner einen ersten Nebenschlusswiderstand (112; R1) umfasst, der mit dem Ausgang der Stromausgangsstufe gekoppelt ist.
Integrierte Schaltung (100; 200; 300; 350) nach Anspruch 9, ferner umfassend eine Ladungspumpe (106), die mit einem Versorgungseingang der Stromausgangsstufe gekoppelt ist.
Integrierte Schaltung (100; 200; 300; 350) nach Anspruch 9 oder 10, bei welcher die Versorgungsauswahlschaltung umfasst: eine erste Diode (204), die zwischen den externen Leistungsversorgungsanschluss und den Ausgang der Folgerschaltung gekoppelt ist; und eine zweite Diode (206), die zwischen den Ausgang der Stromausgangsstufe und den Ausgang der Folgerschaltung (114) gekoppelt ist.
Integrierte Schaltung (100; 200; 300; 350) nach einem der Ansprüche 9-11, ferner umfassend: einen zweiten Nebenschlusswiderstand (R2), der mit einem Ausgang der Stromausgangsstufe gekoppelt ist; und eine Widerstandsauswahlschaltung (216, 218, 210, 214, 208), die eingerichtet ist, den ersten Nebenschlusswiderstand in der ersten Betriebsart zu aktivieren und den zweiten Nebenschlusswiderstand in der zweiten Betriebsart zu aktivieren.
Integrierte Schaltung (100; 200; 300; 350) nach Anspruch 12, wobei die Widerstandsauswahlschaltung einen Komparator (208) mit einem ersten Eingang umfasst, der mit dem Ausgang der Stromstufe und dem Ausgang der Folgerschaltung gekoppelt ist.
Integrierte Schaltung (100; 200; 300; 350) nach einem der Ansprüche 9-13, wobei: die Leistungsversorgungs-Steuerung einen Analog-Digital-Wandler (110), der mit dem Leistungsversorgungs-Ausgangsanschluss der integrierten Schaltung gekoppelt ist, und eine digitale Steuerung (230), die mit dem Ausgang des Analog-Digital-Wandlers (110) gekoppelt ist, umfasst; und die Stromausgangsstufe einen ersten Strom-Digital-AnalogWandler (108; 303) umfasst.
Integrierte Schaltung (100; 200; 300; 350) nach Anspruch 14, wobei: die Stromausgangsstufe ferner einen zweiten Strom-Digital-Analog-Wandler (304) umfasst, der ausgelegt ist, während der ersten Betriebsart und nicht während der zweiten Betriebsart aktiv zu sein; und wobei ein Ausgangsbereich des zweiten Strom-Digital-Analog-Wandlers (304) größer ist als ein Ausgangsbereich des ersten Strom-Digital-Analog-Wandlers (303).
Integrierte Schaltung (100; 200; 300; 350) nach Anspruch 14 oder 15, wobei die digitale Steuerung (230) eingerichtet ist, einen ersten Steueralgorithmus in der ersten Betriebsart und einen zweiten Steueralgorithmus in der zweiten Betriebsart durchzuführen.
Integrierte Schaltung (100; 200; 300; 350) nach einem der Ansprüche 8-16, wobei: die Folgerschaltung (114) eine PMOS-Vorrichtung umfasst; und der Ausgangstransistor (116) eine DMOS-Vorrichtung umfasst.